[go: up one dir, main page]

DE3717440A1 - Halbleiter-plaettchen und verfahren zu seiner herstellung - Google Patents

Halbleiter-plaettchen und verfahren zu seiner herstellung

Info

Publication number
DE3717440A1
DE3717440A1 DE19873717440 DE3717440A DE3717440A1 DE 3717440 A1 DE3717440 A1 DE 3717440A1 DE 19873717440 DE19873717440 DE 19873717440 DE 3717440 A DE3717440 A DE 3717440A DE 3717440 A1 DE3717440 A1 DE 3717440A1
Authority
DE
Germany
Prior art keywords
blocking film
film
semiconductor wafer
semiconductor
wafer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873717440
Other languages
English (en)
Other versions
DE3717440C2 (de
Inventor
Tetsujiro Yoshiharu
Haruo Kamise
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Kyushu Electronic Metal Co Ltd
Osaka Titanium Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Electronic Metal Co Ltd, Osaka Titanium Co Ltd filed Critical Kyushu Electronic Metal Co Ltd
Priority to DE19873717440 priority Critical patent/DE3717440A1/de
Priority to US07/214,501 priority patent/US4925809A/en
Publication of DE3717440A1 publication Critical patent/DE3717440A1/de
Application granted granted Critical
Publication of DE3717440C2 publication Critical patent/DE3717440C2/de
Priority to US07/742,560 priority patent/US5225235A/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Description

Die vorliegende Erfindung betrifft ein als Substrat für verschiedene Arten von Halbleiter-Vorrichtungen verwen­ detes Halbleiter-Plättchen und ein Verfahren zur Her­ stellung des Halbleiter-Plättchens.
Gewöhnlich wird ein epitaxiales Plättchen (Wafer) oft mit Verunreinigungen in hoher Konzentration dotiert, um ein leitfähiges Element vom p-Typ oder n-Typ zu erhal­ ten.
Wenn beispielsweise ein leitfähiges Element ein solches vom p-Typ ist, wird Bor (B) als Verunreinigung in hoher Konzentration in ein Silicium-Plättchen dotiert, und wenn es ein solches vom n-Typ ist, werden Phosphor (P), Antimon (Sb), Arsen (As) etc. in gleicher Weise dotiert.
Es ist wohlbekannt, daß beim Erhitzen eines solchen dotierten Plättchens auf eine hohe Temperatur von 1000°C bis 1200°C, um Silicium epitaxial darauf wachsen zu lassen, Bor, Phosphor, Antimon, Arsen oder dergleichen aus dem Substrat-Plättchen herausspringen, um in die epitaxiale Wachstumsschicht einzudringen und dadurch das Phänomen der sogenannten Selbstdotierung oder Autodotierung hervorzurufen, das eine Änderung der elektrischen Charakteristik zur Folge hat.
Das Herausspringen von Bor, Phosphor, Antimon oder Arsen aus dem Plättchen wird an der Hauptoberfläche desselben wegen der Bildung der epitaxialen Wachstums­ schicht unterdrückt, wodurch ein solches Element hauptsächlich aus der peripheren Oberfläche und der rückwärtigen Oberfläche (die der Hauptoberfläche gegen­ über liegt) herausspringt. Aus diesem Grunde hat man zur Verhinderung des Herausspringens größerer Mengen des betreffenden Elements an diesen Teilen bisher eine Methode angewandt, bei der ein Film aus SiO2 und/oder Si3N4 oder dergleichen als Blockierfilm auf ihnen gebildet wird.
Fig. 1 zeigt eine Darstellung zur Erläuterung des Ver­ fahrens der Bildung der epitaxialen Schicht auf dem herkömmlichen Plättchen. Wie in Fig. 1(a) dargestellt ist, wird zur Verhinderung des Abschabens eines peri­ pheren Kantenteils eines scheibenförmigen Halbleiter­ substrat-Plättchens bei der Handhabung das Plättchen an beiden Seiten abgeschrägt, wodurch zurückweichende Flächen 1 a und 1 b und ein dazwischenliegender, im Schnitt gebogener Teil 1 c gebildet werden, und nachdem eine beschädigte Schicht durch chemisches Ätzen ent­ fernt worden ist, wird der blockierende Film über der gesamten Oberfläche des Substrat-Plättchens 1 mittels eines unter Atmosphärendruck arbeitenden CVD-Verfahrens oder eines thermischen Oxidationsverfahrens gebildet. Fig. 1(b) zeigt das Plättchen, auf dem eine oder zwei Schichten eines blockierenden Films aus SiO2 und/oder Si3N4 mittels des CVD-Verfahrens unter Atmosphärendruck auflaminiert sind. Fig. 1(b′) zeigt das Plättchen, auf dem die vorgenannten Schichten mittels des thermischen Oxidationsverfahrens auflaminiert sind. Wenn der blockierende Film mittels des CVD-Verfahrens unter Atmosphärendruck gebildet ist, hat er auf der Haupt­ oberfläche (der Oberseite in der Zeichnung) des Substratplättchens 1 eine kleinere Dicke, wie dies in Fig. 1(b) dargestellt ist, und wenn der blockierende Film mittels des thermischen Oxidationsverfahrens gebildet ist, hat er im wesentlichen eine gleichmäßige Dicke über die gesamte Oberfläche hinweg, wie dies in Fig 1(b′) dargestellt ist.
Nach Beendigung der Bildung des blockierenden Films 2 wird das Substrat-Plättchen 1 auf der Seite seiner Hauptoberfläche dem Polieren unterworfen, der auf der Hauptoberfläche gebildete blockierende Film 2 wird durch das Läppen entfernt, und die Hauptoberfläche wird so nachbearbeitet, daß sie ein Spiegel ist. Auf diese Weise wird, wie in Fig. 1(c) dargestellt ist, ein Plättchen 10 erhalten, das mit dem blockierenden Film 2 auf der gesamten Rückseite und der peripheren Ober­ fläche, mit Ausnahme etwa der Hälfte der abgeschrägten Fläche 1 a auf der Seite der Hauptoberfläche, bedeckt ist. Ein solches Plättchen 10 wird auf seiner Haupt­ oberfläche mit einer epitaxialen Schicht 3 versehen, wie in Fig. 1(d) dargestellt ist.
Wenn epitaxiales Wachstum von Silicium auf der Haupt­ oberfläche des Plättchens 10 mit dem darauf wie oben erwähnt ausgebildeten blockierenden Film 2 zur Einwir­ kung gelangt, wird aufgrund der Tatsache, daß der blockierende Film 2 auf der peripheren Oberfläche und der Rückseite desselben ausgebildet ist, die Selbst­ dotierung aus dem Substratplättchen 1 in die epitaxiale Schicht 3 hinein während des Verfahrens der Bildung der epitaxialen Schicht 3 auf der Hauptoberfläche des Sub­ strat-Plättchens 1 in bemerkenswerter Weise unter­ drückt, was eine Verbesserung der Qualität der epi­ taxialen Schicht 3 selbst erwarten läßt.
Fig. 2 ist eine graphische Darstellung, die das Ausmaß der Selbstdotierung als Ergebnis der Prüfung des Aus­ breitungswiderstandes (SR) bei Bildung des blockieren­ den Films (ausgezogene Linie) und bei Abwesenheit des blockierenden Films (gestrichelte Linie) zeigt. Die Tiefe von der Oberfläche der epitaxialen Schicht ist auf der Abszissenachse aufgetragen, und die Konzentra­ tion der Verunreinigung ist auf der Ordinatenachse (logarithmische Skala, gewählte Einheiten) aufgetragen. Aus der Darstellung ist zu ersehen, daß die Konzentra­ tion der Verunreinigung in der epitaxialen Schicht durch die Bildung des blockierenden Films stark reduziert wird.
Wie andererseits aus Fig. 1(d) zu entnehmen ist, führt während des Verfahrens des epitaxialen Wachstums auf der Hauptoberfläche des Substrat-Plättchens 1 in dem Reaktionsgas enthaltenes Silicium zur Bildung vieler granulierter Polysilicium-Teilchen 3 a auf dem blockie­ renden Film 2, insbesondere auf der peripheren Ober­ fläche des Substrat-Plättchens 1. Die Silicium-Teilchen 3 a fallen von der Oberfläche des blockierenden Films herunter und heften sich während des Verfahrens der Bildung einer Halbleiter-Vorrichtung (Produkt) an die Oberfläche der epitaxialen Schicht 3 oder dergleichen an, wodurch sie eine Verunreinigung darauf verursachen und dadurch ein Problem schaffen, daß die Ausbeute des Produkts erniedrigt wird.
Fig. 3 ist eine Mikrophotographie, die das äußere Erscheinungsbild längs der Linie III-III in Fig. 1(d) zeigt, und Fig. 4 ist eine Mikrophotographie des außeren Erscheinungsbildes längs der Linie IV-IV in Fig. 1(d). Wie aus ihnen hervorgeht, werden viele Silicium-Teilchen auf der peripheren Oberfläche des blockierenden Films gebildet.
Zur Lösung der oben aufgezeigten Probleme wurde die vorliegende Erfindung konzipiert.
Es ist ein erstes Ziel der vorliegenden Erfindung, ein Halbleiter-Plättchen verfügbar zu machen, das die Bildung eines Bereichs eines blockierenden Films soweit wie möglich reduziert, um das Herausspringen von Ver­ unreinigungen, das Selbstdotierung bewirkt, zu verhin­ dern, und das frei von Verunreinigungen auf der epitaxialen Schicht ist, die durch Silicium-Teilchen verursacht werden.
Ein zweites Ziel der vorliegenden Erfindung ist es, ein Halbleiter-Plättchen mit einer epitaxialen Schicht verfügbar zu machen, die ohne durch Selbstdotierung bewirkte Diffusion von Verunreinigungen in diese Schicht hinein gebildet ist und die nicht durch die Silicium-Teilchen verunreinigt ist.
Ein drittes Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiter-Plättchens verfügbar zu machen, das frei von Selbstdotierung und durch Silicium-Teilchen verursachte Verunreinigungen ist, wobei sich die Produkt-Ausbeute verbessern läßt.
Die vorgenannten und weitere Ziele und Merkmale der Erfindung sind im einzelnen der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeich­ nungen zu entnehmen.
Fig. 1 ist eine schematische Schnitt-Darstellung eines Verfahrens zur Fertigung eines herkömmlichen Halb­ leiter-Plättchens.
Fig. 2 ist eine graphische Darstellung, die die Dif­ fusion von Verunreinigungen aus einem Substrat- Plättchen in eine epitaxiale Schicht zeigt.
Fig. 3 ist eine Mikrophotographie, die das äußere Erscheinungsbild längs der Linie III-III in Fig. 1(d) zeigt.
Fig. 4 ist eine Mikrophotographie, die das äußere Erscheinungsbild längs der Linie IV-IV in Fig. 1(d) zeigt.
Fig. 5 ist eine schematische Schnitt-Darstellung eines Halbleiter-Plättchens der vorliegenden Erfindung.
Fig. 6 ist eine schematische Schnitt-Darstellung eines Verfahrens zur Fertigung des in Fig. 5 dargestellten Halbleiter-Plättchens.
Fig. 7 ist eine schematische Seitenansicht im Schnitt, die die Entfernung eines peripheren Teils des blockie­ renden Films durch chemisches Ätzen zeigt.
Fig. 8 ist eine schematische Seitenansicht im Schnitt, die die mechanische Entfernung eines peripheren Teils des blockierenden Films zeigt.
Fig. 9 ist eine schematische Schnitt-Darstellung eines Halbleiter-Plättchens mit einer epitaxialen Schicht.
Fig. 10 ist eine Mikrophotographie, die das äußere Erscheinungsbild längs der Linie X-X in Fig. 9 zeigt.
Fig. 11 ist eine Mikrophotographie, die das äußere Erscheinungsbild längs der Linie XI-XI in Fig. 9 zeigt.
Zunächst wird eine Ausführungsform des Halbleiter- Plättchens der Erfindung konkret anhand der Zeichnungen beschrieben.
Fig. 5 zeigt in Schnitt-Darstellung die Struktur eines Halbleiter-Plättchens 10 gemäß der vorliegenden Erfin­ dung (im Folgenden auch als Produkt der Erfindung be­ zeichnet), worin die Bezugszahl 1 ein aus Silicium bestehendes Halbleitersubstrat-Plättchen bezeichnet. Das Halbleitersubstrat-Plättchen 1 wird an seinem peripheren Kantenteil von oben und unten abgeschrägt, wodurch die zurückweichenden Flächen 1 a und 1 b und ein Teil 1 c gebildet werden, der im Schnitt etwa gebogen ist und die äußeren Kanten der beiden zurückweichenden Flächen 1 a und 1 b miteinander verbindet. Auf der gesamten Fläche der Rückseite (der Oberfläche, die der Hauptoberfläche, auf der die epitaxiale Schicht geformt werden soll, gegenüber liegt), mit Ausnahme eines Teils, der von der Kante der unteren zurückweichenden Fläche 1 b in Richtung auf die Mitte um mehrere Milli­ meter (etwa 3 mm) entfernt ist, ist ein blockierender Film 2 ausgebildet. Der blockierende Film 2 besteht aus SiO2 (oder Si3N4) und ist etwa 0,1 bis 1 µm dick. Das Gebiet, auf dem der blockierende Film gebildet wird, ist nicht notwendigerweise auf den oben bezeichneten Bereich festgelegt, sondern der Bereich braucht ledig­ lich ein Bereich zu sein, der dem Einfluß der Selbst­ dotierung auf der peripheren Oberfläche des Substrat- Plättchens Rechnung trägt, wo die Möglichkeit der Bildung der Silicium-Teilchen besteht, das heißt, die Rückseite des Substrat-Plättchens 1, außer den zurück­ weichenden Flächen 1 a und 1 b und dem im Schnitt bogen­ förmigen Teil 1 c. Daneben wird, wenn der Bereich des blockierenden Films 2 zu klein gemacht wird, das Phänomen der Selbstdotierung entwickelt, wodurch Schwankungen der elektrischen Charakteristik verursacht werden, was nicht bevorzugt wird.
Das Material für den blockierenden Film 2 ist nicht auf einen SiO2-Film beschränkt, sondern es kann alternativ ein Si3N4-Film sein oder aus zwei Filmen aus SiO2 und Si3N4 laminiert sein.
Fig. 6 ist eine typische Darstellung zur Erläuterung der Herstellung des Produktes der Erfindung. Fig. 6(a) zeigt zunächst, daß das Substrat-Plättchen 1 an seinem Umfang abgeschrägt wird, wodurch die zurückweichenden Flächen 1 a und 1 b und der im Schnitt bogenförmige peri­ phere Teil 1 c gebildet werden, worauf dann der blockie­ rende Film 2 gebildet wird. Wenn beispielsweise das CVD-Verfahren unter Atmosphärendruck angewandt wird, wird das Substrat-Plättchen 1 mit seiner Hauptober­ fläche 1 d nach unten auf eine Unterlage (nicht einge­ zeichnet) in einen Reaktionsofen gelegt und dann er­ hitzt, um einen SiO2- (und/oder Si3N4-) Film der er­ forderlichen Dicke (0,1 bis 1,0 µm) auf der nach oben gewandten rückwärtigen Oberfläche und dem Umfangsteil einschließlich der zurückweichenden Flächen 1 a und 1 b und des im Schnitt gekrümmten Teils 1 c aufzulagern. Bei dem CVD-Verfahren unter Atmosphärendruck wird eine schmale Lücke zwischen der Unterlage und der Haupt­ oberfläche 1 d des Substrat-Plättchens 1 gebildet, wodurch der blockierende Film 2 in geringer Dicke auf der Hauptoberfläche 1 d sowie auf der Rückseite und der peripheren Oberfläche des Substrat-Plättchens 1 aus­ gebildet wird, wie dies in Fig. 6(b) dargestellt ist.
Alternativ kann, wie in Fig. 6(b′) dargestellt ist, das thermische Oxidationsverfahren angewandt werden, bei dem das Substrat-Plättchen 1 auf seiner gesamtem Ober­ fläche mit dem blockierenden Film 2 mit im wesentlichen gleichmäßiger Dicke versehen wird.
Nach der Beendigung der Bildung des blockierenden Films 2 entfernt man, wie in Fig. 6(c) und Fig. 6(c′) darge­ stellt ist, den blockierenden Film wenigstens in einem Bereich der peripheren Oberfläche einschließlich der zurückweichenden Flächen 1 a und 1 b und des im Schnitt gekrümmten Teils 1 c oder der peripheren Kante jenseits der zurückweichenden Fläche 1 b auf der Rückseite des Substrat-Plättchens 1. Mit anderen Worten: Man entfernt den blockierenden Film in einem ringförmigen Teil von etwa 0 bis 5 mm Breite von der Kante der zurückweichen­ den Fläche 1 b in Richtung auf das Zentrum des Substrat- Plättchens 1.
Fig. 7 und Fig. 8 zeigen typische Darstellungen zur Erläuterung von Verfahren zur Entfernung des blockie­ renden Films 2 von dem oben bezeichneten Bereich. In Fig. 7 ist der Fall dargestellt, bei dem das Verfahren des chemischen Ätzens angewandt wird, und in Fig. 8 ist der Fall dargestellt, bei dem das Verfahren des mecha­ nischen Läppens angewandt wird.
In Fig. 7 wird das auf der gesamten Oberfläche mit dem blockierenden Film 2 versehene Substrat-Plättchen 1 in dem Spannfutter 12 einer drehbaren Welle 11 befestigt und mit dieser rotiert, so daß ein Kopf 14, der als Gehäuse ein Vliesmaterial 13 enthält, das mit einem Ätzmittel getränkt wird, in Druckkontakt mit der peri­ pheren Oberfläche des blockierenden Films 2 gebracht wird, wodurch der blockierende Film 2 auf einem Bereich der peripheren Oberfläche und einem Teil der Hauptober­ fläche und der Rückseite des Substrat-Plättchens 1 ent­ fernt wird. Auf diese Weise wird das Substrat-Plättchen 1, auf dem der blockierende Film auf der Haupt­ oberfläche und der Rückseite mit Ausnahme der peri­ pheren Oberfläche und der peripheren Kantenteile ver­ blieben ist, erhalten, wie es in Fig. 6(c) oder 6(c′) dargestellt ist.
Der Kopf 14 ist versehen mit einer Öffnung 14 a, in die der periphere Teil des Substrat-Plättchens 1 in passen­ der Länge und Breite einsetzbar ist, und einer Ätz­ mittel-Leitung 14 b in der Verlängerung der Öffnung 14 a, und das Vliesmaterial 13 ist darin untergebracht.
Das in Fig. 8 dargestellte Verfahren zur mechanischen Entfernung besteht darin, daß das mit dem blockierenden Film 2 versehene Substrat-Plättchen 1 in dem Spann­ futter 12 einer drehbaren Welle 11 befestigt ist und wie in dem oben beschriebenen Verfahren mit dieser rotiert, so daß ein Polierschleifstein 15 längs des peripheren Teils der zurückweichenden Fläche 1 a, des im Schnitt bogenförmigen Teils 1 c, der zurückweichenden Fläche 1 b und der Kantenteile der Hauptoberfläche und der rückwärtigen Oberfläche des Substrat-Plättchens 1 bewegt wird, wodurch der blockierende Film 2 von diesen Teilen entfernt wird.
Nach dem Entfernen des blockierenden Films von dem peripheren Teil des Substrat-Plättchens 1 wird dessen mit dem blockierenden Film bedeckte Hauptoberfläche 1 d einer Spiegelbearbeitung unterzogen, wodurch der blockierende Film 2 von der Hauptoberfläche 1 d entfernt wird und die Hauptoberfläche 1 d zu einem Spiegel poliert wird, wodurch das Produkt der Erfindung, wie es in Fig. 5 dargestellt ist, erhalten wird.
In der oben beschriebenen Ausführungsform erfolgte ent­ sprechend der Beschreibung die Spiegelbearbeitung der Hauptoberfläche 1 d nach der Entfernung des blockieren­ den Films von der peripheren Oberfläche des Substrat- Plättchens 1, jedoch kann die Spiegelbearbeitung der Hauptoberfläche 1 d auch vor der Entfernung desselben durchgeführt werden.
Fig. 9 zeigt eine typische Schnittansicht eines Plätt­ chens 10′, das durch Laminieren einer epitaxialen Schicht auf die Hauptoberfläche 1 d des in Fig. 5 dargestellten Plättchens 10 erhalten wurde. In Fig. 9 bezeichnet die Bezugszahl 3 eine epitaxiale Schicht, und die anderen Teile sind die gleichen wie in Fig. 1, so daß die entsprechenden Teile durch die gleichen Bezugszahlen bezeichnet werden und hier von der Erläu­ terung ausgenommen werden.
Fig. 10 zeigt eine Mikrophotographie des äußeren Erscheinungsbildes der peripheren Kante des Produkts der Erfindung, aufgenommen auf der Linie X-X in Fig. 9, und Fig. 11 zeigt eine Mikrophotographie im Schnitt derselben, aufgenommen auf der Linie XI-XI in Fig. 9.
Wie aus diesen Photographien hervorgeht, werden in dem herkömmlichen Halbleiter-Plättchen viele Silicium- Teilchen 3 a an der peripheren Oberfläche des Plättchens gebildet, wie in Fig. 3 und Fig. 4 dargestellt ist, jedoch das Produkt der Erfindung bildet überhaupt keine Silicium-Teilchen, wie aus Fig. 11 zu ersehen ist.
Wie aus dem Vorstehenden zu entnehmen ist, wird in dem Halbleiter-Plättchen der Erfindung und durch das Ver­ fahren zur Herstellung desselben der blockierende Film nur auf der Rückseite des Substrat-Plättchens beibehal­ ten, so daß selbst dann, wenn das Reaktionsgas während der Durchführung des Verfahrens zum epitaxialen Auf­ wachsen mit der peripheren Oberfläche des Plättchens in Kontakt gelangt, keine Silicium-Teilchen auf dieser gebildet werden. Dementsprechend haben das Produkt und das Verfahren der vorliegenden Erfindung die überlegene Wirkung dahingehend, daß keine Gefahr besteht, daß die Silicium-Teilchen von der Oberfläche des Plättchens herunterfallen und auf der Hauptoberfläche des Plätt­ chens haften und eine Verunreinigung während des Verfahrens der Fertigung einer Halbleiter-Vorrichtung verursachen.

Claims (22)

1. Halbleiter-Plättchen, dadurch gekennzeichnet, daß es mit einem blockierenden Film zur Verhinderung des Herausspringens von Verunreinigungen aus demselben versehen ist, das eine Selbstdotierung an der rückwärtigen Oberfläche des Plättchens verursacht, ausgenommen den peripheren Kantenteil derselben.
2. Halbleiter-Plättchen nach Anspruch 1, dadurch gekenn­ zeichnet, daß der blockierende Film einen Siliciumoxid- Film, einen Siliciumnitrid-Film oder einen Film aus einem zweischichtigen Verbundaufbau aus dem Silicium­ oxid-Film und -nitrid-Film umfaßt.
3. Halbleiter-Plättchen nach Anspruch 1, dadurch gekenn­ zeichnet, daß der blockierende Film 0,1 bis 1,0 µm dick ist.
4. Halbleiter-Plättchen nach Anspruch 1, dadurch gekenn­ zeichnet, daß die periphere Oberfläche des Plättchens einen Teil umfaßt, der im Schnitt gekrümmt ist.
5. Halbleiter-Plättchen nach Anspruch 4, dadurch gekenn­ zeichnet, daß es einen gegenüber der rückwärtigen Oberfläche des Plättchens zurückweichenden Teil zwischen der rückwärtigen Oberfläche und dem im Schnitt gekrümmten Teil aufweist.
6. Halbleiter-Plättchen nach Anspruch 5, dadurch gekenn­ zeichnet, daß auf dem zurückweichenden Teil der blockierende Film nicht ausgebildet ist.
7. Halbleiter-Plättchen nach Anspruch 1, dadurch gekenn­ zeichnet, daß es in ebener Bauweise scheibenartig geformt ist.
8. Halbleiter-Plättchen, dadurch gekennzeichnet, daß es auf seiner rückwärtigen Oberfläche, ausgenommen den peripheren Kantenteil derselben, mit einem blockieren­ den Film zur Verhinderung des Herausspringens von Ver­ unreinigungen aus demselben, das eine Selbstdotierung an der rückwärtigen Oberfläche des Plättchens verur­ sacht, und mit einer auf der Hauptoberfläche durch Auf­ wachsenlassen aufzubringenden epitaxialen Schicht ver­ sehen ist.
9. Halbleiter-Plättchen nach Anspruch 8, dadurch gekenn­ zeichnet, daß der blockierende Film einen Siliciumoxid- Film, einen Siliciumnitrid-Film oder einen Film aus einem zweischichtigen Verbundaufbau aus dem Silicium­ oxid-Film und -nitrid-Film umfaßt.
10. Halbleiter-Plättchen nach Anspruch 8, dadurch gekenn­ zeichnet, daß der blockierende Film 0,1 bis 1,0 µm dick ist.
11. Halbleiter-Plättchen nach Anspruch 8, dadurch gekenn­ zeichnet, daß die periphere Oberfläche des Plättchens einen Teil umfaßt, der im Schnitt gekrümmt ist.
12. Halbleiter-Plättchen nach Anspruch 11, dadurch gekenn­ zeichnet, daß es einen gegenüber der rückwärtigen Oberfläche des Plättchens zurückweichenden Teil zwischen der rückwärtigen Oberfläche und dem im Schnitt gekrümmten Teil aufweist.
13. Halbleiter-Plättchen nach Anspruch 12, dadurch gekenn­ zeichnet, daß auf dem zurückweichenden Teil der blockierende Film nicht ausgebildet ist.
14. Halbleiter-Plättchen nach Anspruch 8, dadurch gekenn­ zeichnet, daß es in ebener Bauweise scheibenartig geformt ist.
15. Halbleiter-Plättchen nach Anspruch 8, dadurch gekenn­ zeichnet, daß die epitaxiale Schicht eine Silicium- Schicht ist.
16. Verfahren zur Herstellung eines Halbleiter-Plättchens, das auf seiner Oberfläche teilweise, mit Ausnahme der Hauptoberfläche desselben, mit einem blockierenden Film zur Verhinderung des Herausspringens von Verunreinigun­ gen aus derselben, das eine Selbstdotierung verursacht, versehen ist, dadurch gekennzeichnet, daß es einen Verfahrensschritt zur Ausbildung des blockierenden Films auf wenigstens der gesamten, der Hauptoberfläche gegenüberliegenden rückwärtigen Oberfläche und längs der peripheren Oberfläche des Halbleiter-Substrat- Plättchens und einen Verfahrensschritt zur Entfernung des blockierenden Films von der peripheren Oberfläche umfaßt.
17. Verfahren zur Herstellung eines Halbleiter-Plättchens nach Anspruch 16, dadurch gekennzeichnet, daß die periphere Oberfläche vor der Bildung des blockierenden Films mit einer im Schnitt gekrümmten Form versehen wird.
18. Verfahren zur Herstellung eines Halbleiter-Plättchens nach Anspruch 16, dadurch gekennzeichnet, daß der blockierende Film mittels eines CVD-Verfahrens gebildet wird.
19. Verfahren zur Herstellung eines Halbleiter-Plättchens, das scheibenartig geformt ist und auf seiner Oberfläche teilweise, mit Ausnahme der Hauptoberfläche des Halbleiter-Plättchens, mit einem blockierenden Film zur Verhinderung der Selbstdotierung versehen ist, dadurch gekennzeichnet, daß es einen Verfahrensschritt zur Ausbildung des blockierenden Films auf wenigstens der gesamten, der Hauptoberfläche gegenüberliegenden rück­ wärtigen Oberfläche des Halbleiter-Substrat-Plättchens und längs der peripheren Oberfläche desselben und einen Verfahrensschritt zur Entfernung des blockierenden Films von der peripheren Oberfläche umfaßt.
20. Verfahren zur Herstellung eines Halbleiter-Plättchens nach Anspruch 19, dadurch gekennzeichnet, daß ein mit einem Ätzmittel für den blockierenden Film getränktes Textilmaterial in Kontakt mit dem blockierenden Film gebracht wird, während das Halbleiter-Substrat-Plätt­ chen, auf dem der blockierte Film ausgebildet ist, um das Zentrum der Ebene des Halbleiter-Plättchens als dessen Rotationsachse gedreht wird, wodurch der blockierende Film von dem Halbleiter-Substrat-Plättchen entfernt wird.
21. Verfahren zur Herstellung eines Halbleiter-Plättchens nach Anspruch 20, dadurch gekennzeichnet, daß das Textilmaterial ein Vliesmaterial ist.
22. Verfahren zur Herstellung eines Halbleiter-Plättchens nach Anspruch 19, dadurch gekennzeichnet, daß ein Polierschleifstein in Kontakt mit dem blockierenden Film gebracht wird, während das Halbleiter-Substrat- Plättchen, auf dem der blockierte Film ausgebildet ist, um das Zentrum der Ebene als Rotationsachse gedreht wird, wodurch der blockierende Film von dem Halbleiter- Substrat-Plättchen entfernt wird.
DE19873717440 1987-05-18 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung Granted DE3717440A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19873717440 DE3717440A1 (de) 1987-05-23 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung
US07/214,501 US4925809A (en) 1987-05-23 1988-07-01 Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
US07/742,560 US5225235A (en) 1987-05-18 1991-08-05 Semiconductor wafer and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873717440 DE3717440A1 (de) 1987-05-23 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
DE3717440A1 true DE3717440A1 (de) 1988-12-01
DE3717440C2 DE3717440C2 (de) 1991-01-31

Family

ID=6328274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873717440 Granted DE3717440A1 (de) 1987-05-18 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung

Country Status (1)

Country Link
DE (1) DE3717440A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529888A1 (de) * 1991-08-22 1993-03-03 AT&T Corp. Entfernen von Material vom Rand eines Substrates
EP0667637A2 (de) * 1994-02-12 1995-08-16 Shin-Etsu Handotai Company Limited Einkristalliner Hableiterträger und Verfahren zu seiner Herstellung
EP0825639A2 (de) * 1996-08-19 1998-02-25 Shin-Etsu Handotai Company Limited Silizium-Wafer und dessen Herstellungsmethode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Electrochem. Soc., Nov. 1969, pp. 1561-1565 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529888A1 (de) * 1991-08-22 1993-03-03 AT&T Corp. Entfernen von Material vom Rand eines Substrates
US5425846A (en) * 1991-08-22 1995-06-20 At&T Corp. Removal of substrate perimeter material
US5989985A (en) * 1994-01-12 1999-11-23 Shin-Etsu Handotai Co., Ltd. Semiconductor single crystalline substrate and method for production thereof
EP0667637A2 (de) * 1994-02-12 1995-08-16 Shin-Etsu Handotai Company Limited Einkristalliner Hableiterträger und Verfahren zu seiner Herstellung
EP0667637A3 (de) * 1994-02-12 1996-11-06 Shinetsu Handotai Kk Einkristalliner Hableiterträger und Verfahren zu seiner Herstellung.
EP0863541A1 (de) * 1994-02-12 1998-09-09 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung eines einkristallinen Halbleiterträgers mit einer Abschrägung und einem Schutzfilm
EP0825639A2 (de) * 1996-08-19 1998-02-25 Shin-Etsu Handotai Company Limited Silizium-Wafer und dessen Herstellungsmethode
EP0825639A3 (de) * 1996-08-19 1999-05-26 Shin-Etsu Handotai Company Limited Silizium-Wafer und dessen Herstellungsmethode
US5998283A (en) * 1996-08-19 1999-12-07 Shin-Etsu Handotai Co., Ltd. Silicon wafer having plasma CVD gettering layer with components/composition changing in depth-wise direction and method of manufacturing the silicon wafer

Also Published As

Publication number Publication date
DE3717440C2 (de) 1991-01-31

Similar Documents

Publication Publication Date Title
DE69001411T2 (de) Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE19649508B4 (de) Halter für Halbleiterplatten
DE3888885T2 (de) Halbleiteranordnung und verfahren zur herstellung.
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE2744601A1 (de) Verfahren zur erzeugung einer epitaxialschicht aus einem material auf einer substratoberflaeche
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE1963162A1 (de) Mehrschichtiges Halbleitersubstrat und Verfahren zu seiner Herstellung
EP3721469A1 (de) Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens
DE102010026987A1 (de) Herstellvorrichtung und -verfahren für Halbleiterbauelement
DE3153186C2 (de) Verfahren zur Herstellung eines Schottky-Sperrschicht-Photodetektors
DE1934859A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiteranordnungen
DE19629756A1 (de) Verfahren zum Polieren eines Halbleitersubstrats
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1965406B2 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE69230514T2 (de) Verfahren zur Herstellung eines vergrabenen Kontaktes aus Polysilizium
DE112019005268T5 (de) Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer
DE2517252A1 (de) Halbleiterelement
DE3717440A1 (de) Halbleiter-plaettchen und verfahren zu seiner herstellung
DE1514888B1 (de) Verfahren zum Herstellen eines planaren Germaniumtransistors
DE2944180A1 (de) Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE69027082T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats mit einer dielektrischen Struktur
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SUMITOMO METAL INDUSTRIES, LTD., OSAKA, JP

8327 Change in the person/name/address of the patent owner

Owner name: SUMITOMO MITSUBISHI SILICON CORP., TOKIO/TOYKO, JP