DE3602585A1 - Filter - Google Patents

Description

Rolf Charier

Patentanwalt

Rehlingenstraße 8 · Postfach D-8900 Augsburg

Telefon 08 21 /3 6015+3 6016

Telex 53 3 275

Postscheckkonto. München Nr. 1547 89-801

9001/52 ch-ha

Augsburg, den 28. Januar 1986 Neue deutsche PatentanmeLdung

Anmelder

Mitel Corporati on P.O. Box 13089

Kanata, Ontario, Canada K2K 1X3

Titel:

Filter

Besch rei bung

Fi Lter

Die Erfindung betrifft ein Fi Lter mit begrenztem Ansprechen auf einen ImpuLs nach dem Oberbegriff des Anspruches 1 .

In der TeLefontechnik ist es wünschenswert, daß das AnsprechverhaLten eines FiLters bei Leitungs- und TranshybridimpuLsen zur übermittLung von SignaLen über eine symmetrische Leitung, wie beispieLsweise die a- und b-Adern optimiert wird. Bei der ÜbermittLung von digitaLen SignaLen ist es erforder Lich, die Bandbreite innerhaLb eines bestimmten Frequenzbandes zu begrenzen, weLche auf die Baud-übermittLungsgeschwindigkeit bezogen ist. Außerdem ist es er forder Lich, das AmpLitudenspektrum des übermitteLten SignaLs zu bedampfen.

ι , Es sind digitaLe Fi Lter bekannt, die nach den vorgenannten Bedingungen ausgeLegt sind und die in zwei Kategorien unterteiLt werden können, nämLich FiLter mit einem unbegrenzten Ansprechen auf einen ImpuLs, weLche aLs IIR-FiLter bezeichnet werden und FiLter mit einem begrenzten Ansprechen auf einen ImpuLs, die aLs FIR-FiLter bezeichnet werden. Bei einem FIR-FiLter ist das ImpuLsansprechverhaLten begrenzt auf eine begrenzte AnzahL von ImpuLsen, wobei die übertragungsfunktion durch die foLgende GLeichung darsteLLbar ist:

. N H(z) => h(n)z"ⁿ

n = 0

Hierbei steLLt dar h(n) das ImpuLsansprechverhaLten über eine begrenzte AnzahL von Abtastungen, wobei η von NuLL bis N geht, der OrdnungszahL des FiLters, und ζ eine Serie Fi Lters entspri cht

und ζ eine Serie von η VerzögerungseLementen des

Bekannte FIR-Fi Lter weisen die Eigenschaft einer Linearen Phase und einer geringen AnfäLLigkeit gegenüber Parameterquantisierungseffekten auf. Eigenschaften,

die vorteiLhaft sind bei der digitaLen SignaLübermittLung

Längs einer symmetrischen Leitung, da hierdurch inter-

symboLe Interferenzen weitgehend vermieden werden.

FIR-FiLter weisen weiterhin den VorteiL auf, daß

sie nicht rekursiv aufgebaut sind, während IIR-FiLter mindestens eine RückkoppLung benötigen.

Die vorerwähnte Lineare Phaseneigenschaft von FIR-FiLtern mit ImpuLsansprechkoeffizienten Läßt sich wie foLgt darsteLLen

h(n)=h(N-1-n),

Das ImpuLsansprechverhaLten h(n) eines übermitteLten SignaLs ist hierbei proportionaL der AnzahL der Koeffi zienten N der FiLterübertragungsfunktion.

Die bekannten digitaLen FIR-FiLter benötigen für ihre Arbeitsweise die Durchführung von ALgorhythmen in einem Rechner, wobei ein digitaLes EingangssignaL einer Fourier-Transformation unterworfen wird. Gemäß diesen Programmen ist eine große AnzahL von Rechnungen auszuführen, wie beispieLsweise MuLtiρ Likationen, SummenbiLdung, Verzögerungen usw., was bedeutet, daß für deren Ausführung eine reLativ Lange Zeit benötigt wird. Diese digitaLen FiLter arbeiten daher

nicht im Realzeitbetrieb.

Es sind auch digitale FIR-Filter bekannt, die aus integrierten Schaltkreisen aufgebaut sind und die zur Ausführung der Fourier-Transformation keinen Rechner benötigen. Die mit hoher Geschwindigkeit ausgeführten Rechnungen werden unter Verwendung logischer Schaltkreise ausgeführt. Diese Filter arbeiten im Realzeitbetrieb, jedoch weisen sie den Nachteil auf, daß logische Schaltkreise verwendet werden, die eine Vielzahl von Transistoren aufweisen. Der Strombedarf solcher Schaltungen ist beträchtlich.

Es sind auch analoge symmetrische FIR-Filter bekannt, die eine Anordnung geschalteter Kondensatoren aufweisen. Hierbei wird eine bestimmte Anzahl von Kondensatoren abwechselnd zwischen einer Bezugsspannung und einer Vorspannung geschaltet in Abhängigkeit der Amplituden der Bits des digitalen Eingangssignals.

Diese bekannten analogen FIR-Filter arbeiten mit hoher Geschwindigkeit und weisen einen geringeren Stromverbrauch auf als die entsprechenden digitalen Filter. Jeder Kondensator entspricht jedoch einem Koeffizienten der übertragungsfunktion. Es ist somit erforderlich, eine große Kondensatoranordnung herzustellen, welche eine beträchtliche Fläche einnimmt. Es ist herstelltechnisch schwierig, Kondensatorpaane herzustellen, welche symmetrischen Paaren von gleichwertigen übertragungsfunktionskoeffizienten entsprechen. Dies ist meist auf mangelnde Beherrschung der Ätztechnik zurückzuführen. Es ist daher nicht möglich, symmetrische Koeffizientenpaare der übertragungsfunktion zu erhalten, was zu nicht Iinearen Phaseneigenschaften und einer

schlechten DigitalsignaLübermittLung führt.

Es besteht die Aufgabe, den eingangsgenannten FIR-FiLter so auszubilden, daß symmetrische Koeffizientenpaare der übertragungsfunktion bei möglichst wenig Rechenschritten erhalten werden.

Gelöst wird diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.

Für den Fall, daß beide Bits eines symmetrischen Bitpaares den gleichen logischen Wert aufweisen, wird ein Kondensator in der geschalteten Kondensatoranordnung auf eine bestimmte Spannung aufgeladen. Weisen jedoch diese Bits unterschiedliche logische Werte auf, dann bleibt der vorgenannte Kondensator ungeladen, wodurch ein Rechnerschritt, d.h. eine Multiplikation im Filter entfällt.

Die Erfindung wird nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 das BLockschaLtbi Id einer bevorzugten Ausführungsform;

Fig. 2 den Verlauf von Taktsignalen;

Fig. 3 den Aufbau eines Prozessors;

Fig. 4 den Aufbau eines weiteren Prozessors;

Fig. 5A eine graphische Darstellung des Phasenansprech· Verhaltens bei einem Prototyp des FiLters und

Fig. 5B eine DarstelLung des PhasenansprechverhaItens bei einem bekannten Filter.

10

Die Fig. 1 zeigt mehrere digitale Prozessoren 1 bis

8 , deren Takteingänge C1, cT, C2 und Tl Taktsignale

Θ1, θΤ, Θ2 und (J2~ zugeführt werden. Inverse Formen der Taktsignale Ff und (ΠΓ werden über Inverter 11 und 12 an die Eingänge P1 und P2 der Prozessoren 1 bi s 8 ange legt.

Die Prozessoren 1, 2 und 3 sind mit dem Buchstaben "P" bezeichnet, was bedeutet, daß sie eine Plus-Funktion ausführen. Die Prozessoren 4, s, 6 und 7 sind mit dem Buchstaben "M" bezeichnet, was bedeutet, daß sie eine Minus-Funktion ausführen. Der Prozessor 8 ist mit dem Buchstaben "T" bezeichnet, was bedeutet, daß er eine turnusmäßige Überholungsfunktion (turn-around) ausfüh rt.

Die Ausgänge Q(I) und Q(N-I) der Prozessoren 1 bis 8 sind verbunden mit den Eingängen D(I) und D(N-I) des jeweils benachbarten Prozessors. Beim T-Prozessor 8 ist jedoch der Ausgang Q(I) verbunden mit dem Eingang D(N-I) des benachbarten H-Prozessors 7.

Jede Schaltung 1 bis 8 weist einen Bezugsspannungseingang V und eine Vorspannungseingang V, auf, welche jeweils über die Leitungen 9 bzw. 10· an die Spannungen V___ und V_OTA_ angeschlossen sind. Gemäß

KEr BIAS

einem Ausführungsbeispiel handelt es sich bei der Vorspannung

V„,.,. etwa um Massepotential. "IAS »

Im Betrieb werden aufeinanderfolgende Datenbits eines digitalen Eingangssignals dem Anschluß DATA IN zugeführt und von dort an den Eingang D(I) der Schaltung angelegt, von wo sie in Abhängigkeit der an den Anschlüssen C1, C1, C2 und C2 empfangenen Taktsignalen dem Ausgang 9(1) zugeführt werden. In Abhängigkeit der vorerwähnten

11

*+ 36ΌΖ585

TaktsignaLe pflanzen sich die Datenbits von den Ausgängen Q(I) der einzelnen Schaltungen 1 bis 7 fort zu den Eingängen D(I) benachbarter Schaltungen 2 bis 8 . Datenbits, die am Ausgang Q(I) der Schaltung 8 auftreten, werden dem Eingang D(N-I) der Schaltung

7 zugeführt so daß dann aufeinanderfolgende Bits

in umgekehrter Richtung sich von den Ausgängen Q(N-I) der einzelnen Schaltungen 7 bis 2 zu den Eingängen D(N-I) benachbarter Schaltungen 6 bis 1 fortpflanzen. Die Datenbits, die am Ausgang Q(N-I) der Schaltung 1 auftreten, werden dem Anschluß DATA OUT zugeführt.

Die Datenbits, die sich in den Schaltungen 1 bis

8 in der einen Richtung und zurück fortpflanzen,werden um 15 Taktzyklen der Taktsignale Θ1, θΤ, Θ2 und "Ö2 verzögert. Die Schaltungen 1 bis 8 arbeiten somit als Schieberegister.

Die Taktsignale Θ1 und Θ2 sind bevorzugt einander nicht überlappende Rechtecksignale, wie dies anhand der Fig. 2 beschrieben werden wird. Die Taktsignale (ff und ΈΈ sind logische KomplementsignaLe der Taktsignale Θ1 und Θ2. Gemäß dem bevorzugten Ausführungsbeispiel beträgt die Frequenz der Taktsignale etwa das 16fache der Baud-übertragungsfrequenz des digitalen Eingangssignals. Beispielsweise beträgt die Baud-Frequenz 16OkHz, während die TaktsignaIfrequenz 2,56MHz beträgt.

Die logischen Werte der an den Ausgängen Q(I) und Q(N-I) der einzelnen Schaltungen 1 bis 8 auftretenden Datenbits werden jeweils erfasst durch eine interne logische Schaltung, wie anhand der Fig. 3 und 4 beschrieben wird. In Abhängigkeit dieser logischen Werte

12

'""'" "" 36"Ö2585

werden die den Eingängen P1 und P2 zugeführten inversen TaktsignaLe Θ1 oder Θ2 einem der Ausgänge B(I) und R(I) zugeführt, wie aus den Wahrheitstäbe LLen 1, und 3 hervorgeht. ALternativ dazu können die Ausgänge R(I) der SchaLtungen 1 bis 7 über die Leitung 10 mit der Vorspannung V und die Ausgänge B(I) über die Leitung 9 mit der Bezugsspannung V verbunden werden,

REF

wie den TAbeLLen 1 und 2 entnehmbar ist.

WahrheitstabeLLe 1 P-Scha Ltungen

Q(I) Q(N-I) R(I) B(I)

0	0	€2	Θ1
0	1	Vb	V
1	0	Vb	V
1	1	Θ1	Θ2

Wahrheitstäbe LLe 2 H-Scha Ltungen

Q(I) Q(N-I) R(I) B(I)

0	0	Θ1	Θ2
0	1	vb	V r
1	0	vb	V
1	1	Θ2	Θ1

WahrheitstabeLLe 3 T-Scha Ltung

Q(I) R(I) B(I)

0 Θ1 Θ2

1 Θ2 Θ1

Die Ausgänge B(I) der Schaltungen 1 bis 8 sind jeweils mit einem Gatter von MOS-Transistoren 13 bis 20 verbunden, während die R(I) Ausgänge der Schaltungen 1 bis 8 jeweils mit einem Gate-Anschluß der MOS -Transistoren 21 bis 28 verbunden sind. Die Drain-Anschlüsse der Transistoren 13 bis 20 sind über die Leitung 10 an die Vorspannung V__T._e angeschlossen, während die Drain-Anschlüsse der Transistoren 21 bis 28 über die Leitung 9 an die Bezugsspannung V___ angeschlossen sind. Die

R t r

Source-Ansch lüsse der Transistorenpaare 13 und 21, 14 und 22, ... 20 und 28 sind jeweils miteinander verbunden und liegen jeweils an einen der Kondensatoren 29 bis 36 an. Die anderen Anschlüsse dieser Kondensatoren 29 bis 36 sind miteinander und mit einem Bedämpfungskondensator 37 verbunden.

Der andere Anschluß des Kondensators 37 ist über ein Übertragungsgatter 38 mit der Vorspannung V_QTAC ver-

Dl Ao

bunden und über ein Transmissionsgatter 39 mit dem Invertereingang eines Operationsverstärkers 40. Die Transmissionsgatter 38 und 39 sind übliche CMOS-Transmissionsgatter, von denen jedes einen Abschalteingang PMOS und einen Einschalteingang NMOS aufweist, an denen die Taktsignale Θ2, Θ2 bzw. Θ1, Θ1 anliegen. Der Ausgang des Operationsverstärkers 40 ist über einen Kondensator

41 rückgekoppelt auf seinen Invertereingang und über ein Transmissionsgatter 43 sowie einem Kondensator

42 mit dem Transmissionsgatter 39. Ein weiteres Transmissionsgatter 44 liegt einerseits am Kondensator 42 und andererseits an der Vorspannung V__T._C an und wird eingeschaltet in Abhängigkeit der Anstiegsflanke des Taktsignals Θ2.

Wie schon zuvor erwähnt ist ein FIR-Filter charakterisiert durch die Übergangsfunktion

14

"" '"" '"■' "36Ό2585

HCz)= 2H h(n)z"ⁿ
n=0

Gemäß dem bevorzugten AusführungsbeispieL nach Fig.

1 ist N=15 und 15 HuLtipLikationen und 14 Summenbildungen werden ausgeführt wie folgt:

HCz)=h(0)z°+h(1)z"¹+h(2)z~²-h(3)z"³-h(4)z"⁴-h(5)z"⁵ -h(6)z"⁶-h(7)z"⁷-h(6)z"⁸-h(5)z"⁹-h(4)z"¹⁰-h(3)z"¹¹ + h(2)z"¹² + h(1)z"¹³ + h(0)z"^U, oder

Durch Gruppieren von Paaren von verzögerten Eingangsdatenbits für die Multiplikation durch gemeinsame Koeffizienten wird die AnzahL der Multiplikationen von 15 auf 8 reduziert.

Da die Anzahl der MuLtipLikationen näherungsweise auf die Hälfte reduziert ist, weist dieses FIR-Filter eine wesentlich verbesserte Zeitfunktion im Vergleich zu den bekannten Algorhythmus-FIR-FiLtern auf. Im FaLL, daß die Logischen Werte der Eingangsdatenbits an den Ausgängen Q(I) und Q(N-I) von einzelnen Schaltungen 1 bis 7 unterschiedlich sind, dann wird die entsprechende Multiplikation, d.h. die Kondensator Ladung eLiminiert, was zu einer weiteren Verbesserung der Zeitfunktion führt.

Die Arbeitsweise des P-DigitaLprozessors ist die nachfolgende, wobei Bezug genommen wird auf die Fig. 1, die Wahrheitstabel Le 1 und die Fig. 2: das Θ2 Taktsignal wird dem Ausgang R(I) und das Θ1 Signal dem Ausgang

15

B(I) zugeführt, falls die logischen Werte der Bits, die an den Ausgängen Q(I) und Q(N-I) anliegen, beide den Wert L , d.h. niedere Spannung aufweisen. In Abhängigkeit der Anstiegsflanke des Taktsignals Θ2 wird der Transistor 21 vorgespannt und gleichzeitig der zweite Anschluß des Dämpfungskondensators 37 über das Transmissionsgatter 38 mit der Vorspannung V__T._

bind

verbunden. Wird die Wirkung der Kondensatoren 30 bis 36 außer Acht gelassen, dann ergibt sich, daß die Serienkombination der Kondensatoren 29 und 37 auf einen Wert Q=aCV___ aufgeladen ist, wobei Q die in

Kb r

den Kondensatoren 29 und 37 gespeicherte Ladung ist und aC die Serienkapazität der Kombination der Kondensatoren 29 und 37 bedeutet.

Bei der Abfallflanke des Taktsignals Θ2, also vor Auftreten der Anstiegsflanke des Taktsignals Θ1, da Θ1 und Θ2 einander nicht überlappen sollen, wird das Transmissionsgatter 38 abgeschaltet und bei beiden Transistoren 13 und 21 die Vorspannung entfernt. Damit können die Kondensatoren 29 und 37 sich nicht entladen und halten somit die Ladung Q gespeichert.

Tritt die Anstiegsflanke des Taktsignals Θ1 auf, dann werden die Transmissionsgatter 39 und 43 sowie der Transistor 13 eingeschaltet, während der Transistor 21 und die Transmissionsgatter 38 und 44 ausgeschaltet bleiben. Damit wird die Kombination der Kondensatoren 29 und 37 auf die Spannung V_QTA_ entladen, was über den Operationsverstärker 40 erfolgt, wobei der Kondensator

41 und über das Transmissionsgatter 43 der Kondensator

42 ge laden wird.

Da jeder der Kondensatoren 30 bis 36 in gleicher Weise

16

wie der Kondensator 29 geschaltet wird, tragen diese in gleicher Weise zur Ladung der Kondensatoren 41 und 42 bei.

Die in den Kondensatoren 41 und 42 gespeicherte Ladung Q wird bei der folgenden Abfallflanke des Taktsignals Θ1 beibehalten. Der Verstärker 40 in Verbindung mit den Kondensatoren 41 und 42 arbeitet somit wie eine Integrationsschaltung.

Bei der nächsten Anstiegsflanke des Taktsignals Θ2 wird der Kondensator 42 entladen auf die Vorspannung V ... und gleichzeitig werden die Eingangsdigita lsig-

naldatenbits auf die jeweils benachbarte Schaltung 1 bis 8 übertragen und der gesamte Vorgang wiederholt

Die Taktsignale Θ1 und Θ2 dürfen einander nicht überlappen, damit zwischen den Spannungen V___ und V__TAC über

Ktr DlAo

die vorerwähnten Transistorpaare keine Kurzschlußwege entstehen.

Für den Fall, daß die logischen Werte der Bits an den Ausgängen Q(I) und Q(N-I) der Schaltung 1 beide den Wert H aufweisen, d.h. hohe Spannung, dann werden die Taktsignale Θ1 und Θ2 den Ausgängen R(I) und B(I) der Schaltung 1 zugeführt. Bei der Anstiegsflanke des Taktsignals Θ2 wird der Transistor 13 an Vorspannung gelegt und das Transmissionsgatter 38 eingeschaltet, so daß die Kondensatorkombination 29 und 37 entladen wird. Tritt die Anstiegsflanke des Taktsignals Θ1 auf, dann wird das Transmissionsgatter 38 ab- und das Transmissionsgatter 39 eingeschaltet, und am Transistor 13 die Vorspannung entfernt und am Transistor 21 die Vorspannung angelegt. Damit wird die Kombination

17

-'" "' 36Ό2585

der Kondensatoren 29, 37, 41 und 42 über die Leitung 9 mit der Bezugsspannung V_DCC geladen, dies bedeutet

Kb r

in Bezug auf den Ausgang des Verstärkers 40 Q=-aCV_DCC.

Rb r

Die Spannung am Ausgang des Verstärkers 40 ist proportional der in den Kondensatoren 41 und 42 gespeicherten Ladung, dividiert durch die Gesamtkapazitat der Kondensatoren 29, 37, 41 und 42, wenn die Wirkung der Kondensatoren 30 bis 36 unberücksichtigt bleibt. Weisen beispielsweise die Bits an den Eingängen Q(I) und Q(N-I) der Schaltung 1 jeweils den logischen Wert L auf und beträgt die Gesamtkapazitat der Kondensatoren 41 und 42 gleich C, sowie die Gesamtkapazitat der Kondensatoren 29 und 37 gleich aC^ann beträgt die gespeicherte Ladung Q bei der Anstiegsflanke des Taktsignals Θ2 gleich Q=aCV___c, wie vorerwähnt. Die am Ausgang des Verstärkers 40 auftretende Spannung ist V =Q/C=aV_DC . Dies bedeutet

O KEr

also, daß die Ausgangspannung des Verstärkers 40 um die Proportionalitätskonstante a proportional zur Bezugsspannung V_D__C ist , wobei a das KapazitatsverhäIt-

Kbr

nis der Kondensatorkombination 29 und 37 zur Kondensatorkombination 41 und 42 darstellt.

Sind die Bits an den Ausgängen Q(I) und Q(N-I) beide H , dann ist somit die Spannung am Ausgang des Verstärkers 40 gleich V^REF"

Weisen dagegen die an den Ausgängen Q(I) und Q(N-I) auftretenden Bits jeweils unterschiedlichen Wert auf, beispielsweise H und L, dann wird der Ausgang B(I) verbunden über die Leitung 9 mit der Bezugsspannung V___, während der Ausgang R(I) über die Leitung 10

verbunden wird mit der Vorspannung V__TAC. Hierdurch ist der Transistor 13 über die gesamte Dauer der Takt-

18

3802585

signale Θ1 und Θ2 eingeschaltet, so daß die Kondensatoren 29, 37, 41 und 42 nicht geladen werden. Hierdurch wird, wie vorerwähnt, eine der FIR-FiItermu11iρ Iikationen eliminiert.

Die Schaltungen 2 und 3 arbeiten in identischer Weise wie die Schaltung 1. Dies gilt auch für die Schaltungen 4, 5, 6 und 7 mit der Ausnahme, daß das Anlegen der Taktsignale Θ1 und Θ2 an die Ausgänge B(I) und R(I) umgekehrt ist in Bezug auf die P-SchaItungen, wie dies die Wahrheitstabelle 2 zeigt. Weisen also die Bits an den Ausgängen Q(I) und Q(N-I) bei den M-Schaltungen, beispielsweise der Schaltung 4 beide den Wert L auf, dann erzeugt der Ausgang des Verstärkers eine negative Ausgangsspannung V =-aV_D__, wiederum

ο κ t r

unberücksichtigt die Wirkung der Kondensatoren 29 bis 31 und 33 bis 36. Sind dagegen diese Bits an den vorgenannten Ausgängen beide H, dann wird am Ausgang des Verstärkers 40 eine positive Ausgangsspannung V^aVREF ^erzeu9t.

Bei der T-Schaltung 8 sind die Ausgänge B(I) und R(I) jeweils trri t einem der Taktsignale Θ1 oder Θ2 verbunden, welche die gleiche Phasenbeziehung zur Anlage an die Ausgänge R(I) und B(I) aufweisen wie die M-Schaltungen 4, 5, 6 und 7y da -h(7)z einem negativen Koeffizienten entspricht.

Um das Verständnis zu erleichtern, wurde die Arbeitsweise der Schaltung 1 beschrieben , ohne daß hierbei die Wirkung der Kondensatoren 30 bis 36 berücksichtigt wurde. Da jedoch die Kondensatoren 29 bis 36 jeweils zusammengeschaltet und mit dem Kondensator 37 verbunden sind, trägt jeder dieser Kondensatoren zur Gesamt ladung

19

"36Ό2585

Q entsprechend dem Prinzip einer überlagerung bei. Da die Schaltungen 1 bis 8 simultan arbeiten, verändert

sich die Ladung der einzelnen Kondensatoren 29 bis 36 in Übereinstimmung der logischen Werte der Bits an den Ausgängen Q(I) und Q(N-I) der einzelnen Schaltung 1 bis 8. Die an den Kondensatoren 29 bis 36 auftretende

Ladung wird am Invertereingang des Operationsverstärkers

40 summiert und der somit als Summenendpunkt wirkt.

Einzelne der Kondensatoren 29 bis 35 haben Kapazitäten proportional dem Zweifachen der Koeffizientenwerte in entsprechenden Koeffizientenpaaren der vorerwähnten übertragungsfunktion, da jeder Koeffizient mit zwei mu I itiρ Iiziert wird in dem Fall, daß die logischen Werte der Bits an den Ausgängen Q(I) und Q(N-I) gleich sind.

Der Bedämpfungskondensator 37 begrenzt die Höhe der am Invertereingang des Operationsverstärkers 40 anliegen den Spannung. Bei dem vorerwähnten Prototyp betrug die Gesamtkapazität der Kondensatoren 29 bis 36 etwa 10,2 Picofarad und die Gesamtwirkkapazität der Kondensatoren 41 und 42 waren etwa 0,6 Picofarad, was zu einem Proportionalitätsfaktor a=10,2 : 0,6 = 17 führt, so daß beim Fehlen einer Bedämpfung dies zu einer Ausgangsspannung V= 17V_D__ führen würde und damit

ο Kbr

zu einer Sättigung des Operationsverstärkers 40. Die Wirkung des Bedämpfungskondensators 37 besteht also darin, die scheinbare Gesamtkapazitat der Kondensatoren 29 bis 36 auf etwa 0,3 Picofarad einzustellen, so daß der Verstärker 40 nicht gesättigt wird.

Der Kondensator 41 ist kleiner als der Haltekondensator 42, wobei letzterer geschaltet wird zwischen dem Ausgang des Verstärkers 40 und der Vorspannung

20

V_DT,_e/ wodurch die erzeugte Ausgangsspannung V

DlAo O

über jeden Zyklus der Taktsignale Θ1 und Θ2 auf einem konstanten Wert gehalten wird. Das Vorsehen eines kleineren Kondensators 41 resultiert in einem zusätzlichen Pol in der übertragungsfunktion des Filters. Die Frequenz des Pols ist ausreichend höher als die Frequenz der Taktsignale Θ1 und 62, so daß ein vernachlässigbarer Effekt auf das Frequenzansprechverhalten des Filters ausgeübt wird. Bei dem vorerwähnten Prototyp trug der zusätzliche Pol etwa 0,6dB zur Bedämpfung bei der zweifachen Baud-Frequenz des digitalen Eingangssignals bei.

Ein zusätzlicher Kondensator 45 ist zwischen dem Ausgang des Verstäkers 40 und dem Vorspannungspotential V_DT._ geschaltet, um in bekannter Weise die Arbeitsstabilität des Verstärkers 40 sicherzustellen.

Weiterhin ist ein Tiefpassfilter , bestehend aus dem Widerstand 46 und dem Kondensator 47 mit dem Ausgang des Verstärkers 40 verbunden^wodurch zwischen aufeinanderfolgenden Zyklen der Taktsignale Θ1 und Θ2 die einzelnen Schritte in der Ausgangsspannung V geglättet werden.

Dieser Tiefpassfilter bildet einen weiteren PoI_x der bei dem Prototyp unabhängig von der Baud-Frequenz bei 513kHz auftrat und zusätzlich 0,4dB zur Dämpfung bei 16OkHz beitrug.

In Fig. 3 ist der innere Aufbau einer P-Schaltung gezeigt. Ein Eingangsdatenbit am Eingang D(I) wird an das Transmissionsgatter 50 angelegt, das in Abhängigkeit der Taktsignale Θ1 und θΤ eingeschaltet wird.

21

Zi \^y--'■■■'--. ι -

Nach Durchlauf durch das Transmissionsgatter wird das Bit im Kondensator 51 gespeichert. Das Eingangsbit wird durch den Inverter 52 gepuffert und an den Eingang eines Transmissionsgatters 53 angelegt zur Speicherung in einem Kondensator 54, nachdem die AnstiegsfLanke des Taktsignals Θ2 auftrat. Das Bit wird sodann gepuffert und gleichgerichtet im Inverter 55 und dem Ausgang Q(I) zugeführt.

Ein Datenbit am Eingang D(N-I) gelangt über die Transmissionsgatter 56 und 57, die Kondensatoren 58 und 59 und die Inverter 60 und 61 in entsprechender Weise zum Ausgang Q(N-I).

Weisen die an den Ausgängen Q(I) und Q(N-I) auftretenden Bits jeweils den Wert H auf, dann nimmt der Ausgang des NAND-Gatters 62 den Wert L an, wodurch die Transmissionsgatter 63 und 64 eingeschaltet werden, die mit ihren Abschalteingängen und über den Inverter 65 mit Ihren Einschalteingängen mit dem Ausgang des Gatters 62 verbunden sind.

Das Taktsignal Θ1 wird dem Ausgang R(I) vom Eingang P1 über das Transmissionsgatter 64 zugeführt, während das Taktsignal Θ2 dem Ausgang B(I) vom Eingang P2 über das Transmissionsgatter 63 zugeführt wird.

Weisen die an den Ausgängen Q(I) und Q(N-I) gespeicherten Bits jeweils den Wert L auf, dann erzeugt das NOR-Gatter 66 das Signal W_f das den Einschalteingängen der Transmissionsgatter 67 und 68 und über den Inverter 69 deren Ausschalteingängen zugeführt wird. Demzufolge gelangt dann das Taktsignal Θ1 zum Ausgang B(I) und das Taktsignal Θ2 zum Ausgang R(I).

22

Weisen die an den Ausgängen Q(I) und Q(N-I) gespeicherten Bits unterschiedliche Amplitude auf, dann erzeugt das NAND-Gatter 70 ein Signal L, das den Abschalteingängen der Transmissionsgatter 72 und 73 und über den Inverter 71 an deren Einschalteingänge gelegt wird. Demzufolge wird dann die Bezugsspannung V___

κ t r

über das Transmissionsgatter 72 an den Ausgang B(I) angelegt, während die Vorspannung V ._ über das Transmissionsgatter 73 an den Ausgang R(I) angelegt wird.

Die «-Schaltungen 4 bis 7 sind identisch aufgebaut und arbeiten auch identisch wie die in Fig. 3 gezeigte Schaltung mit Ausnahme, daß die Taktsignale Θ1 und Θ2 an den jeweils anderen Eingang P1 und P2 im Vergleich zu den P-Scha Itungen angelegt wird, wodurch die Multiplikationen mit negativen Koeffizienten der übertragungsfunktion ausgeführt werden.

In Fig. 4 ist der Aufbau der T-Schaltung 8 gezeigt. Die am Eingang D(I) auftretenden Eingangsdatenbits werden dem Ausgang Q(I) zugeführt über die Transmissionsgatter 80 und 81, die Kondensatoren 82 und 83 und die invertierenden Puffer 84 und 85, wenn Taktsignale an den Anschlüssen C1,cT, C2 und ΤΣ auftreten, wie dies im Zusammenhang mit Fig. 3 beschrieben wurde. Weist das am Ausgang Q(I) gespeicherte Datenbit den logischen Wert L auf, dann werden die Transmissionsgatter 87 und 88 eingeschaltet, was über den invertierenden Puffer 86 erfolgt. Weist das am Ausgang Q(I) gespeicherte Bit den Wert H auf, dann werden die Transmissionsgatter 89 und 90 eingeschaltet, wenn an deren Einschalteingängen das Signal H auftritt sowie das Signal L an deren Abschalteingängen, das

23

"36Ό2585

über den invertierenden Puffer 86 zugeführt wird, so daß das Taktsignal Θ1 dem Ausgang B(I) und das Taktsignal Θ2 dem Ausgang R(I) zugeführt wird.

Wie bereits eingangs erwähnt, waren die symmetrischen Kondensatorpaare bei den bekannten analogen FIR-Filtern infolge Veränderungen in den Arbeitsschritten unvollständig zueinander angepasst. Damit waren die Koeffizienten in der resultierenden übertragungsfunktion nicht perfekt, was zu einem nicht Iinearen PhasenansprechverhaIten führt. Eine nicht komplette Bedämpfung des Filters bei Frequenzen, die durch die Nulldurchgänge der übertragungsfunktion charakterisiert sind, führt zu einer nicht konstanten Gruppenverzögerung, wobei unter Gruppenverzögerung die Ableitung der Phase in Bezug auf die Frequenz zu verstehen ist.

Gem. Fig. 5A war das Phasenansprechverha Iten des Prototyps des FIR-Filters gekennzeichnet durch die nachfolgende übertragungsfunktion

HCz)= [2,98+3,739z"¹+2,153z"²-1,167z"³ -5„707z"⁴-10_r662z"⁵-15,367z"⁶

-18,779z"⁷+15,367z"⁸-10_r662z"⁹

-10 -11 -12

-5,707z -1,167z ^M+2_r153z

¹³ + 2„98z~¹⁴J/66,84

Hieraus ergibt sich, daß das Phasenansprechverha Iten linear ist. Bei den bekannten Filtern dagegen tritt bei der Kondensatorflächenanpassung ein Differentialfehler von bis zu 10% auf. Beispielsweise kann infolge des Herste11 Verfahrens zwischen den Koeffizienten

-5 -9 ζ und ζ ein 10%iger Differentialfehler auftreten,

-5 _Q

was bedeutet -9,662z und -11,662z anstelle von

— 5 —9

10,662z und 10,662z . Das resultierende Phasen-

24

ansprechverhaLten ist in Fig. 5B dargestellt. Hieraus ist ersichtlich, das ein 10%iger Differentia Ifeh ler in einem einzigen Koeffizientenpaar zu einem beträchtlichen LinearitätsverLust führt, der zu Interferenzen während der übertragung beiträgt.

Zusammenfassend kann gesagt werden, daß die Erfindung ein symmetrisches FIR-Filter betrifft, bei dem sowohl digitale als auch analoge Techniken verwendet werden. Es wird ein digitales Eingangssignal zugeführt und ein digital gefiltertes analoges Ausgangssignal erzeugt. Der Analogteil des Filters besteht aus einer geschalteten Kondensatoranordnung, welche in CMOS-Technik hergestellt wird. Durch Verwendung einer geschalteten Kondensatoranordnung werden die Signale rasch verarbeitet und der Stromverbrauch des Filters ist relativ gering. Ein großer Vorteil besteht darin, daß unnötige Multiplikationen vermieden werden. Die Anzahl der erforderlichen Kondensatoren im Analogteil des Filters ist auf etwa die Hälfte der Kondensatoren vermindert, die bei den bekannten analogen FIR-Filtern erforderlich ist. Das Filter ist besonders dort einsetzbar, wo digitale Signale über eine symmetrische Leitung übermittelt werden, wie beispielsweise die a- und b-Adern einer Telefonleitung. Bei der vorstehenden Beschreibung wurde der Ausdruck Datenbits verwendet. Hierunter sind auch zu verstehen impulskodetnoduli erte Sprachenbits. Der vorerwähnte Prototyp fand Anwendung zur Übermittlung von digitalen Signalen in beiden Richtungen zwischen einer Telefonhauptstelle und digitalen periferen Einheiten, wobei die Übermittlung über verdrillte a- und b-Adern erfolgte. Das vorstehend beschriebene Fi lter weist 15 Koeffizienten auf, d.h. es handelt sich um ein Filter ungeradzahliger Ordnung,

25

**- 36Ό2585

jedoch ist auch ein Filter geradzahliger Ordnung _; möglich, in dem die T-Schaltung 8 eliminiert wird und dafür der Ausgang Q(I) der Schaltung 7 mit deren Eingang D(N-I) verbunden wird. Es ist möglich, die Anzahl und die Kombination der positiven und negativen Koeffizienten zu verändern, in dem eine geeignete Auswahl der P und Η-Schaltungen gewählt wird.

Im beschriebenen Ausführungsbeispiel entsprechen dem ersten

und dem 15. Bit der Bitfolge, die beim Prozessor 1 miteinander

0 -14 verglichen werden, den Werten ζ und ζ , multipliziert mit h(0), bei positivem Vorzeichen des Resultats. Beim Prozessor 4 wird das vierte Bit der Bitfolge mit dem 12. Bit verglichen und die Summe mit dem Faktor h(3) multipliziert bei negativem Vorzeichen des Resultats,

Γ—3 -1 T7 ζ +z J während beim Prozessor

8 der Wert -h(7)z erzeugt wird. Hierbei bestimmen die Werte h die Kapazitäten der Kondensatoren 29 bis 36, gleiche Werte von ζ von Bitpaaren die positiven oder negativen Ladungen dieser Kondensatoren und unterschiedliche Werte von ζ einesBitpaares die Entladung dieser Kondensatoren.

26

- Leerseite -

Claims (11)

1. Ansprüche

   Filter mit einem begrenzten Impulsansprechverhalten, das eine übertragungsfunktion mit mehreren symmetrischen positiven und negativen Koeffizientenpaaren aufweist und dem digitale Eingangssignale in Form einer Folge von Bits zugeführt werden, die jeweils zwei zueinander unterschiedliche logische Werte aufweisen, wobei diese digitalen Eingangssignale in nach der übertragungsfunktion gefilterte Analogsignale umgesetzt werden, in dem in der Bitfolge zueinander symmetrisch stehende Bits als einem Koeffizientenpaar zugeordnetes Bitpaar miteinander verglichen werden, dadurch gekennzei chn e t , daß

   a) die Bitfolge Schieberegistern (1 bis 7) zugeführt wird, die die einzelnen Bits dieser Bitfolge speichern,

   b) erste und zweite Prozessoren (1 bis 3, 4 bis 7) vorgesehen sind, die die logischen Werte der Bits von ersten und zweiten, in den Schieberegistern (1 bis 7) gespeicherten Bitpaaren entsprechend den ersten und zweiten Koeffizientenpaaren miteinander vergleichen und in Abhängigkeit dieses Vergleichs Steuersignale erzeugen,

   c) eine der Anzahl der Koeffizientenpaare entsprechende Anzahl von Kondensatoren (29 bis 35) vorgesehen ist, deren jeweilige Kapazität proportional einem Koeffizientenpaar ist und die an einer Seite miteinander verbunden sind,

   d) die jeweils andere Seite jedes Kondensators (29 bis 35) mit einem Schalter (13 bis 19, bis 27) verbunden ist, denen die Steuersignale

   zugeführt werden und welche an zwei Ladespannungen anti egen,

   e) die eine Seite der Kondensatoren (29 bis 35) mit einem Integrator (40, 41, 42) verbunden ist, der die über den Kondensatoren' (29 bis 35) anliegenden Einzelspannungen summiert und ein von der Summenspannung abhängiges Analogausgangssignal erzeugt, wobei

   f) die Schalter (13 bis 19, 21 bis 27) den ihnen jeweils zugeordneten Kondensator (29 bis 35) auf eine positive Spannung laden, wenn Ihnen ein erstes Steuersignal zugeführt wird, auf eine negative Spannung laden, wenn ihnen ein zweites Steuersignal zugeführt wird, und ihn entladen, wenn ihnen ein drittes Steuersignal zugeführt wird.
2. 2. Filter nach Anspruch 1 mit einer ungeradzahligen Ordnung und mit einem zusätzlichen Koeffizienten der übertragungsfunktion , dadurch g e k e η nzei chnet, daß in Serie mit den Schieberegistern (T bis 7) ein zusätzliches, ein zusätzliches Bit der Bitfolge speicherndes Schieberegister (8) und ein weiterer Prozessor (8) vorgesehen ist, der in Abhängigkeit des logischen Werts des zusätzlichen Bits das erste oder zweite Steuersignal erzeugt, ein weiterer Schalter (20, 28) und ein weiterer Kondensator (36) vorgesehen sind, wobei letzterer eine Kapazität proportional dem zusätzlichen Koeffizienten aufweist und parallel zu der Anzahl von Kondensatoren (29 bis 35) geschaltet ist.
3. 3. FiLter nach Anspruch 1, dadurch g e k e η η -ζ e i c h η e t , daß die ersten Prozessoren (1 bis 3) das erste Steuersignal erzeugt, wenn die Logischen Werte des erfassten Bitpaares beide niedrig sind/ das zweite Steuersignal erzeugen, wenn die beiden Werte hoch sind, und das dritte Steuersignal erzeugen , wenn die beiden Werte unterschiedlich sind.
4. 4. Filter nach Anspruch 1, dadurch g e k e η η -ζ e i c h η e t, daß die zweiten Prozessoren (4 bis 7) das erste Steuersignal erzeugen, wenn die logischen Werte des erfassten Bitpaares beide hoch sind, das zweite Steuersignal erzeugen, wenn die beiden Werte niedrig sind und das dritte Steuersignal erzeugen, wenn die beiden Werte unterschiedlich sind.
5. 5. Filter nach Anspruch 2, dadurch gekennzeichnet, daß der weitere Prozessor (8) das erste Steuersignal erzeugt, wenn der Wert des zusätzlichen Bits hoch ist und das zweite Steuersignal erzeugt, wenn dieser Wert niedrig ist.
6. 6. Filter nach einem der Ansprüche 1 bis 5, daß die Kapazitäten der Kondensatoren (29 bis 36) etwa gleich dem zweifachen Wert von einem der Koeffizienten des zugeordneten Koeffizientenpaares ist.
7. 7. Filter nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder Schalter (13 bis 28) aus einem Transistorpaar besteht, deren jeweils erste Anschlüsse mit der anderen Seite des von ihnen geschalteten Kondensators verbunden

   sind, der zweite Anschluß des einen Transistors an einer negativen Ladespannung, der zweite Anschluß des anderen Transistors an einer positiven Ladespannung und die Steuereingänge an den sie steuernden Prozessor angeschlossen sind.
8. 8. Filter nach Anspruch 7, dadurch g e k e η η -zeichnet, daß das erste dem Steuereingang zugeführte Steuersignal aus zwei einander nicht überlappenden Taktsignalen (Θ1, Θ2), da zweite Steuersignal aus den Taktsignalen (Θ1, Θ2) entgegengesetzter Phase und das dritte Steuersignal aus zwei Ladespannungen (V_o__c, V_DT._e) besteht.

   Kt r BIAo
9. 9. Filter nach einem der Ansprüche 1 bis 8, dadurch

   gekennzei c h η e t , daß der Integrator einen Operationsverstärker (40) und mindestens einen Kondensator (41 bzw. 42) aufweist, der zwischen dem Ausgang des Operationsverstärkers (40) und demjenigen Eingang geschaltet ist, der mit der einen Seite der Kondensatoren (29 bis 36) verbunden ist.
10. 10. Filter nach Anspruch 9, dadurch gekennzeichnet, daß zwischen dem Eingang des Operationsverstärkers (40) und der einen Seite der Kondensatoren (29 bis 36) ein Dämpfungskondensator (37) zwischengeschaltet ist.
11. 11. Filter nach Anspruch 8, dadurch g e k e η η -ζ e i c h η e t , daß die Bits der Bitfolge im Takt der Taktsignale (Θ1, Θ2) von Schieberegister zu Schieberegister (1 bis 8) verschoben werden, wobei im ersten Schieberegister (1) das erste und

    das Letzte Bit als Bitpaar einer Bitfolge miteinander und in den folgenden Schieberegistern (2 bis 7) die Bits der jeweils höherer und niedereren Folge durch die Prozessoren (2 bis 7)miteinander verglichen werden.