DE3586791T2 - Integrierte halbleiterschaltungsanordnung. - Google Patents

Description

• Diese Erfindung betrifft allgemein eine integrierte Halbleiterschaltungsanordnung (IC). Spezieller betrifft die vorliegende Erfindung eine Halbleiterschaltungstechnik, die wirkungsvoll ist, wenn sie z. B. auf eine Halbleiterspeicheranordnung, die eine Substratvorspannung-Erzeugungsstufe enthält, wie einen dynamischen RAM (Random-Access-Memory = Direktzugriffsspeicher) verwendet wird.
• Für durch MOSFETs (Sperrschicht-Feldeffekttransistoren) gebildete Halbleiterspeicheranordnungen ist es im Stand der Technik bekannt, eine Substratvorspannung (in Sperrichtung gepolte Vorspannung) durch eine eingebaute Substratvorspannung-Erzeugungsstufe zu erzeugen, um die parasitäre Kapazität zwischen Schaltungselementen, wie MOSFETs und einem Halbleitersubstrat zu verringern (siehe z. B. "Nikkei Electronics", 14. Mai 1979, S. 77-79, herausgegeben von Nikkei McGraw Hill Co.). Wenn eine derartige Substratvorspannung- Erzeugungsstufe eingebaut wird, kann eine einer Halbleiterspeicheranordnung zuzuführende Versorgungsspannung einheitlich eine Spannung von 5 V sein, und die Anzahl externer Anschlüsse kann daher verringert werden.
• Als Ergebnis von Untersuchungen haben die Erfinder der vorliegenden Erfindung jedoch herausgefunden, daß dann, wenn eine Schaltung zum Gleichrichten der kontinuierlich von einer Oszillatorschaltung erzeugten Impulse in diesem Fall verwendet wird, die folgende Schwierigkeit auftritt. Ein zum Substrat fließender Strom ändert sich stark zwischen dem Zugriffszustand, in dem alle Schaltkreise gleichzeitig zu arbeiten beginnen, und dem Nichtzugriffszustand, in dem kein interner Schaltkreis arbeitet. Daher wird, wenn die Substratvorspannung durch Gleichrichten dieser in keiner Beziehung zum Schaltungsbetrieb erzeugten Oszillatorimpulse erzeugt wird, das Stromversorgungsvermögen im wesentlichen für eine "Schlechtester-Fall"-Bedingung eingestellt. Dies erfordert relativ große Kondensator- und Gleichrichterelemente und eine Treiberschaltung, so daß die Integrationsdichte der integrierten Halbleiterschaltung verringert ist. Darüber hinaus wird mehr Strom gezogen. (Zu Einzelheiten der Substratvorspannung-Erzeugungsstufe siehe z. B. japanische Patentoffenlegung Nr. 13566/1980).
• GB-A-2 111 336 und EP-A-0 118 108, wobei die letztere gemäß Art. 54(3) EPÜ zitiert wird, offenbaren eine integrierte Halbleiterschaltung mit den im ersten Teil von Anspruch 1 dargelegten Merkmalen. In den bekannten Schaltungen wird die Substratvorspannung synchron mit dem Betrieb der in der integrierten Schaltung enthaltenen Schaltungselemente gesteuert, an die die Substratvorspannung gelegt wird.
• IBM Technical Disclosure Bulletin (Vol. 22, Nr. 7, Dezember 1979, S. 2765-2767) offenbart eine Pegelerfassungsschaltung (Schwellenwertdetektor) zum Erfassen des Pegels einer in Sperrichtung gepolten Vorspannung (Substratvorspannung), bei der das Ausgangssignal (VOUT) der Pegelerfassungsschaltung den Substratvorspannungsgenerator steuert, um die Substratvorspannung zu erhöhen, wenn es sich herausstellt, daß der Substratvorspannungspegel unzureichend ist.
• Es ist eine Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltung anzugeben, in der die Substratvorspannung-Erzeugungsstufe zusätzlich dazu verwendet wird, eine Erhöhung des Leckstroms aufgrund von Temperaturänderungen zu verhindern.
• Diese Aufgabe wird durch die in Anspruch 1 gekennzeichnete Erfindung gelöst.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Fig. 1 ist ein Schaltungsbild, das ein Ausführungsbeispiel der vorliegenden Erfindung zeigt;
• Fig. 2 ist ein Schaltbild, das ein Beispiel der Substratsperrvorspannung-Erzeugungsstufe des in Fig. 1 dargestellten Ausführungsbeispiels zeigt;
• Fig. 3 ist ein Zeitsteuerdiagramm, das zum Erläutern des Betriebs der Substratsperrvorspannung-Erzeugungsstufe nützlich ist;
• Fig. 4 ist ein Schaltbild, das ein anderes Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
• Fig. 5 und 6 sind Schaltbilder, die jeweils ein anderes Ausführungsbeispiel der vorliegenden Erfindung zeigen.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE [Ausführungsbeispiel 1]
• Fig. 1 ist ein Schaltbild, das einen dynamischen RAM gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt. Jedes im Schaltbild dargestellte Schaltungselement oder jeder Schaltungsblock ist auf einem Halbleitersubstrat, wie einem solchen aus einkristallinem Silizium, mit einer bisher bekannten Herstellungstechnik für integrierte Halbleiterschaltungen ausgebildet, obwohl keine besondere Beschränkung auf diese Konfiguration besteht. Verschiedene, auf dem Halbleitersubstrat ausgebildete MOSFETs sind vom Anreichungstyp (dies gilt auch für die anderen Ausführungsbeispiele der Erfindung, die später beschrieben werden).
• Ein Speicherarray MARY weist mehrere, in einer Matrix angeordnete Speicherzellen, mehrere Datenleitungen DL, DL und mehrere Wortleitungen auf. Obwohl keine besondere Begrenzung auf diese Konfiguration besteht, weist das Speicherarray MARY einen Aufbau mit gefalteter Bitleitung (Datenleitung) auf.
• Jede der Speicherzellen MC weist einen Datenspeicherkondensator Cs, dessen eine Elektrode mit einem Bezugspunktpotential, wie einem Spannungsanschluß der Schaltung, verbunden ist, und einen Adreßauswahl-MOSFET Qm auf, der zwischen diesem Kondensator Cs und der Datenleitung angeordnet ist. Logische Werte "1" und "0", die in den Speicherzellen gespeichert sind, hängen davon ab, ob im Kondensator eine Ladung gespeichert ist.
• Beim Datenauslesebetrieb wird jede Datenleitung DL, DL des Speicherarrays MARY zunächst durch eine Vorladestufe PC auf einen Pegel vorgeladen, der im wesentlichen dicht bei der Versorgungsspannung Vcc der Schaltung liegt. Die Vorladestufe PC weist z. B. Vorlade-MOSFETs Qt1 und Qc2 auf, die zwischen die Datenleitungen DL bzw. DL und den Spannungsanschluß Vcc geschaltet sind. Der Leitungszustand dieser Vorlade-MOSFETs Qc1 und Qc2 wird durch einen Vorladepuls Φpc gesteuert. Die Vorladeschaltung PC kann zusätzlich zu den Vorlade-MOSFETs Qc1 und Qc2 einen Entzerr-MOSFET enthalten, der zwischen das Paar Datenleitungen DL, DL geschaltet ist und vom Vorladepuls Φpc gesteuert wird.
• Eine der mehreren Wortleitungen WL des Speicherarrays MARY wird ausgewählt, nachdem jede Datenleitung vorgeladen wurde. Wenn eine besondere Wortleitung ausgewählt wird, wird der MOSFET Qm der Speicherzelle, die der ausgewählten Wortleitung entspricht, eingeschaltet, und der Kondensator Cs wird mit der Datenleitung DL oder DL verbunden. Demgemäß ändert sich das Potential der Datenleitung DL oder DL, an die die Speicherzelle angeschlossen wird. Das Potential der Datenleitung DL oder DL ändert sich in diesem Fall abhängig von der im Kondensator Cs gespeicherten Ladungsmenge. Diese Potentialänderung der Datenleitung wird durch einen Leseverstärker SA festgestellt.
• In einem Speicherarray großer Kapazität wird jede Speicherzelle immer kleiner hergestellt, und eine große Anzahl an Speicherzellen wird mit den jeweiligen Datenleitungen DL, DL verbunden. Daher ist das Verhältnis Cs/C&sub0; des Kondensators Cs zur (nicht dargestellten) Streukapazität C&sub0; auf der gemeinsamen Datenleitung DL extrem klein. Dies bedeutet, daß die an die Datenleitung DL oder DL gemäß der im Kondensator Cs gespeicherten Ladung, d. h. das Signal, extrem schwach ist.
• Obwohl keine besondere Einschränkung auf die Konfiguration des Ausführungsbeispieles besteht, enthält dieses eine Blindzelle DC für jede Datenleitung auf dieselbe Weise wie bei einem bekannten dynamischen RAM, um ein solches schwaches Signal festzustellen. Die Blindzelle DC wird unter denselben Herstellbedingungen und mit denselben Aufbaukonstanten wie die Speicherzelle MC hergestellt, mit der Ausnahme, daß die Kapazität des Kondensators CD der Speicherzelle DC die Hälfte derjenigen des Kondensators Cs der Speicherzelle MC ist. Vor dem Adressieren wird der Kondensator CD durch einen MOSFET Qd, der ein Zeitsteuersignal Φd erhält, auf Massepotential geladen. Da die Kapazität des Kondensators CD die Hälfte derjenigen des Kondensators Cs ist, legt der Kondensator CD eine Bezugsspannung, die im wesentlichen die Hälfte desjenigen des Auslesesignals aus der Speicherzelle MC ist, an die entsprechende Datenleitung.
• Im Schaltbild repräsentiert das Symbol SA einen Leseverstärker, der die Differenz derartiger Potentialänderungen verstärkt, wie sie durch das Adressieren innerhalb einer Leseperiode hervorgerufen werden, die durch Zeitsteuersignale (Leseverstärkersteuersignale) Φpa1, Φpa2 bestimmt wird. (Die Funktion des Leseverstärkers wird nachfolgend beschrieben). Der Eingangs- und Ausgangsknotenpunkt des Leseverstärkers sind mit einem Paar komplementärer Datenleitungen DL und DL verbunden, die parallel zueinander angeordnet sind. Die Anzahlen an Speicherzellen, die mit diesen komplementären Datenleitungen DL bzw. DL verbunden sind, werden einander gleichgemacht, um die Datenerfassungsgenauigkeit zum Zeitpunkt des Datenauslesebetriebsablaufs zu verbessern.
• Wenn die mit einer der komplementären Datenleitungen DL, verbundenen Speicherzellen MC während des Adressierens ausgewählt werden, wird ein Paar Blindwortleitungen DWL, DWL ausgewählt, so daß die mit den anderen Datenleitungen verbundenen Blindzellen entsprechend ausgewählt werden.
• Der Leseverstärker SA weist ein Paar MOSFETs Q&sub1;, Q&sub2; auf, deren Gates und Drains wechselseitig miteinander verbunden sind, und er verstärkt durch diese MOSFETs ein schwaches Signal, das auf den komplentären Datenleitungen DL, DL auftritt. Der Verstärkungsablauf wird durch einen MOSFET Q&sub7; mit relativ kleinem Leitwert und einen MOSFET Q&sub8; mit relativ großem Leitwert in zwei Stufen unterteilt. Wenn der MOSFET Q&sub7; durch ein relativ schnelles Zeitsteuersignal Φpa1 leitend gemacht wird, wird der Verstärkungsbetrieb der ersten Stufe daraufhin ausgelöst, und die Verstärkung der zweiten Stufe wird zu demjenigen Zeitpunkt gestartet, zu dem die Potentialdifferenz zwischen den komplementären Datenleitungen DL, DL eine bestimmte Größe erreicht und ein Zeitsteuersignal Φpa2 erzeugt wird. Anders gesagt, wird dann, wenn der MOSFET Q&sub8; durch das Zeitsteuersignal Φpa2 leitend gemacht wird, der Verstärkungsbetrieb der zweiten Stufe daraufhin gestartet. Der zweistufige Betrieb des Leseverstärkers SA ermöglicht es, eine Verstärkung auszuführen, die frei von jedem Fehler betreffend die Potentialdifferenz zwischen den komplementären Datenleitungen DL, DL ist, um eine Verstärkung mit höherer Betriebsgeschwindigkeit zu erzielen. Als Ergebnis des Verstärkungsablaufs durch den Leseverstärker SA wird eine der Datenleitungen aus dem Paar Datenleitungen auf ein Potential gelegt, das etwas niedriger ist als die Versorgungsspannung Vcc, während die andere auf ein niedriges Potential gesetzt wird, das im wesentlichen dem Massepotential (0 V) der Schaltung entspricht.
• Der gespeicherte Datenwert der Datenzelle, der beim Adressieren der Zelle fast zerstört wird, wird wiederhergestellt, wenn das Potential hohen oder niedrigen Pegels, wie es durch diesen Leseablauf erhalten wird, als solches der Speicherzelle MC zugeführt wird. Anders gesagt, wird ein gespeicherter Datenwert, der zeitweilig ausgelesen wurde, noch einmal in die Speicherzelle eingeschrieben.
• Eine aktive Wiederherstellschaltung AR ist zwischen den komplementären Datenleitungen DL und DL angeordnet, um das in die Speicherzelle MC eingeschriebene Potential hohen Pegels auf einen Pegel anzuheben, der im wesentlichen der Versorgungsspannung Vcc der Schaltung gleich ist. Diese aktive Wiederherstellschaltung AR weist die Funktion des wahlweisen Anhebens nur des Signals hohen Pegels auf die Versorgungsspannung Vcc auf und beeinflußt das Signal niedrigen Pegels in keiner Weise. Eine detaillierte Erläuterung des genauen Schaltungsaufbaus dieser aktiven Wiederherstellschaltung AR wird hier weggelassen, da dies nicht direkt für das Wesentliche der vorliegenden Erfindung von Bedeutung ist.
• Ein Spaltenschalter CW mit MOSFETs Q&sub3; und Q&sub4; ist zwischen das Paar Datenleitungen DL, DL und das Paar gemeinsamer, komplementärer Datenleitungen CDL, CDL geschaltet. Auf ähnliche Weise ist ein anderer Spaltenschalter CW mit ähnlichen MOSFETs Q&sub5; und Q&sub6; zwischen das andere Datenleitungspaar und das Paar der gemeinsamen, komplementären Datenleitungen CDL, CDL eingefügt. Die Eingangsanschlüsse eines Datenausgangspuffers DOB mit einem Ausgangsverstärker und der Ausgangsanschluß eines Dateneingangspuffers DIB sind mit dem Paar gemeinsamer, komplementärer Datenleitungen CDL, CDL verbunden.
• Ein Zeilendecoder R-DCR und ein Spaltendecoder C-DCR empfangen interne, komplementäre Adreßsignale, die von Adreßpuffern R-ADB und C-ADB erzeugt werden, und sie erzeugen ein Auswahlsignal zum Auswählen einer Wortleitung und einer Blindwortleitung, wie auch ein Spaltenschaltauswahlsignal, das an die Spaltenschalter zu legen ist. Auf diese Weise wird das Adressieren der Speicherzellen und der Blindzellen bewirkt.
• Die Betriebsabläufe der Adreßpuffer R-ADB und C-ADB werden durch Zeitsteuersignale Φar bzw. Φac gesteuert, und die Betriebsabläufe des Zeilendecoders R-DCR und des Spaltendecoders C-DCR werden durch Zeitsteuersignale Φx bzw. Φy gesteuert. Anders gesagt, werden externe Adreßsignale AX&sub0;-AXi synchron mit dem auf Grundlage eines Zeilenadreßabtastsignals RAS gebildeten Zeitsteuersignal Φar in den Zeilenadreßpuffer R-ADB eingeschrieben, und die vom Adreßpuffer R-ADB erzeugten internen Adreßsignale werden an den Zeilendecoder R-DCR übertragen. Der Adreßdecoder R-DCR decodiert das vom Zeilenadreßpuffer ADB zugeführte interne Adreßsignal und legt eine Wortleitung und eine Blindwortleitung abhängig von einem Wortleitungszugriff-Zeitsteuersignal Φx auf einen Auswahlpegel.
• Externe Adreßsignale AYo-AYl werden synchron mit dem auf Grundlage des Spaltenadreßabtastsignals CAAS gebildeten Zeitsteuersignal Φac in den Spaltenadreßpuffer G-ADB eingelesen und an den Spaltendecoder C-DCR übertragen. Der Spaltendecoder C-DCR erzeugt ein Spaltenauswahlsignal zum Auswählen einer vorgegebenen Datenleitung mit einer von einem Datenleitungsauswahl-Zeitsteuersignal Φy abhängigen Zeitsteuerung.
• Eine Zeitsteuerschaltung TC empfängt das Zeilenadreßabtastsignal RAS, das Spaltenadreßabtastsignal CAS und ein Schreibfreigabesignal WE, die von externen Anschlüssen zugeführt werden, und sie erzeugt verschiedene für den Speicherbetrieb erforderliche Zeitsteuersignale neben den oben als typische Beispiele beschriebenen Zeitsteuersignalen.
• Der Adreßpuffer, der Adreßdecoder und der Datenausgangspuffer DOB des Spaltensystems weisen statische CMOS(komplementärer MOS)-Schaltungen auf, obwohl keine besondere Einschränkung auf diese Konfiguration besteht, um für niedrigeren Stromverbrauch des Bauteils zu sorgen und um kontinuierlichen Auslesebetrieb dadurch auszuführen, daß die Wortleitungen in den Zugriffszustand gebracht werden und die Spaltenadreßsignale umgeschaltet werden.
• Eine Substratvorspannungserzeugungsschaltung Vbb-G wird durch eine positive Versorgungsspannung von z. B. 5 V betrieben, wie sie zwischen dem Spannungsanschluß Vcc als einem der externen Anschlüsse der integrierten Schaltung und einem Bezugspotentialanschluß (oder Masseanschluß) GND vorliegt, und sie erzeugt eine negative Vorspannung.
• Die von der Substratvorspannungserzeugungsschaltung Vbb-G erzeugte Vorspannung wird Halbleiterbereichen zugefügt, die als gemeinsames Substratgate eines MOSFET Qm im Speicherbereich und MOSFETs wirken, die die in der Zeichnung dargestellten Schaltungsblöcke bilden.
• Die integrierte CMOS-Schaltung dieses Ausführungsbeispiels ist auf einem Halbleitersubstrat ausgebildet, das aus einkristallinem p-Silizium besteht, jedoch besteht keine besondere Beschränkung auf diese Konfiguration.
• Obwohl keine besondere Beschränkung auf die folgende Konfiguration besteht, weist ein n-Kanal-MOSFET, wie der MOSFET Qm im Speicherarray MARY einen n-Sourcebereich und einen n-Drainbereich auf, die beide an der Oberfläche des Halbleitersubstrats ausgebildet sind, und eine Gateelektrode, die an der Oberfläche des Halbleitersubstrats zwischen dem Sourcebereich und dem Drainbereich über einen dünnen Gateisolierfilm ausgebildet ist, und enthält Polysilizium. Ein p-MOSFET ist in einem n-Wannenbereich ausgebildet, der an der Oberfläche des Halbleitersubstrats ausgebildet ist. So bildet das Halbleitersubstrat ein gemeinsames Substratgate für mehrere in ihm ausgebildete n-Kanal-MOSFETs. Der n-Wannenbereich bildet das Substratgate des in ihm ausgebildeten p-Kanal-MOSFET. Das Substratgate des p-Kanal-MOSFET, d. h. der n-Wannenbereich, ist mit dem Spannungsanschluß Vcc von Fig. 1 verbunden.
• Auf der Hauptfläche des Halbleitersubstrats sind die Oberflächenbereiche außer denjenigen, die als aktive Bereiche dienen, d. h. die Oberflächenbereiche außer denjenigen, an denen MOSFETs, MOS-Kondensatoren und Halbleiterverdrahtungsbereiche auszubilden sind, mit einem relativ dicken Feldisolierfilm bedeckt, obwohl der Film in der Zeichnung nicht dargestellt ist. Die erforderliche Verdrahtungsschicht erstreckt sich auf den Feldisolierfilm oder erstreckt sich über einen Isolierfilm auf die aktiven Bereiche.
• Mit dem oben beschriebenen Aufbau wird die von der Substratvorspannungserzeugungsschaltung Vbb-G erzeugte Sperrvorspannung -Vbb dem gemeinsamen Substratgate der n-Kanal-MOSFETs zugeführt, die an der Oberfläche des Halbleitersubstrats ausgebildet sind.
• Die Sperrvorspannung verringert die Übergangskapazität, die durch den pn-Übergang zwischen den Source-Drain-Bereichen der n-Kanal-MOSFETs und dem Halbleitersubstrat und durch den pn-Übergang zwischen den Halbleiterverdrahtungsbereichen und dem Halbleitersubstrat gebildet wird. Da dadurch die parasitäre Kapazität verringert wird, die die Betriebsgeschwindigkeit beschränkt, kann die integrierte Schaltung mit höherer Geschwindigkeit arbeiten.
• MOSFETs, wie die Adreßauswahl-MOSFETs Qm, erzeugen manchmal selbst dann, wenn sie abgeschaltet sind, einen Schwanzstrom oder Leckstrom. Die Schwellenspannung des MOSFET wird durch den Substratvorspannungseffekt geeignet erhöht, wenn die Sperrvorspannung -Vbb angelegt wird, so daß der Leckstrom abnimmt. Da der Leckstrom des Adreßauswahl-MOSFET Qm verringert wird, wird die Stehzeit der im Datenspeicherkondensator Cs gespeicherten Ladung relativ verlängert.
• Eine Struktur einer integrierten Schaltung, die aus einem Feldisolierfilm und einer Verdrahtungsschicht, wie einer sich auf dem Feldisolierfilm erstreckenden Signalverdrahtungsschicht besteht, kann so angesehen werden, daß sie einen Teil der parasitären MOSFET-Struktur bildet. Die Sperrvorspannung -Vbb erhöht die Schwellenspannung des parasitären MOSFET und verhindert den Betrieb des parasitären MOSFET.
• Wie es im Stand der Technik wohlbekannt ist, nimmt das Ausmaß der Zunahme der Schwellenspannung des MOSFET aufgrund des Substratvorspannungseffekts mit höherer Substratvorspannung ab. Daher bleibt die Schwellenspannung jedes n-Kanal- MOSFET innerhalb einem relativ engen Bereich, wenn die Sperrvorspannung -Vbb erzeugt wird, unabhängig von Schwankungen der Charakteristiken der MOSFETs, wie sie aus Schwankungen herrühren, die während der Herstellung der integrierten Schaltung entstehen.
• Wie es aus der späteren Beschreibung noch deutlicher wird, erzeugt die Substratvorspannungserzeugungsschaltung Vbb-G die Vorspannung aufgrund eines Ladungspumpbetriebs unter Verwendung des Kondensators periodisch. Die Sperrvorspannung wird durch die parasitäre Kapazität und die Streukapazität geglättet, die zwischen dem Halbleitersubstrat, an das sie gelegt wird, und der Spannungsquellenverdrahtungsschicht, den Halbleiterbereichen und dergleichen besteht.
• Die Sperrvorspannung, die im wesentlichen durch die Kapazität aufrechterhalten wird, wird durch einen Leckstrom erniedrigt, der zwischen dem Source-Drain-Bereich eines MOSFET und dem Halbleitersubstrat auftritt.
• Hierbei ist der Leckstrom für das Halbleitersubstrat nicht immer konstant, sondern er wird vom Schaltungsbetrieb beeinflußt. Dieser Leckstrom ist relativ klein, solange der Schaltzustand eines MOSFET unverändert bleibt und fixiert oder stationär gehalten wird. Umgekehrt wird, wenn sich der Schaltzustand eines MOSFET ändert, der Leckstrom durch diese Änderung erhöht. Für Details betreffend den Mechanismus des Auftretens des Leckstroms zum Substrat wird auf "Physics of Semiconductor Devices", Seiten 480-487 von S. M. Sze, verlegt von John Wiley & Sons, 1981, verwiesen.
• In dem in Fig. 1 dargestellten dynamischen RAM nimmt der Substratleckstrom zu, wenn die Zeitsteuerschaltung TC, die Adreßpuffer, die Decoder, der Leseverstärker und dergleichen auf Grundlage des Zeilenadreßabtastsignals RAS des Spaltenadreßabtastsignals CAS und dergleichen arbeiten.
• Gemäß diesem Ausführungsbeispiel weist die Substratvorspannungserzeugungsschaltung Vbb-G eine relativ große Treiberkapazität auf, so daß sie das Substratvorspannungspotential selbst dann auf einem geeigneten Wert halten kann, wenn der Substratvorspannungsstrom zunimmt. Die Schaltung Vbb-G ist auch so ausgebildet, daß sie niedrigere Leistungsverbrauchseigenschaften aufweist.
• Obwohl keine besondere Beschränkung auf die folgende Konfiguration besteht, weist die Substratvorspannungserzeugungsschaltung Vbb-G dieses Ausführungsbeispiels einen Schaltungsteil auf, der Stationärbetrieb entfaltet, und einen Schaltungsteil, der intermittierenden Betrieb entfaltet, hinsichtlich der Treiberkapazität und des Leistungsverbrauchs. Der Stationärbetrieb entfaltende Schaltungsteil ist mit einer solchen Treiberkapazität versehen, daß er dann, wenn sich jede in Fig. 1 dargestellte Schaltung im wesentlichen im nichtarbeitenden Betrieb befindet, die Sperrvorspannung -Vbb auf einen gewünschten Wert halten kann.
• Der den den intermittierenden Betrieb entfaltende Schaltungsteil ist mit einer relativ großen Treiberkapazität versehen, so daß die Sperrvorspannung selbst dann auf gewünschten Werten gehalten werden kann, wenn der Substratleckstrom zunimmt.
• Eine Pegeldetektorschaltung VLD, wie sie in Fig. 1 dargestellt ist, ist vorhanden, um den Betrieb des den intermittierenden Betrieb entfaltenden Schaltungsteils zu steuern. Die Pegeldetektorschaltung VLD erfaßt die Sperrvorspannung Vbb und erzeugt ein Signal zum Betreiben des Schaltungsteils mit intermittierendem Betrieb, wenn die Sperrvorspannung niedriger ist als ein gewünschter Pegel.
• Obwohl keine besondere Einschränkung für die folgende Konfiguration besteht, wird der Betrieb des intermittierenden Betrieb entfaltenden Schaltungsteils in der Substratvorspannungserzeugungsschaltung bei diesem Ausführungsbeispiel auch durch ein relativ schnelles Zeilensystemsteuersignal RAS&sub1; erzeugt, das von der Zeitsteuerschaltung TC auf Grundlage des externen Steuersignals RAS erzeugt wird.
• Dieser Aufbau ermöglicht es, die folgenden Schaltungsbetriebsabläufe zu erhalten.
• Wenn der Zugriff des dynamischen RAM bei diesem Ausführungsbeispiel durch das Zeilenadreßabtastsignal RAS gestartet wird, beginnen die in der Zeichnung dargestellten Schaltungen daraufhin zu arbeiten, und daher nimmt der Substratleckstrom zu. Der Pegel der Sperrvorspannung -Vbb wird mit zunehmendem Substratleckstrom kleiner. In diesem Fall wird die Sperrvorspannung auf solche Weise eingestellt, daß sie wieder den gewünschten Pegel einnimmt, was durch einen Rückkopplungspfad erfolgt, der aus der Pegeldetektorschaltung VLD und dem den intermittierenden Betrieb entfaltenden Schaltungsteil besteht, was selbst dann erfolgt, wenn die Betriebssteuerung der Substratvorspannungserzeugungsschaltung durch das Steuersignal RAS&sub1; nicht vorhanden ist. In diesem Fall wird jedoch die Zeitspanne, die erforderlich ist, bis die Sperrvorspannung auf den gewünschten Pegel zurückkehrt, etwas lang und hängt von der Geschwindigkeitsänderung des Ausgangssignals des den intermittierenden Betrieb aufweisenden Schaltungsteils ab.
• Wenn umgekehrt das Steuersignal RAS&sub1;, d. h. ein Steuersignal, das unter den von der Zeitsteuerschaltung TC erzeugten Zeilensystemsteuersignalen einen schnelleren zeitlichen Ablauf aufweist, bei diesem Ausführungsbeispiel verwendet wird, kann der Betrieb des intermittierenden Betrieb aufweisenden Schaltungsteils zu einem Zeitpunkt gestartet werden, der im wesentlichen mit dem Zeitpunkt übereinstimmt, zu dem der Substratleckstrom drastisch erhöht wird. Im Ergebnis kann eine drastische Pegeländerung der Sperrvorspannung verhindert werden.
• Wenn der intermittierenden Betrieb aufweisende Schaltungsteil der Substratvorspannungserzeugungsschaltung Vbb-G durch ein Steuersignal, wie das Steuersignal RAS&sub1; gesteuert wird, kann die Pegelerfassungsschaltung VLD weggelassen werden. Jedoch muß in diesem Fall das Folgende berücksichtigt werden.
• Es wird bevorzugt, daß sich die Sperrvorspannung von 0 Volt aus innerhalb einer relativ kurzen Zeitspanne nach dem Einschalten der Spannungsquelle auf den gewünschten Pegel ändern kann. Um die Erzeugung der Sperrvorspannung beim Einschalten der Spannungsquelle zu beschleunigen, ist es erforderlich, daß auch der den intermittierenden Betrieb aufweisende Schaltungsteil in der Substratvorspannungserzeugungsschaltung Vbb-G betrieben wird. Zu diesem Zweck muß das Zeilenadreßabtastsignal zum Ausführen des Blindbetriebszyklus dem externen Anschluß RAS zur selben Zeit zugeführt werden, zu der die Spannung eingeschaltet wird.
• Wenn das Erfassungsausgangssignal der Pegelerfassungsschaltung VLD verwendet wird, wird der den intermittierenden Betrieb entfaltende Schaltungsteil durch das Erfassungsausgangssignal sofort in Betrieb gesetzt, so daß die Sperrvorspannung innerhalb einer relativ kurzen Zeitspanne nach dem Zeitpunkt des Einschaltens der Spannungsquelle auf den vorgegebenen Pegel verändert wird, unabhängig davon, ob dem externen Anschluß RAS ein Signal zugeführt wird.
• Wenn das Ausgangssignal der Pegelerfassungsschaltung VLD nicht verwendet wird, könnte der Pegel der Sperrvorspannung wegen der Zunahme des Substratleckstroms, der von einem Anstieg der Betriebstemperatur der integrierten Schaltung herrührt, unerwünscht verringert sein.
• Fig. 2 ist ein Schaltbild, das ein Beispiel für die Substratvorspannungserzeugungsschaltung Vbb-G zusammen mit dem der oben beschriebenen Pegelerfassungsschaltung VLD zeigt. In diesem Schaltbild sind diejenigen MOSFETs, die mit geraden Linien zwischen ihren Sources und Drains versehen sind, vom p-Kanal-Typ, während diejenigen MOSFETs, die mit den üblichen Symbolen dargestellt sind, vom n-Kanal-Typ sind.
• Bei diesem Ausführungsbeispiel sind zwei Arten von Substratsperrspannung-Erzeugungsschaltungen vorhanden, nämlich eine Substratvorspannungs-Erzeugungsschaltung Vbb-G1, die den Schaltungsteil mit Stationärbetrieb bildet, und eine Substratvorspannungserzeugungsschaltung Vbb-G2, die den Schaltungsteil mit intermittierendem Betrieb bildet. Die Sperrvorspannungserzeugungsschaltung Vbb-G1 für Stationärbetrieb weist eine Oszillatorstufe OSC2, CMOS-Inverterstufen IV4, IV5 für Signalformung und zum Verstärken des Ausgangssignals der Oszillatorstufe und eine Gleichrichterstufe auf.
• Die Oszillatorstufe OSC2 weist z. B. einen Ringoszillator auf, der mit der Versorgungsspannung Vcc betrieben wird und mehrere CMOS-Interstufen aufweist, die ringförmig miteinander verbunden sind.
• Die Gleichrichterstufe weist einen Ladungspumpkondensator C2 und MOSFETs Q&sub2;&sub0;, Q&sub2;&sub1; auf, deren Gateelektroden mit ihren Drainelektroden (die entweder als Drainelektroden oder als Sourceelektroden arbeiten, abhängig von der Polarität der an sie gelegten Spannung, die jedoch hier als Drainelektroden bezeichnet werden) verbunden sind, so daß die Transistoren als Gleichrichterelemente arbeiten. Obwohl keine besondere Beschränkung auf die folgende Konfiguration besteht, weist der Kondensator C2 eine MOS-Kondensatorstruktur auf, die ähnlich zur Struktur des n-Kanal-MOSFET ist. Anders gesagt, ist eine der Elektroden des Kondensators, die der Gateelektrode des MOSFET entsprechen soll, mit dem Ausgangsanschluß der CMOS-Inverterstufe IV&sub5; als Ausgangspuffer verbunden. Die andere der Elektroden des Kondensators C&sub2;, d. h. die Elektrode, die der Source- oder Drainelektrode des MOSFET entsprechen sollte, ist mit dem gemeinsamen Verbindungspunkt zwischen den MOSFETs Q&sub2;&sub0; und Q&sub2;&sub1; verbunden.
• Der MOSFET Q&sub2;&sub0;, der als Gleichrichterelement wirkt, ist zwischen die andere Elektrode des Kondensators C&sub2;&sub0; und den Massepunkt GND der Schaltung geschaltet, und der MOSFET Q&sub2;&sub1; ist zwischen der anderen Elektrode des Kondensators C&sub2; und dem Halbleitersubstrat angeordnet.
• Eine (nicht dargestellte) parasitäre Kapazität Csb, die im wesentlichen die Sperrvorspannung aufrechterhält, ist zwischen dem Substrat und dem Massepunkt der Schaltung vorhanden.
• Der MOSFET Q&sub2;&sub0; in Diodenschaltung wird eingeschaltet, wenn der von der Inverterstufe IV5 erzeugte Oszillator im Puls auf hohem Pegel ist (im wesentlichen dem Pegel der Versorgungsspannung Vcc), und der Kondensator C&sub2; wird durch den ausgegebenen hohen Pegel vorgeladen. Nachfolgend, wenn der Ausgangsimpuls auf niedrigem Pegel ist (im wesentlichen auf dem Pegel des Massepotentials der Schaltung), befindet sich die andere Elektrode des Kondensators C&sub2; auf einem negativen Potential mit dem Wert - (Vcc-Vth). Hierbei repräsentiert das Symbol Vth die Schwellenspannung des MOSFET Q&sub2;&sub0;. Der MOSFET Q&sub2;&sub1; in Diodenschaltung wird durch dieses negative Potential eingeschaltet und überträgt das negative Potential an die oben beschriebene parasitäre Kapazität Csb. Daher wird die Substratvorspannung -Vbb an das Substrat gelegt. Die Substratvorspannungserzeugungsschaltung Vbb-G1 für Stationärbetrieb weist eine relativ kleine Stromversorgungskapazität auf, so daß sie dann, wenn der oben beschriebene RAM im Nicht-Chipauswahl-Zustand ist, den durch das Substrat fließende Leckstrom kompensieren kann.
• Die Stromversorgungskapazität der Substratvorspannungserzeugungsschaltung Vbb-G1 für Stationärbetrieb wird im wesentlichen durch die Kapazität des Kondensatoren C&sub2; und die Schwingungsfrequenz der Oszillatorstufe OSC bestimmt. Anders gesagt, wird die Menge der in das Halbleitersubstrat auf eine Schwingung hin injizierten Ladung mit zunehmender Kapazität des Kondensators C&sub2; größer. Die Anzahl von Ladungsinjektionen in das Halbleitersubstrat pro Zeiteinheit wird mit höherer Schwingungsfrequenz der Oszillatorstufe OSC&sub2; größer.
• Gemäß diesem Ausführungsbeispiel ist die Substratvorspannungserzeugungsschaltung für Stationärbetrieb in solcher Weise aufgebaut, daß sie die Eigenschaft niedrigen Stromverbrauchs aufweist, während sie die Kapazität für die erforderliche Zufuhr eines relativ kleinen Stroms sicherstellt. Die Schwingungsfrequenz der Oszillatorstufe OSC&sub2; ist durch Auswählen einer geeigneten Anzahl von CMOS-Inverterstufen, die die Oszillatorschaltung bilden, und durch Einstellen ihrer Signalverzögerungscharakteristiken auf geeignete Werte auf einen relativ niedrigen Wert eingestellt, wie 1 oder 2 MHz.
• Hierbei ist die von der Oszillatorschaltung OSC&sub2; verbrauchte Leistung proportional zur Schwingungsfrequenz. Der Betriebsstrom oder der von jeder die Oszillatorschaltung OSC&sub2; bildenden CMOS-Inverterstufe verbrauchte Strom ist proportional zu einem sogenannten "Übergangsstrom", wie er zum Laden und Entladen der mit dem Ausgang jeder Inverterstufe verbundenen Lastkapazität (die aus der Verdrahtungskapazität, der Eingangskapazität von Inverterschaltungen der Nachstufe und dergleichen besteht) in derselben Weise erforderlich ist wie bei der wohlbekannten CMOS-Inverterstufe, und er ist im Stationärbetrieb, in dem das Ausgangs- oder Eingangssignal jedes Inverters auf hohem oder niedrigem Pegel ist, im wesentlichen Null. Da der Übergangsstrom jeder CMOS-Inverterstufe proportional zur Betriebsfrequenz ist, ist der Leistungsverbrauch einer Oszillatorschaltung OSC&sub2; mit niedriger Schwingungsfrequenz niedrig.
• Bei diesem Ausführungsbeispiel kann die Treiberkapazität der als Ausgangspuffer zum Treiben der Gleichrichterstufe wirkenden CMOS-Inverterstufe IV&sub5; relativ klein sein, da der Kondensator C&sub2; relativ klein ist. Daher müssen die nicht dargestellten p- und n-Kanal-MOSFETs, die diese CMOS-Inverterstufe IV&sub5; bilden, keinen niedrigen Durchlaßwiderstand aufweisen und können daher klein sein. Die die CMOS-Inverterstufe IV&sub4; als Signalformungsstufe bildenden, nicht dargestellten p- und n-Kanal-MOSFETs müssen nur eine Last mit relativ kleiner Kapazität treiben, da die die CMOS-Inverterstufe IV&sub5; bildenden MOSFETs klein sind. Daher können die die CMOS-Inverterstufe IV&sub4; bildenden MOSFETs klein sein.
• Die Substratvorspannungserzeugungsschaltung Vbb-G2 für intermittierenden Betrieb weist eine steuerbare Oszillatorschaltung, d. h. eine Oszillatorschaltung OSC&sub1;, die intermittierenden Betrieb ausführen kann, eine CMOS-Inverterstufe IV&sub2; als Signalformungsschaltung, eine CMOS-Inverterstufe IV&sub3; als Ausgangspuffer und eine Gleichrichterstufe auf.
• Die Oszillatorstufe OSC&sub1; weist CMOS-NAND-Gatterstufen G&sub2; bis G&sub4; auf. Die Ausgangsanschlüsse dieser Gatterstufen G&sub2;-G&sub4; sind mit einem der Eingangsanschlüsse einer Gatterstufe der Folgestufe verbunden. Der Ausgangsanschluß der Gatterstufe G&sub4; der Endstufe ist mit einem der Eingangsanschlüsse der Gatterstufe G&sub2; der Eingangsstufe verbunden. Der andere Eingangsanschluß jeder der Gatterstufen G&sub2;-G&sub4; wird als gemeinsamer Betriebssteuerungsanschluß angesehen, und er ist mit dem Ausgangsanschluß der Gatterstufe G&sub1; verbunden.
• Jede der die Oszillatorschaltung OSC&sub1; bildenden Gatterstufen G&sub2;-G&sub4; arbeitet im wesentlichen als Inverter, wenn das dem Betriebssteuerungsanschluß zugeführte Steuersignal auf hohem Pegel (logisch "1") ist, wie einem solchen, der im wesentlichen mit der Spannung Vcc der Spannungsquelle übereinstimmt. Daher führt die Oszillatorschaltung OSC&sub1; den Schwingungsbetrieb als Ringoszillator aus. Wenn sich das Steuersignal auf niedrigem Pegel (logisch "0") befindet, wie einem solchen, das im wesentlichen dem Massepotential gleich ist, wird das Ausgangssignal jeder der Gatterstufen G&sub2;-G&sub4; auf dem hohen Pegel gehalten, der im wesentlichen der Versorgungsspannung Vcc gleich ist.
• Die Gleichrichterstufe weist einen Kondensator C&sub1; und MOSFETs Q&sub1;&sub8;, Q&sub1;&sub9; auf, wie in der Zeichnung dargestellt.
• Wenn die Oszillatorschaltung OSC&sub1; durch den hohen Pegel am Steuereingang in Betrieb gesetzt wird, wird die den Kondensator C&sub1; und die MOSFETs Q&sub1;&sub8;, Q&sub1;&sub9; aufweisende Gleichrichterstufe auf die erstere hin in Betrieb gesetzt, und die Ladung zum Anlegen einer Sperrvorspannung wird in das Halbleitersubstrat injiziert. Die Sperrvorspannung wird in diesem Fall durch die Substratvorspannungserzeugungsschaltung Vbb-G1 bestimmt, die sich in Dauerbetrieb zusammen mit der Substratvorspannungserzeugungsschaltung Vbb-G2 befindet.
• Wenn die Oszillatorschaltung OSC&sub1; durch den niedrigen Pegel am Steuereingang außer Betrieb gesetzt wird, arbeitet die den Kondensator C&sub1; und die MOSFETs aufweisende Gleichrichterstufe nicht. In diesem Fall wird das Ausgangssignal der CMOS-Inverterstufe IV&sub3; durch das Ausgangssignal hohen Pegels der Oszillatorschaltung OSC&sub1; auf dem hohen Pegel gehalten, der im wesentlichen der Versorgungsspannung Vcc entspricht. Durch das Ausgangssignal hohen Pegels des Inverters IV&sub3; wird der Kondensator C&sub1; im geladenen Zustand gehalten. Dieser Aufbau ermöglicht es, Ladungen zu einem frühen Zeitpunkt in das Substrat zu injizieren, wenn die Oszillatorschaltung OSC&sub1; zu arbeiten beginnt.
• Die die Oszillatorschaltung OSC&sub1; bildenden CMOS-NAND-Gatter G&sub2;-G&sub4; verbrauchen so lange keinen Strom, wie sie im Stationärbetrieb arbeiten, in derselben Weise wie die CMOS-Inverterstufe. Daher ist die von der Substratvorspannungserzeugungsschaltung Vbb-G2 für intermittierenden Betrieb während der Zeitspanne, in der die Oszillatorschaltung OSC&sub1; zu arbeiten aufhört, im wesentlichen Null.
• Die intermittierend arbeitende Substratsperrspannung-Erzeugungsschaltung Vbb-G2 muß eine relativ große Stromversorgungskapazität aufweisen, damit sie einen relativ großen Leckstrom kompensieren kann, der in das Substrat fließt, wenn sich der RAM im arbeitenden Zustand befindet. Daher ist die Kapazität des Kondensators C&sub1; relativ groß, während die Schwingungsfrequenz der Oszillatorschaltung OSC&sub1; relativ hoch ist, wie von 10 bis 15 MHz.
• Die die CMOS-Inverterstufe IV&sub3; bildenden, nicht dargestellten p- und n-Kanal-MOSFETs sind relativ groß, da die Gleichrichterstufe eine relativ große Last bildet. Die die CMOS- Inverterstufe IV&sub2; bildenden, nicht dargestellten p- und n-Kanal-MOSFETs sind relativ groß, so daß sie die CMOS-Inverterstufe IV&sub3; in ausreichender Weise treiben können.
• Dieses Ausführungsbeispiel beinhaltet eine Pegeldetektorschaltung VLD mit MOSFETs Q&sub1;&sub0;-Q&sub1;&sub7; und CMOS-Inverterstufen IV&sub0;, IV&sub1; und eine Steuerschaltung mit der CMOS-NAND-Gatterstufe G&sub1;, um die Substratvorspannungserzeugungsschaltung Vbb-G2 nur dann zu betreiben, wenn deren Arbeit erforderlich ist.
• Die Pegeldetektorschaltung VLD ist vorhanden, um zwangsläufig eine übermäßige Substratsperrvorspannung -Vbb jenseits einem vorbestimmten Pegel zu ermitteln, was für Hochgeschwindigkeitsbetrieb des RAM erforderlich ist. In der Pegeldetektorschaltung VLD wird das Massepotential der Schaltung dauernd an das Gate des p-Kanal-MOSFET Q&sub1;&sub0; gelegt, so daß der Transistor als Konstantstromlast dient. Anders gesagt, ist der MOSFET Q&sub1;&sub0; dauernd eingeschaltet. Ein p-Kanal- MOSFET Q&sub1;&sub1; zum Festklemmen des Pegels ist mit diesem MOSFET Q&sub1;&sub0; in Reihe geschaltet. Da das Massepotential der Schaltung dem Gate dauernd zugeführt wird, wird dieser MOSFET Q&sub1;&sub1; dauernd eingeschaltet gehalten. Daher befindet sich das Sourcepotential des MOSFET Q&sub1;&sub1;, d. h. das Potential der mit dem Drain des MOSFET Q&sub1;&sub0; verbundenen Elektrode auf einem Pegel, der zumindest höher als das Massepotential der Schaltung ist, und das Drainpotential entspricht im wesentlichen dem Massepotential der Schaltung. MOSFETs Q&sub1;&sub2;-Q&sub1;&sub4; in Diodenschaltung sind in Reihe zwischen den Drain des MOSFET Q&sub1;&sub1; und das Substrat (-Vbb) geschaltet.
• Daher entspricht der Erfassungspegel der Pegeldetektorschaltung VLD im wesentlichen der Summe 3Vth der Schwellenspannungen Vth der drei in Reihe geschalteten MOSFETs Q&sub1;&sub2; bis Q&sub1;&sub4;. Wenn sich die Substratsperrvorspannung -Vbb auf einem Pegel befindet, der niedriger ist als die gesamte Schwellenspannung 3Vth der drei Transistoren Q&sub1;&sub2;-Q&sub1;&sub4; in Diodenschaltung, werden diese Transistoren abgeschaltet. In diesem Fall befindet sich das Potential an der Verbindung zwischen den MOSFETs Q&sub1;&sub1; und Q&sub1;&sub0; auf einem hohen Pegel wie dem der Versorgungsspannung Vcc. Wenn die Substratsperrvorspannung -Vbb auf einem Pegel ist, der höher ist als die Gesamtschwellenspannung 3Vth der MOSFETs Q&sub1;&sub2;-Q&sub1;&sub4; in Diodenschaltung, werden diese Transistoren Q&sub1;&sub2;-Q&sub1;&sub4; eingeschaltet. In diesem Fall befindet sich das Potential an der Verbindung zwischen den MOSFETs Q&sub1;&sub1; und Q&sub1;&sub0; auf einem niedrigen Pegel, der um die Schwellenspannung Vth des MOSFET Q&sub1;&sub1; höher ist als das Massepotential der Schaltung. In diesem Fall verringert der vom Versorgungsspannungsanschluß Vcc in das Substrat fließende Strom zwangsläufig die Substratsperrvorspannung -Vbb.
• Der Leitwert des Last-MOSFET Q&sub1;&sub0; wird auf einen extrem niedrigen Wert gesetzt, um den Strom zu minimieren, der durch die Pegeldetektorschaltung in das Substrat fließt, und um den niedrigen Pegel ausreichend zu verringern, der an der Verbindung zwischen den MOSFETs Q&sub1;&sub0; und Q&sub1;&sub1; auftritt. Anders gesagt, wird der Leitwert auf einen extrem kleinen Wert gesetzt, damit der MOSFET Q&sub1;&sub0; nur den Fluß eines kleinen Stroms zuläßt.
• Der hohe und der niedrige Pegel des Detektorausgangssignals, wie oben beschrieben, werden durch eine durch einen p-Kanal- MOSFET Q&sub1;&sub5; und einen n-Kanal-MOSFET Q&sub1;&sub6; gebildete CMOS-Inverterstufe beurteilt. Die Inverterstufe mit den MOSFETs Q&sub1;&sub5; und Q&sub1;&sub6; bildet zusammen mit einem MOSFET Q&sub1;&sub7; und einer CMOS- Inverterstufe IVo eine Schmidtschaltung (Hystereseschaltung), um eine Änderung des Erfassungsausgangssignals mit hoher Geschwindigkeit zu erzielen und um insbesondere die Oszillatorschaltung OSC&sub1; schnell zu betreiben, wenn die Sperrvorspannung verringert wird; es besteht jedoch keine besondere Einschränkung auf diese Konfiguration. Anders gesagt, wird das Ausgangssignal der Inverterstufe mit den MOSFETs Q&sub1;&sub5; und Q&sub1;&sub6; auf den Eingang der CMOS-Inverterstufe IVo gelegt, die einen ähnlichen Aufbau aufweist. Das Ausgangssignal dieser CMOS-Inverterstufe IVo wird dem Gate des zwischen ihrem Eingang und der Versorgungsspannung Vcc liegenden p-Kanal-MOSFET Q&sub1;&sub7; zugeführt, wodurch eine gleichphasige Rückkopplung bewirkt wird. Wenn das Erfassungsausgangssignal niedrigen Pegels gebildet wird, wird das von der Inverterstufe IVo erzeugte Erfassungssignal mit hoher Geschwindigkeit auf den niedrigen Pegel geändert. Das durch diese Inverterstufe IVo erzeugte Erfassungsausgangssignal wird einem der Ausgangsanschlüsse der CMOS-NAND-Gatterstufe G&sub1; über die CMOS-Inverterstufe IV&sub1; zugeführt. Das durch die in Fig. 1 dargestellte Zeitablaufsteuerschaltung TC gebildete interne Zeilenadreßabtastsignal RAS&sub1; wird dem anderen Eingangsanschluß dieser NAND-Gatterstufe G&sub1; zugeführt. Das Ausgangssignal dieser NAND-Gatterstufe G&sub1; wird gemeinsam den anderen Eingangsanschlüssen der NAND-Gatterstufen G&sub2;-G&sub4; zugeführt, die den oben beschriebenen Ringoszillator OSC&sub1; bilden.
• Nachfolgend wird der Betrieb der Schaltung dieses Ausführungsbeispiels unter Bezugnahme auf das Zeitablaufdiagramm von Fig. 3 beschrieben.
• Wenn sich der RAM im Zustand mit nicht ausgewähltem Chip befindet oder wenn sich das interne Adreßabtastsignal RAS&sub1; auf hohem Pegel befindet, spricht das Ausgangssignal der Gatter stufe G&sub1; auf das Erfassungsausgangssignal der Pegeldetektorschaltung VLD an.
• Wenn bei diesem Zustand mit nichtausgewähltem Chip der Absolutwert der Substratsperrvorspannung -Vbb kleiner ist als die Gesamtschwellenspannung 3Vth der bereits beschriebenen drei MOSFETs Q&sub1;&sub2; bis Q&sub1;&sub4;, werden die Transistoren abgeschaltet, und demgemäß befindet sich das Erfassungsausgangssignal auf hohem Pegel. Daher befindet sich das der NAND-Gatterstufe G&sub1; zugeführte Erfassungsausgangssignal auf niedrigem Pegel (logisch "0"), und das Ausgangssignal der NAND-Gatterstufe G&sub1; befindet sich auf hohem Pegel (logisch "1"), wodurch sich die Oszillatorschaltung OSC&sub1; im Schwingungszustand befindet. Der Absolutwert der Substratsperrvorspannung wird von der Gleichrichterstufe erhöht, die die Ausgangsimpulse der Oszillatorschaltung empfängt. Wenn die Substratsperrvorspannung -Vbb die Gesamtschwellenspannung 3Vth überschreitet, werden die MOSFETs Q&sub1;&sub2;-Q&sub1;&sub4; eingeschaltet, so daß sich das Erfassungsausgangssignal auf dem niedrigen Pegel befindet, woraufhin sich das der NAND-Gatterstufe G&sub1; zugeführte Erfassungsausgangssignal auf dem hohen Pegel befindet (logisch "1"). Da das Ausgangssignal der NAND-Gatterstufe G&sub1; auf das vorige Signal hin auf den niedrigen Pegel (logisch "0") fällt, steigen die Ausgangssignale aller NAND- Gatterstufen G&sub1;- G&sub4;, die die Oszillatorschaltung OSC bilden, auf den hohen Pegel (logisch "1") an. Anders gesagt, endet die Schwingung.
• Da die Schwingung aufhört, hört auch der Betrieb der Gleichrichterstufe (C&sub1;, Q&sub1;&sub8;, Q&sub1;&sub9;) auf. Da die viel Leistung verbrauchende Oszillatorschaltung die Gleichrichterstufe so zu arbeiten aufhören, kann niedriger Stromverbrauch erzielt werden. Im übrigen können, da sich die Substratsperrvorspannung direkt nach dem Einschalten der Spannung auf niedrigem Pegel oder nahe dem Massepotential befindet, die Arbeitsabläufe der beiden Substratsperrvorspannung-Erzeugungsschaltungen den Absolutwert der Substratsperrvorspannung schnell auf den gewünschten Pegel anheben.
• Wenn das Zeilenadreßabtastsignal RAS auf den niedrigen Pegel fällt und so eine Chipauswahl angezeigt wird, wird das interne Signal RAS&sub1; daraufhin auf den niedrigen Pegel abgesenkt, so daß das Ausgangssignal der NAND-Gatterstufe G&sub1; unabhängig vom Erfassungsausgangssignal der oben beschriebenen Pegeldetektorschaltung auf den hohen Pegel (logisch "1") ansteigt. Wenn der RAM Schreib/Lese-Abläufe und dergleichen ausführt, wird die Oszillatorschaltung OSC&sub1; ohne Bedingungen in Betrieb gesetzt. Dies dient zum Verhindern eines drastischen Abfalls des Absolutwerts der Substratsperrvorspannung -Vbb, wie er durch einen relativ großen Substratleckstrom hervorgerufen wird, wie er auftritt, wenn RAM-Betriebsabläufe, wie sie oben beschrieben sind, begonnen werden. Wenn die Oszillatorschaltung OSC&sub1; vorab in Betrieb gesetzt wird, bevor der RAM in Betrieb gesetzt wird, wie bei diesem Ausführungsbeispiel, wird es möglich, den drastischen Abfall der Substratsperrvorspannung -Vbb zu verhindern.
[Ausführungsbeispiel 2]
• Fig. 4 ist ein Schaltbild, das einen dynamischen RAM gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt. Diejenigen Schaltungen, die in Fig. 4 nicht dargestellt sind, sind im wesentlichen dieselben, wie sie in Fig. 1 dargestellt sind.
• Der RAM bei diesem Ausführungsbeispiel weist eine Auffrischsteuerschaltung REFC und einen Multiplexer MPX auf, um automatisches Auffrischen von Speicherzellen auszuführen.
• Die Auffrischsteuerschaltung REFC weist einen Auffrischzeitgeber und einen Auffrischadreßzähler auf, die nicht dargestellt sind.
• Der Auffrischzeitgeber wird betrieben, wenn das Zeilenadreßabtastsignal RAS auf den hohen Pegel angehoben wird und das Auffrischsteuersignal REFH auf den niedrigen Pegel abgesenkt wird, d. h., wenn Auffrischbetrieb im Zustand mit nichtausgewähltem Chip angezeigt wird, und er erzeugt während seines Betriebs periodisch Auffrischsteuersignale Φref.
• Der Auffrischadreßzähler empfängt die vom Auffrischzeitgeber erzeugten Steuersignale als Weiterstellimpulse, und er bildet Auffrischadreßsignale axo bis axi.
• Der Betrieb des Multiplexers MPX wird durch das Steuersignal Φref gesteuert. Der Multiplexer MPX wählt die vom Adreßpuffer R-ADB erzeugten internen Adreßsignal axo bis axi aus, wenn das Steuersignal Φref nicht erzeugt wird, und er wählt die Auffrischadreßsignale axo' bis axi' aus, wenn das Steuersignal Φref erzeugt wird.
• Die Zeitsteuerschaltung TC erzeugt auf das Zeilenadreßabtastsignal RAS, das Spaltenadreßabtastsignal CAS und dergleichen, die von den externen Anschlüssen zugeführt werden, auf dieselbe Weise wie beim ersten Ausführungsbeispiel verschiedene Zeitsteuersignale, die ähnlich denjenigen beim ersten Ausführungsbeispiel sind. Jedoch ist dieses Ausführungsbeispiel dahingehend etwas vom ersten Ausführungsbeispiel verschieden, daß die interne Schaltung der Zeitsteuerschaltung TC auf solche Weise aufgebaut ist, daß sie auf das Auffrischsteuersignal Φref anspricht. Wenn das Auffrischsteuersignal Φref erzeugt wird, steuert das Zeitsteuersignal TC den Betrieb der Zeilensystemschaltungen, d. h. des Zeilenadreßdecoders R-DCR, der Vorladeschaltung PC, des Leseverstärkers SA und der aktiven Wiederherstellschaltung AR, wie in Fig. 1 dargestellt, was auf das Auffrischsteuersignal hin erfolgt.
• Bei diesem Aufbau wird Auffrischbetrieb immer dann bewirkt, wenn das Auffrischsteuersignal Φref erzeugt wird. Anders gesagt, werden, wenn das Auffrischsteuersignal Φref erzeugt wird, die Auffrischadreßsignale axo bis axi des Auffrischadreßzählers dem Zeilenadreßdecoder R-DEC von Fig. 1 über den Multiplexer MPX auf das Auffrischsteuersignal Φref hin zugeführt. Das Steuersignal Φref betätigt die Zeitsteuerschaltung TC, und die durch die Zeitsteuerschaltung TC erzeugten Zeilensystem-Zeitsteuersignale betätigen ihrerseits sequentiell die Vorladeschaltung PC, den Zeilenadreßdecoder R-DCR, den Leseverstärker SA und die aktive Wiederherstellschaltung AR von Fig. 1. Im Ergebnis wird die der Auffrischadresse entsprechende Wortleitung ausgewählt, und der in der mit der ausgewählten Wortleitung verbundenen Speicherzelle gespeicherte Datenwert wird aufgefrischt.
• Die Substratvorspannung-Erzeugungsschaltung Vbb-G und die Pegeldetektorschaltung VLD dieses Ausführungsbeispiels sind im wesentlichen dieselben wie diejenigen von Fig. 2.
• Bei diesem Ausführungsbeispiel ist eine logische Syntheseschaltung mit einer CMOS-Gatterstufe G&sub5; und CMOS-Inverterstufen IV&sub6; und IV&sub7; vorhanden, so daß der Betrieb der Substratvorspannung-Erzeugungsschaltung Vbb-G auch durch das Auffrischsteuersignal Φref gesteuert wird. Das Ausgangssignal dieser logischen Syntheseschaltung wird zum Zeitpunkt der Chipauswahl (Periode, in der sich das Zeilenadreßabtastsignal RAS auf niedrigem Pegel befindet) und zum Zeitpunkt des Auffrischbetriebs auf niedrigen Pegel gesetzt.
• Der Schaltungsteil für intermittierenden Betrieb innerhalb der Substratvorspannung-Erzeugungsschaltung Vbb-G wird synchron betrieben, wenn der Substratleckstrom durch das Ausführen des Auffrischbetriebs erhöht wird, d. h., wenn die Zeitsteuerschaltung TC und die Zeilensystemschaltungen durch das Auffrischsteuersignal Φref betrieben werden.
• Wenn Batterieunterstützung eines dynamischen RAM erforderlich ist, sind eine Spannungsquellenvorrichtung PS zum Bilden einer vorgegebenen Gleichspannung aus z. B. einer herkömmlichen Wechselspannungsquelle, und eine Reihenschaltung mit einer Batterie E und einer Diode D zwischen den externen Anschluß Vcc und GND geschaltet. Wenn die Spannungsquellenvorrichtung PS abgeschaltet wird, wird die vom RAM zum Halten der Information oder Daten erforderliche Versorgungsspannung von der Batterie E zugeführt.
• Beim dynamischen RAM dieses Ausführungsbeispiels wird insbesondere der Auffrischbetrieb zum Zeitpunkt der Batterieunterstützung automatisch ausgeführt, ohne daß hierzu irgendwelche äußeren Steuersignale erforderlich sind. Daher erfordert der RAM zum Zeitpunkt der Batterieunterstützung nicht den Betrieb anderer externer Vorrichtungen.
• Da durch die Substratvorspannung-Erzeugungsschaltung Vbb-G niedriger Leistungsverbrauch erzielt werden kann, kann der Leistungsverbrauch des dynamischen RAM dieses Ausführungsbeispiels insgesamt erniedrigt werden. Daher kann die Batterielebensdauer bei Batterieunterstützung verlängert werden.
[Ausführungsbeispiel 3]
• Fig. 5 ist ein Schaltbild, das eine Pegeldetektorschaltung VLD und eine Substratvorspannung-Erzeugungsschaltung gemäß einem noch anderen Ausführungsbeispiel der Erfindung zeigt.
• Die Pegeldetektorschaltung VLD weist einen p-Kanal-MOSFET Q&sub2;&sub6;, n-Kanal-MOSFETs Q&sub2;&sub7;-Q&sub2;&sub7; und eine CMOS-Inverterstufe IV&sub1;&sub0; auf, wie in der Zeichnung dargestellt. Das Substratgate des MOSFET Q&sub2;&sub6; ist mit dem Spannungsanschluß Vcc auf dieselbe Weise wie bei den vorigen Ausführungsbeispielen verbunden. Die Substratgates der MOSFETs Q&sub2;&sub7;-Q&sub2;&sub9; bestehen aus dem p-Halbleitersubstrat.
• Das Erfassungsausgangssignal VD der Pegeldetektorschaltung VLD wird abhängig vom Pegel der Sperrvorspannung -Vbb auf im wesentlichen dem Pegel Vcc entsprechenden hohen Pegel oder auf im wesentlichen 0 V entsprechenden niedrigen Pegel gesetzt, was auf dieselbe Weise wie bei den vorigen Ausführungsbeispielen erfolgt.
• Die CMOS-NAND-Gatterstufe G&sub6; empfängt das Erfassungsausgangssignal VD der Pegeldetektorschaltung VLD und das Steuersignal VCN&sub1;. Das Steuersignal VCN&sub1; wird z. B. durch eine in Fig. 4 dargestellte Inverterstufe IV&sub7; erzeugt. Das Ausgangssignal der Gatterstufe G&sub6; wird der Substratvorspannung- Erzeugungsschaltung Vbb-G zugeführt.
• Die Substratvorspannung-Erzeugungsschaltung Vbb-G weist die gemeinsame Oszillatorschaltung OSC, eine CMOS-Inverterstufe IV&sub8;, die als Signalformungsschaltung wirkt, eine CMOS-NAND- Gatterstufe G&sub7;, eine CMOS-Inverterstufe IV&sub1;&sub1;, CMOS-Inverterstufen IV&sub9; und IV&sub1;&sub2; als Pufferverstärker und Gleichrichterstufen CPC&sub1; und CPC&sub2; auf.
• Da das Ausgangssignal der CMOS-Inverterstufe IV&sub8; direkt dem Eingang der CMOS-Inverterstufe IV&sub9; zugeführt wird, erzeugt die letztere stationär Impulssignale. Infolgedessen wird die Gleichrichterstufe CPC&sub1; stationär betrieben.
• Das Ausgangssignal der CMOS-Inverterstufe IV&sub8; wird dem Eingang der CMOS-Inverterstufe IV&sub1;&sub2; über die Gatterstufe G&sub7; und die CMOS-Inverterstufe IV&sub1;&sub1; zugeführt. Daher sind die Ausgangsimpulse der CMOS-Inverterstufe IV&sub1;&sub2; intermittierend. Die Gleichrichterstufe CPC&sub2; wird daher abhängig vom Ausgangssignal der Inverterstufe IV&sub1;&sub2; Intermittierend betrieben.
• Die Stromversorgungskapazität der Gleichrichterstufe CPC&sub1;, die Stationärbetrieb für das Halbleitersubstrat aufweist, kann, wie bei den vorigen Ausführungsbeispielen, klein sein. Daher kann auch der Ladungspumpkondensator C&sub3; relativ klein sein.
• Der Ladungspumpkondensator in der Gleichrichterstufe CPC&sub2;, die den intermittierenden Betrieb aufweist, ist relativ groß.
• Obwohl keine besondere Einschränkung auf die folgende Konfiguration besteht, sind die Kondensatoren C&sub3; und C&sub4; in einem (nicht dargestellten) n-Bereich ausgebildet, der seinerseits an der Oberfläche des p-Halbleitersubstrats ausgebildet ist, und sie weisen einen Aufbau ähnlich dem des p-Kanal-MOSFET auf. Der n-Wannenbereich, in dem diese Kondensatoren C&sub3; und C&sub4; ausgebildet sind, wird z. B. auf dem Potential des Spannungsanschlusses Vcc der Schaltung gehalten. Dieser Aufbau ist etwas von Vorteil, um den Substratleckstrom zu verringern.
• Bei diesem Ausführungsbeispiel ist die Oszillatorschaltung OSC den Gleichrichterstufen CPC&sub1; und CPC&sub2; gemeinsam. Wie bereits beschrieben, ist der dem Halbleitersubstrat zugeführte Vorstrom der Betriebsfrequenz der Gleichrichterstufe zugeordnet. Die Schwingungsfrequenz der Oszillatorschaltung OSC wird durch die Stromversorgungskapazität, wie sie von der Gleichrichterstufe CPC&sub1; für Stationärbetrieb zur Verfügung gestellt wird, und durch die Stromversorgungskapazität bestimmt, wie sie von der Gleichrichterstufe CPC&sub2; für intermittierenden Betrieb zur Verfügung gestellt wird. Daher ist die Untergrenze der Schwingungsfrequenz der Oszillatorschaltung OSC im Vergleich mit derjenigen der Oszillatorschaltung OSC&sub2; für Stationärbetrieb, wie in Fig. 2 dargestellt, etwas beschränkt.
• Dieses Ausführungsbeispiel beinhaltet jedoch keine Oszillatorschaltung, die während des Betriebs selbst Leistung verbraucht, wie die in Fig. 2 dargestellte Oszillatorschaltung OSC&sub1; für intermittierenden Betrieb.
• Daher kann die Anzahl erforderlicher Schaltungselemente verringert werden. Darüber hinaus kann der mittlere Leistungsverbrauch des RAM insgesamt selbst dann ausreichend erniedrigt werden, wenn die von der gemeinsamen Oszillatorschaltung OSC verbrauchte Leistung etwas größer ist als diejenige z. B. der in Fig. 2 dargestellten Oszillatorschaltung OSC&sub2;.
[Ausführungsbeispiel 4]
• Fig. 6 ist ein Schaltbild einer Substratvorspannung-Erzeugungsschaltung Vbb-G gemäß einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung.
• Die Substratvorspannung-Erzeugungsschaltung Vbb-G dieses Ausführungsbeispiels weist die Oszillatorschaltung OSC, eine CMOS-Inverterstufe IV&sub1;&sub3;, die als Signalformungsschaltung dient, eine CMOS-NAND-Gatterstufe G&sub8;, CMOS-Inverterstufen IV&sub1;&sub4; und IV&sub1;&sub6;, CMOS-Inverterstufen IV&sub1;&sub5; und IV&sub1;&sub7;, die als Pufferverstärker wirken, Ladungspumpkondensatoren C&sub5; und C&sub6; sowie n-Kanal-MOSFETs Q&sub3;&sub5; bis Q&sub3;&sub8; als Gleichrichterelemente auf.
• Wenn das in Kombination mit dem Erfassungsausgangssignal der Pegeldetektorschaltung und dem Steuersignal des dynamischen RAM, wie beim vorigen Ausführungsbeispiel, erzeugte Steuersignal VCN&sub2; auf niedrigem Pegel ist, ist der Schaltungsbetrieb der folgende.
• Die Ausgangssignale der Gatterstufe G&sub8; und der Inverterstufe IV&sub1;&sub7; sind unabhängig vom Ausgangssignal der Oszillatorschaltung OSC auf hohem Pegel. Der Kondensator befindet sich durch das Ausgangssignal hohen Pegels des Inverters IV&sub1;&sub7; im Ladezustand.
• Das Ausgangssignal des Inverters IV&sub1;&sub5; wird abhängig vom Ausgangssignal der Oszillatorschaltung OSC auf hohen oder niedrigen Pegel geladen. In diesem Zustand wird die den Kondensator C&sub5; und die MOSFETs Q&sub3;&sub7; und Q&sub3;&sub8; aufweisende Gleichrichterstufe betrieben, und die Sperrvorspannung -Vbb wird daraufhin dem Halbleitersubstrat zugeführt. Der MOSFET Q&sub3;&sub5; wird im wesentlichen im ausgeschalteten Zustand gehalten, da der am Knotenpunkt N&sub1; auftretende, maximale, positive Potentialpegel durch den MOSFET Q&sub3;&sub7; als Gleichrichterelement festgeklemmt wird.
• Wenn das Steuersignal VCN&sub2; auf hohem Pegel ist, ist der Schaltungsbetrieb der folgende.
• Wenn das Ausgangssignal der Inverterstufe IV&sub1;&sub3; abhängig vom Ausgangssignal der Oszillatorschaltung OSC auf hohen Pegel angehoben wird, wird das Ausgangssignal der Inverterstufe IV&sub1;&sub5; daraufhin auf einen hohen Pegel angehoben, der im wesentlichen der Versorgungsspannung Vcc entspricht, während das Ausgangssignal der Inverterstufe IV&sub1;&sub7; auf einen niedrigen Pegel abgesenkt wird, der im wesentlichen 0 V entspricht. Da der Kondensator C&sub6; vorab geladen wird, wird der Knotenpunkt N&sub2; auf negatives Potential eingestellt, wenn das Ausgangssignal der Inverterstufe IV&sub1;&sub7; auf den niedrigen Pegel abgesenkt wird. Da sich der Knotenpunkt N&sub2; demgemäß auf negativem Potential befindet, wird der als Gleichrichterelement wirkende MOSFET Q&sub3;&sub5; leitend geschaltet. Im Ergebnis wird das durch den Kondensator C&sub6; gebildete negative Potential über den MOSFET Q&sub3;&sub5; auf den Knotenpunkt N&sub1; übertragen. Der Kondensator C&sub5; wird durch den von der Inverterstufe IV&sub1;&sub5; gebildeten hohen Pegel und durch das an den Knotenpunkt N&sub1; gelegte negative Potential auf einen so hohen Pegel geladen, daß die Versorgungsspannung Vcc überschritten wird. Anders gesagt, wird der Kondensator C&sub6; im wesentlichen als Bootstrapkondensator betrieben, und die Ladespannung des Kondensators C&sub5; ist der Verstärkungspegel.
• Nachfolgend wird dann, wenn das Ausgangssignal der Inverterstufe IV&sub1;&sub3; auf den niedrigen Pegel abgesenkt wird, das Ausgangssignal der Inverterstufe IV&sub1;&sub5; daraufhin auf den niedrigen Pegel abgesenkt, der im wesentlichen 0 V entspricht. Da der Kondensator C&sub5; vorab auf den Verstärkungspegel geladen wird, wird der Knotenpunkt N&sub1; auf den Abfall des Ausgangssignals der Inverterstufe IV&sub1;&sub5; auf den niedrigen Pegel auf ein starkes negatives Potential gesetzt. Das Potential dieses Knotenpunktes N&sub1; wird dem Halbleitersubstrat über den MOSFET Q&sub3;&sub8; zugeführt. Das Ausgangssignal der Inverterstufe IV&sub1;&sub7; wird abhängig vom Ausgangssignal niedrigen Pegels der Inverterstufe IV&sub1;&sub3; auf einen hohen Pegel angehoben, der im wesentlichen der Versorgungsspannung entspricht. Der MOSFET Q&sub3;&sub6; wird durch das über den Kondensator C&sub6; an den Knotenpunkt N&sub2; gelieferte positive Potential leitend geschaltet. Im Ergebnis wird der Kondensator C&sub6; erneut geladen.
• Die vorstehend beschriebenen Betriebsabläufe werden abhängig von der Änderung des Ausgangssignals der Inverterstufe IV&sub1;&sub3; wiederholt. Im Ergebnis wird im Halbleitersubstrat innerhalb einer Zeitspanne, in der sich das Steuersignal VCN&sub2; auf hohem Pegel befindet, ein großer Vorstrom zugeführt.
• Gemäß diesem Ausführungsbeispiel werden die zwei relativ hohe Treiberkapazität aufweisenden zwei Inverterstufen IV&sub1;&sub5; und IV&sub1;&sub7; so betrieben, daß sie sich gegenseitig ergänzen, so daß der durch die Spannungsversorgungsverdrahtung innerhalb des RAM fließende Übergangsstrom verringert werden kann und dadurch Störsignale in der Spannungsversorgungsverdrahtung verringert werden können.
[Wirkungen]
• (1) Die Betriebsabläufe der Oszillatorschaltung zum Bilden der Sperrvorspannung und die Gleichrichterstufe werden selektiv dadurch angehalten, daß der Pegel der Sperrvorspannung überwacht wird, so daß der Verbrauch im wesentlichen vergeudeten Stroms beschränkt werden kann. Im Ergebnis kann ein geringerer Stromverbrauch eines Halbleiterbauelements mit integrierter Schaltung mit eingebauter Substratsperrvorspannung-Erzeugungsschaltung erzielt werden.
• (2) Die vorliegende Erfindung ordnet eine Substratsperrvorspannung-Erzeugungsschaltung mit nur kleiner Stromversorgungskapazität, die einen Leckstrom in Zeitspannen des Nichtausgewähltseins kompensiert, und eine andere Substratsperrvorspannung-Erzeugungsschaltung an, die selektiv durch ein Pegelüberwachungsausgangssignal für die Substratsperrvorspannung betrieben wird. Darüber hinaus macht die Erfindung das Überwachungsausgangssignal ungültig, wenn die internen Schaltungen betrieben werden. Bei dieser Anordnung kann eine Substratsperrvorspannung mit im wesentlichem konstantem Pegel mit verringertem Leistungsverbrauch gebildet werden.
• (3) Dank der Wirkungen (1) und (2) kann der Stromverbrauch der Substratvorspannung-Erzeugungsschaltung verringert werden, so daß die Dienstlebensdauer einer Batterie bei Batterieunterstützungsbetrieb verlängert werden kann.
• (4) Ein Pegelbegrenzungsbetrieb durch durch die p-Kanal- MOSFETs, deren Gates das Massepotential der Schaltung zugeführt wird, und durch die n-Kanal-MOSFETs in Diodenschaltung kann den Pegel einer negativen Spannung in bezug auf das Massepotential als Bezugsgröße ermitteln, wobei im wesentlichen die positive Versorgungsspannung Vcc alleine, bei einfachem Schaltungsaufbau, verwendet wird.
• Obwohl die Erfindung auf diese Weise deutlich unter Bezugnahme auf einige bevorzugte Ausführungsbeispiele derselben beschrieben wurde, ist sie nicht besonders darauf beschränkt, sondern kann selbstverständlich auf verschiedene Weise modifiziert oder geändert werden, ohne daß vom Wesentlichen derselben abgewichen wird. Z. B. kann bei solchen Halbleiterbauelementen mit integrierten Schaltungen, die durch Chipauswahlsignale in Betrieb gesetzt werden, wie bei RAMs, das Überwachungsausgangssignal für die Substratsperrvorspannung durch das Chipauswahlsignal statt durch das interne Steuersignal RAS&sub1; in der Schaltung des in Fig. 2 dargestellten Ausführungsbeispiels ungültig gemacht werden. Die Oszillatorschaltung, die durch Einschalten der Versorgungsspannung stationär betrieben wird, und ihre Gleichrichterstufe sind im wesentlichen nicht erforderlich.
• Der Schaltungsaufbau, bei dem die Substratvorspannung-Erzeugungsschaltung in den Schaltungsteil mit Stationärbetrieb und den Schaltungsteil mit intermittierendem Betrieb unterteilt ist, ist aus dem Gesichtspunkt des Vermeidens einer unerwünschten Zunahme der Größen von Schaltungselementen erwünscht, die den Schaltungsteil mit intermittierendem Betrieb bilden. Falls erforderlich, können jedoch die Schaltung mit kleiner Stromversorgungskapazität und die Schaltung mit großer Stromversorgungskapazität selektiv betrieben werden. Mehrere Schaltungsteile mit intermittierendem Betrieb können angeordnet und individuell gesteuert werden.
• Bei der Erfindung bedeutet der Begriff "Substrat" der "Substratvorspannung-Erzeugungsschaltung" einen Halbleiterbereich, wie das Substratgate eines Feldeffektelements, jedoch soll er nicht nur ein Halbleitersubstrat bedeuten. Wenn z. B. eine Speicherzelle in einem in der Oberfläche eines n-Halbleitersubstrats ausgebildeten p-Wannenbereichs ausgebildet ist, um den Softfehler (Fehler durch Fremdkörpereinwirkung) des Speichers zu verringern, wie er von α-Strahlung herrührt, und wenn die Sperrvorspannung dem p-Wannenbereich zugeführt wird, bedeutet der Begriff "Substrat" den p-Wannenbereich.
• Zusätzlich zur Verwendung der Blindzellen kann die Bezugsspannung zum Auslesen der den dynamischen RAM bildenden Speicherzellen durch Kurzschließen der komplementären Datenleitungen, die sich im Zustand hoher Impedanz auf hohem und niedrigem Pegel befinden, erzeugt werden, ohne daß Blindzellen verwendet werden. Die Bezugsspannung befindet sich in diesem Fall auf einem Zwischenpegel. Verschiedene andere Schaltungsaufbauten können darüber hinaus verwendet werden. Z. B. können periphere Schaltungen, wie die Adreßpuffer, die Adreßdecoder und dergleichen, durch statische CMOS-Schaltungen gebildet werden. Die X- und Y-Adreßsignale können von wechselweise unabhängigen, externen Anschlüssen zugeführt werden, und eine Detektorschaltung zum Ermitteln der Änderungszeitsteuerung des Adreßsignals wird angeordnet, um verschiedene Zeitsteuersignale zu erzeugen, wie sie für die Betriebsabläufe der internen Schaltungen erforderlich sind.
• Außer auf die oben beschriebenen Halbleiterspeicher, wie dynamische RAMs und statische RAMs, kann die vorliegende Erfindung weitgehend auf Halbleiterbauelemente mit integrierten Schaltungen angewendet werden, die mit einer eingebauten Substratvorspannung-Erzeugungsschaltung ausgestattet sind.

Claims (20)

1. Integrierte Halbleiterschaltungsanordnung, umfassend

eine erste Schaltung mit Isolierschicht-Feldeffekttransistoren (Qm) mit einem gemeinsamen Substratbereich, an dem eine Substratvorspannung (-Vbb) liegt, wobei der Betrieb der ersten Schaltung durch ein Steuersignal (RAS1) gesteuert wird, und

eine Schaltung (Vbb-G) zur Erzeugung der Substratvorspannung (-Vbb), wobei die Stromausgangskapazität der diese Vorspannung erzeugenden Schaltung (Vbb-G) während der Periode, in der die erste Schaltung in Betrieb ist, aufgrund des Steuersignals (RAS1) geändert wird, dadurch gekennzeichnet, daß eine Pegeldetektorschaltung (VLD) zur Erfassung des Pegels der Substratvorspannung (-Vbb) vorgesehen ist, wobei die Stromausgangskapazität auch aufgrund des Erfassungssignals der Pegeldetektorschaltung (VLD) geändert wird, und

daß die die Substratvorspannung erzeugende Schaltung (Vbb-G) eine diese Vorspannung abgebende erste Gleichrichterstufe mit einem Kondensator (C1) und mehreren Gleichrichterelementen (Q18, Q19) sowie eine Steuerschaltung (G1) zur Steuerung von Impulssignalen umfaßt, die in Abhängigkeit vom Ausgangssignal der Pegeldetektorschaltung (VLD) und vom Steuersignal (RAS1) der ersten Gleichrichterstufe zugeführt werden.

2. Anordnung nach Anspruch 1, wobei die die Substratvorspannung erzeugende Schaltung (Vbb-G) eine periodische Impulssignale empfangende zweite Gleichrichterstufe mit einem Kondensator (C2) und mehreren Gleichrichterelementen (Q20, Q21) umfaßt.

3. Anordnung nach Anspruch 2, wobei das der ersten Gleichrichterstufe zuzuführende Impulssignal auf einen derartigen Pegel gelegt ist, daß der Kondensator (C1) der ersten Gleichrichterstufe in einen Voraufladezustand gelangt, wenn das Steuersignal (RAS1) sich auf einem derartigen Pegel befindet, daß die erste Schaltung nicht in Betrieb ist.

4. Anordnung nach Anspruch 2 oder 3, wobei die die Substratvorspannung erzeugende Schaltung (Vbb-G) eine erste Oszillatorschaltung (OSC2) zur Erzeugung von der zweiten Gleichrichterstufe zuzuführenden Impulssignalen und eine zweite Oszillatorschaltung (OSC1) umfaßt, deren Betrieb in Abhängigkeit von einem von der Steuerschaltung (G1) erzeugten Steuersignal gesteuert ist und die Impulssignale zur Zuführung an die erste Gleichrichterstufe erzeugt.

5. Anordnung nach Anspruch 4, wobei die zweite Oszillatorschaltung (OSC1) einen Ringoszillator umfaßt, der aufgrund des Steuersignals (RAS1) eine Rückkopplungsschleife bildet.

6. Anordnung nach Anspruch 4 oder 5, wobei die Steuerschaltung (G1) das Betriebssteuersignal erzeugt, um aufgrund dessen während der Periode, in der die erste Schaltung in Betrieb ist, sowie während der Periode, in der das Erfassungssignal erzeugt wird, die zweite Oszillatorstufe (OSC1) in Betrieb zu setzen.

7. Anordnung nach Anspruch 6, wobei die Pegeldetektorschaltung (VLD) eine Pegelschiebestufe (Q10...Q14), die bei Empfang der Substratvorspannung (-Vbb) eine bezüglich derselben im Pegel verschobene Ausgangsspannung erzeugt, sowie eine Pegeldiskriminatorstufe (Q15...Q17, IVo) umfaßt, die das Ausgangssignal der Pegelschiebestufe empfängt.

8. Anordnung nach Anspruch 7, wobei die Pegelschiebestufe mehrere Pegelschiebeelemente (Q12...Q14), deren jedes einen Isolierschicht-Feldeffekttransistor in Diodenschaltung aufweist, wobei diese Transistoren in Serie liegen, sowie ein Vorspannungselement (Q10, Q11) umfaßt.

9. Anordnung nach Anspruch 7 oder 8, wobei die Pegeldiskriminatorstufe eine Hystereseschaltung (Q15...Q17, IVo) umfaßt.

10. Anordnung nach einem der Ansprüche 4 bis 9, wobei die Oszillatorfrequenz der ersten Oszillatorschaltung (OSC2) niedriger ist als die der zweiten Oszillatorschaltung (OSC1).

11. Anordnung nach einem der Ansprüche 1 bis 4, wobei die erste Schaltung einen Speicher (MARY) aufweist, dessen Betrieb von dem Steuersignal (RAS1) gesteuert ist.

12. Anordnung nach Anspruch 11, wobei der Speicher (MARY) einen dynamischen Random-Access-Speicher umfaßt und das Steuersignal (RAS1) ein Chip-Auswahlsignal (RAS1) ist.

13. Anordnung nach Anspruch 12, wobei der dynamische Random- Access-Speicher (MARY) zu dem durch das Chip-Auswahlsignal (RAS1) bestimmten Zeitpunkt der Chipauswahl sowie zu dem von einem Auffrisch-Steuersignal (Φref) bestimmten Zeitpunkt eines Auffrischvorgangs in Betrieb gesetzt wird, und wobei die Steuerschaltung (G1) das Betriebssteuersignal, das die zweite Oszillatorschaltung (OS1) in Betrieb setzt, aufgrund des Chip- Auswahlsignals (RAS1) und des Auffrisch-Steuersignals (Φref) synchron mit dem Betriebszustand des dynamischen Random- Access-Speichers erzeugt.

14. Anordnung nach Anspruch 13, wobei die Steuerschaltung (G1) das Betriebssteuersignal erzeugt, um die zweite Oszillatorschaltung (OSC1) während der Periode, in der der dynamische Random-Access-Speicher (MARY) aufgrund des Chip-Auswahlsignals (RAS1) und des Auffrisch-Steuersignals (Φref) in Betrieb ist, sowie während der Periode, in der das Erfassungssignal von der Pegeldetektorschaltung (VLD) erzeugt wird, in Betrieb zu setzen.

15. Anordnung nach Anspruch 2, wobei die die Substratvorspannung erzeugende Schaltung (Vbb-G) eine gemeinsame Oszillatorschaltung (OSC) zur Erzeugung von der ersten und der zweiten Gleichrichterstufe (CPC2, CPC1) zuzuführenden Impulssignalen, die Steuerschaltung und die ersten und die zweite Gleichrichterstufe umfaßt, und wobei die Steuerschaltung eine Torschaltung (G7) aufweist, die den Betrieb der ersten Gleichrichterstufe (CPC2) inhibiert, wenn die erste Schaltung außer Betrieb ist.

16. Anordnung nach Anspruch 15, wobei die Torschaltung (G7) zwischen der Ausgangsklemme der Oszillatorschaltung (OSC) und der Eingangsklemme der ersten Gleichrichterstufe (CPC2) angeordnet ist und ihr Betrieb von dem Steuersignal gesteuert wird.

17. Anordnung nach Anspruch 15 oder 16, wobei die Torschaltung (G7) den Betrieb der ersten Gleichrichterstufe (CPC2) inhibiert, wenn die erste Schaltung außer Betrieb ist und wenn von der Pegeldetektorschaltung (VLD) das Erfassungssignal (GD) nicht erzeugt wird.

18. Anordnung nach Anspruch 17, wobei die Pegeldetektorschaltung (VLD) eine Pegelschiebestufe (Q26...Q29), die bei Empfang der Substratvorspannung (-Vbb) eine bezüglich derselben im Pegel verschobene Ausgansspannung erzeugt, sowie eine Pegeldiskriminatorstufe (IV10) aufweist, die das Ausgangssignal der Pegelschiebestufe empfängt.

19. Anordnung nach Anspruch 18, wobei die Pegelschiebestufe mehrere Pegelschiebeelemente (Q27...Q29), deren jedes einen Isolierschicht-Feldeffekttransistor aufweist, wobei diese Transistoren in Serie liegen, sowie ein Vorspannungselement (Q26) umfaßt, das die Pegelschiebeelemente mit einem Vorstrom versorgt.

20. Anordnung nach Anspruch 2, wobei die die Substratvorspannung erzeugende Schaltung (Vbb-G) umfaßt:

eine erste Gleichrichterstufe (C6, Q35, Q36) mit einem ersten Kondensator (C6), der den Voraufladepegel eines zweiten Kondensators (C5) erhöht, wenn die erste Gleichrichterstufe aufgrund des einer Torschaltung (G8) zugeführten Steuersignals (VCN2) in Betrieb gesetzt wird, und

eine zweite Gleichrichterstufe (C5, Q37, Q38), die den zweiten Kondensator (C5), der in Abhängigkeit von einem ersten Pegel eines periodischen Impulssignales voraufgeladen wird und in Abhängigkeit von einem zweiten Pegel dieses Impulssignals dem gemeinsamen Substratbereich an einem ersten Knotenpunkt (N1) ein Vorspannpotential zuführt, eine erste Schaltstufe (Q37), die mit dem ersten Knotenpunkt (N1) verbunden ist und einen Voraufladepfad für den zweiten Kondensator (C5) bildet, sowie eine zweite Schaltstufe (Q38) umfaßt, die zwischen dem ersten Knotenpunkt (N1) und dem gemeinsamen Substratbereich angeordnet ist und im wesentlichen komplementär zu der ersten Schaltstufe (Q37) arbeitet.