DE3533478C2 - Monolithisch integrierte Halbleiter-Leistungsvorrichtung - Google Patents

Description

Die Erfindung betrifft eine monolithisch integrierte Halbleiter- Leistungsvorrichtung gemäß Oberbegriff des Anspruchs 1.

Wenn in demselben Silizium-Chip Leistungstransistoren hoher Spannungfestigkeit mit vertikalem Stromfluß vom Emitter zum Kollektor und eine integrierte Steuerschaltung untergebracht werden, kann dadurch eine sehr kompakte und wirksame Vorrichtung mit geringen Kosten zur Verfügung gestellt werden, die den gegenwärtigen industriellen Anforderungen entspricht.

Eine derartige Vorrichtung, die in der italienischen Patentanmeldung Nr. 6616/A/84 vom 21. 08. 1984 (entspricht US 4667393) beschrieben und dargestellt ist, sieht die Verwendung von ebenen Übergängen hoher Durchbruchspannung vor, wodurch die Vorrichtung für Leistungszwecke mit hoher Spannung verwendet werden kann. Die Ausbildung der ebenen PN-Übergänge hoher Spannungsfestigkeit wird mit einem Stufenprofil und einer Dotierstoffkonzentration auf einer der beiden Seiten des Überganges erreicht, die von der Mitte zum Rand in einem vorbestimmten Ausmaß abnimmt.

Eine in dieser Weise ausgebildete Vorrichtung kann jedoch beim Umschalten nicht korrekt arbeiten. Weil nämlich im Inneren des Chips mehrere Zonen entgegengesetzter Leitfähigkeit sind, ergeben sich parasitäre Bipolartransistoren. Diese geben dann keinen Anlaß für Schwierigkeiten, wenn die ebenen PN-Übergänge mit hoher Spannungsfestigkeit in der Vorrichtung in Sperrichtung vorgespannt sind, weil in diesem Fall sowohl der Emitter-Basis- Übergang als auch der Kollektor-Basis-Übergang der parasitären Transistoren in Sperrichtung vorgespannt sind. Sie sind jedoch schädlich, wenn die Leistungstransistoren, die von der integrierten Schaltung gesteuert werden, in den Sättigungszustand gelangen. In diesem Fall verursacht die Einschaltung der parasitären Elemente, die Strom in die Isolierzone injizieren, welche in ihrem Inneren die integrierte Schaltung enthält, die Durchlaßvorspannung des inneren PN-Überganges, der sich am Übergang von der integrierten Schaltung der Vorrichtung zur umgebenden Isolierzone befindet, wenn die Schwellenspannung von 0,6 V dieses Überganges überschritten wird; das verursacht den Verlust der elektrischen Isolierung und damit einen schlechten Betrieb, im Grenzfall die Zerstörung der integrierten Schaltung der Vorrichtung.

Eine monolithisch integrierte Halbleiter-Leistungsvorrichtung mit den Merkmalen des Oberbegriffs des Anspruchs 1 ist bekannt aus der EP-0 028 685 A2. In deren Fig. 5 bis 7 ist eine erweiterte Darlington- Transistorschaltung als Schaltschema und als Schnittbild eines Halbleiter- Chips gezeigt. Die erweiterte Darlington-Transistorschaltung besitzt neben einem üblichen Darlington-Transistorpaar mit einem Endtransistor und einem Vortransistor als Steuer- oder Treibertransistor einen weiteren Vortransistor, dessen Kollektor mit den Kollektoren von Endtransistor und Steuertransistor verbunden ist, dessen Emitter mit dem Emitter des Steuertransistors und der Basis des Endtransistors verbunden ist und dessen Basis über eine Zener-Diode mit einem Abgriffspunkt eines Spannungsteilers verbunden ist. Diese bekannte Darlington-Transistorschaltung ist zwar monolithisch integriert, jedoch nicht mit einer Steuerschaltung für die Darlington-Transistorschaltung. Der weitere Vortransistor befindet sich nicht in einer Isolierzone. Wie die Layout-Darstellung in Fig. 7 zeigt, sind beide Vortransistoren dieser bekannten Darlington- Transistorschaltung auf derselben Seite von deren Endtransistor angeordnet.

Aus der DE 26 14 065 A1 ist eine Darlington-Schaltung bekannt, deren Endtransistor von deren Steuertransistor mittels eines sich von der Chip- Oberfläche V-förmig in das Substrat erstreckenden Grabens isoliert sind und denen zwei Schalttransistoren zugeordnet sind, um das Schaltverhalten dieser Darlington-Schaltung zu verbessern. Diese Darlington-Schaltung ist ohne eine Steuerschaltung monolithisch integriert.

Aus der US 4 164 747 ist eine monolithisch integrierte Darlington-Schaltung bekannt, die zusätzlich zu dem üblichen Darlington-Transistorpaar einen weiteren Transistor aufweist, dessen Hauptstrecke zwischen die Basis und den Emitter des Endtransistors geschaltet und dessen Basis mit der Basis des Steuertransistors des Darlington-Paars verbunden ist. Hiermit soll die Schaltgeschwindigkeit der Darlington-Schaltung verbessert und das Problem überwunden werden, daß herkömmliche Darlington-Schaltungen mit nur zwei Transistoren bei hohen Temperaturen häufig nicht mehr als Schalter arbeiten. Diese bekannte Darlington- Schaltung weist ebenfalls keine integrierte Steuerschaltung auf.

Aus der US 4 239 558 ist eine monolithisch integrierte Halbleiterschaltung mit einem Leistungstransistor und mehreren Kleinsignaltransistoren bekannt. Die Kleinsignaltransistoren befinden sich gemeinsam in einer Isolierzone.

Aus der DE-OS 20 55 299 ist eine monolithisch integrierte Halbleiterschaltung bekannt, die zwei benachbarte Eingangstransistoren aufweist, deren Kopplung über einen parasitären Bipolar-Transistor durch eine zwischen den beiden Eingangstransistoren angeordnete Diffusionszone unterdrückt wird, die vom gleichen Leitfähigkeitstyp wie die Basiszonen der beiden benachbarten Eingangstransistoren ist und an eine Potentialquelle anschließbar ist.

Der Erfindung liegt hauptsächlich die Aufgabe zugrunde, eine monolithisch integrierte Halbleiter-Leistungsvorrichtung der eingangs angegebenen Art zur Verfügung zu stellen, die mit der Planartechnik verwirklicht werden kann, indem die üblichen Herstellungstechniken für integrierte Schaltungen eingesetzt werden, wobei die erwähnten Nachteile und weitere Nachteile, die sich im Laufe der nachfolgenden Beschreibung ergeben, vermieden werden sollen.

Eine Lösung dieser Aufgabe ist in Anspruch 1 angegeben. Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

In einer erfindungsgemäßen Struktur sind die schädlichen, von den parasitären Transistoren hervorgerufenen Einflüsse vernachlässigbar, wodurch der einwandfreie Betrieb der Vorrichtung gewährleistet wird.

Die Erfindung und Vorteile der Erfindung werden nachfolgend anhand von Ausführungsbeispielen näher erläutert.

In den Zeichnungen zeigen:

Fig. 1 einen nicht maßstabsgetreuen Schnitt durch einen Teil eines Chips mit einer monolithisch integrierten Vorrichtung nach dem Stand der Technik;

Fig. 2 eine schematische, nicht maßstabsgerechte Draufsicht zur Darstellung der Einteilung eines Chips in einer monolithisch integrierten Vorrichtung gemäß der Erfindung;

Fig. 3 einen ebenfalls nicht maßstabsgerechten Schnitt durch einen Teil eines Chips mit der Vorrichtung der Fig. 2; und

Fig. 4 eine der Fig. 3 entsprechende Darstellung, in der die parasitären Transistoren im Inneren der Struktur hervorgehoben sind und die Vorrichtung mit einer Abschirmung gezeigt ist, die weniger komplex als diejenige der Fig. 2 und 3 ist.

In den Figuren sind einander entsprechende Teile mit denselben Bezugszeichen versehen.

Wie Fig. 1 zeigt, sind die Bauelemente der Vorrichtung nach dem Stand der Technik in einem Substrat 1 aus monokristallinem Silizium untergebracht. Auf diesem Substrat 1 wird eine erste epitaktische Schicht 2 und anschließend eine zweite epitaktische Schicht 4 niedergeschlagen, wobei beide Schichten einen hohen Widerstand und eine Dotierstoffkonzentration von 1.10¹⁴ Atomen/cm³ haben. Eine integrierte Steuerschaltung IC, von der ein NPN-Transistor mit seiner Emitterelektrode E1, seiner Basiselektrode B1 und seiner Kollektorelektrode C1 gezeigt ist, befindet sich in der Nähe des rechten Randes des Chips innerhalb einer Isolierzone 3-5 (3 bezeichnet den horizontalen Teil und 5 den vertikalen Teil der Isolierzone), die für hohe Spannung ausgebildet ist und an die Masse der Schaltungsanordnung angeschlossen ist, in welche die Vorrichtung eingesetzt ist. Auf der gegenüberliegenden Seite, die sich in der Nähe des linken Randes des Chips befindet, liegt ein NPN-Leistungstransistor T, der ebenfalls für hohe Spannung ausgebildet ist. Dieser Transistor besteht aus einer Kollektorzone, die in den Schichten 1-2-4 enthalten ist und eine Kollektorelektrode C hat, aus einer Basiszone 6 mit einer Basiselektrode B und aus einer Emitterzone 7 mit einer Emitterelektrode E. Die Elektroden, die in der Figur schraffiert dargestellt sind, befinden sich alle auf derselben Seite des Chips, ausgenommen die Kollektorelektrode C, die auf der gegenüberliegenden Seite ist. Metallische Leiterbahnen, die in der Fig. 1 nicht dargestellt sind und sich auf der Isolierschicht 8 des Chips befinden, verbinden den Ausgang der integrierten Steuerschaltung IC mit dem Leistungstransistor T.

In der Fig. 1 sind gestrichelt parasitäre Elemente dargestellt, die im Inneren der Struktur entstehen, nämlich:
T_P ein PNP-Transistor, der sich zwischen T und IC bildet und der als Emitterzone, Basiszone und Kollektorzone die Zonen 6 bzw. 1-2-4 bzw. 3-5 hat;
T_PISO einen NPN-Transistor, der sich in der Isolierzone 3-5, die in ihrem Inneren die integrierte Steuerschaltung IC enthält, bildet und der als Emitterzone, Basiszone und Kollektorzone die Zonen 9 bzw. 3-5 bzw. 1-2-4 hat;
R_PISO einen Widerstand der vertikalen Isolierzone 5 von IC.

Wenn der Leistungstransistor T aus dem Sperrzustand (AUS) in den Sättigungszustand (EIN) gebracht wird, in dem sein Basis- Kollektor-Übergang in Durchlaßrichtung vorgespannt ist, spannt sich der parasitäre Transistor T_P in den aktiven Bereich vor und injiziert damit, auch wenn seine Verstärkung kleiner als eins ist, einen Teil des Kollektorstroms von T in die Isolierzone, d. h. in einen äußeren Teil des Widerstandes R_PISO. Dieser Strom fließt über R_PISO nach Masse, mit der das andere, obere Ende des Widerstandes verbunden ist. Sobald dieser Strom den Wert überschreitet, bei dem sein Produkt mit dem Widerstand R_PISO die Schwellenspannung von 0,6 V erreicht oder überschreitet, spannt sich der Basis-Emitter-Übergang des anderen Transistors T_PISO in Durchlaßrichtung vor. Aus diesem Grund findet in diesem Fall der Strom, der zuerst nur durch R_PISO floß, einen Weg zur Zone 9 und wird vom Kollektor des Transistors der integrierten Steuerschaltung IC aufgenommen. Dadurch geht die elektrische Isolierung in der Zone 3-5, die IC umgibt, verloren. Dieser unerwünschte Stromfluß ist die Ursache für den mangelhaften Betrieb der monolithischen Vorrichtung.

Dieses technische Problem wird bei der Erfindung dadurch gelöst, daß ein Paar von Leistungstransistoren hoher Spannungsfestigkeit in Darlington-Schaltung eingesetzt wird, die auf dem Chip derart angeordnet sind, daß sich der Endtransistor des Paares an einer Zwischenstelle zwischen dem Steuertransistor des Paares und der integrierten Steuerschaltung befindet.

Die Fig. 2 und 3 zeigen, daß in der Nähe des linken Randes des Chips der NPN-Treiber- oder Steuerschaltung T_D des Darlington- Paares in der Ausbildung für hohe Spannung angeordnet ist. Dieser Transistor besteht aus einer Kollektorzone in den Schichten 1-2-4 mit einer Kollektorelektrode C_D, aus einer Basiszone 10 mit einer Basiselektrode B_D und aus einer Emitterzone 11 mit einer Emitterelektrode E_D. Zwischen T_D und IC erkennt man den NPN-Endtransistor (T_F) des genannten Darlington-Paares in der Ausbildung für hohe Spannung, der gebildet ist durch dieselbe Kollektorzone 1-2-4 mit einer Kollektorelektrode C_F, die mit der Elektrode C_D zusammenfällt, durch eine Basiszone 12 mit einer Basiselektrode B_F und durch eine Emitterzone 13 mit einer Emitterelektrode E_F. Die Elektrode E_D des Steuertransistors T_D ist elektrisch mit der Elektrode B_F des Endtransistors T_F verbunden, und zwar durch eine metallische Bahn 14, die in der Fig. 3 schraffiert eingezeichnet ist. In der Fig. 3 ist die Verbindung zwischen dem Ausgang von IC und dem Eingang des Steuertransistors T_D des Darlington-Paares nicht gezeigt. Zwischen T_F und IC befindet sich schließlich eine komplexe Halbleiter-Abschirmung, die als Summe von drei einfachen Abschirmungen S₁, S₂ und S₃ ausgebildet ist.

Fig. 4 zeigt dieselbe Vorrichtung wie Fig. 3 mit dem einzigen Unterschied, daß die Abschirmung zwischen IC und T_F auf die einfache Abschirmung S₁ reduziert ist. In dieser Fig. 4 sind gestrichelt die parasitären Elemente dargestellt, die sich im Inneren der Struktur gemäß der Erfindung befinden, nämlich:
T_PD ein PNP-Transistor, der sich zwischen T_D und IC bildet und der als Emitterzone, Basiszone und Kollektorzone die Zonen 10 bzw. 1-2-4 bzw. 3-5 hat;
T_PF ein PNP-Transistor, der sich zwischen T_F und IC bildet und der als Emitterzone, Basiszone und Kollektorzone die Zonen 12 bzw. 1-2-4 bzw. 3-5 hat;
T_PDF ein PNP-Transistor, der sich zwischen den Transistoren T_D und T_F des Darlington-Paares bildet und der als Emitterzone, Basiszone und Kollektorzone die Zonen 10 bzw. 1-2-4 bzw. 12 hat;
T_PISO ein NPN-Transistor, der sich in der Isolierzone 3-5 von IC bildet und der als Emitterzone, Basiszone und Kollektorzone die Zonen 9 bzw. 3-5 bzw. 1-2-4 hat;
R_PISO ein Widerstand der vertikalen Isolierzone 5 von IC.

Die parasitären Elemente T_PISO und R_PISO sind mit denjenigen der Fig. 1 identisch.

Wenn das Darlington-Paar von dem Sperrzustand (AUS) in den Sättigungszustand (EIN) gebracht wird, arbeitet der Endtransistor T_F bei diesen elektrischen Betriebsbedingungen bekanntlich im Unterschied zum Steuertransistor T_D in einem Bereich einer Quasi-Sättigung. Dadurch gelangt der Streutransistor T_PF, der sich zwischen T_F und IC bildet und der gesperrt war, nicht in den leitenden Zustand. Der Emitter-Basis-Übergang von T_PF ist schlimmstenfalls leicht in Durchlaßrichtung vorgespannt, weshalb die Wirkung einer Kollektorstrominjektion von T_F in den Widerstand R_PISO im Vergleich zu der Strominjektion, die durch T_PD verursacht wird, völlig vernachlässigt werden kann. Aus diesem Grunde ist bei der Erfindung das Darlington-Paar so angeordnet, daß sich der Endtransistor T_F an einer Zwischenstelle zwischen IC und T_D befindet.

Um zu vermeiden, daß eine Durchlaßvorspannung des Basis-Emitter- Übergangs des parasitären Transistors T_PISO auftritt, wird bei der Erfindung der in die Isolierzone von IC geleitete Strom dadurch verringert, daß die Verstärkung h_FE des parasitären Transistors T_PD, der sich aufgrund der Umschaltung in den aktiven Bereich vorspannt, minimiert wird. Bei der Erfindung wird dieses Ergebnis dadurch erzielt, daß der Abstand zwischen den einander gegenüberliegenden Rändern von T_D und von IC in der Weise maximiert wird, daß die Verstärkung von T_PD«1 ist, und daher wird das Darlington-Paar auf dem Chip mit dem Endtransistor an einer Zwischenstelle zwischen T_D und IC und in der Form eines Rechtecks, das durch die beiden gegenüberliegenden Seiten des Chips begrenzt ist, angeordnet.

Mit dieser Anordnung wird außerdem der parasitäre Transistor T_PDF, der in jedem Fall im Innern des Darlington-Paares vorliegt, gemäß der Erfindung verwendet, um einen Teil des Kollektorstromes von T_D in Richtung auf T_F umzuleiten, der sonst über T_PD vollständig durch den Widerstand R_PISO geflossen wäre.

Mit der Erfindung werden schließlich die unerwünschten und schädlichen Wirkungen sowohl von T_PD als auch von T_PF minimiert, und zwar durch den Einsatz von Halbleiterschirmen, die im wesentlichen von zwei verschiedenen Bauarten sind, zwischen T_F und IC.

In den Fig. 2 und 3 ist ein erster Abschirmungstyp passiv, und zwar die Abschirmung S₁, die zwei N⁺ Zonen 15 und 16 aufweist, sowie die andere Abschirmung S₃, die zwei N⁺-Zonen 17 und 18 hat und mit der Abschirmung S₁ gleichwertig ist. Die kleinen Zonen, die die Abschirmung S₁ bilden, sind von derselben Leitfähigkeitsart wie die Kollektorzone des Darlington-Paares, von dem sie umgeben sind, aber sie sind stärker als diese dotiert.

Eine erste Zone 15 hat Kontakt mit der Isolierschicht 8 des Chips und hat eine Dotierstoffkonzentration von 5 · 10¹⁹ Atome/cm³ in dem Bereich des Kontaktes mit der genannten Isolierschicht. Eine zweite Zone 16 ist unter der ersten Zone 15 an der Schnittstelle der epitaktischen Schichten 2 und 4 vergraben und hat im zentralen Kern eine Dotierstoffkonzentration von 1 · 10¹⁹ Atome/cm³. Die passive Abschirmung S₁ verringert den Strom, der von den beiden parasitären PNP-Transistoren T_PD und T_PF in die Isolierzone von IC geleitet wird, denn dadurch, daß sie vom N⁺-Typ ist, ist sie wesentlich stärker dotiert als die Zone N^-, in der sie liegt, so daß sie die Löcher reflektiert; außerdem verringert sie auch aufgrund der höheren Konzentration von Dotierstoffen, die die Abschirmung in die Basiszonen dieser Transistoren einbringt, deren Verstärkung.

Ein zweiter Typ von Abschirmung S₂, der ebenfalls in den Fig. 2 und 3 zwischen den beiden passiven Abschirmungen S₁ und S₃ dargestellt ist, ist aktiv. Diese Abschirmung besteht aus einer P⁺-Zone 19 mit einer Leitfähigkeit, die entgegengesetzt zu der Leitfähigkeit in der anliegenden Kollektorzone 1-2-4 des Darlington-Paares, stärker als diese dotiert und über eine Elektrode mit der Masse der Schaltungsanordnung verbunden ist, in die die Vorrichtung eingesetzt ist. Die Zone 19 mit einer Ausbildung für hohe Spannung ist unter die Isolierschicht 8 des Plättchens diffundiert, und zwar mit einer Dotierstoffkonzentration, die im mittleren Bereich der Zone ihres Kontaktes mit der Isolierschicht 8 bis zu einer gewünschten Tiefe, beispielsweise in der gesamten Dicke der epitaktischen Schicht, 4, 5 · 10¹⁷ Atome/cm³ beträgt. Sie verringert die Verstärkung der parasitären Transistoren T_PD und T_PF, weil sie vor allem als aktiver Schirm wirkt, in dem Sinne, daß sie aufgrund ihrer Verbindung mit der Masse der Vorrichtung fast den gesamten Strom aufnimmt, der von den parasitären Transistoren injiziert wird, und dessen Weiterfließen zur Isolierzone von IC blockiert.

Über das beschriebene und dargestellte Ausführungsbeispiel der Erfindung hinaus sind selbstverständlich Abänderungen möglich, ohne dadurch den Erfindungsgedanken zu verlassen.

Beispielsweise ist es nicht unbedingt notwendig, daß die Transistoren des Darlington-Paares beide eine genaue Rechteckform haben müssen. Der Steuertransistor des Darlington-Paares kann durch eine leichte Verzahnung mit dem Endtransistor ausgebildet werden.

Bei einem anderen Ausführungsbeispiel kann die Abschirmung, die aus dem Halbleitermaterial resultiert und die bei der Erfindung zwischen dem Endtransistor des Darlington-Paares und der integrierten Steuerschaltung angeordnet ist, entweder aus einfachen Abschirmungen der zwei bereits beschriebenen Typen oder aus einer Kombination von diesen, die sich wiederholen können, bestehen, je nach den Konstruktionserfordernissen, die dem Fachmann bekannt sind. Beispiele einfacher Abschirmungen und kombinierter Abschirmungen sind in der Fig. 4 bzw. in der Fig. 3 dargestellt.

Claims (7)

1. Monolithisch integrierte Halbleiter-Leistungsvorrichtung mit wenigstens zwei in Darlington-Schaltung verbundenen Leistungstransistoren (T_D, T_F) mit einem Steuertransistor (T_D) und einem Endtransistor (T_F) und mit einer weiteren Schaltungseinrichtung, die monolithisch in demselben Chip integriert sind, umfassend

• - ein die Kollektorzone der Leistungstransistoren bildendes Substrat (1, 2, 4) aus Halbleitermaterial eines ersten Leitfähigkeitstyps (N), das von einer oberen Fläche begrenzt ist, die teilweise von einer Isolierschicht (8) bedeckt ist,
• - wenigstens drei Zonen (3, 5, 10, 12) aus Halbleitermaterial eines dem ersten Leitfähigkeitstyp (N) entgegengesetzten zweiten Leitfähigkeitstyps (P), welche in dem Substrat (1, 2, 4) von der oberen Fläche ausgehend unter der Isolierschicht (8) so gebildet sind, daß sie mit dem Substrat (1, 2, 4) PN-Übergänge bilden, wobei von diesen drei Zonen die erste Zone (3, 5) der weiteren Schaltungseinrichtung (IC) zugeordnet ist, während die zweite Zone (10) und die dritte Zone (12) die Basiszonen der Leistungstransistoren (T_D, T_F) bilden,
• - wenigstens eine vierte Zone (11) und eine fünfte Zone (13) aus Halbleitermaterial des ersten Leitfähigkeitstyps (N), die die Emitterzonen der Leistungstransistoren (T_D, T_F) bilden und die, ausgehend von der oberen Fläche unter der Isolierschicht (8) in der zweiten Zone (10) bzw. in der dritten Zone (12) so gebildet sind, daß sie PN-Übergänge mit der zweiten Zone (10) bzw. der dritten Zone (12) bilden,
• - eine Leitungsanordnung, die Ohmsche Kontakte mit dem Substrat (1, 2, 4) und mit den Basis- und Emitter-Zonen der Leistungstransistoren (T_D, T_F) herstellen,

dadurch gekennzeichnet,
daß die weitere Schaltungseinrichtung eine integrierte Steuerschaltung (IC) zur Aussteuerung der Darlington-Schaltung (T_D, T_F) ist,
daß die erste (3, 5) der drei Zonen des zweiten Leitfähigkeitstyps (P) eine die integrierte Steuerschaltung (IC) aufnehmende Isolierzone ist und daß der Endtransistor (T_F) der Darlington- Schaltung in einer Zwischenposition zwischen dem Steuertransistor (T_D) der Darlington-Schaltung und der integrierten Steuerschaltung (IC) so angeordnet ist, daß er den Steuertransistor (T_D) und die integrierte Steuerschaltung (IC) gegeneinander abschattet.

2. Vorrichtung nach Anspruch 1, gekennzeichnet durch wenigstens eine erste Abschirmung (S₁) zwischen dem Endtransistor (T_F) der Darlington-Schaltung und der integrierten Steuerschaltung (IC), wobei diese Abschirmung (S₁) aus wenigstens zwei Abschirmungszonen besteht, die beide vom ersten Leitfähigkeitstyp (N) sind und von denen die erste Abschirmungszone (15) sich in dem Substrat (1, 2, 4) von der oberen Fläche ausgehend unter die Isolierschicht (8) erstreckt, während die zweite Abschirmungszone (16) in dem Substrat unter der ersten Abschirmungszone (15) vergraben ist, wobei beide Abschirmungszonen (15, 16) in ihrer Längserstreckung i. w. von zwei gegenüberliegenden Seiten des Chips begrenzt sind, ohne elektrische Verbindung mit der Außenwelt der Vorrichtung zu haben.

3. Vorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch wenigstens eine zweite Abschirmung (S₂) zwischen dem Endtransistor (T_F) der Darlington-Schaltung und der integrierten Steuerschaltung (IC), welche zweite Abschirmung (S₂) aus einer Abschirmungszone (19) der zweiten Leitfähigkeit (P) besteht, die sich von der oberen Fläche unter der Isolierschicht (8) ausgehend in das Substrat (1, 2, 4) so erstreckt, daß sie mit dem Substrat (1, 2, 4) einen PN-Übergang bildet, wobei sie in ihrer Längserstreckung i. w. von zwei gegenüberliegenden Seiten des Chips begrenzt ist und über eine metallische Elektrode mit der Masse der Schaltungsanordnung verbindbar ist, in die die Vorrichtung eingesetzt ist.

4. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Endtransistor (T_F) der Darlington-Schaltung eine horizontale Rechteck-Geometrie hat, wobei das Rechteck i. w. von zwei gegenüberliegenden Seiten des Chips begrenzt ist.

5. Vorrichtung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß der Steuertransistor (T_D) der Darlington-Schaltung eine horizontale Geometrie mit einer teilweise oder völlig mit der Form des Endtransistors (T_F) verzahnten Form hat.

6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens die mit dem Substrat (1, 2, 4) einen PN-Übergang bildenden Ränder der Zonen des zweiten Leitfähigkeitstyps (P) der integrierten Steuerschaltung (IC), der Leistungstransistoren (T_D, T_F) und der zweiten Abschirmung (S₂) je als PN-Übergang hoher Spannungsfestigkeit ausgebildet sind, der ein Stufenprofil aufweist und auf einer der beiden Seiten des Überganges eine Dotierstoffkonzentration hat, deren horizontale Erstreckung vom Zentrum zum Rand in vorbestimmter Weise so abnimmt, daß die mittlere Stärke des elektrischen Feldes an der Oberfläche für eine vorbestimmte Durchbruchspannung des PN-Überganges minimal ist.