DE3529025C2 - - Google Patents

Description

Die Erfindung betrifft einen Festkörper-Bildsensor mit den Merkmalen des Oberbegriffes des Patentanspruches 1.

Festkörper-Bildsensoren mit statischen Induktionstransistoren (SIT) sind in vielfältigen Ausgestaltungen vorgeschlagen worden. Beispielsweise sind Festkörper-Bildsensoren mit normalerweise abgeschalteten SIT vorgestellt worden, welche bei am Gate anliegender Vorspannung von null Volt abgeschaltet sind. Bei einem derartigen Festkörper-Bildsensor mit normalerweise ausgeschalteten SIT ist es möglich, Signale mit extremen Ausschlägen und großer Amplitude zu erhalten, da das Signal aus einem Ladungs-Injektionsbereich ausgelesen wird. Der wirksame dynamische Bereich des Gate-Potentials beim Auslesen ist aber auf ein relativ enges Intervall beschränkt, wleches von der positiven Abschnürspannung, bei welcher der SIT zu leiten beginnt, bis zu einer Gate-Spannung reicht, bei der eine Ladungs-Injektion vom Gate zur Source auftritt. Dementsprechend ist der wirksame dynamische Bereich bezüglich des einfallenden Lichtes klein und es werden schnell Sättigungszustände erreicht.

Zur Vermeidung dieses Nachteiles wird in der deutschen Patentanmeldung P 34 32 944 ein Festkörper-Bildsensor mit normalerweise angestellten SIT vorgeschlagen, welche bei der Vorspannung "0" am Gate leitend sind.

Die Fig. 1A und 1B zeigen ein Ausführungsbeispiel eines derartigen Festkörper-Bildsensors mit nomalerweise leitenden SIT. Ein SIT 1 gemäß Fig. 1A weist ein n⁺ oder n-Substrat 2 auf, welches als Drain des SIT dient, sowie eine n^--Epitaxieschicht 3, welche auf dem Substrat 2 gewachsen ist und als Kanal dient, einen n⁺-Source-Bereich 4 und einen p⁺-Gate-Bereich 5, welcher in der Epitaxieschicht 3 beispielsweise durch thermische Diffusion ausgeformt ist, eine Source-Elektrode 6, welche mit dem Source-Bereich 4 verbunden ist, und eine Gate-Elektrode 8, welche oberhalb des Gate-Bereiches 5 mit einer isolierenden Schicht 7 aus SiO₂ dazwischen angeordnet ist, um einen Gate-Kondensator 9 zu bilden. Der SIT 1 ist von benachbarten SIT mittels eines Isolationsbereiches 10 isoliert, welcher aus einer eingelassenen isolierenden Substanz gebildet ist. Eine Anzahl von SIT sind matrixförmig auf dem gleichen Substrat angeordnet.

Fig. 1B zeigt ein Schaltbild des gesamten Festkörper-Bildsensors, welcher mit den SIT gemäß Fig. 1A versehen ist. An die Drains (das Substrat) der SIT 1-11 bis 1-mn, welche die matrixförmig angeordneten Bildelemente bilden, wird eine Video-Spannung V _D angelegt und an den Gate-Elektroden der SIT 1-11 bis 1-1 n; . . .; 1- m 1 bis 1- mn, welche in X-Richtung angeordnet sind, d. h. in Zeilen 11-1 bis 11- m, ist eine vertikale Abtastschaltung 12 angeschlossen, damit Zeilen-Auswahlsignale Φ _G1 bis Φ _Gm empfangen werden. Die Source-Elektroden der SIT 1-11 bis 1- m 1; . . .; 1-1 n bis 1- mn, welche in Y-Richtung angeordnet sind, d. h. in Spalten, sind an die Spaltenleitungen 13-1 bis 13- n angeschlossen, deren eine Enden mit der Masse über Spalten-Auswahltransistoren 14-1 . . . 14- n, eine gemeinsame Video-Leitung 15 und einen Lastwiderstand 16 verbunden sind. An die Gates der Spalten-Auswahltransistoren 14-1 bis 14- n werden Spalten-Auswahlsignale Φ _s1 bis Φ _sn aus der horizontalen Abtastschaltung 17 angelegt. Die anderen Enden der Spalten-Auswahlleitungen 13-1 bis 13- n sind mit der Masse über einzelne Rücksetztransistoren 18-1 bis 18- n verbunden. Ein Rücksetzsignal Φ _R wird gemeinsam an die Gates der Rücksetztransistoren 18-1 . . . 18- n angelegt.

Die Fig. 2A bis 2G illustrieren Pulsformen der an die Zeilenleitungen 11-1 bis 11- m, Spalten-Auswahltransistoren 14-1 bis 14- n und die Rücksetztransistoren 18-1 bis 18- n angelegten Signale. Gemäß den Fig. 2A bis 2G erfolgt bei einem derartigen Festkörper-Bildsensor die sukzessive Auslesung der Bildelemente dadurch, daß nacheinander die Zeilenleitungen 11-1 bis 11- n sowie nacheinander die Spaltenleitungen 13-1 bis 13- n jeweils für eine ausgewählte Zeilenleitung ausgewählt werden. Während einer horizontalen Austastperiode t _BL nach einer Signal-Ausleseperiode t _H werden alle zu der betroffenen Zeilenleitung gehörenden SIT gleichzeitig rückgesetzt. Da jedes Bildelement aus einem normalerweise angestellten SIT besteht, hat jedes der Zeilen-Auswahlsignale Φ _G1 bis Φ _Gm drei Pegel, so daß die Auslesung bei einer negativen Abschnürspannung V _{Φ G erfolgen kann. Während der horizontalen Austastperiode t BL werden alle Spaltenleitungen 13-1 bis 13- n zwangsweise mittels des Rücksetzsignales Φ R auf 0 Volt gesetzt, wobei das Rücksetzsignal gleichzeitig an die Rücksetztransistoren 18-1 bis 18-n angelegt wird. Gleichzeitig wird ein Zeilen-Auswahlsignal Φ G1 an eine Zeilenleitung, beispielsweise die erste Zeilenleitung 11-1, angelegt und zwar mit einer Maximalspannung V Φ R , weshalb das nicht geerdete Gate der SIT 1-11 bis 1-1 n, welche mit der betroffenen Zeilenleitung 11-1 verbunden sind, d. h. der Übergang zwischen dem Gate-Bereich und dem Gate-Kondensator, eine positive Vorspannung in bezug auf die mit den Spaltenleitungen 13-1 bis 13- n verbundenen Sources erhält welche auf "Null"-Potential liegen. Deshalb werden Photo-Ladungsträger (Löcher), welche durch einfallendes Licht erzeugt wurden und im Gate-Bereich gespeichert sind, in den Source-Bereich überführt und schließlich wird das Potential des nicht geerdeten Gate in bezug auf die Source gleich einer eingegebenen Spannung V bi zwischen dem Gate und der Source. Auf diese Weise werden die zu einer Zeile gehörenden Gates der SIT rückgesetzt und in den Gates gespeicherte Photo-Ladungsträger werden abgeführt. Sobald die Spannung V Φ R in der betroffenen Zeilenleitung nicht mehr angelegt wird, wird der Gate-Bereich der zu dieser Zeile gehörenden SIT in bezug auf die eingegebene Spannung V bi in Sperrichtung etwa mit der Spannung -V Φ R vorgespannt. Genauer gesagt, der Gate-Bereich wird um den Wert in Sperrichtung vorgespannt, wobei C G die Kapazität des Gate-Kondensators 9 und C J die Streukapazität des nicht geerdeten Gates in bezug auf die Source und den Kanal sind. Deshalb nimmt das Gate-Potential des betroffenen SIT den Wert an. Während der Signal-Ausleseperiode t H erfährt das Potential der nicht geerdeten Gates der SIT, welche mit der betroffenen Zeilenleitung verbunden sind, eine Potentialerhöhung von etwa V Φ G an, da die Spannung V Φ G an die ausgewählte Zeilenleitung angelegt wird und eine kapazitive Koppelung besteht. Bis zum Zeitpunkt dieser Signal-Auslesung werden Löcher von Elektron-Loch-Paaren, welche durch einfallendes Licht in der Epitaxieschicht erzeugt wurden, im Gate-Bereich gespeichert, und zwar beginnend von einem Zeitpunkt, zu dem die betroffene Zeile zuletzt rückgesetzt wurde. Dementsprechend wird das Potential des ungeerdeten Gate um den Wert Δ V Gp = Q p /C G erhöht, wobei Q p eine Ladungsmenge darstellt, die den aufsummierten Löchern entspricht. Deshalb nicht das Gate-Potential beim Auslesen im wesentlichen den Wert (V bi -V Φ R )+V Φ G +Q p /C G an. Es sei nun angenommen, daß die Abschnürspannung V G0 des betroffenen SIT auf den Wert (V bi -V Φ R +V Φ G ) gesetzt ist. Das die Abschnürspannung V G0 übersteigende Gate-Potential nimmt dann den Potentialzuwachs Δ V GP an, entsprechend der Integration von Photo-Ladungsträgern in einer Bild-Aufnahmeperiode. Auf diese Weise ist es möglich, eine relative Ausgangsspannung V out zu erhalten, die proportional ist dem Lichteinfall P gemäß Fig. 3A und der Signal-Strom I D fließt proportional dem Gate-Potential V G , wie in Fig. 3B dargestellt ist. Bei dem vorstehend erläuterten Festkörper-Bildsensor kann der Zuwachs V Gp des Gate-Potentials aufgrund von extrem großen Ladungsansammlungen den Wert V Φ G übersteigen, und zwar nach dem Rücksetzen des Gate-Potentials und vor der Signal-Auslesung. Dann nimmt das potentialfreie Gate-Potential V G folgenden Wert an: V G = V bi -V Φ R +Δ V Gp <V Φ G0. Deshalb kann das Gate-Potential V G auch dann, wenn der SIT nicht ausgewählt ist, die Abschnürspannung V G0 übersteigen und der SIT wird fälschlich leitend. Dadurch wird eine Signal-Auslesung eines nicht ausgewählten SIT, welcher fehlerhaft leitend gemacht wurde, denjenigen Auslesesignalen fälschlich überlagert, welche von richtig ausgewählten SIT stammen. Auch die Fehlersignale fließen über den Lastwiderstand 16. Auf diese Weise wird die Bild-Aufnahme gestört. Zur Vermeidung dieses Nachteiles könnte vorgesehen werden, daß der maximal zulässige Zuwachs Δ V Gp des Gate-Potentials erhöht wird, indem die Zeilen-Auswahlspannung V Φ G und die Rücksetzspannung V Φ R erhöht werden, während die Abschnürspannung V G0 unverändert gelassen wird. Dies bedeutet aber, daß der Sättigungswert für Licht geändert wird und deshalb die Gestaltungsfreiheit bei der Konstruktion des Festkörper-Bildsensors stark eingeengt wird. Da der zulässige Zuwachs (der genannten Spannungen) nicht beliebig hoch sein kann, tritt darüber hinaus bei sehr starkem Lichteinfall auf den Festkörper-Bildsensor weiterhin der vorstehende Nachteil auf. Die vorstehend angedeutete Maßnahme bietet deshalb keine grundsätzliche Lösung des genannten Problems. Wie vorstehend erläutert, ist es bei einem Festkörper-Bildsensor mit normalerweise angestellten SIT zwar möglich, einen weiten dynamischen Bereich des SIT-Gate-Potentials und damit einen weiten Empfangsbereich für einfallendes Licht und einen hohen Sättigungswert für einfallendes Licht im Vergleich zu Festkörper- Bildsensoren mit normalerweise ausgestellten SIT zu erreichen, doch kann das Gate-Potential V G die Abschnürspannung V G0 überschreiten, wenn eine große Lichtmenge einfällt und das Fehlersignal könnte aus einem oder mehreren SIT ausgelesen werden, welche nicht ausgewählt sind, wie vorstehend erläutert. Dieses Fehler-Phänomen wird als sogenannte "Halb-Auswahl" bezeichnet. Aus der nicht vorveröffentlichten DE-OS 35 14 994 ist ein Festkörper-Bildsensor bekannt, dessen Bildelemente jeweils einen Ladungen speichernden statischen Induktionstransistor und einen "Overflow"-Steuertransistor aufweisen. Dieser Steuertransistor ist aber nicht vom Vertikal-Typ. Ein vertikaler Transistor erfordert nur eine sehr kleine Oberfläche, so daß die Empfindlichkeit des Festkörper-Bildsensors insgesamt gegenüber einer Anordnung aus lateralen Transistoren verbessert werden kann. Aus der DE-OS 33 45 135 sind Steuertransistoren bekannt, mit denen überschüssige Ladungen entfernt werden, während das zugeordnete Bildelement nicht angewählt ist. Aus der DE-OS 33 45 190 ist ein Steuertransistor bekannt, der in seinem oberen Abschnitt teilweise in einem Isolationsbereich ausgebildet ist, welcher zur elektrischen Isolation benachbarter Bildelemente dient.}

Der Erfindung liegt die Aufgabe zugrunde, einen Festkörper-Bildsensor zu schaffen, bei dem die genannte "Halb-Auswahl" nicht auftreten kann, wobei eine hohe Packungsdichte und Auflösung erreicht werden soll.

Ein diese Aufgabe lösender Festkörper-Bildsensor ist mit verschiedenen Ausgestaltungen in den Patentansprüchen gekennzeichnet.

Es ist anzumerken, daß auch bei Verwendung eines Steuertransistors vom sogenannten Lateral-Typ das Phänomen der Halb-Auswahl wirksam vermieden ist. In diesem Falle würde aber das Öffnungsverhältnis verringert werden und deshalb keine hohe Integration erzielt werden können. Deshalb wird bei der Erfindung ein Steuertransistor vom Vertikal-Typ verwendet.

Nachfolgend ist die Erfindung anhand von Ausführungsbeispielen näher erläutert. In den Zeichnungen zeigt bzw. zeigen:

Fig. 1A und 1B ein Ausführungsbeispiel eines Festkörper-Bildsensors mit normalerweise angestellten SIT;

Fig. 2A bis 2G Pulsformen von Signalen zum Betrieb des in den Fig. 1A und 1B gezeigten Festkörper-Bildsensors;

Fig. 3A und 3B typische Leistungskurven eines normalerweise angestellten SIT;

Fig. 4 ein Schaltbild eines erfindungsgemäßen Festkörper-Bildsensors;

Fig. 5A bis 5E schematische Draufsichten bzw. Schnitte des Aufbaus des in Fig. 4 gezeigten Festkörper-Bildsensors;

Fig. 6A bis 6I Pulsformen zur Erläuterung des Betriebs des in Fig. 4 gezeigten Festkörper-Bildsensors;

Fig. 7A bis 7I Pulsformen zur Erläuterung des Betriebs eines anderen Ausführungsbeispieles eines erfindungsgemäßen Festkörper-Bildsensors;

Fig. 8A und 8B typische Leistungskurven eines SIT gemäß der Erfindung;

Fig. 9 ein Schaltbild eines weiteren Ausführungsbeispieles eines erfindungsgemäßen Festkörper-Bildsensors;

Fig. 10A bis 10I Pulsformen von Signalen, die an verschiedenen Punkten der inFig. 9 gezeigten Schaltung auftreten;

Fig. 11A bis 11F Pulsformen zur Erläuterung des Betriebes eines weiteren Ausführungsbeispieles eines erfindungsgemäßen Festkörper-Bildsensors;

Fig. 12 ein Schaltbild zur Erläuterung der Anordnung eines weiteren Ausführungsbeispieles eines erfindungsgemäßen Festkörper-Bildsensors; und

Fig. 13A bis 13L Pulsformen zur Erläuterung des Betriebes des in Fig. 12 gezeigten Festkörper-Bildsensors.

Fig. 4 zeigt das Schaltbild eines Festkörper-Bildsensors. Eine Anzahl von Bildelementen 21-11 bis 21- mn sind auf einem Substrat matrixförmig angeordnet und jedes Bildelement weist einen SIT 22 vom normalerweise eingeschalteten Typ mit n-Kanal auf, einen Gate-Kondensator 24 am nicht geerdeten (oder auf einem bestimmten Potential liegenden) Gate 23 und einen Steuertransistor 25 vom P-Kanal-Typ als Verstärker mit einem Source-Drain-Durchgang, der an das nicht geerdete Gate 23 des SIT 22 angeschlossen ist. An die Drains der SIT ist gemeinsam eine Video-Spannung V _D angelegt. Die Gate-Kondensatoren 24 der SIT der Bildelemente 21-11 bis 21-1 n; . . .; 21-m 1 bis 21-mn, welche in den einzelnen Zeilen angeordnet sind, sind mit den Zeilenleitungen 26-1 . . . 26-m verbunden, welche ihrerseits mit der vertikalen Abtastschaltung 27 verbunden sind, um Zeilen-Auswahlsignale Φ _G1 bis Φ _Gm zu empfangen. Die Sources der SIT der Bildelemente 21-11 bis 21- m 1; . . . 21-n bis 21-mn, welche in den einzelnen Spalten angeordnet sind, sind mit den zugehörigen Spaltenleitungen 28-1 bis 28-n verbunden, welche ihrerseits über einzelne Spalten-Auswahltransistoren 29-1 bis 29-n, eine gemeinsame Videoleitung 30 und einen Lastwiderstand 31 mit dem Erdpotential verbunden sind. Die Gates der Spalten-Auswahltransistoren 29-1 bis 29-m sind mit einer horizontalen Abtastschaltung 32 verbunden, um die einzelnen Spalten-Auswahlsignale Φ _s1 bis Φ _sn zu empfangen. Die Gates der Steuertransistoren 25 aller Bildelemente sind gemeinsam mit einer Gate-Steuerleitung 33 verbunden, an welche ein Steuer-Gate-Signal Φ _c angelegt wird, während die Drain-Anschlüsse der Steuertransistoren gemeinsam an eine Überlauf-Ableitung 34 angeschlossen sind, an welche eine Steuer-Drain-Spannung V _c angelegt ist.

Fig. 5A ist eine ebene Draufsicht auf ein Bildelement des in Fig. 4 gezeigten Festkörper-Bildsensors. Fig. 5B ist ein Schnitt entlang der Linie A-A′ der Fig. 5A. Ein Substrat 40 bildet die Drains der SIT und wird durch ein n⁺- oder n-Halbleitermaterial gebildet. Auf dem Substrat 40 ist eine n^--Epitaxieschicht 41 gewachsen. In der Epitaxieschicht 41 ist eine U-förmige oder V-förmige Ausnehmung 42 ausgeformt, welche als Isolationsbereich dient und mittels reaktiver Ionen-Ätzung (RIE) derart gebildet ist, daß die Ausnehmung 42 ein Bildelement umfängt. Die Tiefe der Ausnehmung 42 ist derart ausgelegt, daß ihr Grund oberhalb der Oberfläche des Substrates 40 liegt (s. Fig. 5B) oder aber geringfügig in das Substrat eindringt. Eine Maskenschicht, wie eine photoresistente Maske oder eine Oxid-Maske, welche gegenüber einer Ionen-Implatation maskierend wirken, wird auf die Epitaxieschicht 41 mit Ausnahme der Ausnehmung 42 aufgelegt. Sodann werden p⁺-Ionen, beispielsweise Bor-Ionen vertikal in bezug auf die Hauptebene des Substrates 40 implantiert, so daß eine p⁺-Halbleiterschicht 43 im Grund der Ausnehmung 42 erzeugt wird. Diese p⁺-Schicht 43 bildet eine Drain des Steuer-Transistors, welcher vom sogenannten Vertikal-Typ ist. Sodann wird die Innenwand der Ausnehmung 42 mit einem Gate-Oxidfilm 44 belegt und weiterhin wird die Ausnehmung 42 mit verunreinigtem, polykristallinem Silizium 45 gefüllt und zwar mittels eines CVD-Verfahrens bei reduziertem Druck. Das auf diese Weise abgesetzte Polysilizium 45 bildet eine Gate-Elektrode des Steuergates. Sodann werden SIT in jedem Bildelement mittels herkömmlicher Verfahren erzeugt.

Wie in Fig. 5B dargestellt ist, sind das Gate und die Source der SIT durch p⁺- bzw. n⁺-Diffusionsschichten 46 bzw. 47 gebildet welche in der Oberfläche der Epitaxieschicht 41 ausgeformt sind. Die n+-Diffusionsschicht 47 ist mit der zugehörigen Spaltenleitung 28-i über einen Leiter 48 aus polykristallinem Silizium verbunden. Oberhalb der p⁺-Diffusionsschicht 46 ist eine Zeilenleitungs-Elektrode 49-i aus polykristallinem Silizium über einem Oxid-Film gebildet, so daß ein Gate-Kondensator zwischen der p⁺-Diffusionsschicht 46 und der Zeilenleitungs-Elektrode 49-i gebildet ist. Es sei betont, daß die p⁺-Diffusionsschicht 46 sich bis hinauf zu der Ausnehmung 42 erstreckt, so daß sie als Source für den Steuertransistor dienen kann. Auf diese Weise wird ein Steuertransistor vom Vertikal-Typ mit MOS-Gate-Anordnung geschaffen, dessen Source auf einer p⁺-Diffusionsschicht 46 und dessen Drain aus einer p⁺-Diffusionsschicht 43 gebildet sind.

Die Ausnehmung 42 erstreckt sich aus einem Bereich heraus, in dem eine Anzahl von Bildelementen gebildet sind und sodann wird ein Kontakt für die Steuer-Gate-Elektrode 45 des Steuertransistors im sich heraus erstreckenden Abschnitt der Ausnehmung 42 gebildet. Fig. 5C zeigt einen Schnitt des Gate-Kontaktabschnittes. Gemäß Fig. 5C wird in einer Oxidschicht 50, welche auf der Epitaxieschicht 41 ausgebildet ist, ein Kontaktloch 51 geformt und ein Gate-Kontakt 52 aus Aluminium wird auf der Oxidschicht 50 derart ausgebildet, daß er Kontakt mit der Steuer-Gate-Elektrode 45 über das Kontaktloch 51 hat. An den Gate-Kontakt 52 wird das Steuer-Gate-Signal Φ _c angelegt.

Nachfolgend wird erläutert, wie die Überlauf-Abführleitung 34 an die p⁺-Diffusionsschicht 43 angeschlossen ist, welche am Grund der Ausnehmung 42 ausgebildet ist. Fig. 5D ist eine schematische Draufsicht zur Erläuterung des Kontaktabschnittes der Überlauf-Drain-Elektrode, während Fig. 5E einen Schnitt entlang der Linie B-B′ der Fig. 5D zeigt. Die Ausnehmung 42 erstreckt sich über den Bereich hinaus, in welchem die Bildelemente ausgeformt sind, und läuft in eine Ausnehmung 53, welche in der Epitaxieschicht 41 ausgeformt ist. Die Weite W₂ der Ausnehmung 53 ist etwa 3-5 mal größer als die Weite W₁ der Ausnehmung 42 zwischen benachbarten Bildelementen. Am Grund der Ausnehmung 53 ist eine p⁺-Diffusionsschicht 43 ausgebildet und die Innenwand der Ausnehmung 53 ist durch eine Oxidschicht 44 abgedeckt. Sodann wird die Steuer-Gate-Elektrode 45 auf dem Oxidfilm 44 durch Ablagerung von polykristallinem Silizium mittels eines CVD-Verfahrens bei reduziertem Druck ausgeformt. Da diese Ablagerung derart ausgeführt wird, daß die Ausnehmung 42 mit schmaler Breite W₁ gerade mit polykristallinem Silizium aufgefüllt wird, wird die Ausnehmung 53 mit größerer Breite W₂ nicht vollständig mit polykristallinem Silizium aufgefüllt, doch wird das Silizium auf den Seitenwänden der Ausnehmung 53 abgesetzt. Sodann wird die Steuer-Gate-Elektrode 45 mit einer Oxidschicht 54 abgedeckt und danach wird die Kontakt-Ausnehmung 55 in der Oxidschicht 54 entlang der Ausnehmung 53 ausgebildet. Dann wird eine Drain-Elektrode 56 durch Ablagerung von polykristallinem Silizium mittels eines CVD-Verfahrens bei reduziertem Druck derart ausgeformt, daß die Drain-Elektrode 56 in Kontakt mit der p⁺-Diffusionsschicht 43 über eine Kontaktausnehmung 55 steht. Schließlich wird die Überlauf-Drain 34 durch Auftragung eines Metalldrahtes auf der Drain-Elektrode 56 gebildet. Auf diese Weise wird die als Drain des Steuertransistors dienende p⁺-Diffusionsschicht 43 mit der Überlauf-Abführleitung 34 verbunden.

Nachfolgend wird anhand der in den Fig. 6A bis 6E gezeigten Pulsformen der Betrieb des Festkörper-Bildsensors erläutert. Beim vorstehenden Ausführungsbeispiel werden die Bildelemente nacheinander durch eine XY-Adressierung ausgelesen, wobei nacheinander die Zeilenleitungen 26-1 bis 26-m und Spaltenleitungen 28-1 bis 28-n ausgewählt werden. Beim Abtasten einer Zeile, nach einer Ausleseperiode t _H , werden alle zu der betreffenden Zeile gehörenden Bildelemente gleichzeitig während einer horizontalen Austastperiode t _BL rückgesetzt. Der Betrieb enes einzelnen Bildelementes 21-22 erfolgt wie folgt. Zum Zeitpunkt t₁, zu dem das Zeilen-Auswahlsignal Φ _G ₂ mit der Spannung V _{Φ G (Fig. 6B) mittels der vertikalen Abtastschaltung 27 an die Zeilenleitung 26-2 angelegt ist, nimmt das Potential V G (2,2) des nicht geerdeten Gates des SIT, welches an die betroffene Zeilenleitung 26-2 angeschlossen ist, etwa um den Wert V Φ G zu, wie in Fig. 6I erläutert ist. Genauer wird das Potential des nicht geerdeten Gate um den Wert erhöht, wobei C G die Kapazität des Gate-Kondensators 24 und C J die Diffusions-Steuerkapazität der p⁺-Gate-Diffusionsschicht 46 sind. Zum Zeitpunkt t₂, zu dem das Spalten-Auswahlsignal Φ s ₂ an die Spaltenleitung 28-2 auf einen höheren Pegel gemäß Fig. 6E geändert wird, wird das betroffene Bildelement 21-22 ausgewählt und eine Signalstrom mit einer dem Gate-Potential V G(2,2) entsprechenden Amplitude fließt gemäß Fig. 6I durch den Lastwiderstand 31 über Spalten-Auswahltransistoren 29-1 und eine Videoleitung 30, so daß eine Ausgangs-Signalspannung V out als Spannungsabfall über dem Lastwiderstand 31 gewonnen wird. Während dieser Auslesung bleiben die im Bereich des nicht geerdeten Gate gespeicherten Photo-Ladungsträger unverändert; es erfolgt also eine zerstörungsfreie Auslesung. Zum Zeitunktt₃, nachdem die letzte Spaltenleitung 28-n ausgewählt worden ist und alle Bildelemente 21-22 bis 21-2 n der betroffenen Zeilenleitung 26-2 ausgelesen worden sind, d. h. zur Startzeit der horizontalen Austastperiode t BL gemäß Fig. 6H, wird das Steuer-Gate-Signal Φ c an der Steuerleitung 33 vom Wert 0 Volt auf die Spannung -V Φ c geändert, bei welcher der Steuertransistor leitend wird. Sodann wird das Oberflächenpotential Φ s an der Steuer-Gate-Elektrode 45 des Steuertransistors von Φ s (0) auf Φ s (-V Φ c ) geändert und das Gate-Potential wird auf den Wert Φ s (-V Φ c ) festgelegt, um die Rücksetzung zu ermöglichen. Auf diese Weise werden Photo-Ladungsträger Q p , welche nach einer Signal-Auslesezeit in dem Gate des SIT gespeichert wurden, entfernt. Es sei betont, daß die Spannung -V Φ c des Steuer-Gate-Signals Φ c so festgelegt ist, daß das Oberflächenpotential Φ s (-V Φ c ) an der Steuer-Gate-Elektrode 45 im wesentlichen gleich der Abschnürspannung V G0 des SIT und höher als die Steuer-Drain-Spannung V c (Φ s (-V Φ c )<V c ) ist. Zum Zeitpunkt t₄, d. h. am Ende einer horizontalen Austastperiode t BL , wird das Zeilen-Auswahlsignal Φ G ₂ auf den ursprünglichen Wert geändert und das Steuer-Gate-Signal Φ C wird auf 0 Volt erhöht. Dann wird das Potential V G(2,2) des nicht geerdeten Gate des SIT des betroffenen Bildelementes 21-22 auf den Wert Φ s (-V Φ c )-V Φ G gesenkt. Danach wird das Potential des nicht geerdeten Gate allmählich um Q p /C G (≡ Δ V Gp ) entsprechend der Integration der Photo-Ladungsträger, welche während der nachfolgenden Bildaufnahme-Zeitspanne induziert werden, erhöht. Beim vorstehenden Ausführungsbeispiel wird das Steuer-Gate-Signal Φ c nicht nur an die Steuer-Elektroden der an die ausgewählte Zeilenleitung angeschlossenen Bildelemente angelegt, sondern auch an die Steuer-Gate-Elektroden aller Bildelemente, welche nicht ausgewählt sind. Deshalb werden auch die Oberflächenpotentiale all derjenigen Steuer-Gate-Elektroden von Steuertransistoren, welche zu nicht ausgewählten Bildelementen gehören, beim Ändern der Gate-Spannung Φ c auf den Wert -V Φ c ebenfalls auf den Spannungswert Φ s (-V Φ c ) geändert, welcher im wesentlichen der Abschnürspannung V G0 des SIT entspricht, weshalb auch bei Anhebung des Potentials des nicht geerdeten Gates bei einem oder mehreren nicht ausgewählten Bildelementen um den Wert Δ V Gp , welcher bei starkem Lichteinfall größer sein kann als V Φ G , wobei gilt: Φ s (-V Φ c )-V Φ G +Δ V Gp -<Φ s (-V Φ c ), d. h. Δ V Gp <V Φ G , ein Teil der gespeicherten Photo-Ladungsträger, durch den das Potential Φ s (-V Φ c ) überschritten wird, d. h. die Abschnürspannung V G0 des SIT, in die Überlauf-Leitung 34 über einen vertikalen Kanal entlang dem Steuer-Gate 45 entfernt werden. Dieses Überlaufen der Photo-Ladungsträger wird für alle ausgewählten und nicht ausgewählten Bildelemente jedesmal dann ausgeführt, wenn aufeinanderfolgende Zeilenleitungen abgetastet werden. Somit übersteigt auch bei sehr starkem Lichteinfall auf dem Festkörper-Bildsensor das Potential des nicht geerdeten Gate nicht die Abschnürspannung V G0, so daß das eingangs genannte "Halb-Auswahl"-Phänomen wirksam vermieden ist. Dies bewirkt auch eine sogenannte "Überstrahlungs"-Steuerung. Da weiterhin das Bildelement dadurch rückgesetzt wird, daß das Potential des nicht geerdeten Gate des SIT auf Φ(-V Φ c ) mittels des Steuer-Gate-Signals Φ c festgesetzt ist, können sogenannte Rest-Ladungsträger nach der Rücksetzoperation vernachlässigt werden. Gemäß dem vorstehenden Ausführungsbeispiel ist also auch gewährleistet, daß ein sogenanntes "Nach-Bild" nicht auftritt. Im Gegensatz hierzu wird bei bekannten Festkörper-Bildsensoren, bei denen das Bildelement dadurch rückgesetzt wird, daß ein pn-Übergang zwischen dem Gate und der Source des SIT in Durchlaßrichtung vorgespannt wird, immer ein sogenanntes "Nach-Bild" vorhanden sein. Bei dem vorstehend erläuterten Ausführungsbeispiel eines Festkörper-Bildsensors ist das Zeilen-Auswahlsignal, welches an die Zeilenleitungen angelegt wird, zweiwertig und während einer horizontalen Abtastperiode t BL nimmt das Zeilen-Auswahlsignal die gleiche Spannung V Φ G an, welche während der Signal-Ausleseperiode t H angelegt wird. In einem zweiten Ausführungsbeispiel eines Festkörper-Bildsensors, welches nachfolgend anhand der Fig. 7A bis 7I erläutert werden wird, wird aber ein dreiwertiges Zeilen-Auswahlsignal eingesetzt, welches eine tiefere Spannung V Φ GR während der horizontalen Austastperiode im Vergleich mit einer Spannung V Φ G während einer Signal-Ausleseperiode T H aufweist. Wie in Fig. 7I gezeigt, wird bei diesem Ausführungsbeispiel zum Zeitpunkt t₃ der Steuertransistor leitend gemacht und das Potential V G(2,2) des nicht geerdeten Gate des SIT des Bildelementes 21-22 gemäß Fig. 4 wird mittels des Steuersignals Φ c auf den Wert Φ(-V Φ c ) festgelegt und auf diese Weise wird das Gate-Potential rückgesetzt. Sodann wird zum Zeitpunkt t₄ das Zeilen-Auswahlsignal Φ G ₂ auf den tieferen Pegel V Φ GR geändert und auch das Potential V G(2,2) des nicht geerdeten Gate wird um den Wert V Φ GR gesenkt und nimmt den Wert Φ s (-V Φ GR )-V Φ- GR an. Danach wird zum Zeitpunkt t₂, zu dem die Zeilenleitung 26-2 wiederum gemäß Fig. 7B ausgewählt wird, das Zeilen-Auswahlsignal Φ G ₂ auf die Auslesespannung V Φ G geändert und das Potential V G(2,2) des nicht geerdeten Gate wird um den Wert V Φ G erhöht und nimmt somit den Wert Φ s (-V Φ c )-V Φ GR +V Φ g an. Auch bei diesem Ausführungsbeispiel wird der Wert Φ s (-V Φ c ) derart gewählt, daß er zumindest annährend der Abschnürspannung V G ₀ des SIT entspricht, d. h. Φ s (-V Φ c )+(V Φ G -V Φ GR ) ≡ V G ₀+(V Φ- G -V Φ GR ) ≡ V G ₁<V ₀. Sodann wird zum Zeitpunkt t₂, zu dem das Spalten-Auswahlsignal Φ s ₂ gemäß Fig. 7E auf einen höheren Pegel geändert wird, eine Ausgangs-Signalspannung V out erhalten, deren Amplitude dem Potential V G(2,2) des nicht geerdeten Gate entspricht. Es sei betont, daß auch dann, wenn kein Licht während der Bild-Aufnahmezeitspanne auf den Festkörper-Bildsensor trifft, das Potential des nicht geerdeten Gate des SIT auf den Wert V G ₁ erhöht wird, welcher die Abschnürspannung V G ₀ gemäß Fig. 8B übertrifft, so daß der Signal-Ausgangsstrom I D(V G ₁) fließt, um eine Verschiebespannung zu erzeugen (wenn das Potential des Gate des SIT als "nicht geerdet" bezeichnet wird, versteht sich, daß dies im Sinne von "potentialfrei" zu verstehen ist. Bei diesem Ausführungsbeispiel wird die Offset-Spannung von der Signal-Ausgangsspannung V out dadurch entfernt, daß die Ausgangsspannung eines Blind-Bildelementes benutzt wird, auf welches kein Licht auftrifft. Auf diese Weise kann ein genaues Bildsignal gewonnen werden. Bei diesem Ausführungsbeispiel läßt sich die Nichtlinearität der photoelektrischen Wandlungscharakteristik bei geringen einfallenden Lichtintensitäten, welche bei bekannten Festkörper-Bildsensoren gemäß Fig. 3A zu beklagen ist, gemäß Fig. 8A wesentlich verbessern. Das gewonnene Bildsignal enstpricht also exakt der eingefallenen Lichtmenge. Fig. 9 zeigt ein Schaltbild eines weiteren Ausführungsbeispieles eines Festkörper-Bildsensors. Bei diesem Ausführungsbeispiel sind diejenigen Teile, welche dem in Fig. 4 gezeigten Ausführungsbeispiel entsprechen, mit gleichen Bezugszeichen versehen. Es wird auf die entsprechende Beschreibung von Fig. 4 verwiesen. Bei diesem Ausführungsbeispiel sind die Steuer-Gate-Elektroden der Steuertransistoren 25 der Bildelemente 21-11 bis 21-m 1; . . .; 21-1 n bis 21-mn, welche in Spalten angeordnet sind, an die einzelnen zusätzlichen Spaltenleitungen 61-1 bis 61- n angeschlossen, welche ihrerseits mit einer rücksetzenden horizontalen Abtastschaltung 62 verbunden sind, um die zugehörigen Steuer-Gate-Signale Φ c ₁ bis Φ cn zu empfangen. Die Auswahl der zusätzlichen Spaltenleitungen mittels der Steuer-Gate-Signale Φ c ₁ bis Φ cm ist um eine Zeitspanne verzögert, die gleich einem beliebigen ganzzahligen Vielfachen der Spaltenleitungs-Auswahlperiode in bezug auf die Auswahl der Spaltenleitungen 28-1 bis 28- n mittels der horizontalen Abtastschaltung 32 ist. Wie nachfolgend näher erläutert werden wird, wird bei diesem Ausführungsbeispiel die Auswahl der zusätzlichen Spaltenleitungen 61-1 bis 61- n gerade um eine Spalten-Auswahlperiode verzögert. Nunmehr wird der Betrieb des in Fig. 9 gezeigten Festkörper-Bildsensors anhand der Pulsformen gemäß den Fig. 10A, 10I näher erläutert. Der Betrieb dieses Ausführungsbeispieles entspricht im wesentlichen dem vorstehenden Ausführungsbeispiel gemäß Fig. 4 mit Ausnahme der Zeitfolge der Anwendung der Steuer-Gate-Signale Φ c ₁ bis Φ cn . D. h., zum Zeitpunkt t₁ wird das Potential V G(2,2) des nicht geerdeten Gate des Bildelementes 21-22 um den Wert V Φ G erhöht, wie in Fig. 10I dargestellt ist, und zum Zeitpunkt t₂ wird das Bildelement 21-22 gemäß Fig. 10D ausgelesen. Sodann wird zum Zeitpunkt t₃ das Steuer-Gate-Signal Φ c ₂mit der Amplitude -V Φ c gemäß Fig. 10F an die Steuer-Gate-Elektrode des Steuer-Transistors des betroffenen Bildelementes 21-22 angelegt, um den Steuertransistor dieses Bildelementes leitend zu machen. Dementsprechend nimmt das Oberflächenpotential unter der Steuer-Gate-Elektrode den Wert Φ s (-V Φ c ) an und das Potential V G(2,2) des nicht geerdeten Gate des SIT wird auf den Wert Φ s (-V Φ c ) festgesetzt, so daß das Gate-Potential des SIT rückgesetzt wird. Nimmt die Steuerspannung Φ c ₂ wieder den Wert Null an, wie in Fig. 10E gezeigt ist, so beginnt die Akkumulation der durch einfallendes Licht erzeugten Photo-Ladungsträger. Zum Zeitpunkt t₄, zu dem das Zeilen-Auswahlsignal Φ G ₂ gemäß Fig. 10B auf den tieferen Pegel V Φ G gesenkt wird, wird auch das Potential V G(2,2) des nicht geerdeten Gate auf den Wert V Φ G gesenkt. Danach werden die Photo-Ladungsträger im Gate gespeichert, bis das betroffene Bildelement wieder ausgelesen wird. Bei diesem Ausführungsbeispiel werden auch die genannten Vorteile des in Fig. 4 gezeigten Festkörper-Bildsensors erhalten. Darüber hinaus ist es aber auch möglich, alle Photo-Integrationsperioden für alle Bildelemente einander gleich zu machen, da die Bildelemente der gleichen Zeilenleitung, welche nacheinander ausgelesen werden, ebenfalls synchron mit der Auslesung rückgesetzt werden. Somit ist es möglich, ein Bildsignal zu gewinnen, daß in höchstem Grade der einfallenden Lichtmenge entspricht. Fig. 11A bis 11F sind Signal-Pulsformen zur Erläuterung eines weiteren Ausführungsbeispieles eines Festkörper-Bildsensors, welcher einen Fig. 9 entsprechenden Aufbau hat. Bei diesem Ausführungsbeispiel wird eine sogenannte elektronische "Verschlußfunktion" dadurch erzielt, daß die Bild-Aufnahmezeitspanne, d. h. die Photo-Ladungsträger-Integrationsperiode, reduzierbar ist. Zum Zeitpunkt t₁, zu dem die Auswahl der letzten Zeile abgeschlossen ist und das horizontale Austastsignal t BL der letzten Zeile beginnt, wird an die erste Zeile 26-1 das Zeilen-Auswahlsignal Φ G ₁ angelegt, dessen Puls-Periode der horizontalen Austastperiode t BL entspricht und deren Puls-Amplitude gleich V Φ G ist, wie in Fig. 11A gezeigt ist. Das genannte Zeilen-Auswahlsignal dient als Rücksetz-Puls. Zur gleichen Zeit wird an die Steuer-Gate-Elektroden der Steuertransistoren aller Bildelemente gleichzeitig das Steuer-Gate-Signal Φ c mit der Amplitude -V Φ c gemäß Fig. 11F angelegt, um alle Bildelemente rückzusetzen, die mit der ersten Zeilenleitung 26-1 verbunden sind. Deshalb ist die Zeitspanne T₁ die Rücksetzperiode für die erste Zeilenleitung 26-1 und die Zeitspanne T₂ ist die Rücksetzperiode für eine zweite Zeilenleitung 26-2. Während die mit der ersten Zeilenleitung 26-1 verbundenen Bildelemente während der Zeitspanne t BL rückgesetzt werden, wird die Überlauffunktion für alle Photo-Ladungsträger, welche bewirken könnten, daß das Potential des erdfreien Gates die Spannung Φ s (-V Φ c ) übertrifft, in allen mit nicht ausgewählten Zeilenleitungen 26-2 bis 26- m verbundenen Bildelementen durchgeführt und ähnlich wird während einer Rücksetz-Operation für die zweite Zeilenleitung 26-2 die Überlauf-Funktion für alle Bildelemente ausgeführt, welche mit den nicht ausgewählten Zeilenleitungen 26-1, 26-3 bis 26- m verbunden sind. Auf diese Weise ist es mit diesem Ausführungsbeispiel möglich, wirksam dem sogenannten "Halb-Auswahl"-Phänomen zu begegnen. Die Rücksetzung der mit der ersten Zeilenleitung 26-1 verbundenen Bildelemente wird zum Zeitpunkt t₂ beendet und sodann werden die durch einfallendes Licht induzierten Photo-Ladungsträger für eine Zeitspanne T₁₁ bis zu einem Zeitpunkt t₃ gesammelt, zu dem das Zeilen-Auswahlsignal Φ G ₁ den Wert V Φ G gemäß Fig. 11A annimmt und eine Signal-Ausleseperiode T₃ für die erste Zeile beginnt. Ähnlich wird die Rücksetzung der mit der zweiten Zeilenleitung 26-2 verbundenen Bildelemente zum Zeitpunkt t₄ abgeschlossen und die Integration von Photo-Ladungsträgern wird für eine Zeispanne T₂₂ durchgeführt, bis zu einem Zeitpunkt t₅, an dem das Zeilen-Auswahlsignal Φ G ₂ auf den Wert V Φ G gemäß Fig. 11B erhöht wird und die Signal-Ausleseperiode T₄ für die zweite Zeile beginnt. Durch geeignete Steuerung des vertikalen Abtastschaltkreises 27 werden die zu aufeinanderfolgenden Zeilen gehörenden Bildelemente während aufeinanderfolgender Signal-Ausleseperioden T₃, T₄, . . ., ausgelesen, wobei die Integrationszeiten, d. h. die Bild-Aufnahmeperioden T₁₁, T₂₂, . . . für nacheinanderfolgende Zeilenleitungen einander gleich gemacht sind (T₁₁ = T₂₂ . . .) und ebenfalls gleich einem beliebigen ganzzahligen Vielfachen einer Zeilen-Auswahlperiode. Es sei betont, daß bei diesem Ausführungsbeispiel während einer horizontalen Austastperiode t BL für die Signal-Ausleseperiode einer Zeilenleitung, beispielsweise die Periode T₃, eine Rücksetzung für die Bildelemente der verbleibenden Zeilenleitungen in gleicher Weise erfolgt, wie anhand der Signal-Ausleseperiode T₁ erläutert worden ist. Bei diesem Ausführungsbeispiel kann die Bild-Aufnahmeperiode, d. h. die Photo-Ladungsträger-Sammelzeit, auf jeden gewünschten Wert festgesetzt werden, welcher einem beliebigen ganzzahligen Vielfachen einer Zeilen-Auswahlperiode entspricht, so daß eine elektronische "Verschlußfunktion" erzielt ist. Es läßt sich somit auch bei einem schnell bewegten Aufnahmegegenstand ein scharfes Bild erzielen. In diesem Falle sind die Photo-Ladungsträger-Integrationsperioden der ersten und letzten Bildelemente einer bestimmten Zeilenleitung nicht genau gleich, sondern unterscheiden sich voneinander etwa um eine horizontale Abtastperiode. Ist beispielsweise die Verschlußgeschwindigkeit (Belichtungszeit), also der Wert T₁₁ = T₂₂ . . ., auf 10^-3 sek gesetzt und beträgt die horizontale Abtastperiode etwa 52 µsek, also 52 × 10^-6 sek gemäß dem Standard-Fernsehsignal, ergibt sich eine Differenz der Bildaufnahme-Zeitspannen für das erste und das letzte Bildelement etwa zu 52 × 10^-6/10^-3 × 100 = 5,2%. Diese Differenz läßt sich vernachlässigen. Darüber hinaus könnte auch die Differenz durch eine besondere entsprechende Schaltung vermieden werden. Bei einem abgewandelten Ausführungsbeispiel kann das Zeilen-Auswahlsignal die Rücksetz-Pulsamplitude V Φ GR haben, wie in Fig. 11B für die Austastperiode t BL mit unterbrochenen Linien dargestellt ist. Dann ist es möglich, die gleichen Vorteile zu erzielen, die anhand der Fig. 7A bis 7I erläutert worden sind, indem V Φ G -V Φ GR = V G ₁-V G ₀ gesetzt wird und indem die Verschiebespannung dadurch entfernt wird, daß das Gate-Potential von V G ₀ V G ₁ während der Signal-Auslesezeitspanne geändert wird. Fig. 12 zeigt das Schaltbild eines weiteren Ausführungsbeispieles eines Festkörper-Bildsensors. Auch bei diesem Ausführungsbeispiel sind diejenigen Bauteile, die dem Ausführungsbeispiel gemäß Fig. 4 entsprechen, mit gleichen Bezugszeichen versehen, so daß auf die dortige Beschreibung verwiesen werden kann. Bei diesem Ausführungsbeispiel sind die Steuer-Gate-Elektroden der Steuer-Transistoren 25 der Bildelemente 21-11 bis 21-1 n; . . .; 21- m 1 bis 21- mn der einzelnen Zeilenleitungen mit zusätzlichen Zeilenleitungen 71-1 bis 71- m verbunden, an welche die Steuer-Gate-Signale Φ c ₁ bis Φ cm aus der rücksetzenden vertikalen Abtastschaltung 72 angelegt werden. Jedes der Steuer-Gate-Signale Φ c ₁ bis Φ cm ist ein dreiwertiges Signal mit den drei verschiedenen Spannungen -V Φ c ₁, V Φ c ₂ (im allgemeinen V Φ c ₂<0 und -V Φ c ₃. Das Steuer-Gate-Signal nimmt den Wert V Φ c ₂ vor der Auswahl der Zeilenleitungen mittels der vertikalen Abtastschaltung 27 an, während es den Wert -V Φ c ₃ vom Ende der Signal-Auslesung des letzten Bildelementes der betroffenen Zeile bis zum Beginn der Auswahl der nächsten Zeilenleitung annimmt und im verbleibenden Zeitraum den Spannungswert -V Φ c ₁ hat. Anhand der in den Fig. 13A bis 13L gezeigten Pulsformen wird nachfolgend der Betrieb des Festkörper-Bildsensors erläutert. Zum Zeitpunkt t₁ wird das Steuer-Gate-Signal Φ c ₂, welches an die zweite zusätzliche Zeilenleitung 71-2 angelegt ist, vom Wert -V Φ c ₁ auf den Wert V Φ c ₂ geändert, wie in Fig. 13I erläutert ist. Unmittelbar danach, zum Zeitpunkt t₂, wird das Zeilen-Auswahlsignal Φ G ₂ auf den WertV Φ G gemäß Fig. 13B geändert und dementsprechend wird das Potential V G(2,2) des nicht geerdeten Gate des SIT des Bildelementes 21-22 auf die Summe einer Inkrement-Spannung Δ V Gp entsprechend der gesammelten Ladungsträgermenge während der Bildaufnahme-Zeitspanne und der Spannung V Φ G des Zeilen-Auswahlsignales Φ G ₂ gemäß Fig. 13J geändert. Sodann wird zum Zeitpunkt t₃, zu dem das Spalten-Auswahlsignal Φ s ₂ gemäß Fig. 13E auf den höheren Pegel angehoben wird, das Bild-Signal aus dem betroffenen Bildelement 21-22 ausgelesen. Da der Zeitpunkt t₁, zu dem das Steuer-Gate-Signal Φ c ₂ auf den Wert V Φ c ₂ geändert wird, vor dem Zeitpunkt liegt, zu dem das Zeilen-Auswahlsignal Φ G ₂ auf die Spannung V Φ G geändert wird, werden die Photo-Ladungsträger, welche in den Gate-Bereichen der SIT der Bildelemente 21-21 bis 21-2 n gespeichert sind, die an die Zeilenleitung 26-2 angeschlossen sind, wirksam daran gehindert, in das Steuer-Gate-Potential V c über die vertikalen Kanäle der Steuertransistoren abgeführt zu werden, und zwar sogar auch dann, wenn die Gate-Potentiale der SIT zum Zeitpunkt t₂ erhöht werden. Sodann wird zum Zeitpunkt t₄, zu dem das letzte Bildelement 26-2 n der Zeilenleitung 26-2 ausgelesen worden ist, das Steuer-Gate-Signal Φ c ₂ auf den Wert -V Φ c ₃ gemäß Fig. 13I geändert. Die Spannung -V Φ c ₃ ist so bestimmt, daß der Steuertransistor leitend wird und weiterhin das Oberflächenpotential Φ s (-V Φ c ₃) an der Steuer-Gate-Elektrode tiefer liegt als die Steuer-Drain-Spannung V c . Deshalb werden zum Zeitpunkt t₄ die Gate-Potentiale der SIT der Bildelemente 21-21 bis 21-2 n, welche an die Zeilenleitung 26-2 angeschlossen sind, auf die Steuer-Drain-Spannung V c geändert und nicht auf den Spannungswert Φ s (-V Φ c ₃), so daß die Gate-Potentiale rückgesetzt werden. Danach wird zum Zeitpunkt t₅, zu dem das Zeilen-Auswahlsignal Φ G ₂ auf den tieferen Pegel geändert wird, das nicht festliegende Potential des SIT des Bildelementes 12-22 um V Φ G gesenkt und nimmt den Wert (V c -V Φ G ) an, wie in Fig. 13J gezeigt ist. Zum Zeitpunkt t₆ unmittelbar nach dem Zeitpunkt t₅ und unmittelbar vor der wiederholten Auswahl der Zeilenleitung 26-2 wird die Steuer-Gate-Spannung Φ c ₂ auf einer Spannung -V Φ c ₁ gemäß Fig. 13H gehalten. Es sei betont, daß die Spannung -V Φ c ₁ so bestimmt ist, daß das Oberflächenpotential Φ s (-V Φ c ₁), welches an der Steuer-Gate-Elektrode des Steuertransistors bei Anlegen der Spannung -V Φ c ₁ erzeugt wird, gleich der Abschnürspannung V G ₀ des SIT ist. Bei diesem Ausführungsbeispiel ist es möglich, ebenfalls das sogenannte "Halb-Auswahl"-Phänomen zu vermeiden. Weiterhin ist es möglich, jegliche mögliche Schwankung der Rücksetzspannung aufgrund von Veränderungen der Stärke der Oxidschicht 44 unter der Steuer-Gate-Elektrode 45 zu vermeiden, da das Bildelement dadurch rückgesetzt wird, daß das Gate-Potential des SIT auf die Steuer-Drain-Spannung V c festgesetzt ist. Weiterhin ist es bei diesem Ausführungsbeispiel möglich, durch Änderung der Steuer-Drain-Spannung V c auf den Spannungswert V G ₁ entsprechend dem in den Fig. 7A bis 7I gezeigten Ausführungsbeispiel die Linearität des photoelektrischen Wandlungssignales im Bereich schwacher Lichtströme zu verbessern. Durch Änderung der Steuer-Gate-Signale Φ c ₁, Φ c ₂ auf die Werte Φ′ c ₁, Φ′ c ₂ gemäß den Fig. 13K, 13L ist es weiterhin möglich, den Aufbau der rücksetzenden vertikalen Abtastschaltung 72 zu vereinfachen. Es ist darauf hinzuweisen, daß im Falle der Verwendung der Steuer-Gate-Signale Φ′ c ₁, Φ′ c ₂ die wirksame Bild-Aufnahmeperiode um die Zeilen-Auswahlperiode verkürzt ist. An den vorstehenden Ausführungsbeispielen lassen sich einige Änderungen vornehmen. Beispielsweise ist in den vorstehenden Ausführungsbeispielen das Bildelement durch einen n-Kanal-SIT und einen P-Kanal-Steuertransistor gebildet, doch ist es auch möglich, ein P-Kanal-SIT und einen n-Kanal-Steuertransistor zu verwenden. Weiterhin kann das Bildelement auch mittels einer gemeinsamen Drain-Auslesung ausgelesen werden, bei der die Drain mit dem Erdpotential verbunden ist und die Source an eine positive Spannung über den Lastwiderstand angeschlossen ist, anstelle der Source-Folgeschaltung zum Auslesen, bei welcher die Drain an die positive Spannungsquelle und die Source an das Erdpotential über den Lastwiderstand angeschlossen sind. Weiterhin können die SIT und Steuertransistoren, welche die Bildelemente bilden, separat auf dem gleichen Substrat oder auf verschiedenen Substraten ausgebildet werden. In diesem Falle können die Gates der SIT an die Source-Drain-Verbindungen der Steuertransistoren mittels gesonderter Drähte angeschlossen werden. Bei den vorstehenden Ausführungsbeispielen kann die vertikale Steuerelektrode (des Steuertransistors) auf eine sehr kleine Fläche beschränkt werden, so daß sich die Packungsdichte der Bildelemente insgesamt sich erheblich vergrößern läßt.}

Claims (14)

1. Festkörper-Bildsensor mit

• - einer Vielzahl von Zeilenleitungen (26-1, . . ., 26-m),
• - einer Vielzahl von Spaltenleitungen (28-1, . . ., 28-n)
• - einer Vielzahl von Bildelementen (21-11, . . ., 21-mn), die jeweils einen selbstleitenden statischen Induktionstransistor (SIT 22) aufweisen, mit einem Gate, einer Source und einer Drain, sowie einen Steuertransistor, wobei durch einfallendes Licht erzeugte Ladungsträger im Gate (46) des SIT gespeichert werden,
• - Abtastschaltungen (27, 32) zum Abtasten der Bildelemente, um ein Bild durch wahlweises Durchschalten der SIT (22) auszulesen,

dadurch gekennzeichnet, daß

• - der Steuertransistor vertikal angeordnet ist und einen vertikalen Source/Drain-Durchgang aufweist,
• - der Source-Drain-Durchgang (46/43) eines jeden Steuertransistors (25) jeweils mit dem Gate (46) des zugeordneten SIT (22) verbunden ist,
• - einer oder mehrere der Steuertransistoren (25), deren zugeordnete SIT nicht durch die Abtastschaltungen (27, 32) zum Auslesen ausgewählt sind, leitend geschaltet werden, um durch die Source-Drain-Durchgänge (46/43) der vertikalen Steuertransistoren (25) nicht ausgewählter Bildelemente (21-11, . . ., 21-mn) die überschüssigen Ladungsträger oberhalb der Abschnürspannung des SIT abzuführen, und
• - daß die vertikalen Steuertransistoren (25) jeweils zumindest teilweise in benachbarte Bildelemente von einander isolierenden Isolationsbereichen (42) ausgebildet sind.

2. Festkörper-Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß als Isolationsbereich eine Ausnehmung (42) im Halbleiter­ körper (41) vorgesehen ist und daß der vertikale Steuertransistor (25) einen ersten Bereich (45) aufweist, der in der Ausnehmung (42) ausgebildet ist, sowie einen zweiten Bereich (43), der am Grund der Ausnehmung (42) ausgebildet ist und einen dritten Bereich (46), welcher im Halbleiterköprer (41) neben der Ausnehmung (42) ausgeformt ist.

3. Festkörper-Bildsensor nach Anspruch 2, dadurch gekennzeichnet, daß der erste Bereich als Gate-Oxid-Schicht (45) auf der Innen­ fläche der Ausnehmung (42) ausgebildet ist und daß eine Gate­ Elektrode (45) auf der Gate-Oxidschicht in der Ausnehmung (42) angeordnet ist, daß der zweite Bereich als Diffusionsschicht (43) am Grund der Ausnehmung (42) ausgebildet ist und daß der dritte Bereich als Diffusionsschicht (46) ausgebildet ist, welche entweder die Source oder die Drain des statischen Induktionstransistors bildet.

4. Festkörper-Bildsensor nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die statischen Induktionstransistoren (22) und die vertikal angeordneten Steuertransistoren (25) der einzelnen Bildelemente (21-11 . . ., 21-mn) auf dem gleichen Halbleiterkörper (40) ausgebildet sind und an den Kreuzungspunkten der Zeilen- und Spaltenleitungen (26-1 . . ., 26-m bzw. 28-1, . . ., 28-n) angeordnet sind.

5. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Abführen der Überschuß-Ladungen eine Rücksetzleitung vorgesehen ist, an welche die steuernden Gate-Elektroden der vertikalen Steuertransistoren (25) aller Bildelemente (21-11, . . ., 21-mn) gemeinsam angeschlossen sind, daß eine Überlauf-Abführleitung (34) vorgesehen ist, an welche die Source/Drain-Durchgänge der vertikalen Steuertransistoren (25) aller Bildelemente gemeinsam angeschlossen sind, und daß eine Schaltung vorgesehen ist, um ein Rücksetzsignal an die Rücksetzleitung während einer horizontalen Austastperiode anzulegen, um Photo-Ladungsträger in die Überlauf-Abführleitung (34) abzuführen.

6. Festkörper-Bildsensor nach Anspruch 5, dadurch gekennzeichnet, daß das Rücksetz-Signal einen solchen Wert aufweist, daß das unterhalb der steuernden Gate-Elektrode erzeugte Oberflächenpotential zumindest annähernd gleich der Abschnürspannung des statischen Induktionstransistors (22) ist.

7. Festkörper-Bildsensor nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß während der horizontalen Austastperiode das Zeilen-Auswahlsignal einen kleineren Wert hat als während der Signal-Ausleseperiode.

8. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Abführen der überschüssigen Ladungsträger zusätzliche Spaltenleitungen (61-1, . . ., 61-n) vorgesehen sind, an welche die steuernden Gate-Elektroden der vertikalen Steuertransistoren (25) der in den zugehörigen Spalten angeordneten Bildelemente gemeinsam angeschlossen sind, daß eine Überlauf-Abführleitung (34) vorgesehen ist, an welche die Source/Drain-Durchgänge der vertikalen Steuertransistoren (25) aller Bildelemente gemeinsam angeschlossen sind, und daß mittels einer rücksetzenden horizontalen Abtastschaltung (62) nacheinander Rücksetzsignale an die zusätzlichen Spaltenleitungen synchron mit der Signalauslesung angelegt werden, um die Ladungsträger in die Überschuß-Abführleitung (34) abzuführen.

9. Festkörper-Bildsensor nach Anspruch 8, dadurch gekennzeichnet, daß die Abfuhr der Ladungsträger in die Überschuß-Abführleitung (34) für ein Bildelement unmittelbar nach der Auslesung des betreffenden Bildelementes erfolgt.

10. Festkörper-Bildsensor nach Anspruch 8, dadurch gekennzeichnet, daß die Abfuhr der Ladungsträger in die Überschuß-Abführleitung (34) für ein Bildelement um eine Zeitspanne vor der Signal-Auslesung des betroffenen Bildelementes durchgeführt wird, wobei die Zeitspanne gleich einem beliebigen ganzzahligen Vielfachen einer horizontalen Abtastperiode ist.

11. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Abführen überschüssiger Ladungsträger eine Vielzahl von zusätzlichen Zeilenleitungen (71-1 . . . 71-m) vorgesehen sind, an welche die steuernden Gate-Elektroden der vertikalen Steuertransistoren (25) der in der betroffenen Zeile angeordneten Bildelemente gemeinsam angeschlossen sind, sowie eine Überlauf-Abführleitung (34), an welche die Source-Drain-Durchgänge der vertikalen Steuertransistoren (25) aller Bildelemente gemeinsam angeschlossen sind, und eine rücksetzende vertikale Abtastschaltung (72), um nacheinander Rücksetzsignale an die zusätzlichen Zeilenleitungen synchron mit der Signal-Auslesung anzulegen, um Ladungsträger in die Überlauf-Abführleitung (34) abzuführen.

12. Festkörper-Bildsensor nach Anspruch 11, dadurch gekennzeichnet, daß die Abfuhr von Ladungsträgern in die Überschuß-Abführleitung (34) der Bildelemente, welche zu einer Zeile gehören, unmittelbar nach der Auslesung der betroffenen Bildelemente erfolgt.

13. Festkörper-Bildsensor nach Anspruch 11, dadurch gekennzeichnet, daß die Abfuhr der Ladungsträger in die Überschuß-Abführleitung (34) der Bildelemente einer Zeilenleitung (26-1, . . . 26-m) durchgeführt wird während die Bildelemente der nachfolgenden Zeilenleitung ausgelesen werden.