DE3431021C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft Gleichlaufdiskri­ minatorschaltungen und geht von einer in Betracht gezoge­ nen Schaltung mit den Merkmalen im Oberbegriff des Patent­ anspruchs 1 aus.

Im allgemeinen ist eine Anordnung zur Steuerung der Drehung eines Motors in Gleichlauf mit einem Referenzsignal so ausgelegt, daß die Phase des Referenzsignals mit der Phase eines Signals verglichen wird, das z. B. durch Detektion der Drehung des Motors unter Verwendung eines Frequenzgenerators gewonnen wird. Die Drehung des Motors wird in Abhängigkeit eines Fehlersignals geregelt, das aus dem Phasenvergleich gewonnen wird.

Jedoch erreicht beispielsweise in einem Anfangszu­ stand der Motorrotation die Drehzahl des Motors nicht eine vorbestimmte Drehzahl und der Motor rotiert nicht in Gleichlauf mit dem Referenzsignal. Deshalb ist es notwen­ dig, zu ermitteln, ob die Drehung des Motors auf den Gleichlauf mit dem Referenzsignal gezogen wurde. Diesen Zweck erfüllt eine Gleichlaufdiskriminatorschaltung, die feststellt, ob der Motor in Gleichlauf mit dem Referenz­ signal dreht. Durch Verwendung einer derartigen Schaltung ist es möglich, wenn die Drehung des Motors aufgrund ver­ schiedener Ursachen aus dem Gleichlauf mit dem Referenz­ signal kommt, asynchrone Zustände während der Motordrehung zu erfassen.

Wie nachfolgend in Verbindung mit den Zeichnungen erläutert ist, weist eine intern bekannte, in Betracht gezogene Gleichlaufdiskriminatorschaltung den Nachteil auf, daß die Schaltung fälschlicherweise in Abhängigkeit vom Phasen­ vergleich ermittelt, daß der Motor synchron läuft, obwohl der Motor tatsächlich außerhalb des Gleichlaufs rotiert. Dies ist insbesondere dann der Fall, wenn der Motor zu drehen beginnt,und die Rotation des Motors zu­ nächst weit außerhalb des Gleichlaufs liegt. Es wird folglich der Synchronisationszustand aufgrund der Phasen­ differenz nicht exakt ermittelt.

Aus dem Stand der Technik sind keine Lösungswege zur Beseitigung dieses Nachteils entnehmbar. So ist in der Schrift US-Journal IEEE, Transactions on Instrumentation and Measurement, Vol. IM-26, Nr. 2, Juni 1977, Seiten 153-157 zwar eine Schaltung angegeben, die zeitliche Ereignisse durch einen Phasenvergleich mit 50 ps auflösen kann. In der Schaltung werden jedoch lediglich zwei Signale, die von Oszillatoren geliefert werden, deren Frequenzen f₁, f₂ sehr dicht beieinander liegen und die zu verschie­ denen Zeitpunkten t1 und t2 beginnen, die Signale mit den Frequenzen f₁ bzw. f₂ auszusenden, mit einem Phasenkompara­ tor verglichen. Ferner ist eine mit dem Phasenkomparator verbundene Zählvorrichtung vorgesehen, die die Anzahl der Schwingungen einer dieser beiden Signale zählt. Dabei werden diese Schwingungen jeweils so lange gezählt, bis vom Phasenkomparator eine Phasenkoinzidenz der beiden Signale festgestellt wird, um aus dem Zählergebnis die Zeitspanne zwischen den Zeitpunkten t1 und t2 zu bestim­ men. Voraussetzung für eine genaue Bestimmung dieser Zeit­ spanne ist, daß die beiden Frequenzen sich möglichst wenig unterscheiden, damit vor Erreichen der Phasenkoinzidenz eine möglichst große Anzahl von Schwingungen gezählt werden kann. Derartige Maßnahmen zur genauen Messung eines Zeitintervalls sind allgemein gebräuchlich und nicht auf die erfindungsgemäße Anwendung übertragbar, bei der zwei Signale mit durchaus unterschiedlichen Frequenzen, von denen eine so veränderbar ist, daß größere Abweichun­ gen vorkommen können, zu vergleichen sind.

Die in der US-PS 31 10 853 angegebene Motorregel­ schaltung weist einen Zähler auf, der Bestandteil einer von zwei Schleifen einer Motorgeschwindigkeitsregelung ist und ein der Impulsdifferenz zwischen Referenzsignal und tatsächlichem Geschwindigkeitssignal entsprechendes Regel­ signal erzeugt, das in einer speziellen Vorrichtung in eine direkte Regelgröße umgesetzt werden kann. Wird von einer vor­ geschalteten Antikoinzidenzschaltung keine Impulskoinzidenz bezüglich dieser Signale festgestellt, so bildet dieser Zähler die Differenz beider ihm übertragener Impulsarten, indem er die Referenzimpulse positiv und die Geschwindig­ keitssignalimpulse negativ zählt. Bei Koinzidenz hingegen wird ihm kein Signal zugeführt, und der Zählerstand bleibt unverändert. Auch aus dieser speziellen andersartigen Motor­ drehzahlregelung mit Hilfe eines Regelkreiszählers sind keine für die oben geschilderte Problematik verwendbaren Merkmale ableitbar.

Der Erfindung liegt die Aufgabe zugrunde, ausgehend von den Merkmalen im Oberbegriff des Patentanspruchs 1, eine Gleichlaufdiskriminatorschaltung anzugeben, die einen Gleich­ lauf zwischen einem Referenzsignal und einem von diesem Referenzsignal bezüglich der Phase zu unterscheidenden Si­ gnals für alle Betriebszustände eines mit der Frequenz die­ ses Signals rotierenden Motors sicher erkennt.

Diese Aufgabe wird durch den Gegenstand des Patent­ anspruchs 1 gelöst. Da danach zur Gewinnung des Gleichlauf­ diskriminatorsignals die Impulse des Referenzsignals heran­ gezogen werden und darüber hinaus auch nur dann gezählt wer­ den, wenn die von der Phasenkomparatoreinrichtung erfaßte Phasendifferenz innerhalb eines vorbestimmten Bereichs liegt, und ein Gleichlaufdiskriminatorsignal nur dann erzeugt wird, wenn zumindest eine vorbestimmte Anzahl von Impulsen kontinu­ ierlich unter dieser Bedingung gezählt worden sind, wird stets und insbesondere auch, wenn der Motor weit außerhalb des Gleich­ laufs mit der Referenzspannung liegt, eine korrekte Gleichlauf­ diskriminierung ausgeführt, d. h. das Gleichlaufdiskriminator­ signal nur dann erzeugt, wenn der Synchronzustand auch tat­ sächlich vorliegt.

Eine Schaltungsanordnung, die die Zählvorrichtung der erfindungsgemäßen Gleichlaufdiskriminatorschaltung in der erfor­ derlichen Weise ansteuert und hierzu auf die Phasendifferenz der Phasenkomparatoreinrichtung anspricht, kann auf verschiedenste Weise realisiert werden, die jeweils auch von der speziellen Art der Zählvorrichtung abhängt. Eine bevorzugte Ausführungsform ist in den Unteransprüchen gekennzeichnet. Danach wird die Zählvorrichtung in Form eines Binärzählers mit Hilfe eines ersten Flipflops und eines monostabilen Multivibrators gesteuert, und das Diskriminatorsignal wird von einem weiteren Flipflop ge­ liefert, das vom ersten Flipflop gesetzt wird und dem das Aus­ gangssignal der Zählvorrichtung zugeführt wird.

Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend an Hand der Zeichnungen näher beschrieben. Es zeigt

Fig. 1 ein systematisches Blockdiagramm eines Beispiels eines allgemeinen Motorsteuersystems, bei dem eine Gleichlaufdiskriminatorschaltung gemäß der vorliegenden Erfindung verwendet werden kann;

Fig. 2 ein systematisches Schaltungsdiagramm eines Beispiels einer denkbaren Gleichlaufdiskriminatorschaltung;

Fig. 3(A) bis 3(H) und Fig. 4(A) bis 4(G) jeweils Signalablaufdiagramme zum Erläutern der Arbeitsweisen der denk­ baren Gleichlaufdiskriminatorschaltung und der Gleichlaufdis­ kriminatorschaltung gemäß der vorliegenden Erfindung, in einem Zustand, bei dem sich ein Motor einer synchronen Rotation und in einem Zustand, bei dem sich der Motor einer asynchro­ nen Rotation unterzieht;

Fig. 5 ein systematisches Schaltungsdiagramm eines Ausführungsbeispiels der Gleichlaufdiskriminatorschal­ tung gemäß der vorliegenden Erfindung; und

Fig. 6(A) und 6(B) jeweils systematische Schal­ tungsdiagramme wesentlicher Teile von Modifikationen der Gleichlaufdiskriminatorschaltung gemäß der vorliegenden Erfindung.

Als erstes wird die Beschreibung unter Bezug­ nahme auf Fig. 1 bezüglich eines Beispiels eines allgemeinen Motorsteuersystems gegeben, bei dem eine Gleichlaufdiskriminatorschaltung gemäß der vorlie­ genden Erfindung verwendet werden kann. In Fig. 1 wird ein Referenzsignal S₁ von einem Referenz­ signaloszillator 11, der aus einem Kristalloszilla­ tor besteht, zu einem Phasenkomparator 12 geführt. Das Referenzsignal S₁ wird durch eine Serie von Im­ pulsen gebildet. Die Rotation eines Motors 15 wird mit einem Frequenzgenerator 16 erfaßt und ein Aus­ gangssignal S₂ des Frequenzgenerators 16 wird zu dem Phasenkomparator 12 geführt. Der Phasenkomparator 12 vergleicht die Phase des Referenzsignals S₁ mit der Phase des Signals S₂. Ein Phasenfehlersignal a des Phasenkomparators 12 wird zu einer Phasenkom­ pensationsschaltung 13 geführt, in der die Phase des Phasenfehlersignals a kompensiert wird. Weiter wird ein Ausgangssignal der Phasenkompensationsschaltung 13 zu einer Treiberschaltung geführt. Folglich wird die Rotation des Motors so gesteuert, daß sich der Motor 15 in Phasengleichlauf mit dem Referenzsignal S₁ dreht.

Andererseits werden das Referenzsignal S₁ des Referenzsignaloszillators 11 und das Phasen­ fehlersignal a des Phasenkomparators 12 zu einer Gleichlaufdiskriminatorschaltung 17 geführt. Die Gleichlaufdiskriminatorschaltung 17 unterscheidet, ob die Signale S₁ und S₂ in Gleichlauf miteinander sind. Ein Gleichlaufdiskriminator-Ausgangssignal der Gleichlaufdiskriminatorschaltung 17 wird zu ei­ ner Steuerschaltung 18 geführt. Ein Ausgangssignal der Steuerschaltung 18 wird über einen Ausgangsan­ schluß 19 zu einer vorbestimmten Schaltung oder einem Mechanismus geführt. Wenn beispielsweise das in Fig. 1 gezeigte Motorsteuersystem in einem Wieder­ gabegerät zum Abspielen einer Platte nach dem elektrostatischen Kapazitätstyp verwendet wird, auf der ein Videosignal aufgezeichnet ist, unter­ scheidet die Gleichlaufdiskriminatorschaltung 17, ob der Motor 15 einen Gleichlauf mit dem Referenz­ signal S₁ nach dem Starten des Motors 15 erreicht hat, wenn ein Wiedergabevorgang des Wiedergabegeräts beginnt. Wenn die Gleichlaufdiskriminatorschaltung 17 unterscheidet, daß der Motor 15 in Gleichlauf mit dem Referenzsignal S₁ rotiert, erzeugt die Steuerschaltung 18 ein Steuersignal in Abhängigkeit des Gleichlaufdiskriminatorausgangssignals der Gleichlaufdiskriminatorschaltung 17, damit ein Aufnahmewiedergabestift gemäß dem Steuersignal auf die Platte abgesenkt wird. Hierauf gibt der Auf­ nahmewiedergabestift die aufgezeichneten Signale von der Platte wieder.

Ein Beispiel eines intern bekannten Phasen­ komparators 12 und einer konventionellen Gleich­ laufdiskriminatorschaltung 17 werden in Fig. 2 ge­ zeigt. In Fig. 2 wird das Referenzsignal S₁ des Referenzsignaloszillators 11 zu einem Anschluß 21 geführt. Das Referenzsignal S₁ wird zu dem bekannten Phasenkomparator 12 geführt, der Inver­ ter, NAND-Gatter und AND-Gatter aufweist, die in der in Fig. 2 gezeigten Weise verschaltet sind. Zusätzlich wird das Referenzsignal S₁ zu einem monostabilen Multivibrator 24 der bekannten Gleichlaufdiskriminatorschaltung 17 geführt. Das Ausgangssignal S₂ des Frequenzgenerators 16 wird über einen Anschluß 22 zu dem Phasenkompator 12 geführt. In einem Fall, bei dem das Signal S₂ die in Fig. 3(B) gezeigte Phase bezüglich dem in Fig. 3(A) gezeigten Referenzsignal S₁ aufweist, erzeugt der Phasenkomparator das in Fig. 3(C) ge­ zeigte Phasenfehlersignal a, das einen hohen Pegel zwischen den Anstiegsflanken der Signale S₁ und S₂ annimmt. Das Phasenfehlersignal a wird über einen Ausgangsanschluß 23 zu der Phasenkompensationsschal­ tung 13 geführt. Weiter wird das Phasenfehlersignal a zu dem Datenanschluß eines D-Flipflops 26 der Gleichlaufdiskriminatorschaltung 17 geführt.

Der monostabile Multivibrator 24 wird in Abhän­ gigkeit einer Anstiegsflanke des Referenzsignals S₁ getriggert und erzeugt ein Signal, das ein Schalt­ verhältnis von 1/2 aufweist. Das Ausgangssignal des monostabilen Multivibrators 24 wird mit einem Inverter 25 in ein in Fig. 3 (D) gezeigtes Signal b invertiert. Das Signal b wird zu einem Taktan­ schluß des Flipflops 26 geführt. Das in Fig. 3(E) gezeigte Ausgangssignal Q wird an einem Q-Ausgangs­ anschluß des Flipflops 26 erzeugt. Wie in Fig. 3(E) gezeigt, nimmt das Signal Q einen hohen Pegel von dem Zeitpunkt an, wenn eine Anstiegsflanke des Signals b mit einem hohen Pegel des Phasenfehler-Signals a über­ einstimmt. Weiter nimmt das Signal Q einen hohen Pegel bis zu einem Zeitpunkt an, wenn eine nachfol­ gende Anstiegsflanke des Signals b erstmals mit einem niedrigen Pegel des Phasenfehler-Signals a übereinstimmt. Das Signal Q wird über einen Anschluß 27 zu der Steuerschaltung 18 geführt. Während einer Hochpegel­ periode des Signals Q liegt die Phasendifferenz zwi­ schen den Signalen S₁ und S₂ innerhalb eines vorbestimmten Bereichs, und die Signale S₁ und S₂ sind im wesentlichen in Gleichlauf. Andererseits liegt während einer Niederpegelperiode des Signals die Phasendifferenz zwischen den Signalen S₁ und S₂ außerhalb des vorbestimmten Bereichs, und die Signale S₁ und S₂ sind weit außerhalb des Gleich­ laufs.

Beginnt sich der Motor 15 zu drehen,ist die Dreh­ zahl des Motors 15 gering und die Rotation des Motors 15 liegt weit außerhalb des Gleichlaufs. In einem derartigen Fall, bei dem die Rotation des Motors 15 weit außerhalb des Gleichlaufs liegt, nimmt das Signal S₂ des Frequenzgenerators 16 eine in Fig. 4(B) gezeigte Kurvenform an und die Fre­ quenz des Signals S₂ unterscheidet sich gleich­ falls sehr von der Frequenz des in Fig. 4(A) ge­ zeigten Referenzsignals S₁. Damit nimmt das Phasenfehlersignal a des Phasenkomparators 12 die in Fig. 4(C) gezeigte Kurvenform an. Das zu dem Taktanschluß des Flipflops 26 geführte Signal b nimmt die in Fig. 4(D) gezeigte Kurvenform an. Die in Fig. 4(A) und 4(D) gezeigten Signale S₁ und b sind gleich den in den Fig. 3(A) und 3(D) gezeigten Signalen S₁ und b. In diesem Zustand wird das in Fig. 4(E) gezeigte Signal Q von dem Q-Ausgangsanschluß des Flipflops 26 geliefert.

Wie den Fig. 4(C) bis 4(E) entnommen werden kann, nimmt das Signal Q einen hohen Pegel von einem Zeitpunkt, bei dem eine Anstiegsflanke des Signals b mit einem hohen Pegel des Phasenfehlersignals a übereinstimmt, bis zu einem Zeitpunkt an, bei dem eine nachfolgende Anstiegsflanke des Signals b erstmals mit einem niedrigen Pegel des Phasenfehlersignals a übereinstimmt. Die Hochpegelperiode des Signals Q kennzeichnet die Periode, in der der Motor 15 in Gleichlauf rotiert. In einem Fall, bei dem die Signale S₁ und S₂ nicht in Gleichlauf sind, je­ doch eine Hochpegelperiode des Signals Q vorhan­ den ist, ermittelt die Gleichlaufdiskrimina­ torschaltung fälschlicherweise, daß der Motor in Gleichlauf rotiert, und das Gleichlaufdiskriminator­ ausgangssignal der Gleichlaufdiskriminatorschal­ tung 17 ist fehlerhaft. Deshalb besteht bei der bekannten Gleichlaufdiskriminatorschaltung ein Nachteil darin, daß der Synchronzustand nicht genau ermittelt werden kann.

Die vorliegende Erfindung beseitigt diesen Nachteil der beschriebenen Gleich­ laufdiskriminatorschaltung, und ein Ausführungs­ beispiel der Gleichlaufdiskriminatorschaltung gemäß der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 5 beschrieben. Die Teile in Fig. 5, die mit den gleichen Teilen in Fig. 2 übereinstimmen, werden mit den gleichen Bezugszei­ chen versehen und ihre Beschreibung wird übergangen. In Fig. 5 wird das zu dem Anschluß 21 geführte Referenzsignal S₁ zu dem Phasenkomparator 12 ge­ führt. Das Referenzsignal S₁ wird gleichfalls zu dem monostabilen Multivibrator 24 und zu einem Taktanschluß eines Binärzählers 31 geführt, der in­ nerhalb der Gleichlaufdiskriminatorschaltung 17A angeordnet ist. Das Phasenfehlersignal a des Phasenkom­ parators 12 wird zu dem Datenanschluß des Flipflops 26 geführt. Das Ausgangssignal des monostabilen Multivibrators 24 wird über einen Inverter 25 zu dem Takteingang des Flipflops 26 geführt. Wenn die Signale S₁ und S₂ in der in den Fig. 3(A) und 3(B) gezeigten Phasenrelation stehen, wird ein in Fig. 3(F) gezeigtes Signal am -Ausgangs­ anschluß des Flipflops 26 erzeugt. Die Phase des Signals ist bezüglich der Phase des Signals Q invertiert, die an dem Q-Ausgangsanschluß des Flipflops 26 vorliegt. Wenn andererseits die Signale S₁ und S₂ in der in den Fig. 4(A) und 4(B) ge­ zeigten Phasenrelation stehen, wird das in Fig. 4(F) gezeigte Signal an dem -Ausgangsanschluß des Flipflops 26 erzeugt. Das Ausgangssignal des Flipflops 26 wird zu einem Reset-Anschluß des Binärzählers 31 geführt.

Beispielsweise wird ein Signal, das an einem Ausgangsanschluß O₃ der dritten Stufe des Binär­ zählers 31 erzeugt wird, als ein Ausgangssignal des Binärzählers 31 zu dem Flipflop 32 geführt, der aus NOR-Gattern besteht. Der Binärzähler 31 wird in Abhängigkeit einer abfallenden Flanke des Signals zurückgesetzt, das von dem Flipflop 26 erhalten wird. Hierauf erzeugt der Binärzähler 31 ein in Fig. 3(G) gezeigtes Signal g. Das Signal g nimmt einen hohen Pegel an, wenn der Binärzähler 31 in dem Referenz­ signal S₁, das über den Anschluß 21 zugeführt wird, 2^3-1=4 Impulse zählt, und nimmt wieder einen niedrigen Pegel an, wenn der Binärzähler 31 weitere vier Impulse in dem Referenzsignal S₁ gezählt hat.

Das Ausgangssignal g des Binärzählers 31 wird zu einem Eingangsanschluß des Flipflop 32 geführt und das Ausgangssignal des Flipflop 26 wird zu dem anderen Eingangsanschluß des Flipflop 32 ge­ führt. Folglich erzeugt das Flipflop 32 ein in Fig. 3(H) gezeigtes Signal h, das entsprechend einer Anstiegsflanke des Signals g ansteigt. Das Ausgangs­ signal h des Flipflops 32 gelangt zu einem Anschluß 33 und wird zu der Steuerschaltung 18 als das Gleich­ laufdiskriminatorausgangssignal der Gleichlaufdiskri­ minatorschaltung 17a geführt.

Wenn der Phasenfehler des Signals S₂ bezüglich der Phase des Referenzsignals S₁ anschließend aus dem vorbestimmten Bereich läuft und die Rotation des Motors weicht von dem Gleichlauf ab, steigt das Aus­ gangssignal des Flipflops 26 an. Damit wird das Flipflop 32 zurückgesetzt und das Ausgangssignal h fällt ab.

Gemäß dem vorliegenden Ausführungsbeispiel der Gleichlaufschaltung wird das Signal g erzeugt, nachdem der Binärzähler gemäß dem Ausgangssignal des Flipflops 26 zurückgesetzt wird und nachdem der Binärzähler 31 vier Impulse in dem Referenzsig­ nal S₁ auszählt. Somit wird das Signal h in Ab­ hängigkeit von der Erzeugung des Signals g erzeugt. Wenn andererseits das Signal S₂ wie in den Fig. 4(A) und 4(B) gezeigt, beispielsweise in einem Fall, bei dem der Motor 15 beginnt sich zu drehen, bezüglich des Referenzsignals S₁ außer Gleichlauf kommt, fällt das Ausgangssignal des Flipflops 26 sofort ab und steigt anschließend innerhalb einer relativ kurzen Zeitdauer wie in Fig. 4(F) gezeigt, wieder an. Aus diesem Grund wird der Flipflop 32 gemäß der An­ stiegsflanke des Signals zurückgesetzt, nachdem der Binärzähler 31 gemäß dem Signal zurückgesetzt wurde und bevor der Binärzähler 31 vier Impulse in dem Referenzsignal S₁ auszählt und das Signal g erzeugt. Deshalb verbleibt das Ausgangssignal h des Flipflops 32, wie in Fig. 4(G) gezeigt, auf einem niedrigen Pegel. Folglich wird, wenn der Flipflop 26 ein Signal mit einer Periode (Dauer) kürzer als die Periode erzeugt, die für den Binärzähler 31 erforderlich ist, um vier Impulse in dem Referenz­ signal S₁ auszuzählen, kein Gleichlaufdiskriminator­ signal an dem Ausgangsanschluß 33 erzeugt. Folglich wird die Gleichlaufdiskriminatorschaltung 17A kein Gleichlaufdiskriminatorsignal erzeugen, wenn der Flipflop 26 ein Signal erzeugt, das eine kurze Periode (Dauer) aufweist.

Für den Binärzähler 31 kann eine bekannte Schaltung verwendet werden. Beispielsweise kann ein 12-Bit-Binärzähler (z. B. ein Zähler HD1404B der Firma Hitachi Ltd. Japan ), der aus einer Eingangs- Impulsformschaltung und einem 12-Stufen-Asynchron­ binärzähler besteht, für den Binärzähler 31 verwendet werden, und der Ausgangsanschluß O₃ der dritten Stufe kann in dem soweit beschriebenen Ausführungsbeispiel benutzt werden. Die Anzahl der Zählschritte des Binärzählers 31 ist beim Erzeugen des Gleichlauf­ diskriminatorsignals nicht auf 4 beschränkt. Bei­ spielsweise kann der Binärzähler 31 8, 16 oder eine andere Zahl von Zählschritten ausführen, und in die­ sen Fällen wird ein Ausgangsanschluß einer vierten, einer fünften oder anderen Stufe des Binärzählers 31 verwendet.

Zusätzlich ist die Anzahl der Zählschritte, die der Binärzähler 31 ausführt, wenn das Gleichlauf­ diskriminatorsignal erzeugt wird, nicht auf 2^N be­ schränkt, wobei N eine ganze Zahl ist, und kann gleichfalls eine andere Anzahl sein. Wenn die An­ zahl der Zählschritte in dem Binärzähler 31 auf eine andere Anzahl als 2^N eingestellt ist, werden Schaltungen wie in den Fig. 6(A) und 6(B) verwendet. In der in Fig. 6(A) gezeigten Modifikation wird das Referenzsignal S₁ von dem Anschluß 21 über einen Anschluß 41 zu dem Binärzähler 31 geführt. Das Aus­ gangssignal des Flipflops 26 wird über einen Anschluß 42 zu dem Reseteingang des Binärzählers 31 geführt. Signale, die an den Ausgangsanschlüssen O₂ und O₃ der zweiten und dritten Stufe des Binär­ zählers 31 erzeugt werden, werden zu den jeweiligen Eingangsanschlüssen eines AND-Gatters 43 mit zwei Eingängen geführt. Ein Ausgangssignal des AND- Gatters 43 wird zu dem Eingangsanschluß des Flip­ flops 32 geführt. Das Signal von dem Anschluß 42 wird zu dem anderen Eingangsanschluß des Flipflops 32 geführt. Gemäß dieser Änderung wird das Gleich­ laufdiskriminatorsignal von dem Flipflop 32 erzeugt, wenn der Binärzähler 31 2^3-1+2^2-1=6 Impulse in dem Referenzsignal S₁ auszählt.

In der in Fig. 6(B) gezeigten Änderung werden Signale, die an den Ausgangsanschlüssen O₁, O₂ und O₃ der ersten, zweiten und dritten Stufe des Binär­ zählers 31 erzeugt werden, zu den entsprechenden Eingängen eines AND-Gatters 44 mit drei Eingängen geführt. Ein Ausgangssignal des AND-Gatters 44 wird zu einem Eingangsanschluß des Flipflops 32 geführt. Gemäß dieser Änderung erzeugt das Flip­ flop 32 das Gleichlaufdiskriminatorsignal, wenn der Binärzähler 31 2^3-1+2^2-1+2^1-1=7 Impulse in dem Referenzsignal S₁ auszählt.

Claims (5)

1. Gleichlaufdiskriminatorschaltung mit einer Referenz­ signalerzeugungsvorrichtung zur Erzeugung eines Referenz­ signals in Form eines Impulssignals, mit einer Phasen­ komparatoreinrichtung, die die Phasen von dem Referenz- und einem Eingangssignal vergleicht und ein von der er­ mittelten Phasendifferenz abhängiges Phasendifferenzsignal erzeugt, dadurch gekennzeichnet, daß eine Zählvorrichtung (31, 32) an die Referenzsignal­ erzeugungsvorrichtung angeschlossen ist, daß an die Phasen­ komparatoreinrichtung (12) eine Schaltungsanordnung (24, 25, 26) angeschlossen ist, die, während die Phasendifferenz innerhalb eines vorbestimmten Bereichs liegt, der Zähl­ vorrichtung (31, 32) ein Steuersignal zuführt, daß die Zählvorrichtung (31, 32) durch das Steuersignal so ge­ steuert wird, daß sie ein Gleichlaufdiskriminatorsignal (h) nur dann erzeugt, wenn zumindest eine vorbestimmte Impuls­ anzahl des Referenzsignals (S₁) kontinuierlich gezählt wird, während zugleich die Phasendifferenz innerhalb dieses vorbestimmten Bereichs liegt.

2. Gleichlaufdiskriminatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung aufweist: einen monostabilen Multivibrator (24), dem das Referenzsignal (S₁) zugeführt wird und der gemäß dem Referenzsignal (S₁) getriggert wird, und ein erstes Flipflop (26), das einen Datenanschluß aufweist, dem das Ausgangssignal der Phasenkomparatoreinrichtung zugeführt wird und das einen Taktanschluß aufweist, dem ein Ausgangssignal des monostabilen Multivibrators (24) zuge­ führt wird, daß diese Zählvorrichtung (31, 32) einen Binärzähler (31) mit einem Taktanschluß, dem das Referenzsignal zuge­ führt wird, und mit einem Rücksetz-Anschluß, dem ein Aus­ gangssignal des ersten Flipflop (26) zugeführt wird, aufweist, und daß der Binärzähler (31) an einem vorbestimmten Ausgangs­ anschluß (O₃) ein Ausgangssignal erzeugt.

3. Gleichlaufdiskriminatorschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Zählvorricht (31, 32) ein zweites Flipflop (32) zum Erzeugen des Gleichlaufdiskriminatorsignals aufweist, dem die Ausgangssignale des Binärzählers (31) und des ersten Flipflops (26) zugeführt werden.

4. Gleichlaufdiskriminatorschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Zählvorrichtung (31, 32) ein AND-Glied (43, 44) zum Zu­ führen eines Ausgangssignals zu dem zweiten Flipflop (32) aufweist, wobei dem AND-Glied Signale zugeführt werden, die an mehreren Ausgangsanschlüssen (O₂, O₃, O₁) des Binärzählers (31) erzeugt werden.

5. Gleichlaufdiskriminatorschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltungsanordnung weiterhin einen Inverter (25) zum Invertieren der Phase des Ausgangssignals des mono­ stabilen Multivibrators (24) und zum Zuführen des Signals (b) invertierter Phase zu dem ersten Flipflop (26) auf­ weist, und daß das erste Flipflop (26) ein -Ausgangssignal zu dem Rücksetz-Anschluß des Binärzählers (31) führt.