[go: up one dir, main page]

DE3423090A1 - Fehlerermittlungseinrichtung fuer ein datenuebertragungssystem - Google Patents

Fehlerermittlungseinrichtung fuer ein datenuebertragungssystem

Info

Publication number
DE3423090A1
DE3423090A1 DE19843423090 DE3423090A DE3423090A1 DE 3423090 A1 DE3423090 A1 DE 3423090A1 DE 19843423090 DE19843423090 DE 19843423090 DE 3423090 A DE3423090 A DE 3423090A DE 3423090 A1 DE3423090 A1 DE 3423090A1
Authority
DE
Germany
Prior art keywords
memory
data
parity
error detection
logging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843423090
Other languages
English (en)
Other versions
DE3423090C2 (de
Inventor
Michihiro Kobe Hyogo Furuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3423090A1 publication Critical patent/DE3423090A1/de
Application granted granted Critical
Publication of DE3423090C2 publication Critical patent/DE3423090C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Beschreibung
Die vorliegende Erfindung bezieht sich auf eine Fehlerermittlungseinrichtung für ein Datenübertragungssystem mit einer Zentraleinheit (CPU), die Daten zu und von einem Hauptspeicher und einer Eingabe/Ausgabe-Einheit über einen Datenbus in Abhängigkeit von einer Information auf einen Adressbefehlbus überträgt bzw. empfängt und insbesondere auf eine Diagnosevorrichtung mit einem Protokollverarbeitungsspeicher.
Es ist bekannt, Steuerparameter für Diagnosezwecke im voraus als Protokollinformation zu erfassen und die Protokoll information der letzten wenigen Operationszyklen in einem Protokollierungsspeicher zu speichern, so daß sie zur Abweichungsanalyse verwendet werden können. Bei diesen bekannten Systemen wird jedoch kein ein fehlerhaftes Ergebnis einer Paritätsprüfung repräsentierendes Signal, das in der nachstehenden Beschreibung als "Paritätsfehlersignal" bezeichnet wird, im Protokollierungsspeicher aufgezeichnet.
Ein Hauptzweck der Paritätsprüfung besteht darin, falsche, in dem Datenübertragungssystem auftretende Daten zu erfassen. Wird jedoch das Paritätsfehlersignal nicht im Protokollierungsspeicher festgehalten, so erfolgt keine Aufzeichnung eines Fehlers in dem Datenübertrag ungssys tem, und somit kann nicht festgestellt werden, ob die zu protokollierenden Daten korrekt übertragen wurden oder nicht. Dadurch ist keine Gewähr für die Richtigkeit der protokollierten Daten gegeben.
Aufgabe der vorliegenden Erfindung ist es, eine Fehlerbestimmungseinrichtung für ein Datenübertragungssystem zu schaffen, das die vorstehend beschriebenen Nachteile bekannter Fehlerbestimmungseinrichtungen beseitigt und eine Diagnoseeinrichtung schafft, die die Zuverlässigkeit von Diagnosefunktionen durch die Einbeziehung des Paritätsfehlersignals in die zu protokollierende information erhöht.
Diese Aufgabe wird erfindungsgemäß gelöst durch einen Protokollierungsspeicher zum Speichern einer Protokollinformation aus der von der Zentraleinheit mit dem Hauptspeicher und den Eingabe/Ausgabe-Einheiten abgewickelten Informationen und zum Speichern einer Übergangsaufzeichnung für den logischen Zustand eines Fehlererfassungssignals und eines Paritätsfehlersignals für eine dem gegenwärtigen Zeitpunkt vorausgehende, vorbestimmte Dauer, eine Protokollierungsspeicher-Wiederauffindungseinheit zum Wiederauffinden der in dem Protokollierungsspeicher gespeicherten Information und eine Einrichtung zum Diagnostizieren der Datenübertragungseinrichtung auf der Grundlage der Überwachungsinformation und der Übergangsaufzeichnung des Fehlererfassungssignals und des Paritätsfehlersignals, die mittels der Protokollierungsspeicher-Wiederauffindungseinheit wiederaufgefunden wurden.
Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles soll der der Erfindung zugrundeliegende Gedanke näher erläutert werden. Es zeigen:
Fig. 1 ein Blockschaltbild der Diagnoseeinrichtung gemäß der vorliegenden Erfindung;
Fig. 2 ein detailliertes Blockschaltbild der Einrichtung gemäß Fig. 1; und
Fig. 3 und 4 Zeitabläufe einzelner von der in Fig. 1 dargestellten Instrumentierungseinheit aufgezeichneter Signale.
Fig. 1 zeigt ein Blockschaltbild eines Ausführungsbeispieles der vorliegenden Erfindung, bei dem die Einrichtung eine Zentraleinheit (CPU) I, einen Hauptspeicher 2, eine Eingabe/Ausgabe(I/O)-Einheit 3/ einen Protokollierungsspeicher 4, eine Protokollierungsspeicher-Wiederauffindungseinheit 5/ eine Instrumentierungseinheit 6, einen Adressenbefehlsbus 7 und einen Datenbus 8 enthält. Die Zentraleinheit 1 greift über den Adressenbefehlsbus 7 selektiv auf den Hauptspeicher 2 und die Eingabe/Ausgabe-Einheit 3 zu, so daß Daten zwischen der Zentraleinheit 1, dem Hauptspeicher 2 und der Eingabe/ Ausgabe-Einheit 3 über den Datenbus 8 ausgetauscht werden. An die über den Datenbus 8 übertragenen Daten wird eine Paritätsinformation angehängt, so daß ein während der übertragung auftretender Fehler erfaßt werden kann. Die zu protokollierende Information wird zusammen mit ' der dazugehörigen Paritätsinformation im Protokollierungsspeicher 4 gespeichert. Die gespeicherte Information wird mittels der Protokollierungsspeicher-Wiederauf f indungseinheit wiedergewonnen bzw. abgerufen und mittels der Instrumentierungseinheit aufgezeichnet.
In Fig. 2 ist die in Fig. 1 dargestellte Einrichtung als detailliertes Blockschaltbild dargestellt, wobei gleiche Bezugszeichen für gleiche Gegenstände der beiden Figuren verwendet wurden. Gemäß Fig. 2 empfängt eine Paritätsprüfschaltung 10 Daten vom Datenbus 8 sowie ein von einem Paritätsgenerator abgegebenes Paritätsbit und führt eine Paritätsprüfung der übertragenen Daten durch. Zwischen der Paritätsprüfschaltung 10 und der Zentraleinheit ] ist ein Unterbrechungsregler 12
vorgesehen, der eine ünterbrechungsanforderung an die Zentraleinheit 1 abgibt.
Der zuvor erwähnte Hauptspeicher 2 besteht aus einem ROM 21, einem RAM 22 und einem Paritätsgenerator 23. Die ebenfalls zuvor erwähnte Eingabe/Ausgabe-Einheit 3 weist einen Fotokoppler 31 zur elektrischen Isolierung der Eingangs- von den Ausgangssignalen, ein Bufferregister 32, eine Verriegelungsschaltung 33 zum Verriegeln von Daten gemäß auf dem Adressenbefehlsbus 7 abgegebenen Signalen sowie einen Paritätsgenerator 30 auf. Die Eingabe/Ausgabe-Einheit 3 gibt interne Informationen ab und empfängt ebenfalls externe Informationen.
Der Protokollierungsspeicher 4 setzt sich aus einem Speicher 41 zum Speichern von Protokollierungsdaten, einem Binärzähler 42 zur Bezeichnung eines Teils der an den Speicher 41 abgegebenen Adresse und einem Adressenumwandler 43 zusammen, der Adressen vom Adressenbefehlsbus 7 empfängt und den Restteil der Adresse für den Protokollierungsspeicher 41 bezeichnet sowie einen Impuls zur Auslösung der Zählung des Zählers 42 erzeugt.
Die Prokollierungsspeicher-Wiederauffindungseinheit 5 setzt sich aus einem Schalter 51, der die vom Protokollierungsspeicher zu lesende Adresse setzt, einem Adressenkomparator 52, der die Übereinstimmung des auf dem Adressenbefehlsbus 7 anstehenden Adressensignals mit dem von dem Adressensetzschalter 51 gesetzten Signal erfaßt, einer Verriegelungseinrichtung 53r die Daten auf dem Datenbus 8 in Abhängigkeit von dem vom Adressenkomparator 52 abgegebenen Adressen-Koinzidenzsignal verriegelt und einem Digital/Analog-Wanlder 54 zusammen, der die in der Verriegelungseinrichtung 53 festgehaltenen
Daten in ein analoges Signal umwandelt. Die verriegelungseinrichtung 53 gibt ihre Ausgangssignale gemäß der Bezugsziffer 55 auch in einer Mehrbit-Form ab. Die Instrumentierungseinheit 6 zeichnet das vom Digital/ Analog-Wandler 54 abgegebene Analogsignal oder das direkt von der Protokollierungsspeicher-Wiederauffindungseinheit 5 abgegebene Digitalsignal auf.
Nachstehend soll die Funktionsweise der Fehlerbestimmungseinrichtung näher erläutert werden.
Wenn die Zentraleinheit 1 auf den Hauptspeicher 2 zum Auslesen von Daten zugreift, so holt der Paritätsgenerator 23 innerhalb des Hauptspeichers 2 Daten vom Datenbus 8 ein, erzeugt ein Paritätsbit nach dem Geradeoder Ungerade-Paritätsmodus und hängt das Paritätssignal an die auf dem Datenbus 8 befindlichen Daten an, woraufhin die gespeicherten Daten mit dem daran angehängten Paritätssignal zur Zentraleinheit 1 übertragen werden. Greift die Zentraleinheit 1 auf die Eingabe/ Ausgabe-Einheit 3 zum Lesen von Daten zu, so wird das externe Signal 34 über den Fotokoppler 31a und den Buffer 32 eingelesen und in der Verriegelungseinrichtung 33 gemäß dem auf dem Adressenbefehlsbus 7 stehenden Signal gehalten. Der Paritätsgenerator 23 holt die Daten vom Datenbus 8 ein, erzeugt ein Paritätsbit nach dem Gerade- oder Ungerade-Paritätsmodus und hängt das Paritätssignal 14 an die Daten an, woraufhin die externen Daten mit dem daran angehängten Paritätssignal zur Zentraleinheit 1 übertragen werden.
Wenn die Zentraleinheit 1 Daten aus dem Hauptspeicher ausliest oder von der Eingabe/Ausgabe-Einheit 3 empfängt, wird somit das Paritätssignal 14 zusammen mit
den Daten an die Paritä'tsprüfungsschaltung 10 übertragen, die eine Paritätsprüfung der aus dem Speicher 2 ausgelesenen oder von der Eingabe/Ausgabe-Einheit 3 empfangenen Daten durchführt. Wird als Ergebnis der Paritätsprüfung ein Paritätsfehler festgestellt, so wird ein Paritätsfehlersignal als Unterbrechungsanforderungssignal an den Unterbrechungsregler 12 abgegeben, der wiederum eine Unterbrechungsanforderung an die Zentraleinheit 1 abgibt. Die Zentraleinheit 1 veranlaßt daraufhin eine Programmverzweigung auf eine vorprogrammierte Unterbrechungsroutine, die den Datenspeicher mit dem Paritätsfehler als einer der vorbestimmten Protokollierungsinformationen lädt.
Die Protokollierungsfunktion dient dazu, Protokollierungsdaten in der vorbestimmten, an den Protokollierungsspeicher 41 abgegebenen Adresse zu speichern, ohne die Funktion des Steuersystems zu beeinflussen, wenn die Zentraleinheit auf den Hauptspeicher und die Eingabe/Ausgabe-Einheit für die Durchführung der Steueroperation zugreift. Auf diese Weise wird das Paritätsfehlersignal ebenfalls in dem Protokollierungsspeicher gespeichert.
Nachstehend soll die Wiederauffindung der im Protokollierungsspeicher 41 gespeicherten Protokollierungsdaten näher erläutert werden.
Die Zentraleinheit 1 führt ein vorprogrammiertes Protokoll ierungs-Wiederauffindungsprogramm durch, um die in dem Protokollierungsspeicher 41 enthaltenen Daten einem Datenbereich einer vorbestimmten Adresse zuzuweisen. Die Adresse notwendiger Daten wird zuvor mittels des Adressensetzschalters 51 in der Protokollierungsspei-
cher-Wiederauffindungseinheit gesetzt. Der Adressenkomparator 52 stellt die Koinzidenz der auf dem Adressenbus 7 für die von der Zentraleinheit 1 abgegebenen Protokollierungsdaten befindlichen Adresse mit der am Adressensetzschalter 51 gesetzten Adresse fest und bewirkt eine Verriegelung der auf dem Datenbus 8 befindlichen Daten, wenn eine Koinzidenz festgestellt wird. Die verriegelten Daten werden als Mehrbit-Signal 55 oder mittels des Digital/Analog-Wandlers 54 in ein analoges Signal umgewandeltes Signal zur Instrumentierungseinheit 6 übertragen, die anschließend die Protokollierungsdaten aufzeichnet.
In den Fig. 3 und 4 ist der mittels der Instrumentierungseinheit 6 aufgezeichnete Datenfluß dargestellt. Jedes Datenflußdiagramm zeigt die Aufzeichnung eines Protokollierungssignal SlO, eines Fehlererfassungssignals SIl und eines Paritätsfehlersignals S12.
In Fig. 3 wird der Paritätsfehler nach der Erfassung des Fehlers erfaßt, während in Fig. 4 der Fehler nach der Erfassung des Paritätsfehlers erfaßt wird.
Im Falle der Fig. 3 ist das Fehlererfassungssignal selbst nicht falsch erfaßt worden, und das protokollierte Signal selbst ist ebenfalls korrekt. Im Falle der Fig. 4 dagegen ist das Fehlererfassungssignal falsch erfaßt worden, und somit kann das protokollierte Signal zum Zeitpunkt der Erfassung des Paritätsfehlers vom tatsächlichen Signal abweichen.
Diese bei bekannten Systemen nicht durchführbare Diagnose wird mittels der vorstehend beschriebenen Ausführungsform durch den Bezug auf das im Protokollierungs-
speicher 4 gespeicherte Paritätsfehlersignal ermöglicht. Demzufolge kann durch den Gegenstand der vorliegenden Erfindung die Zuverlässigkeit der Fehleranalyse durch Einbeziehung des Paritätsfehlersignals in die Protokollierungssignale wirksam erhöht werden.

Claims (5)

  1. EISENFÜHR & SPEISER
    Patentanwälte · European Paient Attorneys 3 A 2 3 0 9
    Unser Zeichen: M 799
    Anmelder/Inh.: MITSUBISHI DENKI Patentanwälte
    Aktenzeichen: Neuanmeldung Dipl.-Ing. Günther Eisenführ
    Dipl.-lng. Dieter K. Speiser Dr.-lng. Werner W. Rahus
    _ . ι nn λ Dipl.-Intz. Detlef Ninnemann
    Datum: 20. Juni 1984 Dipl.-I^g. Jürgen Brügge
    MITSUBISHI DENKI KABUSHIKI KAISHA 2-3, Marunouchi 2 chome Chiyoda-ku, Tokyo 100 JAPAN
    Fehlerermittlungseinrichtung für ein Datenübertragungssystem
    Ansprüche
    ^i Fehlerermittlungseinrichtung für ein Datenübertragungssystem mit einer Zentraleinheit (CPU), die Daten zu und von einem Hauptspeicher und einer Eingabe/Ausgabe-Einheit über einen Datenbus in Abhängigkeit von einer Information auf einen Adressbefehlbus überträgt bzw. empfängt,
    gekennzeichnet durch einen Protokollierungsspeicher (4) zum Speichern einer Protokollinformation aus der von der Zentraleinheit (1) mit dem Hauptspeicher (2) und den Eingabe/Ausgabe-Einheiten (3) abgewickelten Informationen und zum Speichern einer übergangsaufzeichnung für den logischen Zustand eines Fehlererfassungssignals
    DN/sg
    MartinislraiU' 24 Telefon Teli'copiorrr Tcles Datex-P
    O-2 8 00 Bremen I 0421-Ϊ280Ϊ7 0421 }2<iHH 2 44020 iep.it <l 4442104OiII
    3Λ23090
    und eines Paritätsfehlersignals für eine dem gegenwärtigen Zeitpunkt vorausgehende, vorbestimmte Dauer, eine Protokollierungsspeicher-Wiederauffindungseinheit (5) zum Wiederauffinden der in dem Protokollierungsspeicher (4) gespeicherten Information und eine Einrichtung zum Diagnostizieren der Datenübertragungseinrichtung auf der Grundlage der Überwachungsinformation und der Übergangsaufzeichnung des Fehlererfassungssignals und des Paritätsfehlersignals, die mittels der Protokollierungsspeicher-Wiederauffindungseinheit (5) wiederaufgefunden wurden.
  2. 2. Fehlererfassungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Hauptspeicher (2) einen Paritätsgenerator (23), einen Speicher mit wahlfreiem Zugriff (RAM 22) und einen Festspeicher (ROM 21) enthält.
  3. 3. Fehlererfassungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabe/Ausgabe-Einheit (3) einen Fotokoppler (31), ein Bufferregister (32), ein Verriegelungsregister (33) und einen Paritätsgenerator (30) enthält.
  4. 4. Fehlererfassungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Protokollierungsspeicher (4) einen Adressenumwandler (43), einen Zähler (42) und einen Speicher (41) enthält.
  5. 5. Fehlererfassungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Protokollierungsspeicher-Wiederauffindungseinheit (5) einen Adressensetzschalter (51), einen Adressenkomparator (52), ein Verriegelungsregister (53) und einen Digital/Analog-Wandler (54) enthält.
DE19843423090 1983-06-24 1984-06-22 Fehlerermittlungseinrichtung fuer ein datenuebertragungssystem Granted DE3423090A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58114608A JPS607549A (ja) 1983-06-24 1983-06-24 故障診断装置

Publications (2)

Publication Number Publication Date
DE3423090A1 true DE3423090A1 (de) 1985-01-03
DE3423090C2 DE3423090C2 (de) 1990-12-13

Family

ID=14642114

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843423090 Granted DE3423090A1 (de) 1983-06-24 1984-06-22 Fehlerermittlungseinrichtung fuer ein datenuebertragungssystem

Country Status (3)

Country Link
US (1) US4639917A (de)
JP (1) JPS607549A (de)
DE (1) DE3423090A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989011195A1 (en) * 1988-05-05 1989-11-16 Transaction Technology, Inc. Computer and telephone apparatus with user friendly computer interface and enhanced integrity features
US5321840A (en) * 1988-05-05 1994-06-14 Transaction Technology, Inc. Distributed-intelligence computer system including remotely reconfigurable, telephone-type user terminal
US7076458B2 (en) 1989-12-08 2006-07-11 Online Resources & Communications Corp. Method and system for remote delivery of retail banking services

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60238944A (ja) * 1984-05-14 1985-11-27 Mitsubishi Electric Corp トレ−ス用記憶装置
JPS6150293A (ja) * 1984-08-17 1986-03-12 Fujitsu Ltd 半導体記憶装置
EP0218979B1 (de) * 1985-10-03 1991-04-24 Mitsubishi Denki Kabushiki Kaisha Rechnerprogrammdebugsystem
US4837683A (en) * 1985-10-21 1989-06-06 The United States Of America As Represented By The Secretary Of The Air Force Hidden fault bit apparatus for a self-organizing digital processor system
JPS62243008A (ja) * 1986-04-15 1987-10-23 Fanuc Ltd Ｐｍｃの信号トレ−ス制御方式
US4799222A (en) * 1987-01-07 1989-01-17 Honeywell Bull Inc. Address transform method and apparatus for transferring addresses
US4866718A (en) * 1987-08-25 1989-09-12 Galaxy Microsystems, Inc. Error tolerant microprocessor
US4959772A (en) * 1988-03-24 1990-09-25 Gould Inc. System for monitoring and capturing bus data in a computer
US4992978A (en) * 1988-03-31 1991-02-12 Wiltron Company Cross-path optimization in multi-task processing
US4991199A (en) * 1988-05-05 1991-02-05 Transaction Technology, Inc. Computer and telephone apparatus with user friendly computer interface and enhanced integrity features
US5485370A (en) * 1988-05-05 1996-01-16 Transaction Technology, Inc. Home services delivery system with intelligent terminal emulator
US5572572A (en) 1988-05-05 1996-11-05 Transaction Technology, Inc. Computer and telephone apparatus with user friendly interface and enhanced integrity features
JPH0746322B2 (ja) * 1988-05-23 1995-05-17 日本電気株式会社 障害装置特定システム
US5107507A (en) * 1988-05-26 1992-04-21 International Business Machines Bidirectional buffer with latch and parity capability
US4996688A (en) * 1988-09-19 1991-02-26 Unisys Corporation Fault capture/fault injection system
US5068852A (en) * 1989-11-23 1991-11-26 John Fluke Mfg. Co., Inc. Hardware enhancements for improved performance of memory emulation method
AU683958B2 (en) * 1994-01-20 1997-11-27 Alcatel Australia Limited Microprocessor fault log
AUPM348794A0 (en) * 1994-01-20 1994-02-17 Alcatel Australia Limited Microprocessor fault log
US5796832A (en) 1995-11-13 1998-08-18 Transaction Technology, Inc. Wireless transaction and information system
US5790870A (en) * 1995-12-15 1998-08-04 Compaq Computer Corporation Bus error handler for PERR# and SERR# on dual PCI bus system
DE10029642B4 (de) * 2000-06-15 2005-10-20 Daimler Chrysler Ag Einrichtung zur Überwachung eines Fahrzeugdatenbussystems
US7243174B2 (en) * 2003-06-24 2007-07-10 Emerson Electric Co. System and method for communicating with an appliance through an optical interface using a control panel indicator
WO2005012899A2 (en) * 2003-07-28 2005-02-10 Applera Corporation Method for error detection and increased confidence of sample decoding
US7747933B2 (en) 2005-07-21 2010-06-29 Micron Technology, Inc. Method and apparatus for detecting communication errors on a bus
US20070220361A1 (en) * 2006-02-03 2007-09-20 International Business Machines Corporation Method and apparatus for guaranteeing memory bandwidth for trace data
US20080148104A1 (en) * 2006-09-01 2008-06-19 Brinkman Michael G Detecting an Agent Generating a Parity Error on a PCI-Compatible Bus
JP2011258055A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 情報処理システム及び情報処理システムの障害処理方法
CN103368686A (zh) * 2012-04-09 2013-10-23 联咏科技股份有限公司 用于传送及接收数据的装置和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2500841A1 (de) * 1974-01-18 1975-07-24 Int Standard Electric Corp Verfolgungseinrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147509B2 (de) * 1971-10-26 1976-12-15
US3805038A (en) * 1972-07-12 1974-04-16 Gte Automatic Electric Lab Inc Data handling system maintenance arrangement for processing system fault conditions
US4025767A (en) * 1973-03-16 1977-05-24 Compagnie Honeywell Bull (Societe Anonyme) Testing system for a data processing unit
US3906200A (en) * 1974-07-05 1975-09-16 Sperry Rand Corp Error logging in semiconductor storage units
US3999051A (en) * 1974-07-05 1976-12-21 Sperry Rand Corporation Error logging in semiconductor storage units
US3917933A (en) * 1974-12-17 1975-11-04 Sperry Rand Corp Error logging in LSI memory storage units using FIFO memory of LSI shift registers
US4205370A (en) * 1975-04-16 1980-05-27 Honeywell Information Systems Inc. Trace method and apparatus for use in a data processing system
US4371949A (en) * 1977-05-31 1983-02-01 Burroughs Corporation Time-shared, multi-phase memory accessing system having automatically updatable error logging means
US4245344A (en) * 1979-04-02 1981-01-13 Rockwell International Corporation Processing system with dual buses
US4326291A (en) * 1979-04-11 1982-04-20 Sperry Rand Corporation Error detection system
US4312066A (en) * 1979-12-28 1982-01-19 International Business Machines Corporation Diagnostic/debug machine architecture
US4371930A (en) * 1980-06-03 1983-02-01 Burroughs Corporation Apparatus for detecting, correcting and logging single bit memory read errors
JPS57134756A (en) * 1981-02-12 1982-08-20 Hitachi Ltd Information processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2500841A1 (de) * 1974-01-18 1975-07-24 Int Standard Electric Corp Verfolgungseinrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Anello, A.J., Modular Error Detector, in: IBM Technical Disclosure Bulletin, Vol. 12, No. 11, April 1970, S. 1932 u. 1933 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989011195A1 (en) * 1988-05-05 1989-11-16 Transaction Technology, Inc. Computer and telephone apparatus with user friendly computer interface and enhanced integrity features
GR890100296A (en) * 1988-05-05 1990-03-12 Transaction Technology Inc Computer and telephone set apparatus
US5321840A (en) * 1988-05-05 1994-06-14 Transaction Technology, Inc. Distributed-intelligence computer system including remotely reconfigurable, telephone-type user terminal
US7076458B2 (en) 1989-12-08 2006-07-11 Online Resources & Communications Corp. Method and system for remote delivery of retail banking services
US7693790B2 (en) 1989-12-08 2010-04-06 Online Resources Corporation Method and system for remote delivery of retail banking services

Also Published As

Publication number Publication date
JPS648382B2 (de) 1989-02-14
US4639917A (en) 1987-01-27
DE3423090C2 (de) 1990-12-13
JPS607549A (ja) 1985-01-16

Similar Documents

Publication Publication Date Title
DE3423090A1 (de) Fehlerermittlungseinrichtung fuer ein datenuebertragungssystem
DE102006059156B4 (de) Verfahren zum Testen eines integrierten Schaltkreischips mit zumindest zwei Schaltungskernen sowie integrierter Schaltkreischip und Testsystem
DE68914696T2 (de) Fehlertolerierende Chipkarte.
DE3111447C2 (de)
DE102004004572B4 (de) Fehlerdiagnoseverfahren für ein Fahrzeugkommunikationsnetz
DE2225841B2 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE2942998A1 (de) Fehler-korrektur- und -erkennungs- anordnung
EP1089219A2 (de) Verfahren zur Sicherung eines Datenspeichers
EP0104635A2 (de) Verfahren und Anordnung zum Prüfen eines digitalen Rechners
DE4328753C2 (de) Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer)
DE2719291B2 (de) Datenspeichersystem
DE3850272T2 (de) Cache-Speicher mit Schaltungen zur Selbstfehlerkontrolle und sequentiellen Prüfung.
DE3537416A1 (de) Elektronische steuereinheit
EP1444700B1 (de) Speichertest
DE19535968C2 (de) Eingabe/Ausgabe-Vorrichtung in einer Smartcard und Datenkommunikationsverfahren für diese
DE3837893A1 (de) Speicherbaustein
EP0804765B1 (de) Fehlererkennung und fehlerbeseitigung bei einem seriellen datenbussystem
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE69710230T2 (de) Nichtflüchtige Halbleiterspeichereinheit mit Korrektur-Kodierungsschaltung
DE3855174T2 (de) Selbstprüfung der Paritätsregenerierung
WO2007071590A1 (de) Verfahren zur erkennung einer versorgungsunterbrechung in einem datenspeicher und zur wiederherstellung des datenspeichers
DE102012011872B4 (de) Steuervorrichtung mit einer Bus-Diagnosefunktion
DE69028607T2 (de) Mikroprozessor mit internem Cache-Speicher
SU1339503A1 (ru) Устройство дл диагностики систем автоматического управлени
DE3937389A1 (de) Fehlererfassungsverfahren fuer ein sortiersystem

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee