DE3411962C2 - - Google Patents

Description

Die Erfindung betrifft eine Datenübertragungseinrichtung, bei der ein Analogsignal digitalisiert, das digitale Signal auf ein Übertragungssystem gegeben wird, z. B. auf eine Übertragungsleitung, ein Modulations-/ Demodulations-System oder ein Aufzeichnungs-/ Wiedergabe-System, und das von dem Übertragungssystem empfangene Übertragungssignal in ein Analogsignal zurückverwandelt wird. Die Erfindung betrifft insbesondere ein Signalübertragungssystem, das von der Delta- oder Differenz-Pulscode-Modulation (DPCM) Gebrauch macht.

Mit dem Aufkommen von digitalen Audioanlagen ist in den letzten Jahren eine Übertragungseinrichtung entwickelt worden, die das Analogsignal, z. B. ein Musiksignal, mit Hilfe von Pulscode-Modulation (PCM) digitalisiert, das digitale Signal überträgt und dann das Übertragungssignal mit Hilfe einer Empfangseinrichtung empfängt und in das ursprüngliche Analogsignal zurückverwandelt. Bei dem Digitalisieren des Analogsignals zum Zwecke der Übertragung ergibt sich jedoch das Problem, daß bei der PCM-Umwandlung des Analogsignals Quantisierungsrauschen entsteht. Um dieses Quantisierungsrauschen oder -geräusch zu verringern, besteht die Möglichkeit, die Bit-Zahl des digitalen Signals bei der Digitalisierung im Rahmen der PCM-Umwandlung zu erhöhen. Diese Maßnahme führt jedoch zu dem Problem, daß sich die Übertragungseffizienz verschlechtert.

Sofern es sich bei dem zu übertragenden Analogsignal um ein Audiosignal handelte, wurden bereits für Analogsignale übliche Rauschverminderungsschaltungen vor und hinter dem PCM-Übertragungssystem angeordnet, wobei der Gedanke zugrunde lag, daß ein nicht hörbar in Erscheinung tretendes Rauschen als tatsächlich nicht vorhandenes Rauschen angesehen wird.

Fig. 1 zeigt ein Blockdiagramm der oben erläuterten Einrichtung. An einen Eingangsanschluß Ai wird das Audio-Eingangssignal, z.B. ein Musiksignal, eingegeben. Das eingegebene Signal wird in einem Rauschverminderungs- Codierer 1 (NR-Codierer) codiert. Das codierte Signal wird von einem Analog-/Digital-Umsetzer (im Folgenden: ADU) 2 digitalisiert und in einer senderseitigen Signalverarbeitungsschaltung 3 verarbeitet, um einen Quantisierungs-Fehler zu erfassen und zu korrigieren, und um eine Datenkompression zu bewirken.

Das von dem Übertragungssystem übertragene PCM-Signal wird empfangsseitig in einer Signalverarbeitungsschaltung 4 verarbeitet, um mögliche Codierfehler zu korrigieren, und es wird einer weiteren Verarbeitung zum Zweck der Datenexpandierung und Datenwiedergewinnung unterworfen. Die Daten werden dann mit Hilfe eines DAU 5 in ein Analogsignal umgesetzt und in einem Rauschverminderungs-Decoder 6 entsprechend dem Rauschverminderungs- Codierer 1 decodiert, so daß an dem Ausgangsanschluß Ao ein Audio-Ausgangssignal erhalten wird. Dieses Audio-Ausgangssignal kann über einen Lautsprecher wiedergegeben werden.

Das während der Digitalisierung entstehende Quantisierungsrauschen muß reduziert werden, um den in dem Musik-Audiosignal oder einem anderen von einem Lautsprecher oder einer anderen Einrichtung abzustrahlenden Ausgangssignal enthaltenen Rauschpegel abzusenken. Bei der Verringerung des Quantisierungsrauschens ist zu beachten, daß das in den ADU 2 eingegebene Analogsignal, wenn es den von diesem Umsetzer verarbeitbaren Maximalwert überschreitet, abgekappt oder abgeschnitten wird, so daß eine Abkappungsverzerrung entsteht. Daher sollte die Amplitude des Analogsignals nicht größer sein als der von dem ADU 2 maximal verarbeitbare Wert, während die Amplitude jedoch auch so nahe wie möglich an diesen maximalen Wert herankommen sollte. Das Eingangssignal des ADU 2 sollte einen etwa konstanten Wert haben, der hinreichend nahe dem maximalen von dem ADU 2 verarbeitbaren Wert liegt. Macht man jedoch Gebrauch von den herkömmlichen Rauschverminderungseinrichtungen, so entstehen die unten diskutierten Probleme. Bei dem Rauschunterdrückungssystem sollte das Eingangssignal hinlänglich größer sein als ein fixer Rauschpegel, der in dem Übertragungssystem entsteht (das Übertragungssystem kann auch ein Aufzeichnungsträger sein), bevor das Signal übertragen wird (z. B. zum Zwecke der Aufzeichnung). Im Idealfall erfolgt die Signalverarbeitung in der Nähe des dynamischen Bereichs des Gesamtsystems. Dementsprechend wird durch den Rauschverminderungscodierer 1 ein großes Eingangssignal praktisch unverändert hindurchgelassen, während ein kleines Eingangssignal in seinem Pegel angehoben wird und das vergrößerte Signal ausgegeben wird. In dem Rauschverminderungs- Decodierer 6 wird dieses vergrößerte Signal wieder auf die ursprüngliche Amplitude eingestellt. Beim Anheben des Pegels des kleinen Signals während der Codierung muß dieses kleine Signal jedoch so gesteuert werden, daß sein Pegel niedriger liegt als der des großen Signals. Dies bedeutet aber, daß selbst in dem Fall, daß die codierten Signale auf den ADU 2 gegeben werden, die Differenz zwischen den Maximum- und den Minimumwerten der Eingangspegel des ADU 2 nicht klein gemacht werden können. Aus diesem Grund kann man die Anzahl von Bits bei der Digitalisierung in dem herkömmlichen Rauschverminderungssystem nicht klein halten. Wird die Bit-Zahl klein gehalten, so läßt sich jedoch das Quantisierungsrauschen nicht in zufriedenstellendem Maße unterdrücken.

Weiterhin muß seitens des Decoders Steuerinformation nach Maßgabe des Pegels des codierten Signals, d. h. des in den Decoder eintretenden Signals erhalten werden. Um im Falle eines Audiosignals auch dann einen geeigneten Signalpegel ohne Welligkeit des Steuersignals zu erhalten, wenn die Audiofrequenz sich an der unteren Grenze bewegt, muß die Steuerinformation ermittelt werden, ohne daß solche niedrigen Frequenzen beeinflußt werden. Um aus dem Eingangssignal des Decoders eine zufriedenstellende Steuerinformation zu erhalten, muß der Zeitraum, in welchem die Steuerinformation aus dem Eingangssignal ermittelt wird, d. h. die Steuerzeitkonstante, auf einen ausreichenden Wert eingestellt werden. Demzufolge wird auch die Zeitkonstante auf der Seite des Codierers auf einen großen Wert eingestellt. Wird allerdings dementsprechend die Steuerzeitkonstante erhöht, so kann die Steuerung auf der Seite des Codierers hochfrequenten Signalen nicht folgen, was z. B. bei einem Signal der Fall ist, welches einem plötzlichen Ansteigen eines Klaviertons entspricht. Als Folge hiervon wird ein übermäßig großer Signalpegel an den ADU gegeben, was zu der oben erwähnten Abkappungsverzerrung führt.

Wenn durch die oben geschilderten Vorgänge auf Seiten des Codierers des Übertragungssystems die Abkappungsverzerrung entsteht, so lassen sich die richtigen Amplituden- und Pegelbeziehungen bei der Übertragung nicht länger aufrechterhalten. Hieraus folgt, daß auf Seiten des Decodierers nicht nur die reproduzierte abgekappte Wellenform einem falschen Pegel entspricht, sondern außerdem auch ein nicht-abgekappter Teil der Wellenform einen falschen Pegel besitzt. Zurückzuführen ist dieser Umstand darauf, daß durch die Abkappung auf der Seite des Decoders keine richtigen Steuerspannungen erhalten werden können, was die Tonqualität beeinträchtigt, insbesondere bei solchen Signalen, wie sie beim Anschlag einer Klaviertaste entstehen.

Um die oben aufgezeigten Nachteile zu vermeiden, wurde bisher von einer Signalübertragungseinrichtung Gebrauch gemacht, mit deren Hilfe die Rauschanteile des beim Digitalisieren des Analogsignals entstehenden Quantisierungsrauschens wirksam reduziert werden können.

Während bei der eigentlichen PCM-Codierung das ursprüngliche Analogsignal, z. B. ein Audiosignal, von Augenblick zu Augenblick abgetastet wird und der Abtastwert in Form digitaler Daten, nämlich als PCM-Code übertragen wird, so basiert das oben angesprochene verbesserte Übertragungssystem auf DPCM-Codes, die lediglich die Differenz zwischen zwei aufeinanderfolgenden Abtastwerten in Form digitaler Daten darstellen. Fig. 2 zeigt ein Beispiel für eine solche Übertragungseinrichtung mit DPCM-Codierung.

Bei der dargestellten Einrichtung wird die Differenz nicht in Form von Analogwerten, sondern in Form von Digitalwerten ermittelt. Senderseitig wird das ursprüngliche Analogsignal in digitale Daten, die z. B. aus jeweils 15 Bits bestehen, mit Hilfe eines ADU 7 umgesetzt. Die Daten werden in eine Verzögerungsschaltung 8 eingegeben, die beispielsweise als Register oder dergleichen ausgebildet ist, wo die Daten um ein Abtastintervall verzögert werden. Das verzögerte Signal gelangt zusammen mit anschließend abgetasteten digitalen Daten des ursprünglichen Analogsignals an einen Subtrahierer oder Differenzbildner 9. Wenn der DPCM-Code aus 16 Bits besteht, werden die Differenzdaten entsprechend der Differenz zwischen den beiden in den Subtrahierer 9 eingegebenen digitalen Datenwerte in Form von 16 Bits umfassenden Daten an ein Übertragungssystem gegeben.

Die über das Übertragungssystem übertragenen Differenzdaten werden auf der Seite des Empfängers empfangen. Die empfangenen, aus 16 Bits bestehenden Daten werden auf einen Addierer 10 gegeben. Eine Verzögerungsschaltung 11 liefert das Ausgangssignal des Addierers 10 entsprechend dem letzten Abtastintervall, und der Addierer 10 addiert die momentan empfangenen Differenzdaten und die zuletzt von dem Addierer 10 abgegebenen Ausgangsdaten, die von der Verzögerungsschaltung 11 geliefert werden. Die addierten Daten, die sich z. B. aus 15 Bits zusammensetzen, werden auf einen DAU 12 gegeben, der als Ausgangssignal ein zurückverwandeltes Analogsignal abgibt.

Die Besonderheit der DPCM-Codierung besteht darin, daß aufgrund der Übertragung von Differenzdaten zwischen zwei zeitlich benachbarten Abtastwerten der Wert und somit der Umfang der zu übertragenden digitalen Daten im Mittel klein gehalten werden kann. In anderen Worten: Der mittlere Pegel kann verringert werden, so daß der dynamische Bereich der digitalen Daten schmaler gemacht werden kann.

Fig. 3 ist eine graphische Darstellung, die die Beziehung zwischen dem Datenwert D _p für den Fall der Übertragung des ursprünglichen Analogsignals S _o mit Hilfe gewöhnlicher PCM und dem Datenwert D _d der Daten im Fall der Übertragung mit Hilfe der DPCM, verdeutlicht. Aus der Darstellung ist leicht ersichtlich, daß, sofern das Abtastintervall T _s in bezug auf das ursprüngliche Analogsignal einem kurzen (angemessenen) Zeitraum entspricht, die Übertragungsdaten im Mittel bei der DPCM einen im Vergleich zu der Übertragung mit PCM kleineren Wert aufweisen. Besonders dann, wenn die Frequenz des ursprünglichen Analogsignals im Vergleich zur Abtastfrequenz hinreichend klein ist, was in der Figur dargestellt ist, so erhalten die Differenzdaten D _d einen viel kleineren Wert. Bei gegebenem Quantisierungsfehler kommt also das DPCM-System im Vergleich zum PCM-System mit einer geringeren Anzahl von Bits in bezug auf das Analogsignal aus, andererseits läßt sich bei gegebener gleicher Bitzahl durch das DPCM-System eine Verringerung des Quantisierungsfehlers erzielen. Aus diesem Grund ist die DPCM-Übertragung effizienter.

Wenn beispielsweise ein bestimmtes Musiksignal übertragen wird, so ist bei den zu übertragenden digitalen Daten im DPCM-System die Wahrscheinlichkeit des Auftretens kleinerer Werte hoch, während die Wahrscheinlichkeit des Auftretens größerer Werte sehr niedrig ist, wie aus Fig. 4 hervorgeht. Die großen Werte treten also sehr selten auf. Im Gegensatz dazu konzentrieren sich beim PCM-System die Übertragungsdaten nicht besonders stark im Null-Bereich. Der DPCM-Übertragung liegt die Besonderheit zugrunde, daß die Wellenform eines Musiksignals üblicherweise in bezug auf die Abtastzeit nur sehr schwach ansteigt und abfällt und demzufolge die Differenz zwischen zwei benachbarten Abtastwerten vergleichsweise klein ist, so daß sich die digitalen Datenwerte in der Nähe des Wertes "0" konzentrieren. Wenn aus 16 Bits bestehende PCM-Codes mit Hilfe von DPCM übertragen werden, sind üblicherweise 8 bis 10 Bits für eine angemessene Übertragung der meisten Datenwerte ausreichend, und eine solche Übertragung erfüllt die gestellten Anforderungen.

Obschon bei ihr die einzelnen Übertragungsdatenwerte im Mittel abnehmen, so haftet der DPCM-Übertragung doch das Problem an, daß die einen maximalen Pegel aufweisenden, wenngleich selten auftretende Daten etwa den gleichen oder einen höheren Datenwert (Pegel) aufweisen wie bei der PCM-Übertragung.

Bei der DPCM-Übertragung gibt es also die folgenden beiden Besonderheiten: (i) der mittlere Wert der Übertragungsdaten ist sehr niedrig, und (ii) obschon der maximale Wert der Übertragungsdaten genauso groß ist wie bei der gewöhnlichen PCM-Übertragung, so ist doch die Wahrscheinlichkeit des Auftretens derart großer Datenwerte sehr niedrig.

Als ein System zur effizienten Übertragung von Datenwerten gemäß obiger Beschreibung, bei welchen ein niedriger Mittelwert der Daten vorliegt und die Wahrscheinlichkeit des Auftretens von Signalen mit großen Pegelunterschieden gering ist, ist außerdem ein System in Betracht zu ziehen, bei dem die eigentliche Datenübertragung auf der Grundlage einer vorbestimmten Anzahl von Bits erfolgt, die kleiner ist als die Anzahl der Bits der ursprünglichen Daten. Bei diesem System wird ein Signal mit einem großen Pegel- oder Datenwert- Unterschied, der den darstellbaren Werte-Bereich der vorbestimmten Bit-Zahl überschreitet, dadurch übertragen, daß lediglich die oberen signifikanten Bits mit einer vorbestimmten Bitzahl übertragen werden, während die verbleibenden, weniger signifikanten Bits unbeachtet bleiben. Bei diesem System wird der Inhalt der unberücksichtigt bleibenden, weniger signifikanten Bits nicht gesendet, sondern es wird lediglich die Anzahl der unberücksichtigt bleibenden Bits oder die Anzahl der einer Verschiebung entsprechenden Bits in binärer Form codiert und dann zum Empfänger gesendet. Auf der Empfängerseite werden die signifikanteren Bits in die korrekten, d. h. ursprünglichen Bitstellen zurückgestellt, wodurch das ursprüngliche Analogsignal praktisch genau reproduziert werden kann. Ein solches System nennt man Pulscode-Modulation mit Kompandierung von Augenblickswerten (instantaneous companding pulse code modulation). In der Praxis wird für jeden aus mehreren Abtastwerten bestehenden Datenblock der maximale Datenwert aus den Abtastwerten innerhalb des Datenblocks ermittelt, die Daten innerhalb des Blocks werden nach Maßgabe dieses Wertes verschoben und in die vorbestimmte Anzahl von Bitstellen eingefügt, und die sich ergebenden Daten werden als Hauptdaten verarbeitet. Ein solches System bezeichnet man als Pulscode-Modulation mit Kompandierung von angenäherten Augenblickswerten (NIPCM = near-instantaneous companding pulse code modulation). Zusammen mit den Hauptdaten werden die Binärdaten bezüglich der dem Ausmaß der Verschiebung entsprechenden Anzahl von Bits einmal innerhalb eines Blockintervalls als Skalierinformation auf das Übertragungssystem gegeben. Auf diese Weise erhält man eine im wesentlichen zufriedenstellende Übertragung eines Analogsignals, indem man für jeden Datenblock, der aus einer großen Anzahl von Abtastdaten besteht, lediglich eine Skalierinformation überträgt.

Ein Beispiel eines solchen Systems ist in Fig. 5 in Blockdiagrammform dargestellt. Dieses System ist in Electronics Letters, Vol. 9, Juli 1973, S. 298-300 (Fig. 1) beschrieben und entspricht dem Oberbegriff des Anspruchs 1.

Ein Eingangs-Analogsignal, beispielsweise ein Audiosignal, wird in ursprüngliche Daten mit einer ausreichenden Anzahl von Bits, z. B. 15 Bits, unter Zugrundelegung eines gewissen Zeitintervalls, umgesetzt, und dann wird der maximale Pegel oder der dem maximalen Pegel fast entsprechende Pegel festgestellt, um eine vier Bits umfassende Skalierinformation zu erhalten. Dann werden die von dem ADU 13 ausgegebenen, ursprünglichen Daten bezüglich eines digitalen Pegels gesteuert und zu acht Bits umfassenden Datenwerten komprimiert. Im allgemeinen erfolgt die Pegelsteuerung durch Verschieben von Ziffern, und die Datenkompression geschieht durch Abrunden der niedrigerwertigen Bits. Erfolgt die Übertragung von Daten jeweils in Form von 8 Bits, und umfaßt die Skalierinformation 4 Bits, so werden in einer Kombinierschaltung 16 mehrere 8-Bit-Übertragungsdaten (z. B. 32 Abtastwerte) mit 4-Bit-Skalierinformation zusammengesetzt. Die komprimierten Daten werden dann auf das Übertragungssystem gegeben.

Bei der Übertragung über beispielsweise eine Übertragungsleitung wird eine Skalierinformation mit mehreren Übertragungsdaten im Zeitmultiplex kombiniert.

Es sollen nun die für die PCM benötigte Abtastfrequenz und eine in dem Audiosignal enthaltene Frequenzkomponente betrachtet werden. Der in Fig. 6 gezeigte Abtastimpuls SP hat im Normalfall eine sehr hohe Frequenz von 30 kHz bis 50 kHz. Ein Musiksignal MS hat normalerweise eine Frequenzkomponente von 200 Hz bis 3 kHz, während sich sein Pegel ME mit einer vergleichsweise niedrigen Frequenz von beispielsweise 0,5 Hz bis 300 Hz ändert. Selbst wenn also eine einzelne Skalierinformation mit 32 Übertragungsdatenwerten kombiniert wird, reicht die Informationsmenge der Skalierinformation für die Übertragungsleitung aus, so daß eine wirksame Übertragung möglich ist. Selbst wenn 100 Übertragungsdatenwerte mit einem einzigen Skalier-Datenwert kombiniert werden, kann eine normale Datenübertragung durchgeführt werden.

Auf der Empfängerseite werden die 8 Bits umfassenden Übertragungsdaten in einer Separierschaltung 17 von den 4 Bits umfassenden Skalier-Datenwerten separiert, und es erfolgt eine zu dem oben beschriebenen Vorgang auf der Senderseite entgegengesetzte digitale Steuerung mit Bit-Verschiebung, um die ursprünglichen, 15 Bits umfassenden Daten zurückzugewinnen. Diese Datenwerte werden von einem DAU 19 in Analogsignale zurückverwandelt, so daß das am Ausgang entstehende Ausgangssignal den ursprünglichen Analogdaten ziemlich ähnlich ist.

Die oben kurz beschriebene Übertragungseinrichtung soll anhand der Fig. 7A bis 7C näher beschrieben werden.

Fig. 7 zeigt die ursprünglichen Daten, die 15 Bits umfassen, wobei der schraffierte Teil die effektiven Bits kennzeichnet.

In Fig. 7A belegen die effektiven Daten 6 Bits der ursprünglichen Daten. Demzufolge kann man die unteren 8 Bits der ursprünglichen Daten unverändert als Übertragungsdaten hernehmen. In diesem Fall werden die Ziffernstellen der 8 Bits der Übertragungsdaten von der Seite der unteren Bits her nicht geändert, so daß dementsprechend die Skalierinformation "0" ist. Wenn also die effektive Bit-Zahl niedriger ist als 8 Bits, so beträgt die Skalierinformation gleichmäßig Null.

In Fig. 7B belegen die effektiven Daten 9 Bits der ursprünglichen Daten. Wenn man nun 8 Bits als Übertragungsdaten in der oben beschriebenen Weise herausgreift, so beträgt die Skalierinformation "1". Das effektive Bit in der niedrigsten Ziffernstelle, nämlich das LSB (least significant bit) der ursprünglichen Daten, wird ignoriert. Diese ignorierten unteren Ziffernstellen der ursprünglichen Daten stellen einen Fehler dar, nämlich eine Differenz zwischen den ursprünglichen Daten und den Übertragungsdaten, der Fehler ist hier jedoch im Vergleich zu den Übertragungsdaten ausreichend klein.

In Fig. 7C belegen die effektiven Bits sämtliche Stellen der ursprünglichen Daten, d. h. 15 Bits. In diesem Fall befinden sich die 8 Bits umfassenden Übertragungsdaten an einer solchen Stelle, daß die unteren 7 Bits der ursprünglichen Daten ignoriert werden. Dementsprechend wird die Skalierinformation "7". Man sieht also, daß der maximale Umfang der Verschiebung 7 Bits beträgt.

Die Zahl der Skalierinformation beträgt also 8 (2³) maximal, und 3 Bits reichen aus, um die Skalierdaten zu codieren. Die Skalierdaten kann man vergleichen mit vielen ursprünglichen Daten der früheren Stufe, bezogen auf viele ursprüngliche Daten, die in einem vorbestimmten Zeitraum enthalten sind. Der Maximalwert der vielen ursprünglichen Daten innerhalb eines vorbestimmten Zeitraums wird vorab gemessen oder vorausgesagt, um die gemeinsame Skalierinformation (das Ausmaß der Verschiebung) zu erzeugen, die auf viele ursprüngliche Daten anwendbar ist. Die Skalierinformation kann nach jeweils mehreren Datenwerten erneuert werden.

Wie aus der obigen Erläuterung hervorgeht, setzen sich die Übertragungsdaten nur aus solchen Daten zusammen, die man durch Verschieben von Bits der ursprünglichen Daten erhält. Haben die zu verarbeitenden Analogsignale lediglich eine einzige Polarität, d. h. entweder positive oder negative Polarität, so können die Übertragungsdaten in einem Abstands-Binärcode vorliegen. Haben die verarbeiteten Analogsignale sowohl positive als auch negative Polarität, so stellt das höchstwertige Bit (MSB) der ursprünglichen Daten ein Code-Bit oder ein dem Code entsprechendes Bit dar, und üblicherweise wird ein Zweierkomplement-Code verwendet. Dieses Code-Bit ist zweifellos ein wichtiges Bit, und dieses eine Code-Bit sollte in den Übertragungsdaten auch über den oben erläuterten Verschiebungsvorgang hinaus erhalten bleiben. Wenn also die Übertragungsdaten aus 8 Bits bestehen, so sollte im Falle eines Audiosignals ein Bit von diesen 8 Bits das Code-Bit sein.

In den Fig. 7B und 7C sind die auf die unteren Bits der 8 Bits umfassenden Übertragungsdaten auf der Seite des Empfängers aufzuaddierenden Daten "0".

Werden die ursprünglichen Daten durch 15 Bits im Zweierkomplement dargestellt, wie es in Fig. 8A dargestellt ist, so werden die effektiven Bits "01100101" als 8 Bits umfassende Übertragungsdaten extrahiert, und die 4 unteren Bits werden abgerundet. Dementsprechend werden 8 Bits übertragen, und alle 32 Übertragungen von jeweils 8 Bits umfassenden Daten wird eine Skalierinformation übertragen. Auf der Empfängerseite wird in der Separierschaltung der Skalier-Datenwert, der einmal übertragen wird, wenn die Übertragungsdaten 32 mal übertragen werden, separiert. Das Verschieben von Ziffernstellen der 8 Bits umfassenden Daten innerhalb eines Blocks, d. h. das Variieren des digitalen Pegels, erfolgt auf der Grundlage der Skalierinformation. Wenn die aus 8 Bits bestehenden Übertragungsdaten nach Maßgabe des Skalier-Datenwerts einer Verschiebung unterzogen werden, werden in die unteren Ziffernstellen die Datenwerte "0" (0000) eingefügt, wie es in Fig. 8B gezeigt ist. Dies führt zu einem beträchtlich großen Fehler.

Es bereitet jedoch Schwierigkeiten, die herkömmliche PCM-Übertragung mit Kompandierung von angenäherten Augenblickswerten unverändert auf die DPCM-Übertragung anzuwenden, da die DPCM die Datenkompression in größerem Umfang zuläßt.

Der Grund ist folgender: Es ist notwendig, die empfangenen Daten zu decodieren, indem man sie integriert. Demzufolge summiert sich auf der Empfängerseite der durch den auf der Senderseite durchgeführten Abrundungsvorgang verursachte Fehler, so daß insgesamt ein sehr großer Fehler entsteht. Wendet man also das herkömmliche Kompandiersystem mit angenäherten Augenblickswerten ohne Modifizierung auf das DPCM-System an, so enthalten die tatsächlichen Übertragungsdaten sehr große Fehler, obschon es eigentlich beabsichtigt ist, den mittleren Pegel zu verringern und die aufgelaufenen Fehler herabzusetzen.

Wird außerdem ein durch mehr als zwei Signale, z. B. ein höherfrequentes Signal und ein niederfrequentes Signal zusammengesetztes Signal eingegeben, so ist der Differenzwert des höherfrequenten Signals größer, und der Differenzwert des niederfrequenten Signals ist klein. Die Unterschiede zwischen den zwei Differenzwerten stehen nämlich im Verhältnis zu der jeweiligen Frequenz, selbst wenn die beiden Eingangssignale die gleiche Eingangsamplitude haben. Ist der Pegel des niederfrequenten Signals kleiner als der des höherfrequenten Signals, auch wenn dieser Unterschied nur sehr gering ist, so steigt der Unterschied zwischen den Differenzwerten an. Somit wird eine Skalierinformation auf der Grundlage des hochfrequenten Signals bestimmt, und die effektiven Bits des niederfrequenten Signals, die übertragen werden sollten, fallen in diejenigen Bit-Positionen, die abgerundet werden, so daß manchmal überhaupt keine Übertragung dieser Bits erfolgt.

Der Erfindung liegt die Aufgabe zugrunde, eine Datenübertragungseinrichtung, insbesondere eine Datenübertragungseinrichtung, bei der von einer DPCM mit Kompandierung von angenäherten Augenblickswerten Gebrauch gemacht wird, zu schaffen, bei der durch das Abrunden von Daten kein Auflaufen von Fehlern entsteht.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet.

In dem Pulscode-Modulationssystem mit Kompandierung von angenäherten Augenblickswerten, in welchem signifikante obere Bits von DPCM-Daten gesendet werden, die insbesondere mit Hilfe eines PCM-Systems durch Digitalisieren erhalten werden, insbesondere durch Digitalisierung der Differenz benachbarter Signalwerte bei Abtastung eines ursprünglichen Analogsignals in Form von "0" und "1", ist erfindungsgemäß ein neues digitales Übertragungssystem vorhanden, bei dem die fehlenden unteren Bits in dem Akkumulator gespeichert werden und auf die fehlenden Bits der als nächstes zu sendenden Daten durch den Akkumulator addiert werden. Wenn aus der Summe ein Übertrag entsteht, so wird eine "1" auf das niedrigstwertige Bit der als nächstes zu sendenden Daten addiert, um diese Daten zu korrigieren.

Die Erfindung schafft eine Datenübertragungseinrichtung, bei der die Übertragungseffizienz oder der Rauschabstand (S/N-Verhältnis) eines niederfrequenten Signals durch DPCM verbessert wird und die Datenkompression des höherfrequenten Signals durch Anwendung des Kompandierungsverfahrens mit angenäherten Augenblickswerten durchgeführt wird. Durch die Erfindung wird eine Datenübertragungseinrichtung erhalten, bei der das Quantisierungsrauschen in beträchtlichem Maße herabgesetzt ist und eine hohe Genauigkeit der Datenübertragung erzielt wird. Außerdem läßt sich durch die Erfindung eine Anpassung des Quantisierungsgeräusches an die Gehörempfindlichkeit erreichen, so daß auch eine subjektive Klangverbesserung möglich ist.

Wenn mit Hilfe des erfindungsgemäßen Systems PCM-Daten oder DPCM-Daten unter Zugrundelegung des Kompandierverfahrens mit angenäherten Augenblickswerten übertragen werden, so werden die abgerundeten Bits senderseitig akkumuliert, wodurch ein durch Akkumulieren der abgerundeten Bits entstehender Übertrag entsteht, welcher mitgesendet wird. Dementsprechend ist die erhaltene Summe von Übertragungsdaten im wesentlichen der gleiche Wert wie der ursprüngliche Datenwert, was einer sehr hohen Genauigkeit entspricht. Wenn mit der erfindungsgemäßen Datenübertragungseinrichtung DPCM-Daten unter Zugrundelegung des Kompandierverfahrens mit angenäherten Augenblickswerten übertragen werden, so werden die abgerundeten Bits senderseitig zum Erhalt eines Übertrags akkumuliert, und die DPCM-Daten werden empfangsseitig akkumuliert, um sie in PCM-Daten umzusetzen. Hierdurch wird erreicht, daß die Summe der empfangenen Daten, was die Genauigkeit angeht, im wesentlichen den ursprünglichen Daten entspricht. Durch die Erfindung soll die Möglichkeit geschaffen werden, DPCM-Daten nach dem Verfahren für angenäherte Augenblickswerte zu übertragen.

Die Erfindung schafft eine Einrichtung, die das Spektrum des Quantisierungsrauschens aufgrund der Wirkung der erwähnten Akkumulation in dem Hochfrequenzbereich konzentriert, und es erfolgt eine Deemphasis auf der Empfängerseite, um Rauschen in dem Hochfrequenzbereich zu reduzieren.

Durch die Erfindung ist es möglich, DPCM-Daten durch Anwendung des Kompandierverfahrens mit angenäherten Augenblickswerten zu übertragen, wobei senderseitig eine Preemphasis durchgeführt wird, um den Hochfrequenzbereich anzuheben. Dies geschieht mit Hilfe eines Differenzier- oder Subtrahiervorgangs. Man erhält DPCM-Daten. Auf der Empfängerseite erfolgt mit Hilfe einer Integration eine Deemphasis, um den Hochfrequenzbereich zu dämpfen, so daß man decodierte DPCM-Daten erhält.

Die Erfindung schafft außerdem eine Datenübertragungseinrichtung, bei der dann, wenn PCM- oder DPCM-Daten mit Hilfe des Augenblickswert-Kompandierverfahrens übertragen und die abgerundeten Daten akkumuliert werden, eine Einrichtung vorgesehen ist, die einen Überlauf der Übertragungsdaten verhindert, so daß ein exakter Datentransfer erzielt wird.

Im Folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockdiagramm einer herkömmlichen Nachrichtenübertragungseinrichtung, anhand derer ein Rauschverminderungsverfahren erläutert wird,

Fig. 2 ein Blockdiagramm einer DPCM-Übertragungseinrichtung,

Fig. 3 und 4 graphische Darstellungen, die den Unterschied zwischen dem PCM- und dem DPCM-System erläutern,

Fig. 5 ein Blockdiagramm eines Beispiels einer Datenkompression durch das PCM-System,

Fig. 6 den Verlauf eines Signals und dessen Hüllkurve, anhand dessen erläutert wird, daß die DPCM-Übertragung mit einer geringeren Datenmenge möglich ist,

Fig. 7A bis 7C jeweils Bit-Konfigurationen für die Einrichtung nach Fig. 5,

Fig. 8A und 8B Bit-Konfigurationen, die in der Einrichtung nach Fig. 5 gegeben sind,

Fig. 9A ein Blockdiagramm einer Ausführungsform der Erfindung,

Fig. 9B verschiedene Bit-Konfigurationen, die die Arbeitsweise des Ausführungsbeispiels nach Fig. 9A erläutern,

Fig. 10 ein Blockdiagramm einer Sendeeinrichtung gemäß einer Ausführungsform der Erfindung,

Fig. 11 ein Blockdiagramm einer Sendeeinrichtung einer Ausführungsform der Erfindung,

Fig. 12A und 12B jeweils ein Blockdiagramm von Hauptabschnitten der Empfangseinrichtung einer Ausführungsform der Erfindung,

Fig. 13 ein Blockdiagramm der Empfangseinrichtung einer Ausführungsform der Erfindung,

Fig. 14 und 15 Bit-Konfigurationen entsprechend einer Ausführungsform der Erfindung,

Fig. 16 bis 18 jeweils Bit-Konfigurationen einer Ausführungsform der Erfindung,

Fig. 19 ein Flußdiagramm zur Erläuterung einer Ausführungsform der Erfindung,

Fig. 20 ein Blockdiagramm einer Ausführungsform der Erfindung,

Fig. 21 bis 24 Bit-Konfigurationen für das Ausführungsbeispiel nach Fig. 20,

Fig. 25 ein Flußdiagramm zur Veranschaulichung einer Ausführungsform der Erfindung,

Fig. 26 und 27 jeweils ein Blockdiagramm einer Ausführungsform der Erfindung, und

Fig. 28 ein Kennlinien-Diagramm, welches die PCM mit Kompandierung von angenäherten Augenblickswerten gemäß der Erfindung vergleicht mit der herkömmlichen PCM mit Kompandierung von angenäherten Augenblickswerten.

Fig. 9A zeigt in Blockdiagrammform eine Ausführungsform einer erfindungsgemäßen digitalen Datenübertragungseinrichtung. Die Einrichtung enthält einen ADU 23, eine Abtastungs-Verzögerungsschaltung 24, die einer ADU unterzogene PCM-codierte Daten um eine Abtastzeit verzögert, und eine Differenzier- oder Subtrahiereinheit 25, welche die Differenz zwischen zwei aufeinanderfolgenden PCM-Datenwerten bildet und dadurch DPCM-Daten an ihrem Ausgang erzeugt. Diese Daten bestehen aus 16 Bits. Eine Blockverzögerungsschaltung 26 verzögert die von dem Subtrahierer 25 erzeugten DPCM-Daten um eine Zeit, die einem Datenblock entspricht. Ein Skalier-Detektor 27 ermittelt eine Skalierinformation, d. h. das Ausmaß einer Verschiebung, um aus den 16 Bits umfassenden DPCM-Daten obere 8 effektive Bits zu extrahieren. Dies geschieht auf der Grundlage des Maximalwerts der Absolutwerte der Abtastdaten innerhalb eines Datenblocks, der von dem Subtrahierer 25 erzeugt wird. Es werden Daten von 4 Bits erzeugt. Ein Datenkompressor 28 stellt den Hauptteil der vorliegenden Erfindung dar. 16 Bits umfassende DPCM-Daten, die in der Block-Verzögerungsschaltung 26 um einen Block verzögert werden, werden nach Maßgabe der von dem Skalier-Detektor 27 ausgegebenen und für jeden Block erneuerten Skalierinformation verschoben, wodurch die oberen 8 Bits als signifikante Übertragungsdaten extrahiert werden. In dem Kompressor 28 werden die unteren Bits nicht vollständig abgerundet, und die abgerundeten Daten werden auf die nachfolgenden DPCM-Daten addiert. Die gerundeten Daten werden akkumuliert, so daß lediglich der entstehende Übertrag auf das niedrigstwertige Bit (LSB) der Übertragungsdaten addiert wird. Hierdurch wird das Entstehen eines auflaufenden Fehlers vermieden. Eine Kombinierschaltung 29 kombiniert die von dem Kompressor 28 ausgegebenen, 8 Bits umfassenden Übertragungsdaten mit der von dem Skalier-Detektor 27 ausgegebenen, 4 Bits umfassenden Skalierinformation im Verhältnis von einer Skalierinformation zu einer Blocklänge von Übertragungsdaten. Dies geschieht im Zeitmultiplex, so daß auf einer Übertragungsleitung ein zusammengesetztes Signal auftritt.

Die obige Beschreibung betrifft die Sendeeinrichtung, und im Folgenden soll die Empfangseinrichtung näher erläutert werden. Eine Separierschaltung 30 empfängt die Übertragungsdaten, um die empfangenen Daten zu decodieren und zu separieren und 8 Bits umfassende Übertragungsdaten sowie 4 Bits umfassende Skalierdaten zu erhalten. Ein Datenexpander 31 verschiebt die von der Separierschaltung 30 ausgegebenen Übertragungsdaten nach Maßgabe der Skalierdaten und addiert beispielsweise eine "0" auf die leeren unteren Bit-Stellen, um dadurch DPCM-Empfangs- und -Entscheidungsdaten zu erhalten. Ein Addierer 32 integriert die empfangenen DPCM-Daten und erzeugt 15 Bits umfassende PCM-Daten. Eine Abtast-Verzögerungsschaltung 33 verzögert die PCM-Daten um eine Abtastzeit und führt die verzögerten Daten zu dem Addierer 32 zurück. Ein DAU 34 unterwirft die PCM-Daten einer Digital-Analog-Umsetzung.

Die Arbeitsweise des oben beschriebenen digitalen Datenübertragungssystems soll nachstehend unter Bezugnahme auf Fig. 9B näher erläutert werden.

Gemäß Fig. 9B setzen sich die durch Digitalisieren lediglich der Frequenz benachbarter Signalwerte beim Abtasten des ursprünglichen Analogsignals mit Werten "0" und "1" aus 16 Bits zusammen. Nach Maßgabe der Amplitude des Analogsignals werden die durch das Bezugszeichen 35 bezeichneten oberen signifikanten 8 Bits innerhalb der 16 Bits umfassenden Daten nach oben verschoben und als Hauptdaten gesendet (für jeden Block wird eine Skalierinformation gesendet, die das Ausmaß der Verschiebung kennzeichnet), während die unteren 5 Bits (Bezugszeichen 36) als Fehl-Bits in dem Akkumulator des Integrators gespeichert werden (Position 37). Wenn die mit dem Bezugszeichen 38 bezeichneten Daten, die sich aus den oberen Bits der nächsten Differenzdaten zusammensetzen, gesendet werden, werden in ähnlicher Weise die fehlenden 5 Bits 39 von dem Akkumulator addiert, und das Ergebnis 40 wird in dem Akkumulator gespeichert. Wenn bei der Summierung eine "1" als Übertrag entsteht, so wird dieser Übertrag auf das niedrigstwertige Bit der Übertragungsdaten addiert (Position 41), woraufhin korrigierte 8-Bit-Daten 42 gesendet werden. Das heißt: Gemäß dem Hauptmerkmal der vorliegenden Erfindung werden die zwecks Reduzierung der Übertragungsdaten abgelegten Daten akkumuliert, und wenn der aufgelaufene Datenwert einen Betrag erreicht hat, der als groß genug für die Übertragung angesehen werden kann, so wird der Datenwert in Form eines Übertrags auf die Übertragungsdaten addiert, so daß ein Fehler kompensiert werden kann, der durch den beim Decodieren der DPCM-Daten auf der Empfängerseite verwendeten Integrator (Addierer) entsteht.

In dem in Fig. 9A dargestellten Sender extrahiert der Skalier-Detektor 27 gemäß der Erfindung die eingegebenen DPCM-Daten jeweils für einen Block, der aus einer vorbestimmten Anzahl von Abtastwerten besteht, ermittelt die maximale Differenz (die Differenz der größten Absolutwerte zwischen positiven und negativen Differenzen) aus den codierten DPCM-Daten dieses Blocks und liefert diese maximale Differenz als Ausgangsgröße in Form einer 4 Bits umfassenden Skalierinformation entsprechend der maximalen Differenz (in der Skalierinformation ist das Ausmaß der Verschiebung beim Senden der aus den DPCM-Daten extrahierten 8 Bits von insgesamt 16 Bits codiert). Das Ausgangssignal des Skalier- Detektors 27 wird bei jedem Block der codierten DPCM-Daten aktualisiert.

In der Zwischenzeit ist die zeitliche Abweichung des in die Blockverzögerungsschaltung 26 eintretenden, 16 Bits umfassenden Signals in der Verzögerungsschaltung bezüglich des in den Skalier-Detektor 27 eintretenden Blocks von DPCM-Daten kompensiert und gelangt an den Kompressor 28. Dieser Datenkompressor empfängt außerdem die Skalierinformation entsprechend den Eingangsdaten und verschiebt die codierten DPCM-Daten nach Maßgabe dieser Skalierinformation, extrahiert die Hauptdaten aus den oberen 8 Bits und legt die unteren Bits ab. Bei dieser Gelegenheit werden die abgelegten Daten der unteren Bits in dem Akkumulator belassen, um auf die nächstfolgenden codierten DPCM-Daten addiert zu werden. Die abgelegten Daten werden also mit den nächstfolgenden codierten DPCM-Daten summiert und sind effektiv in den späteren Hauptdaten enthalten und werden aufgrund der wiederholten Addiervorgänge übertragen.

Das durch den Datenkompressor 24 zu 8-Bit-Übertragungsdaten komprimierte Signal gelangt in die Kombinierschaltung 29, welche die 8-Bit-Übertragungsdaten und die 4-Bit-Skalierinformation im Zeitmultiplex kombiniert und die kombinierten Daten bit-parallel oder bit-seriell als Sendedaten auf das Übertragungsmedium gibt. Hierbei ist also die Gesamtzahl der Bits beträchtlich gesenkt. Bei einer bit-parallelen Übertragung kann die Anzahl von Übertragungsdaten z. B. auf maximal 8 Bits eingestellt sein, so daß das Übertragungsmedium eine Übertragungsleitung mit einer Kapazität von 8 Bits ist.

Auf der Empfängerseite empfängt die Separierschaltung 30 die über die Übertragungsleitung gesendeten Daten und trennt diese auf in 8 Bits umfassende Hauptdaten und 4 Bits umfassende Skalier-Informationsdaten. Die separierten Daten gelangen in den Datenexpander 31, in welchem die 8-Bit-Übertragungsdaten innerhalb eines Blocks nach Maßgabe der 4-Bit-Skalierinformation verschoben werden. Auf die niedrigstwertigen Bits wird jeweils ein "0" addiert, so daß hierdurch die Empfangsdaten des aus 16 Bits bestehenden DPCM-Codes werden. Diese Empfangsdaten des DPCM-Codes gelangen an den Integrator 32 und werden dort auf die bis dahin angesammelten, 15 Bits umfassenden Daten addiert. Gleichzeitig gelangen in den Integrator 32 Daten aus der Abtast-Verzögerungsschaltung 33, so daß am Ausgang des Integrators 15 Bits umfassende PCM-Daten erhalten werden. Anstatt die Integration der DPCM-Codes empfangsseitig digital durchzuführen, kann man auch das in Fig. 10 dargestellte System verwenden, bei welchem die Empfangsdaten des DPCM-Codes von einem DAU 34 in Analogform umgesetzt werden, um von einem Analog- Integrator 43 integriert zu werden.

Fig. 11 zeigt ein detailliertes Blockdiagramm der Sendeseite. Das Bezugszeichen 27 kennzeichnet eine Skalenbestimmungsschaltung, die den Skalierwert für jeden Datenblock auf der Grundlage der Absolutwerte der Abtastdaten innerhalb des Datenblocks feststellt, wobei sämtliche Daten eines Blocks der DPCM-Daten zugrunde gelegt werden, wie sie von dem Subtrahierer 25 geliefert werden. Um den später noch zu beschreibenden Überlauf der Übertragungsdaten zu verhindern, wird dieser Skalierwert verglichen mit dem zuvor eingestellten Skalierwert, so daß dann, wenn der Skalierwert ansteigt, der eingegebene Skalierwert unverändert als eingestellter Skalierwert verwendet wird, während dann, wenn der Skalierwert abnimmt, eine "1" von dem vorherigen Skalierwert subtrahiert wird, ungeachtet des eingegebenen Skalierwerts. Es wird also im letzteren Fall der Differenzwert als eingestellter Skalierwert verwendet. Der auf diese Weise ermittelte Skalierwert wird als Ausgangsdatum in Form von 4 Bits abgegeben.

Der Datenkompressor und -Korrektor 28 enthält eine Datenkompressorschaltung 28 a, die zum Komprimieren der codierten DPCM-Daten von 16 Bits zu 8 Bits umfassenden Hauptdaten dient. Der Kompressor enthält außerdem eine Datenkompensationsschaltung 28 b. Durch die Schaltung 28 b werden lediglich solche niedrigen Bits von den verbleibenden Datenteilen mit maximal 8 Bits aus den codierten DPCM-Daten, die von der Blockverzögerungsschaltung 28 geliefert werden, welche übrig bleiben, wenn die Hauptdaten nach Maßgabe der von der Skalenbestimmungsschaltung 27 gelieferten Skalenwerte abgeleitet werden, sukzessive an beispielsweise einen 8 Bits umfassenden Akkumulator geliefert und kumuliert, und dieses Summenergebnis wird als korrigierte Daten an die Datenkompressionsschaltung 28 a geliefert. Eine Ablaufsteuerung/Taktgeberschaltung 44 liefert an den ADU 23, die Abtast-Verzögerungsschaltung 24, den Subtrahierer 25, die Skalenbestimmungsschaltung 27, die Datenkomprimierschaltung 28 a, die Block-Verzögerungsschaltung 26, die Datenkorrekturschaltung 28 b und die Kombinierschaltung 29 Steuer- und Taktsignale, damit die genannten Teile der Schaltung in einer vorbestimmten zeitlichen Ablauffolge arbeiten.

Ein Blockdiagramm einer speziellen Ausführungsform der Skalenbestimmungsschaltung 27 zeigt Fig. 12. Eine Skalierwert-Erfassungsschaltung 27 a erfaßt den ursprünglichen Skalierwert auf der Grundlage der Maximumdaten der Absolutwerte eines Blocks von eingegebenen DPCM-Daten, wie in Fig. 12B näher dargestellt ist. Der Maximumwert der Skalierwerte innerhalb jedes Blocks wird durch die Skalierwert-Erfassungsschaltung 27 a festgestellt. Wie Fig. 12B zeigt, wird hierzu ein den DPCM-Daten für jede Abtastung entsprechender Skalierwert von einer Skalierwert-Extrahierschaltung 270 extrahiert, und das extrahierte Ausgangssignal S ₁ und ein in einem Speicherregister für vorausgehende Skalierwerte, 271, gespeicherter Skalierwert S ₂ werden mit Hilfe eines Vergleichers 272 für jeden Abtastwert innerhalb des Blocks verglichen. Gilt die Beziehung S ₁ ≦λτ S ₂, so wird der Skalierwert S ₁ in dem Register 271 gespeichert. Auf diese Weise erhält man den Maximalwert der infrage kommenden Skalierwerte, und dieser Maximalwert wird von der in Fig. 12A gezeigten Schaltung 27 a als ursprünglicher Skalierwert innerhalb des Blocks abgegeben. Wenn diese maximalen Werte direkt als eingestellte Skalierwerte verwendet werden, so haben die jeweiligen Blöcke voneinander unabhängige Skalierwerte. Um jedoch die eingestellten Skalierwerte so zu bestimmen, daß die Werte zwischen den jeweiligen Blöcken voneinander abhängen, sind gemäß Fig. 12A Schaltungen 27 b und 27 c vorgesehen. Der Skalierwert- Bestimmungsabschnitt 27 b vergleicht den von dem Skalierwert- Erfassungsabschnitt 27 a ermittelten ursprünglichen Skalierwert mit dem früher eingestellten Skalierwert. Wenn beide Werte einander gleichen oder der eingegebene ursprüngliche Skalierwert größer ist, so wird der eingegebene Skalierwert als eingestellter Skalierwert unverändert abgegeben. Wenn hingegen der eingegebene, ursprüngliche Skalierwert kleiner ist, so wird von dem vorher eingestellten Skalierwert unabhängig von der Größe des ursprünglichen Skalierwertes der Wert "1" subtrahiert, so daß die sich ergebende Differenz als neuer Skalierwert hergenommen wird. Der Zweck dieser Maßnahme liegt darin, daß das Auftreten des Überlaufs von Übertragungsdaten verhindert wird, wie weiter unten noch ausgeführt wird. Wenn der ursprüngliche Skalierwert die Neigung hat, sich zwischen benachbarten Blöcken zu vergrößern, so wird er direkt als der eingestellte Skalierwert verwendet. Wenn der ursprüngliche Skalierwert jedoch die Neigung hat, sich zwischen den Blöcken zu verringern, so wird von dem Skalierwert des vorausgehenden Blocks eine "1" subtrahiert, so daß der neue, einer Differenz entsprechende Wert als eingestellter Skalierwert dient. Die Skalierwert-Halteschaltung 27 c speichert den eingestellten Skalierwert, der von der Schaltung 27 b ausgegeben wird, für eine Blockdauer, um diesen Wert dann erneut der Schaltung 27 b zuzuführen.

Fig. 13 zeigt den Aufbau des Empfängers im einzelnen. Die von der Senderseite übertragenen und vom Empfänger empfangenen Daten umfassen aus acht Bits bestehende Übertragungsdaten, die aus DPCM-Daten, Skalierinformation für jeden Block und praktisch gleichzeitiger Blockinformation bestehen. Bei den empfangenen Daten handelt es sich entweder um Daten, die keiner Modifizierung unterworfen wurden, oder die einer digitalen Modulation unterworfen wurden, z. B. einer MFM (modifizierte Frequenzmodulation), einer 2-Phasen-Modulation oder einer 3-Positions-Modulation. Werden auf der Seite des Senders verschiedene digitale Modulationsverfahren eingesetzt, so werden die übertragenen Daten empfangsseitig selbstverständlich einer entsprechenden Demodulation unterworfen. Die empfangenen Daten werden in einen Synchronisationsdetektor 30 a und eine Separierschaltung 30 b eingegeben. Der Synchronisationsdetektor 30 a erfaßt einen Block-Synchronisationsimpuls in den empfangenen Daten und erzeugt nach Maßgabe des Synchronisationsimpulses in jeweils einem Block Ausgangssignale für die Separierschaltung 30 b. Die Separierschaltung 30 b empfängt die Empfangsdaten unter zeitlicher Steuerung des Block-Synchronisationsimpulses, um dadurch acht Bits umfassende Übertragungsdaten von den vier Bits umfassenden Skalierinformationen der Empfangsdaten zu separieren. Die separierten 8-Bit-Übertragungsdaten werden auf ein Expanderregister 31 a gegeben, und die 4-Bit-Skalierdaten werden auf einen in der Ablaufsteuerung 45 enthaltenen Schiebetaktgeber 45 a gegeben. Die in den Schiebetaktgeber 45 a eingegebene Skalierinformation wird in diejenige Taktzahl umgesetzt, die den Eingabedaten entspricht und an das Expanderregister 31 a gegeben. Die 8-Bit-Übertragungsdaten werden durch Verschieben um eine dem obigen Takt entsprechende Zahl von Stellen in 16-Bit-DPCM-Daten umgesetzt.

Dann werden die empfangenen DPCM-Daten auf den Addierer 32 a gegeben und auf dasjenige Ausgangssignal des Addierers 32 a addiert, das dieser bis dahin durch Addition ermittelt hat und das in einem Halteregister 33 a gespeichert ist. Die Ausgangsdaten des Addierers 32 a sind die akkumulierten Daten der empfangenen DPCM-Daten, d. h. 15 Bits umfassende PCM-Daten. Das Halteregister 33 a und das Datenregister 32 b halten die Ausgangsdaten des Addierers 32 a fest, und diese beiden Register könnten auch als ein einziges Register zusammengefaßt werden.

Nach Maßgabe eines von der Zeitsteuerung 45 b gelieferten Zeitsteuersignals legt das Datenregister 32 b die empfangenen PCM-Daten an den DAU 34, wodurch die empfangenen Daten nacheinander in Analogsignale umgesetzt werden. Unnötige hochfrequente Signalanteile, z. B. eine für die Übertragung benötigte Signalkomponente, werden mit Hilfe eines Tiefpaßfilters 46 aus den Analogsignalen entfernt. Dann wird das ursprüngliche Audiosignal gewonnen. In der erfindungsgemäßen Einrichtung werden auf der Sendeseite die niedrigeren fehlenden Bits kumuliert oder summiert, und der hierbei entstehende Übertrag wird auf die Übertragungsdaten addiert, woraufhin empfängerseitig das Auftreten von Verzerrungen und Quantisierungsgeräuschen unterdrückt wird durch die Kumuliereinrichtung, die sich aus dem Integrator 32 a und dem Halteregister 33 a zusammensetzt. Wenn die Anzahl von Zeitpunkten der Datenübertragungen zunimmt, erzielt man eine höhere Genauigkeit. Wenn zwei Datenwerte übertragen werden, so entspricht dies einer Übertragung von 9 Bits, wenn vier Datenwerte übertragen werden, so entspricht dies einer Übertragung von 10 Bits, und wenn acht Datenwerte übertragen werden, so entspricht dies einer Übertragung von 11 Bits. Es sei nun angenommen, die fehlenden Bits des ersten Datums und des zweiten Datums hätten die Form "1 1 1 0 1" bzw. "1 1 0 0 0", so daß der an Summe "1 1 0 1 0 1" ergäbe, wobei die "1" in der oberen Bitstelle dadurch zur Empfangsseite gesendet würde, daß sie auf das niedrigstwertige Bit (LSB) der acht Bits umfassenden Übertragungsdaten als Übertrag aufaddiert wird. Das heißt: Wenn die zwei Datenwerte gesendet werden, wird das eine, den Übertrag darstellende Bit von den fehlenden Bits auf die acht Bits umfassenden Übertragungsdaten aufaddiert. Somit entspricht das Ausgangssignal des Addierers 32 a auf der Empfangsseite einer Situation, in der neun Bits gesendet werden. Es sei weiterhin angenommen, die fehlenden Bits der dritten Daten wären "0 1 0 0 0", die summiert mit den unteren fünf Bits "1 0 1 0 1" der Obigen Summe "1 1 0 1 0 1" den Wert "1 1 1 0 1" ergeben, so daß ein Übertrag "0" entsteht. Auf der Empfangsseite addieren sich dann die Überträge "1" und "0" zu einer Summe S = 1 + 0. Man nehme weiterhin an, daß die fehlenden Bits von vierten Daten "1 0 1 1 0" betragen und auf den obigen Wert "1 1 1 0 1" addiert werden, so daß man die Summe "1 1 0 0 1 1" erhält. Die "1" in der obersten Bit-Stelle dieser Summe wird als Übertrag zur Empfangsseite gesendet, so daß die Summe der Überträge S = 1 + 0 + 1 = 1 0 wird. Hierdurch werden die beiden unteren zwei Bits der acht Bits umfassenden Übertragungsdaten beeinflußt. Das heißt: Wenn die vier Daten gesendet werden, werden die zwei Bits des Übertrags aus den fehlenden Bits auf die 8-Bit-Übertragungsdaten addiert. Wenn also die Übertragungsdaten auf der Empfängerseite akkumuliert werden, so entspricht dies äquivalent dem Zustand, daß zehn Bits gesendet werden.

Die obige Betrachtung zeigt, daß - zeitlich gesehen - Daten entsprechend neun Bits durch Senden von zwei Datenwerten über die Übertragungsleitung mit einer Kapazität von acht Bits gesendet werden können, und daß Daten entsprechend zehn Bits durch Senden von vier Datenwerten gesendet werden können. Das heißt: Selbst wenn die Kapazität der Übertragungsleitung acht Bits beträgt, so werden bei einer größeren Anzahl von zu sendenden Daten die eine Anzahl von acht Bits übersteigenden Daten in äquivalenter Form gesendet, und demzufolge können Fehler kompensiert werden. Wenn also Datenwerte in einem Umfang von 2⁸ gesendet werden, so lassen sich die ursprünglichen PCM-Daten, die 16 Bits umfassen, in äquivalenter Weise mit der Übertragungsleitung übertragen, die für Übertragungsdaten von acht Bits ausgelegt ist. In anderen Worten: Selbst wenn die Informationsgehalte der unteren, fehlenden Bits, unberücksichtigt bleiben und bei einem Sendevorgang der DPCM-Daten weder gesendet noch empfangen werden, werden sie vermittels der Übertrag- oder Borgedaten in den oberen Bits, d. h. den Übertragungsdaten gesendet, wenn die DPCM-Daten zweimal, dreimal, usw. gesendet werden. Durch Kumulieren (Integrieren) dieser empfangenen Daten werden die gesendeten Daten den exakten Daten angenähert. Dies bedeutet, daß das niederfrequente Signal wirksam übertragen wird. Aber selbst wenn korrekte Daten mit einer gewissen Verzögerung gesendet werden, nimmt die Bedeutung einer solchen Übertragung von verzögerten korrekten Werten im Fall eines höherfrequenten Signals ab. Bei dieser Gelegenheit entspricht der aus dem Integrator 32 a und dem Halteregister 33 a bestehende Kumulator der Integration, und die empfangenen DPCM-Daten werden durch den Kumulator geschickt, um Verzerrungen zu vermindern.

Durch die Erfindung läßt sich also der mittlere Pegel der Übertragungsdaten durch die DPCM verringern. Weiterhin werden die niedrigeren, fehlenden Bits senderseitig akkumuliert, und die Übertragdaten werden auf die Sendedaten addiert, um eine Fehlerreduzierung zu erreichen. Außerdem wird innerhalb einer Datenblockeinheit eine Skalierinformation gesendet, wodurch die Daten sehr effizient mit Hilfe einer geringen Anzahl von Übertragungsbits übertragen werden können. Ein Problem bei einer derart ausgestalteten erfindungsgemäßen digitalen Übertragung besteht in dem Überlauf von Übertragungsdaten, verursacht durch die Akkumulierung der niedrigeren, fehlenden Bits. Der Fall eines Überlaufs ist in Fig. 14 skizziert, auf die nun Bezug genommen werden soll.

Es sei angenommen, das Ergebnis der Summierung der verbleibenden unteren Bits sei "0 1 1 0 0 1" und sei in dem Akkumulator verblieben, wie in Fig. 14(a) dargestellt ist. Wenn man nun annimmt, daß der Skalierwert als Maßgabe für die Verschiebung der Anzahl der unteren fehlenden Bits entspricht, so beträgt dieser Skalierwert "6". Die codierten DPCM-Daten sind hier gemäß Fig. 14(b) "0 0 0 1 1 0 1 0 0 1 0 1 0 0 1 0". Die beiden genannten Datenwerte werden addiert, so daß der bei (c) dargestellte Wert "0001101001101011" entsteht. Da der Skalierwert jetzt immer "6" beträgt, wird der bei (d) dargestellte Datenwert "01101001" als Hauptdatenwert übertragen. Dementsprechend verbleibt der Wert "101011" gemäß Fig. 14(e) in dem Akkumulator (AC). In diesem Zustand soll der betreffende Datenblock enden. Beim Beginn des nächsten Datenblocks soll der Datenwert gemäß (f) "0000000011011010" betragen, während gleichzeitig der Skalierwert auf "1" geändert wird. In diesem Fall wird das Ergebnis der Addition in dem Akkumulator "0000000100000101", wie in der Fig. bei (g) dargestellt ist. Wenn die abzuleitenden Übertragungsdaten acht Bits umfassen, so erhält man "10000010", und die Polarität ist entsprechend dem Zweierkomplement umgekehrt, was einen extrem großen Fehler bedeutet. Wenn der Skalierwert in der genannten Weise plötzlich von "6" auf "1" geändert wird, ist der vorausgehende Akkumulatorinhalt (Fig. 14 (e)) nicht genügend kleiner als der ursprünglich gegebene Datenwert (Fig. 14(f)), so daß das Additionsergebnis (Fig. 14(g)) bezüglich des vorgegebenen Skalierwertes "1" überläuft. Wenn also die Übertragungsdaten von acht Bits nach Maßgabe des gegebenen Skalierwerts "1" extrahiert und dann übertragen werden, so wird das höchstwertige Bit der Übertragungsdaten "1", und die Daten werden dementsprechend negativ.

In einem solchen Fall wird erfindungsgemäß die Anzahl von 10 Bits lediglich der ersten Übertragungsdaten in einem Block auf 9 eingestellt, wodurch der Fehler wirksam vermieden wird.

Da die neun Bits umfassenden Daten als Übertragungsdaten extrahiert und gesendet werden, haben die Übertragungsdaten gemäß Fig. 14(h) den Wert "010000010". Da der Skalierwert "1" beträgt, bleibt der Datenwert "1" gemäß Fig. 14(e) als das untere verbleibende Bit in dem Akkumulator.

Nachdem die Anzahl von Bits lediglich am Beginn des Blocks auf diese Weise auf "9" eingestellt wurde, entspricht die in dem Akkumulator verbleibende Anzahl von Bits dem Skalierwert, und die Daten in dem Akkumulator werden hinreichend kleiner als die Übertragungsdaten, so daß ein Überlauf kaum auftreten kann. Die Zunahme der Übertragungseffizienz ist hier sehr gering aufgrund der Zunahme um ein Bit für einen Block. Wenn für 32 Abtastwert ein Block vorhanden ist, so beträgt die Übertragungsdatenmenge eines Blocks 8 Bits × 32 + 4 Bits (Skalierinformation) = 260 Bits, wenn nicht von der erfindungsgemäßen Maßnahme Gebrauch gemacht wird und die Anzahl erhöht sich um 1 Bit auf 261 Bits gemäß der vorliegenden Ausführungsform der Erfindung. Dementsprechend beträgt die prozentuale Zunahme der Übertragungsdatenmenge weniger als 0,4% pro Block, was in der Praxis keinerlei Schwierigkeiten bereitet.

Oben wurde der Fall beschrieben, daß sich der Skalierwert von "6" auf "1" ändert. Wenn jedoch in einem ähnlich gelagerten Fall die maximale Schwankung des Skalierwerts in abnehmender Richtung der Daten noch größer ist, so kann der Fall eintreten, daß die Zunahme der Bitlänge des ersten Datenwerts in einem Block noch größer gemacht werden muß als in dem oben geschilderten Fall.

Wenn beispielsweise der Skalierwert sich von "8" auf "0" geändert hat, so muß der erste Übertragungsdatenwert des Blocks auf zehn Bits eingestellt werden, also zwei Bits länger sein als die übrigen Übertragungsdaten. Wie in Fig. 15 dargestellt ist, umfassen in dem Akkumulator am Schluß des Blocks verbleibenden Daten, wenn acht Bits umfassende Daten aus den 16 Bits umfassenden ursprünglichen Daten nach Maßgabe des Skalierwerts "8" extrahiert und dann übertragen werden, im Höchstfall acht Bits. Wenn diese Daten auf die ersten ursprünglichen Daten des nächsten Blocks mit einer Skalierinformation "0" addiert werden und einen Übertrag erzeugen, so erscheint die Polaritätsinformation des Zweierkomplements in einer Bit-Stelle oberhalb des zehnten Bits, gerechnet von dem niedrigstwertigen Bit aus. Wenn also der Skalierwert in diesem Zustand den Wert "0" angenommen hat, ist es nicht möglich, die genannte Polaritätsinformation zu senden, ohne die Übertragungsdaten auf zehn Bits einzustellen.

Dementsprechend muß die Zunahme der Anzahl von Übertragungsbits in den ersten Hauptdaten eines Blocks zwei Bits und in manchen Fällen sogar drei Bits betragen. Der Zunahmewert jedoch bestimmt sich durch die Anzahl von Bits in den ursprünglichen Daten und in den Haupt-Übertragungsdaten, so daß er auf ein Bit oder - je nach Auslegung der Einrichtung - auf zwei oder mehr Bits begrenzt werden kann.

Während in dem oben geschilderten Beispiel die codierten DPCM-Daten als Rohdaten in Zweierkomplement-Form übertragen werden, so gilt entsprechendes auch für den Fall, daß der Code der Rohdaten der ursprüngliche Binärcode oder irgendein anderer Code ist.

Bei der obigen Ausführungsform wird lediglich die Anzahl von Bits der ersten Haupt-Übertragungsdaten des Datenblocks erhöht. Da der Überlauf jedoch bei der Abnahme des Skalierwerts auftritt, kann die Zunahme der Anzahl von Bits der Übertragungsdaten dadurch auf einem kleinen Wert gehalten werden, daß man die Abnahme des Skalierwerts begrenzt, wie es oben erläutert wurde.

Bei einer derartigen Ausgestaltung gelangt das Übertragungssignal von dem Übertragungssystem in die Empfangsschaltung 30 gemäß Fig. 13, und die Empfangsschaltung 30 kann das empfangene Übertragungssignal in Übertragungsdaten mit acht Bits und Skalierinformationsdaten von vier Bits separieren, wobei die Übertragungsdaten lediglich zu Beginn des Blocks neun Bits umfassen.

Auf diese Weise läßt sich ein Überlaufen aufgrund von Schwankungen des Skalierwerts äußerst wirksam verhindern, wenn die Datenkompression auf der Senderseite erfolgt.

In der Sendeschaltung nach Fig. 11 können die Funktionen des Datenkompressors 28, der aus der Datenkomprimierschaltung 28 a und der Datenkorrekturschaltung 28 b einschließlich des Akkumulators besteht, auch durch eine andere Anordnung wahrgenommen werden, z. B. in Form einer Schaltung, in der die Feststellung der Übertraginformation für die Komprimierung der Übertragungsdaten auf der Grundlage der Kumulierung der fehlenden Bits und die Extraktion von Übertragungsdaten aus den laufenden vorläufigen Umwandlungsdaten durch unterschiedliche Schaltungsabschnitte parallel durchgeführt werden.

Als nächstes soll der innerhalb eines Blocks erfolgende Überlauf erläutert werden. Der oben beschriebene Überlauf erstreckt sich über Blöcke hinweg und rührt von einer Verringerung der Skalierinformation her. Ein im folgenden erläuterter Überlauf erfolgt innerhalb eines Blocks und hat keine Beziehung zu einer Änderung der Skalierinformation.

Fig. 16 veranschaulicht den Überlauf in einem Block. Es sei als Beispiel angenommen, die Skalierinformation habe den Wert "4", und der Inhalt des Akkumulators (AC), d. h. die kumulierten verbliebenen unteren Bits, hätten den Wert "11011", wie in Fig. 16(a) dargestellt ist. Da der Akkumulator einen Übertrag erzeugt, der dem fünften Bit entspricht, sollte dieser Übertrag auf das niedrigstwertige Bit des nächsten Übertragungswerts addiert werden, um dadurch die korrigierten Übertragungsdaten zu erhalten. Wenn man jedoch annimmt, daß die ursprünglichen Daten gegeben sind durch "0000011111111101", wie bei (b) in der Figur gezeigt ist, resultiert die Addition des Übertrags aus dem Akkumulator zu einem Überlauf der korrigierten Übertragungsdaten. In einem solchen Fall werden daher die bei (c) dargestellten Daten "01111111" der komprimierten Übertragungsbitstellen der ursprünglichen Daten direkt als Übertragungsdaten verwendet, ohne daß die Addition tatsächlich durchgeführt wird. Zu diesem Zeitpunkt wird die Logik des Akkumulators in keiner Weise modifiziert, und der bei der Komprimierung der ursprünglichen Daten fortgefallene Anteil "1101" wird auf den alten Inhalt des Akkumulators addiert, so daß der Wert "101000" gemäß (d) entsteht. Wenn der nächste Wert der ursprünglichen Daten keinen Überlauf bei Aufaddierung des Akkumulatorinhalts erzeugt, so kann man die ursprüngliche Addition durchführen. Es sei nun weiterhin angenommen, daß der nächste ursprüngliche Datenwert ein großer Wert "0000011111101010" ist, was in Fig. 16(e) dargestellt ist, wobei dieser Wert nicht ohne die Erzeugung eines Überlauf addiert werden kann. Liegen derartige ursprüngliche Daten vor, die nicht ohne Überlauf in den fortlaufend empfangenen Übertragungsbits addiert werden können, so werden die Daten "01111110" der von dem Skalierwert der ursprünglichen Daten eingestellten Übertragungsbitstellen gemäß (f) übertragen, ohne daß die Addition der ursprünglichen Daten auf den Inhalt des Akkumulators stattfindet. Außerdem wird die Logik des Akkumulators beispielsweise dahingehend modifiziert, daß der Inhalt des Akkumulators durch "1111" ersetzt wird, so daß sämtliche fehlenden Bits den Wert "1" haben, wie bei (g) angedeutet ist. Hierdurch ist es möglich, die Addition mit der normalen Akkumulatorlogik ohne Fehler beim nächsten Mal durchzuführen.

Selbst in dem oben geschilderten Fall wird die Genauigkeit der Übertragung durch acht Bits nicht insgesamt beseitigt, sondern es wird lediglich die Funktion des Akkumulators zur Erzielung einer mehreren Bits entsprechenden Genauigkeit momentan ausgesetzt. Durch die geschilderte Maßnahme läßt sich das Auftreten einer kritischen Überlaufsituation vermeiden.

Bei der Ausführungsform nach Fig. 17 wird für den Fall, daß die Daten nicht ohne Überlauf in den Übertragungsdaten auf den Inhalt des Akkumulators addiert werden können, die Logik des Akkumulators willkürlich geändert, sobald die Addition gestoppt ist.

Es sei angenommen, die ursprünglichen Daten hätten den Wert "0000011111111101" gemäß (b) in Fig. 18, wobei der Skalierwert "4" betrage und der Inhalt des Akkumulators gemäß (a) "11011" sei. In diesem Fall würde eine Addition zu einem Überlauf führen. Daher wird die Addition auf den Akkumulatorinhalt nicht durchgeführt, und es werden die Übertragungsdaten "01111111" direkt aus den ursprünglichen Daten extrahiert und gemäß (c) übertragen, während gleichzeitig der Inhalt des Akkumulators auf "1111" gemäß (d) geändert wird, um für die anschließende Verarbeitung bereitzustehen. Auf diese Weise läßt sich also der unerwünschte Einfluß des Überlaufs vermeiden. Weiterhin ist die Wahrscheinlichkeit des Auftretens einer derartigen Situation gering und bedarf kaum der Erwägung.

Bei der Ausführungsform gemäß Fig. 17 wird, für den Fall, daß die ursprünglichen Daten nicht ohne Überlauf in den Übertragungsdaten auf den Akkumulatorinhalt addiert werden können, die Akkumulatorlogik modifiziert, und sämtliche fehlenden Bits der Daten werden gelöscht.

Wenn man z. B. annimmt, daß gemäß Fig. 18(b) die ursprünglichen Daten den Wert "0000011111111101" haben, wobei der Skalierwert "4" betrage, während der Inhalt des Akkumulators gemäß (a) "11011" beträgt, so würde die Addition zu einem Überlauf führen. Daher wird die Addition des Akkumulatorinhalts nicht ausgeführt, und die Übertragungsdaten "01111111" werden direkt aus den ursprünglichen Daten extrahiert und gemäß (c) übertragen, während gleichzeitig der Inhalt des Akkumulators in seiner höchsten Stelle geändert wird, so daß man gemäß (d) den Wert "1011" erhält, der für die anschließende Bearbeitung bereitsteht.

In dem vorstehend geschilderten Fall werden anstelle der fehlenden Bits des Akkumulators die fehlenden Bits der Rohdaten erneut hergenommen und als in dem Akkumulator zu verbleibende Daten für die anschließende Verarbeitung verwendet.

Die Verarbeitungslogik entsprechend der Ausführungsform nach Fig. 17 soll anhand des in Fig. 19 gezeigten Flußdiagramms beschrieben werden.

Beim Codieren der gegebenen ursprünglichen Daten werden die den fehlenden Bits entsprechenden Daten auf den Inhalt des Akkumulators addiert, und das Ergebnis wird in den Akkumulator zurückgespeichert. Nun wird festgestellt, ob in dem Akkumulator ein Übertrag auftritt oder nicht. Falls kein Übertrag vorhanden ist, werden acht Bits umfassende Daten aus den dem Skalierwert entsprechenden Bit- Positionen ohne Änderung als die Übertragungsdaten hergenommen. Ist ein Übertrag vorhanden, so wird festgestellt, ob das Addieren dieses Übertrags zu einem Überlauf in den erwähnten acht Bits umfassenden komprimierten Daten führt oder nicht. Würde kein Überlauf stattfinden, so werden als Übertragungsdaten die Daten der Summe aus dem Übertrag und dem komprimierten 8-Bit-Daten hergenommen. Würde ein Überlauf stattfinden, so werden die erwähnten komprimierten 8-Bit-Daten direkt als die Übertragungsdaten verwendet, während gleichzeitig der Inhalt des Akkumulators zwangsweise so eingestellt wird, daß sämtliche Stellen den Inhalt "1" haben. Somit wird anstelle der Addition eines Übertrags auf die Übertragungsdaten der Inhalt des Akkumulators auf den maximal möglichen Wert eingestellt, nämlich auf den Wert "1111".

Es soll nun die Sendeeinheit gemäß den Fig. 11 und 20 betrachtet werden. Die Datenkorrekturschaltung 28 b ist mit einer Schaltung ausgestattet, die die Aufgabe hat, die Überlaufverarbeitung entsprechend dem obigen Flußdiagramm durchzuführen. Der vier Bits umfassende Skalier-Ausgangswert der Skalendetektorschaltung 27 wird in die Datenkompressionsschaltung 28 a eingegeben, in die außerdem die um eine Blocklänge verzögerten DPCM-Daten aus der Blockverzögerungsschaltung 26 eingegeben werden. Die Kompressionsschaltung 28 a besitzt einen Addierer, der einen von der Datenkorrekturschaltung 28 b abgegebenen Übertrag auf die acht Bits umfassenden Übertragungsdaten addiert, und die 8-Bit-Übertragungsdaten werden aus den 16-Bit-DPCM-Daten aus der Blockverzögerungsschaltung 26 extrahiert, und zwar an solchen Bit-Stellen, die den vier Bits umfassenden Skalierdaten entsprechen, welche von der Skalenbestimmungsschaltung 27 empfangen werden. Die Korrekturschaltung 28 b bestimmt die Bit-Stelle der fehlenden Bits für den Fall der Extraktion der 8-Bit- Übertragungsdaten, und diese fehlenden Bits werden auf den Inhalt des Akkumulators 47 addiert. Wenn nun ein Übertrag in den Übertragungsbits aufgetreten ist, wird die Übertraginformation an die Datenkompressionsschaltung 28 a gegeben. Dies ist jedoch der Fall, wenn von der Datenkorrekturschaltung 28 b ein Muster wie z. B. "01111111" als an der Stelle der Übertragungsdaten nicht existierend festgestellt wird. In diesem Fall wird dann der Übertrag des oben erwähnten Akkumulators auf die komprimierten 8-Bit-Übertragungsdaten in dem Addierer 28 a 1 addiert, um dadurch die Übertragungsdaten zu bilden. Der erwähnte Akkumulator 47 umfaßt einen Addierer 55 und ein Halteregister 57, wie in Fig. 20 gezeigt ist.

Wenn festgestellt wird, daß in den Übertragungsdaten ein Datenmuster "01111111" vorliegt und von dem Akkumulator 47 ein Übertrag erzeugt wird, so tritt der oben erwähnte Überlauf ein. In diesem Fall wird kein Übertrag an die Datenkompressionsschaltung 28 a übertragen. Stattdessen wird der Inhalt des Akkumulators 47 durch das Muster "1111" ersetzt, welches in dem Akkumulator 47 gehalten wird. Dieses Muster "1111" wird von einer Übertrag/Überlauf- Erkennungsschaltung 59 ausgegeben, und das Muster "1111" wird in dem Halteregister 57 anstelle des Ausgangssignals des Addierers 55 gespeichert. Auf diese Weise erzeugt die Datenkompressionsschaltung 28 a die komprimierten Daten so wie sie sind, als die Übertragungsdaten. Die Steuerung des zeitlichen Ablaufs erfolgt durch die Ablaufsteuerung 44.

Wie oben erläutert wurde, bestimmt die Datenkorrekturschaltung 28 b eine Position der Übertragungsdaten auf der Grundlage der von der Block-Verzögerungsschaltung 26 und von der Skalenbestimmungsschaltung 27 gelieferten Daten, untersucht, ob das Muster "0111 . . ." an der Position der Übertragungsdaten existiert oder nicht, und stellt fest, ob der Akkumulator 47 einen Übertrag erzeugt oder nicht. Wenn festgestellt wird, daß die Überlaufbedingung nicht vorliegt, so setzt der Akkumulator 47 seinen normalen Betrieb fort. Wenn hingegen festgestellt wird, daß die Überlaufbedingung vorliegt, so wird der Inhalt des Halteregisters 57 durch das einem maximalen Wert entsprechende Muster "1111" gleichzeitig ersetzt, und der erzeugte Übertrag wird von einer zweiten Maskierlogik 56 unterdrückt.

Die Verarbeitung des Überlaufs soll anhand der Fig. 20 näher erläutert werden. Gemäß Fig. 20 enthält der Datenkompressor 28 die Datenkompressionsschaltung 28 a und die Datenkorrekturschaltung 28 b, wobei die den Datenkompressor 28 umgebenden Schaltungselemente in Blockform dargestellt sind. Ein Daten-Halteregister 50 hält die 16 Bits umfassenden und aus der einen Verzögerungsspeicher aufweisenden Block-Verzögerungsschaltung 26 ausgelesenen codierten DPCM-Daten, und das Ausgangssignal des Halteregisters 50 wird in eine Kompressions/Extrahier-Schaltung 51 eingegeben, welchen einen Multiplexer enthält und aus den in dem Halteregister 50 gespeicherten 16-Bit-DPCM-Daten acht Bit umfassende Übertragungsdaten nach Maßgabe des Skalierwerts extrahiert. Ein Codierzähler 53 enthält einen Binärzähler von acht Bit Länge, den man parallel auf einen Anfangswert voreinstellen kann, und der von der Kompressions/Extrahier-Schaltung 51 acht Bits umfassende Übertragungsdaten empfängt. Eine erste Maskierlogik 54 enthält eine Gatterschaltung zum Übertragen lediglich derjenigen Bits, die den abgerundeten unteren Bits des maximal abgerundeten Wertes der in dem Halteregister 50 gespeicherten, 16 Bits umfassenden DPCM-Daten entspricht, was durch den von dem Detektor 47 ermittelten Skalierwert abhängt. Die Gatterschaltung läßt diese Bits zu dem Addierer 55 durch. Der Addierer 55 berechnet eine Summe aus den dann abgerundeten Bits B und dem Summenwert der bis dahin angefallenen abgerundeten Bits und gibt das Ergebnis der Summe an eine zweite Maskierlogik 56. Diese enthält eine Gatterschaltung und unterdrückt eine Übertragbitstelle, d. h. diejenige Stelle, an der ein Übertrag erzeugt wird. Durch die Unterdrückung wird ein Wert "0" an der betreffenden Stelle erzeugt. Die Unterdrückung erfolgt auf der Grundlage des Ausgangssignals des Addierers 55 nach Maßgabe des Skalierwerts. Ein von der zweiten Maskierlogik 56 abgegebener Gesamtsummenwert der abgerundeten Bits gelangt an ein Halteregister 57. Die Gesamtsumme der abgerundeten Bits in dem Halteregister 57 wird dem Addierer 55 nach Maßgabe von durch die Ablaufsteuerung 44 erzeugten Ladetakten zugeführt. Wie oben ausgeführt wurde, bildet nämlich der Addierer 55 zusammen mit der Halteschaltung 57 den Akkumulator 47.

Die Übertrag/Überlauf-Erkennungsschaltung 58 enthält eine Gatterschaltung, deren Ausgang aktiviert wird, wenn ein Übertragbit "1" am Ausgang des Addierers 55 erscheint, wobei der Übertrag aus abgerundeten Daten nach Maßgabe eines Skalierwerts an die 8-Bit-Übertragungsdaten geliefert wird und gleichzeitig das Bitmuster der 8-Bit-Übertragungsdaten, die von dem Codierzähler 53 ausgegeben werden, "01111111" ist. Wenn diese Überlaufbedingung nicht vorliegt, wird an den Codierzähler 53 ein Aufwärtszähltakt geliefert. Bei Vorliegen der Überlaufbedingung wird die Feststellung des Übertrags nicht beachtet, und gleichzeitig wird an das Halteregister 57 das Muster "1111" angelegt. Der Übertrag des Akkumulators 47 mit seinem Addierer 55 und seinem Halteregister 57 wird von der zweiten Maskierlogik 56 unterdrückt. Ein Codier-Schieberegister 59 bildet einen Teil der Sendeeinrichtung. Es setzt die 8-Bit-Übertragungsdaten, die von dem Codierzähler 53 geliefert werden, sowie den von der Skalenbestimmungsschaltung 57 gelieferten Skalierwert in serielle Daten um und bildet ein Zeitmultiplexsignal.

Die Übertrag/Überlauf-Erkennungslogik 58 empfängt von dem Codierzähler 53 die 8-Bit-Übertragungsdaten, um zu prüfen, ob an einer Bitstelle, die dem niedrigstwertigen Bit der 8-Bit-Daten entspricht, ein Übertrag vorliegt, und sie bestätigt, falls das 8-Bit-Datenmuster "01111111" ist, wodurch die Überlaufbedingung angezeigt wird. Nur dann, wenn der Übertrag auftritt und außerdem die Überlaufbedingung nicht erfüllt ist, gelangt an den Codierzähler 53 ein von der Ablaufsteuerung 44 zu einem bestimmten Zeitpunkt erzeugter Hochzähltakt, damit die Zähldaten in diesem Codierzähler um "1" erhöht werden. Auf diese Weise werden die Akkumulierfunktion der Datenkorrekturschaltung 28 b und die Übertragfunktion der Datenkompressionsschaltung 28 a getrennt, so daß sich die jeweiligen Funktionen sehr einfach durchführen lassen.

Fig. 21 zeigt die Verarbeitungsschritte bei dem obigen Ausführungsbeispiel.

Fig. 21(a) zeigt die 16 Bits umfassenden DPCM-Daten durch Differenzbildung aus den PCM-Datenwerten. Der Skalierwert soll hier "5" betragen. Der aufgelaufene Wert der fehlenden Bits gemäß (b) wird auf die DPCM-Daten addiert, um die bei (c) dargestellten Ergebnisdaten zu erhalten. Eine mit dem Skalierwert übereinstimmende vorbestimmte Bitkomponente gemäß (d) wird aus dem Additionsergebnis extrahiert und bildet die zu übertragenden komprimierten Daten.

Bei der vorliegenden Ausführungsform werden die einem Skalierwert von "5" entsprechenden acht Datenbits gemäß Fig. 22(b) aus den einen Skalierwert "5" aufweisenden DPCM-Daten gemäß (a) extrahiert (die Daten sind die gleichen Daten wie in Fig. 21a). Die extrahierten Daten werden in den Codierzähler 53 eingegeben. Gleichzeitig werden die fehlenden unteren Bits der DPCM-Daten gemäß (a) auf den bei (c) dargestellten, bis dahin aufgelaufenen Wert der fehlenden Bits addiert, so daß man das bei (d) erhaltene Ergebnis erhält. Das Ergebnis erzeugt einen Übertrag, der in dem Codierzähler 53 die Addition von "+1" hervorruft. Die 8-Bit-Daten "01011101" erfüllen jetzt nicht die Überlaufbedingung. Aus diesem Grund erhält man die bei (e) dargestellten, acht Bits umfassenden Übertragungsdaten. Demgegenüber bedarf die unten beschriebene Ausnahmesituation jedoch der Beachtung.

Fig. 23 (a) zeigt die aufgelaufenen Daten der entfernten oder fehlenden Bits, nachdem die letzten Daten eines Blocks mit einem Skalierwert von "5" verarbeitet wurden, während (b) der Figur die ersten DPCM-Daten eines Blocks darstellt, in welchem sich der Skalierwert in Abwärtsrichtung geändert hat und den Wert "4" aufweist. Wenn in diesem Fall die beiden Daten nach Maßgabe der oben beschriebenen Ablauffolge addiert werden, erhält man komprimierte Daten gemäß (c) und akkumulierte oder aufsummierte Fehlbit-Daten gemäß (d). Jetzt wird die "1" in dem höchstwertigen Bit (MSB) gemäß (a) nicht beachtet. Der Grund hierfür liegt darin, daß das MSB nicht durch die zweite Maskierlogik 56 laufen kann. In einem solchen Fall, in dem das MSB der akkumulierten fehlenden Bits "1" ist, und der Skalierwert sich in Abwärtsrichtung geändert hat, benötigen die Kopfdaten ausnahmsweise der Entfernung des MSB des aufsummierten Werts der fehlenden Bits, bevor die normale Ablauffolge der Aufsummierung von fehlenden Bits beginnt.

Anhand von Fig. 24 soll diese ausnahmsweise erfolgende Verarbeitung näher erläutert werden.

Fig. 24(a) und (b) entsprechen den betreffenden Positionen in Fig. 26. Fig. 24(c) ähnelt Fig. 23, jedoch ist der dargestellte Datenwert der in den Codierzähler 53 eingegebene Datenwert. Fig. 24(d) zeigt die komprimierten Daten, die man als Ergebnis dieser ausnahmsweise erfolgenden Verarbeitung erhält. In anderen Worten: Durch Addieren des MSB der aufgelaufenen fehlenden Bits gemäß Fig. 24(a) auf den Inhalt von (c) erhält man den neuen Datenwert. Unter der Bedingung, daß das MSB der aufgelaufenen fehlenden Bits gemäß (a) "1" ist, wird also der Codierzähler 53 erhöht, d. h. die Daten in (c) werden um "+1" erhöht. Bei (e) sind die aufgelaufenen fehlenden Bits durch Maskierung des MSB in (a) dargestellt, während (f) die aufgelaufenen fehlenden Bits zeigt, die man durch Addieren der fehlenden Bits auf die codierten DPCM-Daten gemäß (b) und der aufgelaufenen fehlenden Bits gemäß (e) erhält.

Fig. 25 zeigt ein Flußdiagramm, das die oben beschriebene Überlaufverarbeitung für den Ausnahmefall erläutert.

Von der Übertrag/Überlauf-Erkennungslogik 58 wird die Überlaufbedingung der komprimierten Daten festgestellt. Wenn der Übertrag zu einem Überlauf führt, wird der Übertrag dadurch nicht beachtet, daß der Übertrag nicht verarbeitet wird. Der Grund hierfür ist folgender: Wenn der Übertrag der akkumulierten Fehlbits zu einem Überlauf der Übertragungsbits führt und der Übertrag zurückgehalten wird und auf die nachfolgenden Daten addiert wird, um die Daten mit einem korrekten Gesamtwert zu übertragen, so ergibt sich das Problem der Genauigkeit der Daten, wenn das Zurückhalten des Übertrags mehrere Male stattfindet. Mit der oben geschilderten Maßnahme jedoch erhält man in der Praxis dadurch ein brauchbares Ergebnis, daß man eine unvollständige Integrierung auf der Empfängerseite durchführt. Da die Änderung des Skalierwerts in Abwärtsrichtung begrenzt ist, tritt der oben geschilderte Überlauf sehr selten auf, und die vorgenommene Verarbeitung führt zu zufriedenstellenden Ergebnissen.

Die Besonderheit dieser Ausführungsform der Erfindung besteht darin, daß die Funktion des Akkumulierens oder Aufsummierens von Fehlbits und die Funktion der Korrektur von Übertragungsdaten separiert werden, so daß kein Addierer mit der ursprünglichen Datenlänge benötigt wird, sondern lediglich in der Datenkorrekturschaltung 28 b der Addierer 55 benötigt wird, der der maximalen Fehlbitlänge zum Aufsummieren der Fehlbits entspricht.

Fig. 26 zeigt eine weitere Ausführungsform der Sendeeinrichtung der erfindungsgemäßen Datenübertragungseinrichtung. Das Ausgangssignal des Subtrahierers 25, d. h. ein digitales Differenz- oder DPCM-Signal, wird an eine Ein-Block-Verzögerungsschaltung 26 und an eine Skalenbestimmungsschaltung 27 gegeben. Die Ein-Block-Verzögerungsschaltung 26 verzögert die jeweiligen Abtastwerte des DPCM-Signals um eine Blockzeit. Die Skalenbestimmungsschaltung 27 bestimmt einen Skalierwert (ein codiertes Signal entsprechend dem Ausmaß einer Verschiebung) des DPCM-Signals, dessen Absolutwert der Maximalwert in der Abtastgruppe ist und als der Skalierwert für den gesamten Block angesehen wird.

Die Ausgangsdaten der Ein-Block-Verzögerungsschaltung 26 und die Skalierwertdaten der Skalenbestimmungsschaltung 27 werden in eine Mustererkennungsschaltung 62 eingegeben, die prüft, ob ein Muster "01111111" entsprechend einem für die Übertragung zulässigen Muster vorliegt, welches erzeugt wird, wenn die von der Ein-Block-Verzögerungsschaltung 26 eingegebenen Abtastdaten innerhalb eines Blocks nach Maßgabe des Skalierwerts verschoben werden. Wenn das Muster vorliegt, wird der Ausgang der Schaltung 62 aktiviert, z. B. auf einen hohen Pegel gebracht. Der von der Schaltung 27 kommende Skalierwert und die Ausgangsdaten der Mustererkennungsschaltung 62 werden in eine Skalierwert-Erhöhungsschaltung 63 eingegeben. Diese Schaltung 63 wird derart gesteuert, daß, wenn das Ausgangssignal der Mustererkennungsschaltung 62 aktiviert ist, eine "1" auf den von der Schaltung 27 empfangenen Skalierwert addiert wird, wohingegen dann, wenn dieses Ausgangssignal nicht aktiviert ist, z. B. einen niedrigen Pegel hat, der Skalierdatenwert unverändert bleibt.

Der von der Skalierwert-Erhöhungsschaltung 63 modifizierte Skalierdatenwert (also entweder der ursprüngliche Skalierdatenwert oder der um "1" erhöhte ursprüngliche Skalierdatenwert) gelangt in den Datenkompressor 28 und in die Kombinierschaltung 29. Da das um einen Block verzögerte DPCM-Signal innerhalb eines Blocks der Musterprüfung unterzogen wird, wird es von einer Ein-Block-Verzögerungsschaltung 64 zusätzlich um einen Block verzögert. Der Datenkompressor 28 komprimiert das zusätzlich verzögerte DPCM-Signal nach Maßgabe des von der Schaltung 63 geänderten Skalierwerts. Beim Komprimieren des DPCM-Signals werden die Fehlbits mit einem Akkumulator oder dergleichen in entsprechenden Abtastintervallen addiert, indem von der Datenkompressionsschaltung 28 a und der Datenkorrekturschaltung 28 b Gebrauch gemacht wird. Bei Auftreten eines Übertrags wird dieser auf das niedrigstwertige Bit der Übertragungsdaten addiert. Das so erhaltene Ausgangssignal des Datenkompressors 28 wird auf die Kombinierschaltung 29 gegeben. Da hierbei das Muster mit den zulässigen Bits der DPCM "01111111" einen um "1" erhöhten Skalierwert hat, nehmen die Übertragungsdaten den Wert "00111111" an, und laufen nicht über. Die Kombinierschaltung 29 liefert an den Empfänger die komprimierten Daten eines Blocks und außerdem den von der Schaltung 63 eingegebenen Skalierwert.

Die gemäß obiger Beschreibung aufgebaute und arbeitende PCM-Signalübertragungseinrichtung besitzt zusätzlich die Ein-Block-Verzögerungsschaltung 64 hinter der Verzögerungsschaltung 26, um aus den Differenzsignaldaten den Skalenwert festzustellen, und die Schaltung prüft mit Hilfe der Mustererkennungsschaltung 62, ob das Muster "01111111" in dem DPCM-Signal der Differenzsignaldaten innerhalb des Blocks existiert, während das DPCM-Signal um einen Block durch die Verzögerungsschaltung 64 verzögert wird. Liegt in den DPCM-Signaldaten innerhalb des Blocks das Muster "01111111" vor, so empfängt die Skalierwert- Erhöhungsschaltung 63 das Signal zum Addieren einer "1" auf den von der Schaltung 27 ermittelten Skalierwert, und zwar ungeachtet der Tatsache, ob durch das Aufsummieren der Fehlbits der Haupt-Übertragungsdaten ein Übertrag entsteht oder nicht.

Wenn also die zulässigen Bits der DPCM-Signaldaten das Muster "01111111" aufweisen, läßt sich der Überlauf innerhalb eines Blocks aufgrund eines Übertrags der aufgelaufenen Fehlbits in die niedrigstwertige Bitstelle des DPCM-Signals jederzeit verhindern.

Es erübrigt sich eigentlich, festzustellen, daß im Fall des maximal möglichen Skalierwerts eine Erhöhung dieses Skalierwerts nicht in Frage kommt. Bei Bedarf steht eine dieser Situation gerecht werdende logische Schaltung zur Verfügung. Um in einem solchen Fall den Überlauf zu vermeiden, kann man die Addition zwischen den Übertragungsdaten und dem Inhalt des Akkumulators selbstverständlich stoppen.

Während oben der Fall der Übertragung von 16 Bits umfassenden Daten im Rahmen von acht Bits beschrieben wurde, so können auch irgendwelche anderen Bitzahlen gewählt werden.

Während die Ein-Block-Verzögerung in der oben geschilderten Weise durchgeführt wird, so brauchen die Daten jedoch nicht notwendigerweise um die Zeitdauer eines Blocks verzögert werden, da sich der Skalierwert und/oder das Bitmuster "01111111" für gewöhnlich sehr rasch feststellen lassen.

Die vorliegende Erfindung läßt sich anwenden bei der Verhinderung von Überläufen innerhalb eines Blocks, und zwar nicht nur für den Fall, daß die laufende Addition der Fehlbits innerhalb des Blocks zu einem Übertrag in die Übertragungsdaten führt, sondern denkbar ist auch der Fall, daß selbst dann, wenn das Ergebnis der laufenden Addierung nicht zu einem Übertrag führt, eine Änderung (Abnahme) eines Skalierwerts innerhalb des Blocks die Stelle der Übertragungsdaten borgt, wodurch das obere Bit des Inhalts der aufgelaufenen Addition tatsächlich in die Übertragungsdaten hineingetragen wird.

In der obigen Erläuterung wurde angenommen, daß die Ursache für den Überlauf entweder in dem Auflaufen von Fehlbits innerhalb eines Blocks oder in dem Borgen der Stelle der Übertragungsdaten zwischen Blöcken zu sehen ist. Jedoch können beide Situationen gleichzeitig auftreten.

In diesem Fall muß nicht nur das Muster "01111111" sondern ebenfalls das Muster "01111110" festgestellt werden. In Wirklichkeit jedoch brauchen nicht die beiden Muster jeweils für sich erkannt zu werden, sondern es kann allgemein das Muster "0111111X" erkannt werden. "X" bezeichnet hier entweder "0" oder "1". Es brauchen also lediglich sieben Bits "0111111" untersucht zu werden, wobei das niedrigstwertige Bit außer acht gelassen wird.

Da der Überlauf über Blöcke hinweg aufgrund der Stellenübernahme der Übertragungsdaten lediglich bei den ersten Daten eines Blocks auftritt, kann er auf einfache Weise dadurch verhindert werden, daß die Länge dieser Daten auf neun Bits eingestellt wird.

Wenn also das System in der oben geschilderten Weise ausgelegt wird, so können Überläufe aufgrund der genannten beiden Situationen nicht gleichzeitig auftreten, und es werden - wie zuerst erläutert - die acht Bits "01111111" festgestellt.

In der obigen Beschreibung wurde davon ausgegangen, daß das Borgen der Position der Übertragungsdaten, d. h. die Änderung der Skalierwerte, höchstens einmal pro Block stattfindet. Bei einer Schaltung, die zwei Stellenübernahmen zuläßt, werden also sechs Bits "011111" festgestellt. Da jedoch die Menge der festgestellten Bits auf diese Weise abnimmt, steigt die Wahrscheinlichkeit, daß der Skalierwert nicht auf einen vorbestimmten Wert abnimmt, an, so daß dementsprechend der Rauschabstand des Systems verschlechtert wird.

Wie oben ausgeführt wurde, wird zum Vermeiden des Auftretens eines Überlaufs das Muster "0111 . . .", bei dem sich an die "0" in einer bestimmten Anzahl einsen anschließen, festgestellt.

Um diese Ausführungsform der Erfindung konkreter zu beschreiben, soll die Arbeitsweise einer Akkumulation oder Aufsummierung der unteren fehlenden Bits (Fehlbits) für den Fall erläutert werden, daß von 16 Bits umfassenden DPCM-Signalen als Übertragungsdaten acht Bits gesendet werden.

Fig. 27 ist ein Blockdiagramm einer Anordnung zum Akkumulieren der unteren Fehlbits und stellt eine Modifizierung der Ausführungsform nach Fig. 20 dar.

Die unter 20753 00070 552 001000280000000200012000285912064200040 0002003411962 00004 20634en 8 Bits der DPCM-Signaldaten werden in die erste Maskierlogik 54 eingegeben, und diese veranlaßt, daß die unteren 8 Bits dieser Datenbits durchlaufen können, gerechnet von dem niedrigstwertigen Bit an. Beträgt ein Skalierwert "4" und haben die unteren 8 Bits beispielsweise das Muster "01101101", so werden die unteren 4 Bits herausgegriffen, während die 4 höheren Bits auf "null" gesetzt werden, so daß am Ausgang der ersten Maskierlogik 54 das Bit-Muster "00001101" entsteht. Die die erste Maskierlogik durchlaufenden Fehlbits werden in Form von 8 Bits auf den Addierer 55 gegeben, der die Fehlbits auf die bis dahin aufgelaufenen oder akkumulierten Fehldaten addiert, die dem Addierer 55 von dem Halteregister 57 aus zugeführt werden.

Die durch die Addition in dem 8-Bit-Addierer 55 erhaltenen kumulierten Fehldaten werden auf eine einen Multiplexer aufweisenden Übertrag-Erkennungs-/Positionsauswahl- Schaltung 60 gegeben, die nach Maßgabe des erneuerten Skalierwerts eine Position einer Übertragsfeststellung auswählt.

Die zweite Maskierlogik 56 maskiert eine Übertragposition mit Hilfe einer "0" und legt keine Bit-Information bezüglich der Übertragposition an das Halteregister 57, um dadurch zu verhindern, daß die dem Übertrag entsprechenden Daten nach Feststellung des Übertrags in den aufgelaufenen Daten der Fehlbits festgehalten werden. Das Halteregister 57 übernimmt die bis zu diesem Zeitpunkt aufgelaufenen Fehldaten durch ein Akkumulator-Schreibsignal, das von der Ablaufsteuerung 44 erzeugt wird.

Aufgrund der oben beschriebenen Ausgestaltung der Schaltung werden die nicht-übertragenen Fehlbits aus den unteren 0 bis 8 Bitstellen des 16 Bits umfassenden DPCM-Signals akkumuliert. Wenn z. B. der Skalierwert maximal "8" ist, so sind die Fehlbits die unteren 8 Bits des 16-Bit-DPCM-Signals, und wenn der Skalierwert "3" ist, sind die Fehlbits die unteren 3 Bits des DPCM-Signals. Bei einem Skalierwert von "3" wird der Addiervorgang innerhalb des 8-Bit-Addierers 55 oder einer ähnlichen Schaltung dadurch richtig ausgeführt, daß die höheren als das dritte Bit des Eingangssignals der ersten Maskierlogik 54, die 8 Bits empfängt, mit "0" maskiert werden, so daß nur die drei unteren, nicht maskierten Bits ihren Wert behalten.

Aufgrund der ersten Maskierlogik 54 gehen also lediglich die wirklichen Fehlbits in die Addition ein. Hat sich aufgrund der Addition das vom niedrigstwertigen Bit ausgerechnete 4. Bit von "0" auf "1" geändert, so wird diese "1" als Übertrag-Eingangsgröße auf die 8-Bit-Übertragungsdaten des DPCM-Signals addiert, was einer durchgeführten Korrektur entspricht. Die "1" im 4. Bit wird also in äquivalenter Form übertragen und muß aus dem Halteregister 57 gelöscht werden. Diese Löschung erfolgt mit Hilfe der zweiten Maskierlogik 56.

Durch die oben im einzelnen beschriebene Erfindung kann das Auftreten von Überläufen in den Übertragungsdaten vollkommen verhindert werden, wann immer die zulässigen oberen Bits der DPCM-Daten das Muster "01111111" aufweisen und sich der Skalierwert ändert, so daß ein Aufsummieren der Fehlbits einen Übertrag zur Folge hat.

Außerdem kann die obige Ausführungsform so ausgelegt sein, daß lediglich das Muster "01111111" der Übertragungsdaten festgestellt wird und es nicht notwendig ist, den Übertrag aus der Akkumulierung der Fehlbits zu berücksichtigen. Bei dieser Ausgestaltung der Erfindung ist eine sehr einfache Schaltung möglich.

Der Grund dafür, warum das Akkumulieren der entfernten Bits oder Fehlbits gemäß der Erfindung in bezug sowohl auf die DPCM als auch die NIPCM das Quantisierungsrauschen vermindert, ist folgender:
Bei der herkömmlichen NIPCM entsteht Quantisierungsrauschen, das durch Bits erzeugt wird, die aufgrund der Kompression nicht reproduziert werden können. Die menschlichen Hörorgane sind für Quantisierungsrauschen im unteren Frequenzbereich empfindlicher, und bei der NIPCM werden Daten bei höheren Frequenzen stärker komprimiert, so daß das Quantisierungsrauschen bei Signalen höherer Frequenz stärker in Erscheinung tritt.

Die obige Erläuterung gilt für die Annahme, daß auf der Empfängerseite für die entfernten Bits "0" eingefügt wird. Somit werden die entfernten Bits auf der Senderseite unverändert akkumuliert.

Wenn jedoch der Mittelwert der Fehlbits, d. h. "011111 . . ." oder "10000 . . ." an die Bitpositionen der Fehlbits auf der Empfängerseite eingefügt wird, so können die Fehlbits nicht unverändert akkumuliert werden. Dies deshalb, weil der Fehler der Daten zwischen der Senderseite und der Empfangsseite abhängig von dem in die Bitstelle der entfernten Bits auf der Empfangsseite einzufügenden Bitwert schwankt.

Wenn also - wie oben erläutert - auf der Empfängerseite der Mittelwert eingefügt wird, sollte der auf der Senderseite akkumulierte Wert derjenige Differenzwert sein, den man durch Subtrahieren des vorbestimmten Mittelwerts, z. B. "o,11111 . . ." von den Fehlbits erhält.

Dementsprechend wird erfindungsgemäß die Differenz zwischen den ursprünglichen Daten und den komprimierten Daten akkumuliert und wenn der akkumulierte Wert einen dem niedrigstwertigen Bit der Übertragungsdaten entsprechenden Wert erreicht, werden die Übertragungsdaten korrigiert.

Der Fehler kann also in positiver Richtung erzeugt werden, so daß in positiver Richtung akkumuliert und der Fehler addiert wird. Die Übertragungsdaten können korrigiert werden durch einen Übertrag, der als Ergebnis der Akkumulation des Fehlers in positiver Richtung erzeugt wird. Im Gegensatz dazu kann der Fehler auch in negativer Richtung erzeugt werden, so daß in negativer Richtung akkumuliert, d. h. subtrahiert wird. Die Übertragungsdaten können also durch ein Borgesignal korrigiert werden, welches als Resultat der Fehlerakkumulation in negativer Richtung entsteht.

Wird der Mittelwert der Fehlbits als Bezugsgröße hergenommen, so lassen sich sowohl ein Übertrag als auch ein Borgesignal zur Erzeugung korrigierter Übertragungsdaten verwenden.

Bei der vorliegenden Erfindung werden die das Quantisierungsrauschen erzeugenden entfernten Bits nicht abgeschnitten, und die entfernten Bits werden von dem Akkumulator akkumuliert, so daß sich ein entstehender Übertrag in den komprimierten Übertragungsdaten wiederfindet, wodurch das Quantisierungsrauschen effektiv vermindert wird. Die Tatsache, daß die entfernten Bits mehrere Male addiert werden und ein Übertrag senderseitig auf die Übertragungsdaten addiert wird, ist äquivalent zu einer Zunahme der Bit-Zahl von Kompressionsdaten bei niedrigen Abtastfrequenzen, so daß das Rauschen im unteren Frequenzbereich abnimmt. Wie oben ausgeführt wurde, kumuliert der Akkumulator die entfernten Bits. Wenn also der Wert der entfernten Bits größer ist als die Hälfte des niedrigstwertigen Bits (LSB) der Übertragungsdaten, so wird ein Übertrag erzeugt und während zwei Abtastvorgängen übertragen, während dann, wenn die entfernten Bits insgesamt einen Wert ergeben, der kleiner als die Hälfte des LSB ist, kein Übertrag während zweier Abtastvorgänge erzeugt wird. Wenn der aufgelaufene Wert der entfernten Bits größer ist als ein Viertel des Werts des LSB, so wird ein Übertrag während vier Abtastungen erzeugt. Die Tatsache, daß die Frequenz des Auftretens des Übertrags zwei Abtastungen entspricht, ist gleichbedeutend mit der Übertragung des LSB bei der halben Abtastfrequenz. In anderen Worten: Die Bit-Genauigkeit der Übertragungsdaten ist um ein Bit vergrößert. Ein alle vier Abtastungen erzeugter Übertrag entspricht einem Viertel der Abtastfrequenz, so daß die Übertragung von Daten mit einer um zwei Bit höheren Genauigkeit möglich ist. Allgemein gilt, daß bei einer Abtastfrequenz von fs Signale mit Frequenzen kleiner als fs/2 ⁿ mit einer Genauigkeit übertragen werden, die um (n-1) Bits größer ist als die Anzahl der zu übertragenden Bits. Dies bedeutet, daß die Abtastfrequenz aufgrund der Akkumulation der entfernten Bits in mehrere Frequenzen unterteilt wird. Wenn bei einer Abtastfrequenz fs = 32 kHz in einem NIPCM-System 10 Bits übertragen werden und auf eine solche Übertragung die erfindungsgemäße Akkumulation angewendet wird, so ist dies gleichbedeutend mit einer Übertragungsgenauigkeit entsprechend einer Übertragung von 11 Bits bei fs/2 = 16 kHz und 12 Bits bei fs/4 = 8 kHz und 14 Bits bei fs/16 = 2 kHz, was der Genauigkeit der ursprünglichen, 14 Bits umfassenden Daten entspricht. Das zu übertragende Signal wird in seiner Genauigkeit innerhalb eines solchen Bereichs erhöht, daß das Abtasttheorem erfüllt ist. Dementsprechend wird durch die "Akkumulation der entfernten Bits (Fehlbits)" die Gesamtsumme der Übertragungsdaten etwa gleich der der ursprünglichen Daten. Dies bedeutet, daß der Gleichanteil der Signale korrekt übertragen wird, und daß keine Probleme entstehen, wenn die Erfindung mit dem DPCM-System kombiniert wird, d. h., wenn auf der Empfängerseite eine Integration erfolgt. Da sich der Betrag der entfernten Bits in der Frequenz des Auftretens eines Übertrags widerspiegelt, trägt das Intervall des Auftretens des Übertrags voll dem Abtasttheorem Rechnung, so daß im niedrigen Frequenzbereich das Rauschen in zufriedenstellender Weise verringert werden kann.

Bei der herkömmlichen NIPCM stellt das Spektrum eines Übertragungssystems bezüglich eines Eingangssignals niedriger Frequenz aufgrund des Fehlens eines Akkumulators ein gleichförmiges Spektrum dar. In dem mit einem erfindungsgemäßen Akkumulator ausgestatteten NIPCM-System wird das Rauschspektrum im unteren Frequenzbereich entartet, und die Energie konzentriert sich deutlich in einem hohen Frequenzbereich. Wenn auf der Empfängerseite des NIPCM-Systems also eine Deemphasisschaltung zum Verringern von Signalen und Rauschanteilen hoher Frequenz vorgesehen ist, wird der Rauschabstand verbessert, insbesondere stellt sich spürbar eine Verbesserung des Rauschabstands im niedrigen Frequenzbereich ein. Dies bedeutet, daß die durch die Verwendung des Akkumulators erreichte Kompensation die Möglichkeit schafft, Daten mit einer Genauigkeit zu übertragen, die höher ist als die Genauigkeit der Länge der komprimierten Daten. Da eine ein Signal höherer Frequenz vorab hervorhebende Preemphasis differenzierende Wirkung hat, gemäß der ein Abschnitt einer abrupten Signaländerung betont wird, und eine Deemphasis integrierende Wirkung hat, durch die ein Abschnitt einer abrupten Änderung unterdrückt wird, so läßt sich dies bei einer tatsächlichen Übertragung derart ausnutzen, daß der Codierer mit einem Differenzierer und der Decodierer mit einem Integrator ausgestattet wird. Ein solcher Aufbau ist nichts anderes als das grundsätzliche DPCM-System. Die vorliegende Erfindung vermag also wirksam die DPCM und die NIPCM zu vereinigen, so daß eine DC-PCM (Differential Scale Companding PCM) erzielt wird.

Fig. 28 veranschaulicht einen Vergleich der erfindungsgemäßen DC-PCM mit der herkömmlichen NIPCM, wobei der Rauschabstand (SNR) über der Frequenz aufgetragen ist. Der Übertragungskanal umfaßt 10 Bits, die Abtastfrequenz beträgt 32 kHz, und der Eingangspegel beträgt 0 dB. Bei der DC-PCM wird der Rauschabstand schrittweise in Richtung niedrigerer Frequenzen verbessert. In einem Bereich oberhalb einer Frequenz von etwa 3 kHz übertragen sowohl DC-PCM als auch NIPCM jeweils 10 Bits, und der Rauschabstand bei beiden ist ähnlich. Bei niedriger werdenden Frequenzen steigt die Anzahl der Übertragungsbits bei der DC-PCM auf 10, 11, 12, 13, 14 bei gleichzeitiger Erhöhung des Rauschabstands, während bei der NIPCM stets 10 Übertragungsbits gegeben sind, so daß hierbei keine Verbesserung des Rauschabstands erzielt wird. Es wird also deutlich, daß durch die Auswirkung der Akkumulation der entfernten Bits auf der Senderseite der Rauschabstand erhöht wird.

Die DC-PCM läßt sich also zusammenfassend wie folgt charakterisieren:
1. Auf der Empfängerseite läßt sich bei der Integration eine Fehlerakkumulation vermeiden, so daß der Übertragungsfehler des Gleichanteils des Signals praktisch ausgeschaltet werden kann.

2. Aufgrund der Akkumulation auf der Senderseite läßt sich das Quantisierungsrauschen im unteren Frequenzbereich deutlich verringern, und im Hochfrequenzbereich werden das Signal und das Quantisierungsrauschen verringert.

3. Selbst bei gleichzeitiger Übertragung eines hochfrequenten Signals und eines niederfrequenten Signals wird ein Skalierwert durch Anhebung des Pegels des hochfrequenten Signals erhöht, wodurch der Bereich der entfernten Bits ausgedehnt wird, und der Pegel des niederfrequenten Signals wird abgesenkt, wodurch dessen Differenzwert in den Bereich der entfernten Bits fällt, so daß das niederfrequente Signal ohne Verzerrung übertragen werden kann, indem lediglich ein Übertrag erzeugt wird.

Durch die Einrichtung zum "Akkumulieren von entfernten Bits" wird ein spürbarer effizienterer Betrieb erreicht, so daß mit Hilfe der DC-PCM eine Übertragung mit Datenkompression möglich ist, bei welcher die Datenübertragung von 8 Bits mit DC-PCM genauso gut oder sogar noch besser ist als die Übertragung von 10 Bits mit NIPCM, wenn man die Gesamtheit der Datenübertragung betrachtet.

Die Erfindung schafft also eine digitale Datenübertragungseinrichtung, bei der im NIPCM-System auf der Senderseite ein Akkumulator zum Akkumulieren von entfernten Bits vorgesehen ist, um dadurch Daten in Richtung fortschreitender Zeit zu komprimieren und zu bewirken, daß die Übertragungsdaten hinsichtlich der über die Zeit gebildeten Gesamtsumme der übertragenen Daten die gleiche Genauigkeit besitzen wie die ursprünglichen Daten. Weiterhin wird erreicht, daß die Skalierinformation einem Block von Übertragungsdaten entspricht, so daß die Übertragungsdaten mit der Skalierinformation kombiniert werden, um diese kombinierten Daten bitparallel oder bitseriell im Zeitmultiplex zu übertragen. Durch diese Maßnahmen wird ein qualitativ hochstehendes Datenübertragungssystem geschaffen, bei dem lediglich eine relativ geringe Anzahl von Übertragungsbits notwendig ist.

Die Erfindung schafft eine digitale Datenübertragungseinrichtung, die bei der NIPCM und der DPCM auf der Senderseite einen entfernte Bits akkumulierenden Akkumulator aufweist und auf der Empfängerseite die übertragenen DPCM-Daten in einem Integrator akkumuliert, um die Daten in PCM-Daten umzuwandeln und dadurch die über die Zeit gebildete Gesamtsumme der Übertragungsdaten genauso groß zu machen wie die über die Zeit gebildete Gesamtsumme der Empfangsdaten. Das Ergebnis dieser Maßnahme besteht darin, daß trotz der entfernten Bits praktisch keine abgeschnittenen Bits, also verlorene Bits vorhanden sind. Hierdurch wird eine qualitativ hochstehende Datenübertragung möglich.

Die Erfindung schafft außerdem verschiedene Einrichtungen, die eine Verschlechterung der Übertragungsdaten aufgrund eines Überlaufs der Übertragungsdaten verhindern. Hierdurch wird die Qualität der Übertragungsdaten weiter gesteigert.

Bei der mit einem Akkumulator zum Akkumulieren entfernter Bits auf der Senderseite vorgesehenen PCM oder DPCM wird das Quantisierungsrauschen zu un-korreliertem Rauschen, und eine hochfrequente Komponente im unteren Frequenzbereich wird gedämpft, wodurch die Rauschkomponente sich in dem hohen Frequenzbereich konzentriert. Wenn nämlich die entfernten Bits N mal zur Erzeugung eines Übertrags summiert werden, so ist dies gleichbedeutend mit einer Änderung der Abtastfrequenz auf 1/N der Abtastfrequenz. Hierdurch wird ein Rauschen im unteren Frequenzbereich gedämpft, die verringerte Abtastfrequenz vermag jedoch nicht einem Rauschen im höheren Frequenzbereich zu folgen, so daß sich das Rauschen in dem hohen Frequenzbereich konzentriert. Da das menschliche Gehör bezüglich niederfrequentem Rauschen eines Signals empfindlich ist, so entspricht dies mangels eines "Akkumulators" einem gleichförmigen Spektrum. Bei der mit einem erfindungsgemäßen Akkumulator ausgestatteten NIPCM wird das Energiespektrum im unteren Frequenzbereich degeneriert, und die Energie konzentriert sich deutlich in einem hohen Frequenzbereich. Wenn also die Empfängerseite des NIPCM-Systems mit einer Deemphasis-Schaltung zum Dämpfen eines Signals und von Rauschen hoher Frequenz vorgesehen ist, so wird der Rauschabstand verbessert, und insbesondere wird eine Verbesserung des Rauschabstands im unteren Frequenzbereich erzielt, was aus psychoakustischen Gesichtspunkten von großem Vorteil ist, weil das Quantisierungsrauschen im unteren Frequenzbereich gedämpft wird und somit eine beträchtliche Geräuschunterdrückung stattfindet. Wenn ein NIPCM-System empfangsseitig mit dem Integrator ausgestattet ist, läßt sich das Rauschen verringern, indem auf der Empfängerseite eine Deemphasis-Schaltung vorgesehen ist. Wird die DPCM kombiniert mit einem Kompandierungssystem für angenäherte Augenblickswerte, so erfolgt auf der Sendeseite eine Preemphasis mit Differentialverhalten unter Hervorhebung eines hohen Frequenzbereichs, und in einem Akkumulator werden die entfernten Bits kumuliert, wodurch sich das Rauschen in einem hohen Frequenzbereich konzentriert und ein niederfrequentes Rauschen gedämpft wird. Auf der Empfängerseite erfolgt eine Deemphasis mit Integralverhalten mit Dämpfung eines Hochfrequenzbereichs, wobei von einem Integrator zum Umsetzen der DPCM-Daten in PCM-Daten Gebrauch gemacht wird. Wenn man ein solches DPCM-System auf der Sendeseite mit dem Akkumulator ausstattet, lassen sich Rauschen und Signale in einem hohen Frequenzbereich ohne Deemphasis-Schaltung auf der Empfängerseite reduzieren. Demzufolge wird der Rauschabstand in einem unteren Frequenzbereich verbessert, und der Einfluß höherfrequenten Rauschens auf das menschliche Gehör läßt sich unterdrücken. In dem Kompandierungssystem für angenäherte Augenblickswerte wird ein auf der Senderseite vorgesehener Akkumulator wirksam mit dem DPCM-System kombiniert, um dadurch eine qualitativ hochstehende Datenübertragung zu erreichen. Ein weiterer Effekt der Akkumulation auf der Senderseite besteht darin, daß eine durch entfernte Bits entstehende Verschiebung und Schwankung des Gleichpegels eliminiert wird, und daß, wenn ein mehrere Sinuswellen unterschiedlicher Frequenzen aufweisendes Multiplex-Signal übertragen wird, der niederfrequente Anteil wirksam übertragen werden kann, so daß die Bildung eines Multiplex-Signals möglich ist.

Wie oben ausführlich beschrieben wurde, kann in einer digitalen Übertragungsanordnung, in der der mittlere Pegel der mit Hilfe von PCM, insbesondere DPCM erhaltenen Übertragungsdaten verringert werden kann, eine digitale Übertragungseinrichtung vorgesehen sein, bei der, wenn höhere Bits gesendet werden müssen, untere Fehlbits in dem Akkumulator eines Integrators gespeichert werden können, diese Fehlbits kumulativ mit den Fehlbits der als nächstes zu sendenden Daten von dem Akkumulator addiert werden und der aus der resultierenden Summe entstehende Übertrag "1" zur Korrektur auf das niedrigstwertige Bit der zu sendenden Daten addiert wird. Außerdem wird einmal pro Block eine Skalierinformation gesendet, so daß die Daten mit einer sehr kleinen Anzahl von Bits übertragen werden können und das Quantisierungsrauschen sowie ein kumulativer Fehler klein gemacht werden. Wenn zusätzlich eine Überlauf- und Verarbeitungsschaltung vorgesehen ist, werden die durch das Auftreten eines Überlauffehlers in den Übertragungsdaten entstehenden Wirkungen unterdrückt, so daß die Übertragungsgenauigkeit noch weiter verbessert wird. Die erfindungsgemäße digitale Datenübertragungseinrichtung ist mit einer relativ einfachen Schaltung zu realisieren.

Die Erfindung ist nicht beschränkt auf die Übertragung von DPCM-Codes, sondern auch anwendbar bei anderen PCM-Systemen, einschließlich des gewöhnlichen PCM-Systems.

Claims (16)

1. Datenübertragungseinrichtung zum Übertragen von als PCM- oder DPCM-Daten vorliegenden Ursprungsdaten, mit einer in einer Sendeeinrichtung angeordneten Übertragungsdaten- und Skalierinformations-Bildungseinrichtung, die aus höherwertigen Bits der Ursprungsdatenwörter durch Weglassen führender Bits eines ersten Binärwerts (z. B. "0") und/oder Weglassen niedrigwertiger Bits verkürzte Übertragungsdatenwörter und nach Maßgabe der Positionen der höherwertigen Bits des zweiten Binärwerts (z. B. "1") in den Ursprungsdatenwörtern Skalierwörter bildet, die jeweils in Verbindung mit mehreren Übertragungsdatenwörtern übertragen werden, und einer in der Sendeeinrichtung vorgesehenen Datenkompressionseinrichtung, dadurch gekennzeichnet, daß die Datenkompressionseinrichtung eine Akkumulatoreinrichtung (28), die die bei der Bildung der Übertragungsdatenwörter weggelassenen, niedrigerwertigen Bits akkumuliert, und eine arithmetische Verarbeitungsschaltung (28 b) enthält, die einen Teil der höherwertigen Bits der akkumulierten Daten mit den niedrigerwertigen Bits eines Übertragungsdatenworts verknüpft.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die arithmetische Verarbeitungsschaltung (28 b) einen Übertrag aus der Akkumulatoreinrichtung (28) auf das niedrigstwertige Bit des Übertragungsdatenworts addiert.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die arithmetische Verarbeitungsschaltung (28 b) eines der höherwertigen Bits der akkumulierten Daten von den Übertragungsdaten subtrahiert.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Übertragungsdaten- und Skalierinformations-Bildungseinrichtung (26, 27, 28, 29) Kompandierungsdaten mit angenäherten Augenblickwerten bildet, indem sie aus einem mehrere Ursprungsdatenwörter umfassenden Block von Ursprungsdaten einen Betrag der Ursprungsdaten und das Skalierwort bestimmt.

5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Sendeeinrichtung (Fig. 11) der Datenübertragungseinrichtung einen Multiplexer (29) aufweist, der Übertragungsdatenwörter und für eine bestimmte Anzahl von Übertragungsdatenwörter ein Skalierwort im Zeitmultiplexbetrieb sendet.

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Sendeeinrichtung der Datenübertragungseinrichtung eine Subtrahiereinrichtung (25) enthält, die durch Subtrahieren von augenblicklichen PCM-Daten von vorausgehenden PCM-Daten DPCM-Daten bildet.

7. Einrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in der Sendeeinrichtung, wenn der Wert des Skalierworts innerhalb eines Blocks gegenüber dem zuvor bestimmten Wert des Skalierworts abgenommen hat, eine Änderung des Werts des Skalierworts gegenüber dem vorbestimmten Wert unterdrückt wird, und daß, wenn der Wert des Skalierworts innerhalb eines Blocks zugenommen hat, der vergrößerte Wert dieses Skalierworts verwendet wird.

8. Einrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß in der Sendeeinrichtung nur die ersten Daten eines einem gegebenen Datenblock folgenden Datenblocks um eine bestimmte Anzahl von Bits erhöht werden, und daß diese Übertragungsdatenwörter mit einer solchen erhöhten Bitzahl übertragen werden.

9. Einrichtung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine in der Sendeeinrichtung angeordnete Einrichtung (58, Fig. 20), die feststellt, ob bei der nächstfolgenden Verknüpfung von akkumulierten Bits mit einem Übertragungsdatenwort ein Überlauf im Übertragungsdatenwort entstehen würde, und die veranlaßt, daß bei nicht zu erwartendem Überlauf die Verknüpfung durchgeführt wird, während bei zu erwartendem Überlauf die Durchführung der Verknüpfung unterdrückt wird, wodurch ein Überlauf verhindert wird und gleichzeitig eine logische Operation zur Verhinderung eines Überlaufs im nächsten Übertragungsdatenwort durchgeführt wird.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die zur Verhinderung eines Überlaufs vorgesehene logische Operation darin besteht, daß die niedrigerwertigen Bits der bis dahin akkumulierten Bits durch einen vorgegebenen Wert ersetzt werden.

11. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die logische Operation zur Verhinderung eines Überlaufs darin besteht, daß ein beim weiteren Akkumulieren der weggelassenen Bits entstehender Übertrag gelöscht wird.

12. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die zur Verhinderung eines Überlaufs vorgesehene logische Operation darin besteht, daß bis dahin akkumulierte Bits gelöscht und stattdessen niedrigerwertige Bits neuer Ursprungsdatenwörter akkumuliert werden.

13. Einrichtung nach einem der Ansprüche 1 bis 12, gekennzeichnet durch eine in der Sendeeinrichtung vorgesehene Detektorschaltung (62), die feststellt, ob ein Übertragungsdatenwort bei seiner nach Maßgabe des Skalierworts erfolgenden Verschiebung in seinem höchstwertigen Bit eine "0" und in allen übrigen Bits eine "1" aufweist, und eine Einrichtung (27, 63), die bei einem solchen Bitmuster eines Übertragungsdatenworts den Wert des Skalierworts ändert.

14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, daß jedesmal dann, wenn ein Übertragungsdatenwort ein derartiges Bitmuster aufweist, ein neues Skalierwort dadurch gebildet wird, daß auf das laufende Skalierwort eine "1" addiert wird.

15. Einrichtung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß eine Empfangseinrichtung (Fig. 13) mit einer Integriereinrichtung (32, 33 ) die als DPCM-Daten übertragenen Übertragungsdaten in PCM-Daten umsetzt.

16. Einrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Empfangseinrichtung aufweist:
einen Synchronisationsdetektor (30 a), der aus den Übertragungsdaten ein Block-Synchronisationssignal ermittelt,
eine Separiereinrichtung (30 b), die die Übertragungsdatenwörter nach Maßgabe des Block-Synchronisationssignals von dem Skalierwort separiert, und
eine Datenexpansionseinrichtung, die nach Maßgabe der Skalierwörter aus den Übertragungsdatenwörtern die Ursprungsdatenwörter bildet.