[go: up one dir, main page]

DE3303165A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE3303165A1
DE3303165A1 DE19833303165 DE3303165A DE3303165A1 DE 3303165 A1 DE3303165 A1 DE 3303165A1 DE 19833303165 DE19833303165 DE 19833303165 DE 3303165 A DE3303165 A DE 3303165A DE 3303165 A1 DE3303165 A1 DE 3303165A1
Authority
DE
Germany
Prior art keywords
lead frame
housing body
tab
lines
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833303165
Other languages
English (en)
Other versions
DE3303165C2 (de
Inventor
Masachika Kodaira Tokyo Masuda
Gen Machida Tokyo Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57016233A external-priority patent/JPS58134453A/ja
Priority claimed from JP57016232A external-priority patent/JPS58134452A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3303165A1 publication Critical patent/DE3303165A1/de
Application granted granted Critical
Publication of DE3303165C2 publication Critical patent/DE3303165C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf eine Flachpack-Halbleitervorrichtüng. Im besonderen bezieht sie sich auf eine Halbleitervorrichtung mit einer erhöhten Anzahl von Anschlußstiften, sowie ein Verfahren zu ihrer Herstellung. im allgemeinen kann eine Halbleitervorrichtung des Flachpacktyps bequem dünnere und zahlreichere Anschlußstifte verglichen mit einer Halbleitervorrichtung des Dual-inline-Gehäusetyps aufweisen. Ferner erfordert die Anbringung einer solchen Flachpack-Halbleitervorrichtung auf einer Montageplatte (Leiterplatte) im wesentlichen nicht mehr Montagevorgänge als im Falle einer Halbleitervorrichtung des Chipträger-Gehäusetyps. Dank dieser Vorteile nimmt die Nachfrage nach ihnen zu. Die Halbleitervorrichtung dieses Typs ist im allgemeinen so aufgebaut, daß eine Halbleiterbauelemententablette auf einem durch Stanzen und Verformen eines Bleches gewonnenen Leitungsrahmen befestigt und mit Leitungen elektrisch verbunden wird, wonach die Tablette und die Anschlußteile der Leitungen mittels Harz (Kunststoff)zu einemrechtekkigen oder quadratischen und dünnwandigen Bauelement gekapseit werden. Wenn die Form des Gehäuses in der Draufsicht auf diese Weise quadratisch oder rechteckig ist, wird eine Ecke des Gehäusekörpers 1 zur Ausbildung eines abgeschrägten Abschnitts 2, wie xn Fig. 1 dargestellt, entfernt, wobei der abgeschrägte Abschnitt 2 als ein Index für eine Anzahl von Anschlußstiften (Leitungen) 3 verwendet wird.
In jüngerer Zeit ging die Entwicklungsrichtung der Halbleitervorrichtungen nach einer zunehmenden Integrationsdichte und größeren Anzahl von Anschlußstiften. Andererseits ist es manchmal erforderlich, die Geometrie des Gehäusekörpers aus Gründen des Aufbaus, der Fabrikation oder der Anbringung konstant zu halten. In einem solchen Fall bleibt infolgedessen nichts anderes übrig, als mit der größeren Anzahl von An-
schlußstiften dadurch fertig zu werden, daß die Abstände zwischen den Leitungen so klein wie möglich und die Stifte unter größtmöglicher Ausnutzung der vier Umfangseiten des Gehäusekörpers 1 angeordnet werden.
Bei der bekannten Halbleitervorrichtung ist jedoch der abgeschrägte Abschnitt 2 als der Index so ausgebildet, daß in diesem Abschnitt kein Anschlußstift 3 angeordnet ist. Dies senkt den Ausnutzungsgrad der vier Umfangseiten des Gehäusekörpers und stellt ein Hindernis für die Erhöhung der Anzahl der Stifte dar. Ferner ist es, da kein Stift in dem abgeschrägten Abschnitt 2 angeordnet ist, insbesondere auf den an den abgeschrägten Abschnitt 2 anschließenden Seitenflächen 1a und 1b unmöglich, die Stifte symmetrisch in Bezug auf die Mitte 0 des Gehäusekörpers 1 anzuordnen. Dies führt manchmal zu Nachteilen beim Aufbau, der Herstellung oder der Anbringung. Da ferner, wie später noch im einzelnen ausgeführt wird, im abgeschrägten Abschnitt 2 kein Anschlußstift vorhanden ist, ist auch der diesem entsprechende Teil des Leitungsrahmens mit keiner Leitung .versehen. Aus diesem Grund kommt es bei der Kunststofformung zu einem Austreten von Kunststoff, was das Problem einer Verschlechterung des optischen Eindrucks oder eines Abplatzens des Gehäuses mit sich bringt und damit die Vermarktbarkeit der Halbleitervorrichtung beeinträchtigt.
Ziel der Erfindung ist die Schaffung einer Halbleitervorrichtung, mit welcher sich eine erhöhte Anzahl von Anschlußstiften verwirklichen läßt.
Ein weiteres Ziel der Erfindung ist die Schaffung einer Halbleitervorrichtung, die keine Mängel im Aufbau, der Herstellung und der Anbringung verursacht.
Ein weiteres Ziel der Erfindung ist die Schafffung einer Halbleitervorrichtung, bei welcher ein Austreten von Kunstharz bei der Kunststofformung vermieden werden kann.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Verfahrens zur Herstellung der erwähnten Halbleitervorrich-
-7-
tung.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Leitungsrahmens zur Verwendung in der erwähnten Halbleitervorrichtung .
Im folgenden werden Ausführungsformen der Erfindung in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist
Fig. 1 eine Draufsicht einer bekannten Halbleitervorrichtung,
Fig. 2 eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung,
Fig. 3 eine teilweise abgebrochene perspektivische Ansicht der in Fig. 2 gezeigten Halbleitervorrichtung,
Fig. 4 eine allgemeine schematische Draufsicht eines Leitungsrahmens, wie er zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung verwendet wird,
Fig. 5 eine vergrößerte Ansicht der wesentlichen Abschnitte 20
des in Fig. 4 gezeigten Leitungsrahmens,
Fig. 6 eine Schnittansicht eines Einformungszustandes für den Fall der Einformung des in Fig. 5 gezeigten Leitungsrahmens ,
Fig. 7 eine der Fig. 5 entsprechende vergrößerte Teilansicht eines Leitungsrahmens beim Stand der Technik,und
Fig. 8 eine Schnittansicht eines Einformungszustandes beim Stand der Technik.
Die Erfindung wird nun anhand von dargestellten Ausführungsformen beschrieben.
Fig. 2 ist eine perspektivische Gesamtansicht einer Halbleitervorrichtung gemäß der Erfindung, während Fig. 3 eine Bruchschnittansicht desselben ist. 10 bezeichnet einen Gehausekörper und 1Ί Leitungen (Änschlußstifte), die an den
vier Umfangsflachen des Gehäusekörpers 10 aus diesem herausragend angeordnet sind. Der Gehäusekörper 10 ist durch ein Hilfsmittel wie etwa das Formgießen eines Kunststoffmaterials im wesentlichen geebnet, wobei seine Form in der Draufsieht quadratisch oder rechteckig, z.B. letzteres, ist. Er kapselt die inneren Enden der Leitungen 11, nämlich innere Leitungen 12, und eine Halbleiterelemententablette 13 ein. Die Halbleitertablette 13 ist auf der Oberseite eines Lötstreifens (Lappens) 14 angeordnet, der im wesentlichen die Form eines Quadrates hat, wobei ihre Elektrodenflecken mit den inneren Leitungen 12 der entsprechenden Leitungen 11 durch Drähte 15 verbunden sind. Ferner ist eine Ecke des Gehäusekörpers 10 entfernt und der sich ergebende abgeschrägte Abschnitt als Index 16 ausgebildet. Ferner liegen die Leitungen 11 an allen vier Umfangseiten des Gehäusekörpers 10 in gleichen Abständen nebeneinander, wobei ihre äußeren Leitungen 17 in den vier Umfangsrichtungen hervorstehen. Die äußeren Leitungen 17 sind dabei stufenförmig abgebogen, so daß ihre Vorderenden mit den Verdrahtungsleitungen einer nicht gezeigten Bestückungsleiterplatte kontaktieren können, wenn der Gehäusekörper 10 auf der Leiterplatte angeordnet wird. Ferner sind die äußeren Leitungen 17 so angeordnet, daß sie bezüglich des Gehäusekörpers 10 symmetrisch liegen, und ferner so, daß der Umfang des Gehäusekörpers 10 auf das äußerste ausgenutzt ist. Dementsprechend sind einige der Leitungen 11, die Leitungen 11a und 11b in vorliegendem Beispiel, auf dem abgeschrägten Abschnitt,.nämlich der Fläche des Index 16 des Gehäusekörpers 10, angeordnet. Die zugehörigen äußeren Leitungen 17a und 17b ragen von dieser Fläche in zueinander senkrechten Richtungen ab.
Im folgenden wird nun ein Verfahren zur Herstellung der den obigen Aufbau aufweisenden Halbleitervorrichtung beschrieben.
Zunächst wird, wie in Fig. 4 gezeigt, eine Metallfolie aus "Legierung 42" oder dergl. zur Ausbildung eines langge-
streckten Leitungsrahmens 18 gestanzt. In dem vorliegenden Beispiel ist dieser Leitungsrahmen 18 als Mehrfachrahmen aufgebaut, bei welchem zu fünf Gehäusen gehörige Leitungen usw. kontinuierlich vorgesehen sind. Bei jeder Komponente für ein einzelnes Gehäuse sind die inneren Leitungen 12 einer Anzahl von Leitungen 11 strahlförmig um einen im Mittelteil der Komponente angeordneten quadratischen Lötlappen 14 angeordnet, wie dies auch in Fig. 5 gezeigt ist. Ferner sind die einzelnen Leitungen .11 durch einen rahmenartigen Damm miteinander verbunden, und ihre äußeren Leitungen 17 setzen sich unter gleichen Abständen in die vier llnfangsrichtungen fort und sind mit einem Rahmenabschnitt 20 verbunden. Aufhängungsleitungen 21 für den Lötlappen 14 sind an den vier Ecken desselben vorgesehen und mit dem Damm 19 verbunden, um so diesen Lötlappen 14 auf dem Rahmenabschnitt 20 abzustützen. 23 bezeichnet jeweils ein Führungsloch. Dabei sind gemäß der Erfindung die auf dem Index 16 vorgesehenen Leitungen 11a und 11b in der Nähe der Lappenaufhängungsleitung 21 angeordnet, so daß die Zwischenräume 22 zwischen den Leitungen 11a, 11b und der Lappenaufhängungsleitung 21 so klein wie möglich werden. Ein herkömmlicher Leitungsrahmen 18a, wie er in Fig. 7 gezeigt ist, enthält im übrigen keine solchen Leitungen 11a und 11b, so daß die Zwischenräume 22a zwischen der Lappenaufhängungsleitung 21 und den angrenzenden Leitungen groß sind.
Eine Ecke einer jeden Baueinheit des Leitungsrahmens 18 ist mit einem ungestanzten Einlaufdeckplattenabschnitt 29 versehen, der den Fluß des Harzes beim Harzformungsvorgang reguliert, wie später noch beschrieben wird. 29Ά bezeichnet einen Einlaufdeckplattenabschnitt beim Stand der Technik. Die Führungslöcher 23 sind, wie in Fig. 4 gezeigt, auf beiden Seiten des Leitungsrahmens 18 angeordnet und werden für den Vorschub bei einem automatischen Montagevorgang verwendet.
Als nächstes werden der Lötlappen 14 und die inneren
Leitungen 12 des Leitungsrahmens 18 mit Gold oder dergl. beschichtet. Danach wird die Halbleiterelemententablette 13 auf der Oberfläche des Lappens 14 mit einem Gold-Silizium-Eutektikum oder dergl. befestigt und zur Herstellung einer elektrischen Verbindung mit den inneren Leitungen 12 durch die Drähte 15 verbunden. Danach wird, wie in Fig. 6 gezeigt, der Leitungsrahmen 18 zwischen eine Oberform 24 und eine Unterform 26 für einen Harzformungsvorgang so gesetzt, daß der Lötlappen 14, die inneren Leitungen 12, die Tablette 13 und die Drähte 15 innerhalb des Hohlraums 26 der Formen zu liegen kamen, wonach das '.Formungshar ζ 28 durch den in der Unterform 25 ausgebildeten Einlauf 27 in den Hohlraum 26 eingedrückt wird. Der an einer Ecke des Leitungsrahmens 18 vorgesehene Einlaufdeckplattenabschnitt 29 -*! liegt direkt.über dem Einlauf 27, so daß das durch den Einlauf 27 eingeführte Harz an eine tiefere Stelle geleitet wird. Das in den Hohlraum eingepreßte Harz durchsetzt die Zwischenräume des Leitungsrahmens 18 und füllt den gesamten Hohlraum aus. Mit dem Leitungsrahmen gemäß der Erfindung läßt sich daher dank der kleinen Zwischenräume zwischen den Leitungen 11a, 11b und der Lappenaufhängungsleitung 21 ein Auslaufen.(Überströmen) des Harzes in einen Teil B in Fig. 5 unterdrücken. Im Gegensatz dazu kann bei dem in Fig. 7 gezeigten bekannten Leitungsrahmen 18a wegen der großen Zwischenräume 22a ein Harzleck 30, wie es in Fig. 8 gezeigt ist, in die Teile A der Fig. 7 leicht auftreten. Beabsichtigt man, den Leckteil nach dem Formungsvorgang und der Erstarrung zu beseitigen, so besteht der Nachteil, daß dies ein Abplatzen des Gehäusekörpers 10 zur Folge haben kann.
Nach Beendigung der Formungskapselung in obiger Weise werden der Rahmenabschnitt 20 und der Damm 19 des Leitungsrahmens 18 sowie die Lappenaufhängungsleitungen 21 abgeschnitten und die äußeren Leitungen 17 in einem Preßvorgang stufenförmig abgebogen. Damit ist die vorgenannte Halbleitervorrichtung fertig.
Bei der Halbleitervorrichtung nach vorliegendem Beispiel kann die Erkennung der Leitungen 11 wie beim Stand der Technik erfolgen, da der Gehäusekörper 10 durch Entfernen einer Ecke mit dem Index 16 versehen ist, und da die Leitungen 11a und 11b auch auf den Index 16 vorgesehen sind, ist damit in diesem Ausmaß eine Erhöhung der Anzahl der Leitungen erzielt, so daß man einer erhöhten Integrationsdichte sowie einer erhöhten Anzahl von Anschlußstiften gerecht wird. Ferner macht es die Anordnung der Leitungen auf den Index möglich, die Leitungen symmetrisch in Bezug auf die Mitte des Gehäusekörpers anzuordnen. Dies erleichtert den Aufbau, die Herstellung und die Anbringung der Halbleitervorrichtung, der Leiterplatte usw.
Ferner werden nach dem erfindungsgemäßen Herstellungsverfahren der Tablettenbefestigungsvorgang, der Drahtanschlußvorgang und der HarzformungsVorgang unter Verwendung eines Leitungsrahmens ausgeführt, bei welchem Leitungen im Indexteil des auszubildenden Gehäusekörpers angeordnet sind. Daher wird, ein Lecken beim Harzformen unterdrückt und das überströmen des Harzes mit dem Abplatzen im Gefolge usw.
verhindert, so daß eine Halbleitervorrichtung mit guter Vermarktbarkeit hergestellt werden kann.
Es versteht sich von selbst, daß die dargestellten Aufbauten Halbleitervorrichtung und des Leitungsrahmens nur beispielhaft zu verstehen sind, und daß die verschiedensten Abwandlungen -ebenfalls in Betracht zu ziehen sind.
Wie oben dargelegt, sind gemäß der Halbleitervorrichtung nach der Erfindung Leitungen auch im Indexabschnitt eines Gehäusekörpers angeordnet. Dies wirkt im Sinne einer Erhöhung der Integrationsdichte bzw. Zunahme der Anschlußstifte einer Halbleitervorrichtung und gestattet gleichzeitig eine symmetrische Anordnung der Leitungen, was Aufbau, Herstellung und Anbringung erleichtert. Daneben wird gemäß dem erfindungsgemäßen Herstellungsverfahren ein Leitungsrahmen mit kleinen Zwischenräumen verwendet. Dies kann ein Oberströmen von Harz
unterdrücken und ein Abplatzen usw. verhindern, so daß sich eine Verbesserung des Aussehens und der Vermarktbarkeit erzielen läßt.
Ferner sind gemäß dem Leitungsrahmen nach der Erfindung Leitungen im Indexabschnitt eines Gehäusekörpers angeordnet. Dies verhindert ein Auslecken von Harz und ein Abplatzen im Harzformungsvorgang des Bauteils, so daß eine Verschlechterung der Vermarktbarkeit vermieden ist. Ein weiterer Effekt besteht darin, daß man einer erhöhten Integrationsdichte und vermehrten Anzahl von Anschlußstiften einer Halbleitervorrichtung, bei welcher dieser Leitungsrahmen verwendet wird, gerecht wird und Aufbau, Herstellung und Anbringung erleichtert werden.
KI/eh
Leerseite

Claims (14)

  1. *..- .BATENT*AN\MÄLTE '.. ^ ? Π ^ 1
    STREHL SCHÜBEL-HOPF SCHULZ
    WIDENMAYERSTKASSE 17. D-8000 MÜNCHEN 22
    HITACHI, LTD. 31. Januar 1983
    DEA-25 918
    Halbleitervorrichtung und Verfahren zu ihrer Herstellung
    PATENTANSPRÜCHE
    /i.·. Halbleitervorrichtung, gekennzeichnet durch einen viereckigen Gehäusekörper (10), eine Anzahl von aus den vier Seiten des Gehäusekörpers herausragenden Leitungen (11), einen an wenigstens einer Ecke des Gehäusekörpers ausgebildeten abgeschrägten Abschnitt (16), und aus dem abgeschrägten Abschnitt herausragende Leitungen (11a, 11b).
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch g e k-ennzeichnet , daß die aus den vier Seiten des Gehäusekörpers (10) herausragenden Leitungen (11) und die aus dem abgeschrägten Abschnitt (16) herausragenden Leitungen (11a, 11b) so angeordnet sind, daß sie symmetrisch in
    -2-Bezug auf die Mitte des Gehäusekörpers sind.
  3. 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der Gehäusekörper (10) aus Kunstharz besteht.
  4. 4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die aus den vier Seiten des Gehäusekörpers (10) herausragenden Leitungen (11) und die aus dem abgeschrägten Abschnitt (16) herausragenden Leitungen (11a, 11b) stufenförmig abgebogen sind.
  5. 5. Leitungsrahmen, gekennzeichnet
    durch einen Lappen (14) zur Befestigung einer Halbleiterelemententablette (13), eine Anzahl von um den Lappen herum angeordneten Leitungen (11) , einen viereckigen Damm (19) , welcher Lappen und Leitungen verbindet, einen Rahmenabschnitt (20), welcher den Damm, die Leitungen und den Lappen insgesamt abstützt, sowie Leitungen (11a, 11b), die in einem einen Index bildenden Teil des viereckigen Damms ausgebildet sind.
  6. 6. Leitungsrahmen nach Anspruch 5, dadurch gekennzeichnet , daß die in dem den Index bildenden Teil angeordneten Leitungen (11a, 11b) sich in den Bereich des Lappens (14) erstrecken.
  7. 7. Leitungsrahmen nach Anspruch 5, dadurch gekennzeichnet , daß der Lappen viereckig ist.
  8. 8. Leitungsrahmen, gekennzeichnet
    durch einen zentral angeordneten Lappen (14), auf welchem ein Halbleiterelement zu befestigen ist, eine Anzahl von um den Lappen herum angeordneten Leitungen (11), und Leitungen (11a, 11b), die in einem einem Index eines Gehäusekörpers entsprechenden Teil angeordnet sind.
    10
  9. 9. Leitungsrahmen nach Anspruch 8, dadurch gekennzeichnet , daß der dem Index des Gehäusekörpers entsprechende Teil ein Teil ist, der einem an einer Ecke des viereckig auszubildenden Gehäusekörpers vorgesehenen abgeschrägten Abschnitt entspricht.
  10. 10. Leitungsrahmen nach Anspruch 8, dadurch gekennzeichnet , daß der Lappen (14) viereckig ist.
  11. 11. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das Herstellen eines Leitungsrahmens, welcher einen Lappen, auf welchem ein Halbleiterelement zu befestigen ist, eine Anzahl von um den Lappen herum angeordneten Leitungen und Leitungen, die an einer einein--Index eines Gehäusekörpers entsprechenden Stelle angeordnet sind, aufweist, das Befestigen des Halbleiterelements auf dem Lappen, das elektrische Verbinden des Halbleiterele-
    -A-
    ments mit den Leitungen und das Einformen des Lappens, des Halbleiterelements und von Teilen der Leitungen in Kunstharz.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Leitungsrahmen durch Stanzen eines Metallblechs ausgebildet wird.
  13. 13. Verfahren nach Anspruch 11, dadurch g e k e η η zeichnet, daß das Halbleiterelement und die Leitungen durch Drähte elektrisch verbunden werden.
  14. 14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß ein Damm des Leitungsrahmens nach
    dem Harzformungsvorgang abgeschnitten wird.
DE3303165A 1982-02-05 1983-01-31 Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern Expired - Fee Related DE3303165C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57016233A JPS58134453A (ja) 1982-02-05 1982-02-05 リ−ドフレ−ム
JP57016232A JPS58134452A (ja) 1982-02-05 1982-02-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE3303165A1 true DE3303165A1 (de) 1983-09-22
DE3303165C2 DE3303165C2 (de) 1993-12-09

Family

ID=26352512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3303165A Expired - Fee Related DE3303165C2 (de) 1982-02-05 1983-01-31 Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern

Country Status (7)

Country Link
KR (1) KR900001989B1 (de)
DE (1) DE3303165C2 (de)
GB (1) GB2115220B (de)
HK (1) HK70787A (de)
IT (1) IT1161869B (de)
MY (1) MY8700616A (de)
SG (1) SG36287G (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140742A (ja) * 1983-12-06 1985-07-25 フエアチアイルド　カメラ　アンド　インストルメント　コーポレーシヨン リードフレーム及びその実装方法
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
DE2743241A1 (de) * 1976-09-27 1978-03-30 Amp Inc Zweiteiliger elektrischer verbinder zum befestigen eines elektrischen bauteils auf einem substrat
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
EP0016522A1 (de) * 1979-02-19 1980-10-01 Fujitsu Limited Halbleitervorrichtung und Verfahren zu deren Herstellung
US4258381A (en) * 1977-12-07 1981-03-24 Steag, Kernergie Gmbh Lead frame for a semiconductor device suitable for mass production
US4289922A (en) * 1979-09-04 1981-09-15 Plessey Incorporated Integrated circuit package and lead frame

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
DE2743241A1 (de) * 1976-09-27 1978-03-30 Amp Inc Zweiteiliger elektrischer verbinder zum befestigen eines elektrischen bauteils auf einem substrat
US4258381A (en) * 1977-12-07 1981-03-24 Steag, Kernergie Gmbh Lead frame for a semiconductor device suitable for mass production
EP0016522A1 (de) * 1979-02-19 1980-10-01 Fujitsu Limited Halbleitervorrichtung und Verfahren zu deren Herstellung
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4289922A (en) * 1979-09-04 1981-09-15 Plessey Incorporated Integrated circuit package and lead frame

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: Electronics, April 7, 1982, S.141-144, 145 *

Also Published As

Publication number Publication date
MY8700616A (en) 1987-12-31
GB8302730D0 (en) 1983-03-02
IT1161869B (it) 1987-03-18
GB2115220A (en) 1983-09-01
KR840003921A (ko) 1984-10-04
KR900001989B1 (ko) 1990-03-30
IT8319414A0 (it) 1983-02-03
SG36287G (en) 1987-07-24
HK70787A (en) 1987-10-09
GB2115220B (en) 1985-11-06
DE3303165C2 (de) 1993-12-09

Similar Documents

Publication Publication Date Title
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE68928095T2 (de) Verfahren zur Herstellung eines elektronischen Moduls und elektronisches Modul, hergestellt nach diesem Verfahren
DE68910385T3 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE69508835T2 (de) Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE3910707A1 (de) Spritzgegossenes pingitter-leistungsgehaeuse
DE69331406T2 (de) Herstellungsverfahren und vorrichtung einer dreidimensionalen verdrahtung von gehaeusen fuer elektronische komponenten
DE3913221A1 (de) Halbleiteranordnung
DE2636450A1 (de) Halbleiter-leitungsrahmen
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2818080A1 (de) Verkapselte halbleitereinrichtung
DE10234778A1 (de) Chip-Leiterplatten-Anordnung für optische Mäuse und zugehöriger Linsendeckel
DE3810899C2 (de)
DE1861066U (de) Dreidimensional aufgebaute schaltungsanordnung mit blockfoermigen, in ein rahmengestell einschiebbaren schaltungsgruppen.
DE69119938T2 (de) Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4321592A1 (de) Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür
DE2144339A1 (de) Mehrfachschaltung in Modulbauweise und Verfahren zu ihrer Herstellung
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
DE69125884T2 (de) Leiterrahmen für Halbleiteranordnung
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE3303165A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee