DE3230329A1

DE3230329A1 - Digitale phasenschieberschaltung

Info

Publication number: DE3230329A1
Application number: DE19823230329
Authority: DE
Inventors: Jyoji Kobe Hyogo Kawai
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1981-08-19
Filing date: 1982-08-14
Publication date: 1983-03-10
Also published as: SE8203656L; SE450320B; US4438487A; CH661388A5; BR8204411A; JPS5831418A; DE3230329C2; JPS6321924B2

Description

Beschreibung

Die Erfindung betrifft eine digitale Phasenschieberschaltung zum sequentiellen Zünden mehrerer an eine mehrphasige Stromversorgung angeschlossener Thyri stören, eines Thyristor-Stromrichters.

Eine bekannte digitale Phasenschieberschaltung die-

Ast
ser Art in Fig. 1 dargestellt.

Fig. 1 zeigt einen bekannten Thyristor-Stromrichter und eine bekannte digitale Phasenschieberschaltung. Der Thyristor-Stromrichter 7 besteht aus Thyristoren 1 bis 6, an die drei Phasen Ü, V, W einer Wechselstromversorgu ig und Gleichspannungsanschlüsse P, N angeschlossen sind. Eine Phasenschieberschaltung 19 steuert die Thyristoren 1 und 4 in dem einen Zweig des in Drehstrom-Brückens-haltung aufgebauten Thyristor-Stromrichters an. Die Phasenschieberschaltung 19 beinhaltet einen Binärzählec 10/ der Eingangs-Taktsignale 8 zählt und binäre Aasgangssignale 18 erzeugt. Die Periode des Funktionszyklus' des Binärzählers 10 wird von einer nicht dargestellten Nachlauf-Regelschaltung (phase-locked loop, PLL) mit der Periode einer Phase der dreiphasigen Wechselstromversorgung in Übereinstimmung gebracht.

Ein Digitalkomparator 12 vergleicht einen Zündphasenbezugswert des Thyristors in binärer Darstellung mit einem binären Ausgangssignal 11, das aus Bits besteht, die das am meisten signifikante Bit unter den binären Ausgangssignalen des Binärzählers 10 nicht enthält und erzeugt ein Ausgangssignall3, das den Logikpegel

"1" annimmt, wenn Bitwerte 11 den Zündphasenbezugswert 40 überschreiten. Eire Impulsschaltung 14 ist mit dem Digitalkomparator 12 verbunden und erzeugt in Abhängigkeit von dem Ausgangssignal des Digita-

komparators 12 einen Impuls und verteilt diesen alternierend an einen der beiden Ausgänge 16 oder aufgrund des Signales 15, das das am meisten signifikante Bit unter den binären Ausgangssignalen 18 enthält. Die Ausgangssignale der Ausgänge 16 und 17 der Impulsschaltung 14 werden zur Bildung der Zündimpulse TU, TX für die Thyristoren 1 und 4 verstärkt.

Eine Phasenschieberschaltung 29 gibt Zündimpulse TZ, TW an die Thyristoren 2 und 5 ab und arbeitet in gleicher Art und Weise wie die Phasenschieberschaltung 19. Zusätzlich weist die Phasenschieberschaltung 29 eine Rucksetζschaltung 41 zur Rücksetzung eines Binärzählers 20 auf. Die Rücksetzschaltung 41 erzeugt einen Rücksetzimpuls in einem Zeitpunkt, wenn das binäre Ausgangssignal 18 des Zählers 10 einen elektrischen Winkel von 60° annimmt. Der Binärzähler 20 wird durch den auf diese Art und Weise erzeugten Impuls zurückgesetzt.

Eine Phasenschieberschaltung 39 führt den Thyristoren 3 und 6 Zündimpulse TV, TY zu und arbeitet in gleicher Art und Weise wie die obengeannte Phasenschieberschaltung 19. Eine Rücksetzschaltung 42 erzeugt demgegenüber einen Impuls in einem Zeitpunkt, wenn das binäre Ausgangssignal 18 des Zählers 10 einen elektrischen Winkel von 120° annimmt und setzt damit einen Binärzähler 30 zurück.

Die Arbeitsweise der so aufgebauten, bekannten Vorrichtung soll im folgenden näher beschrieben werden.

Die Zählerausgangssignale 111 in Fig. 2 (a) verkörpern in analoger Form die binären Ausgangssignale 11 des Binärzählers 10 in der Phasenschieberschaltung 19, wobei die Ausgangssignale 11 das am meisten signifikante Bit 15 unter den Ausgangssignalen 18 aller Bits des Zählers 10 nicht enthalten. Das Zählerausgangssignal 111 wiederholt das 'Hochzählen¹ jeweils nach einem elektrischen Winkel von 180°. Fig. 2 (b) zeigt das aus dem am meisten Signifikaten Bit bestehende Ausgangssignal 15 des Binärzählers 10, wobei das Ausgangssignal 15 synchron zur Periode der Wechselstromversorgung verläuft.

Wird der Zündphasenbezugswert 140 auf der Leitung 40 als analoge Größe - wie in Fig. 2 (a) - dargestellt, so kreuzt das Zählerausgangssignal 111 den Zündphasenbezugswert 140 in Phasenzeitpunkten cC, und o£. in einem Periodenzyklus der Wechselstromversorgung, d. h. in einem Zyklus des am meisten signifikanten Bits 15. In diesen Zeitpunkten erzeugt der Digitalkomparator Ausgangssignale 13, die der Impulsschaltung 14 zugeführt werden, so daß diese zwei Impulse erzeugt. Diese beiden Impulse werden von dem aus dem am meisten signifikanten Bit (J¹Ig. 2 (b)] bestehenden Signal 15 auf den Ausgang 16 und auf den Ausgang 17 verteilt ^ wobei Ausgangsimpulse TU und TX, wie in Fig. 2 (c) ^] und Fig. 2 (f) gezeigt, bereitet und als Zündsignale den Thyristoren 1 und 4 zugeführt werden. Die den Thyristoren 1 und 4 zugeordnete Phasenschieberschaltung 19 arbeitet wie oben beschrieben. Die den anderen Thyristoren 2, 5 sowie 3, 6 zugeordneten Phasenschieberschaltungen 29 und 39 arbeiten in der gleichen Art und Weise wie die oben beschriebene Phasenscljieberschaltung 19. Der Binärzähler 20 wird von. der Rüdksetzschaltung 41 in einem Zeitpunkt zurückgesetzt, wenn das

Ausgangssignal des Binärzählers 10 einen elektrischen Winkel von 60° annimt. Der Binärzähler 30 wird ebenfalls zurückgesetzt, wenn das Ausgangssignal des Binärzählers 10 einen elektrischen Winkel von 120° erreicht. Folglich nehmen die Ausgangssignale 21 und 31 der Zähler 20 und 30 relativ zu dem Zählerausgang 111 des Binärzählers 10 um 60° und 120° phasenabweichende Formen an, wie den in Fig. 2 (a) dargestellten Zählerausgängen 121 und 131 zu entnehmen ist. Die Endausgangssignale 26, 27, 36 und 37 weisen die in Fig. 2 (d, g, e und h) dargestellte Form auf; dieses sind Zündimpülse für die Thyristoren 2, 5, 3 und 6.

Eine digitale Phasenschieberschaltungsanordnung der bekannten Art benötigt eine komplette Schaltung für jede Phase, d. h. für den in Fig. 1 dargestellten Fall benötigt die Anordnung drei komplette Schaltungen. Damit werden sechs Schaltungen benötigt, wenn die Phasenschieberschaltungsanordnung an eine sechs-phasige Energieversorgung angeschlossen werden soll.

Wenn darüber hinaus in der konventionellen Anordnung die Anzahl der Bits des Binärzählers vergrößert wird, um .die Auflösung für die Phasen zu vergrößern, erhöht sich in jeder Schaltung die Anzahl der für die Zähler und Komparatoren benötigten Teile, woraus ein komplizierter Aufbau resultiert und erhöhte Herstellungskosten anfallen.

Dem Anmeldungsgegenstand liegt daher die Aufgabe zugrunde, die vorerwähnten Nachteile zu vermeiden und eine digitale Phasenschieberschaltung anzugeben, bei der die Anzahl der Zählungen des Zählers während einer Periode von 360° auf einen bestimmten Wert beschränkt

wird und Zähler sowie Komparatoren gemeinsam in der Phasenschieberschaltung benutzt werden, um die Anzahl der Bauelemente zu reduzieren.

Diese Aufgabe wird erfindungsgemäß gelöst durch

a) einen ersten, binären N-Bit-Zähler, der von

einem Taktsignal mit der 2 χ 6-fachen Frequenz der Stromversorgungsfrequenz getriggert wird;

b) einen zweiten Zähler, der als Division-durchsechs-Ringzähler ausgebildet ist und von einem am meisten signifikanten Bit (Signal) des ersten Zählers getriggert wird;

c) einen ersten N-Bit-Digitalkomparator zum Vergleichen eines binären, aus N Bits bestehenden Signals mit weniger signifikanten N Bits eines sich aus N+2 Bits zusammensetzenden Phasenbezugssignals, und zur Erzeugung eines Ausgangssignals, wenn das aus N Bits bestehende binäre Ausgangssignal größer als die weniger signifikanten N Bits des Phasenbezugssignals sind;

d) eine Exklusiv-ODER-Schaltung, die drei Arten von Phasensignalen erzeugt, welche eine binäre Zwei-Bit-Phasendifferenz von jeweils 60° unter-

/und

einander aufweisen unter Verwendung eines Ausgangssignals , das aus drei Bits des zweiten Zählers besteht und als Eingangssignal verwendet wird, eine Funktionswiederholung der 180°- Periode bewirkt;

e) einen zweiten Digitalkomparator, dem drei Arten von aus zwei Bits zusammengesetzten Signalen eingegeben werden, und der Phasen untereinander vergleicht, wobei dies durch Anwendung zweier

mehr signifikanter Bits - die aus den drei Arten von binären, von der Exklusiv-ODER-Schaltung erzeugten und aus zwei Bits bestehenden Ausgangssignalen selektiert werden - und dem aus N+2 Bits bestehenden und als Eingangssignal benutzten Phasenbezugssignal erfolgt;
f) drei gleichartige Impulsschaltungen/ die . durch die Zuordnung jedes Ausgangssignals, das von den drei zweiten Digitalkomparatoren abgegeben wird und eine Phasendifferenz von jeweils 60° untereinander aufweisen, z.u jedem Ausgangssignal des zweiten. Zählers, welches aus drei Bits besteht, getrenntes Teilen der Ausgangssignale mit jedem 1 Bit in dem Zeitpunkt, wenn ein Aüsgangssignal des ersten Digxtalkomparators an den zweiten Digitalkomparator als Eingangssignal gegeben wird,· bewirkt bzw. erzeugt

zwei Arten von AusgangsSignalen aus binären Signalen, die aus den entsprechenden Bits des zweiten Zählers bestehen.

Die erfinderische Lösung beseitigt die den konventionellen Phasenschieberschaltungen innewohnenden Nachteile, beschränkt die Anzahl der Zählungen des Zählers auf einen bestimmten Wert und ermöglicht die

gemeinsame Verwendung mehrerer Zähler und jeweils nur eines Komparators für die einzelnen Phasenschieberschaltungen und ermöglicht somit eine erhebliche Verminderung des Bauteileaufwandes.

Nach einer Weiterbildung der Erfindung ist vorgesehen, daß bei der digitalen Phasenverschieberschaltung die Anzahl der Zählungen des Zählers 6 χ 2^N (N ist eine vorgegebene Zahl) während einer Periode von 360° beträgt.

Während

Fig. 1 ein Blockschaltbild der konventionellen digitalen Phasenschieberschaltung und

Fig. 2 ein Signalverlaufsdiagramm der Phasenschieberschaltung gemäß Fig. 1 zeigt,

ist in .

Fig. 3 ein Blockschaltbild eines Ausführungs- . beispiels der digitalen Phasenschieberschaltung gemäß der vorliegenden Erfindung und in

Fig. 4 ein Signalverlaufsdiagramm der Phasenschieberschaltung gemäß Fig. 3 dargestellt.

Fig. 3 zeigt als Ausführungsbeispiel der Erfindung eine digitale Phasenschieberschaltung, bei der ein von Taktimpulsen 53 angesteuerter N-Bit-Binärzähler 50 ein binäres Ausgangssignal 55 erzeugt, das aus N Bits besteht und einem N-Bit-Digitalkomparator 52 zugeführt wird. Unter dem N-Bit-Ausgangssignal 55 des N-Bit-Binärzählers 50 befindet sich ein Signal 54, das aus dem am meisten Signifikaten Bit besteht und einen Divisiondurch-sechs-Ringzähler betreibt, der drei Ausgangssignale 215, 56 und 57 erzeugt. Der N-Bit-Digitalkomparator

52 empfängt zusätzlich zu den binären, aus N Bits bestehenden AusgangsSignalen 55 ein Phasenbezugssignal 240 und vergleicht das Ausgangssignal 55 mit den weniger Signifikaten N Bits unter den N+2 Bits des Phasenbezugssignals 240, das keine weiteren signifikanten zwei Bits enthält und sendet ein. logisches Ausgangssignal 58 zu den Zwei-Bit-Digitalkomparatoren 212, 222, 232, wenn der von dem binären Ausgangssignal 55 anstehende und aus N Bits bestehende Wert den anstehenden Wert der weniger signifikanten N Bits des Phasenbezugssignals 240 überschreitet. Zum Beispiel: Empfängt der Digitalkomparator 212 ein aus zwei binären Bits bestehendes Signal 71, nämlich 1.) Ausgangssignal 60 des Exklusiv-ODER-Gatters 63., das Ausgangssignale 56 und 57 von dem Division-durchsechs-Ringzähler 51 empfängt, und 2.) Ausgangssignal 61 des Exklusiv-ODER-Gatters 63, das Ausgangssignale 57 und 215 von dem Division-durch-sechs-Ringzähler 51 empfängt. Ferner empfängt der Digitalkomparator 212 zweimehr signifikante Bits 74 des Phasenbezugssignals 240 als zwei weitere binäre Bitsignale. Wenn das binäre Zwei-Bit-Signal 71 ebenso groß wie oder größer als das andere binäre Zwei-Bit-Signal 74 und der logische Ausgang 58 anliegt, erzeugt der Zwei-Bit-Digitalkomparator 212 ein logisches Signal 213.

Ein anderer Zwei-Bit-Digitalkomparatof 222 empfängt zwei Ausgangssignale 61 und 62 von dem Exklusiv-ODER-Gatter 63 als ein aus zwei binären Bits bestehendes Signal 72, und ferner empfängt der Digitalkomparator 222 ein anderes ebenfalls aus zwei Bits bestehendes binäres Zwei-Bit-Signal 74. Wenn das Signal 72 ebenso groß wie oder größer als das Signal 74 ist und das Signal 58 anliegt, erzeugt der Digitalkomparator

222 ein logisches Ausgangssignal 223.

Der übrigbleibende Zwei-Bit-Digitalkomparator 232 empfängt ebenfalls Signale 73 und 74, die jeweils beide aus zwei binären Bits bestehen. Wenn das Signal 73 ebenso groß wie oder größer als das Signal 74 ist und das Signal 58 anliegt, erzeugt der Komparator 232 ein logisches Ausgangssignal 233.

Die Ausgangssignale 213, 223 und 233 der Komparatoren 212, 222 und 232 gelangen zu der jeweils entsprechenden Impulsschaltung 214, 224 bzw. 234. Die Impulsschaltungen 214,224 und 234 sind in gleicher Art und Weise aufgebaut wie die Impulsschaltungen 14, und 34 in Fig. 1 und erzeugen aufgrund des Empfanges von Eingangssignalen 213, 223 und 233 Impulse. Der von der Impulsschaltung 214 erzeugte Impuls wird in Abhängigkeit von dem Signal 215 des Division-durchsechs-Zählers 51 entweder auf einen Ausgang 216 oder einen Ausgang 217 gegeben. Der von der Impulsschaltung 224 erzeugte Impuls wird in Abhängigkeit von dem Signal 225 des Division-durch-sechs-Ringzählers 51 ebenso entweder auf einen Ausgang 226 oder einen Ausgang 227 gegeben. Der von der Impulsschaltung 234 erzeugte Impuls wird in Abhängigkeit von dem Signal 235 des Division-durch-sechs-Ringzählers 51 in analoger Art und Weise entweder auf einen Ausgang 236 oder einen Ausgang 237 gegeben. Die Ausgangssignale 216, 217, 226, 227, 236 und 237 von den Impulsschaltungen 214, 224 und 234 werden verstärkt und als Zündimpulse für die Thyristoren des in Fig. 1 gezeigten Thyristor-Stromrichters verwendet.

Die Arbeitsweise der digitalen Phasenschieberschaltung aus Fig.. 3 wird in Zusammenhang mit dem Signalverlaufs-

diagramm in Fig. 4 im folgenden beschrieben.

Der N-Bit-Binärzähler 50 führt, getaktet durch die Taktimpulse 53, den Zählvorgang wie vorher beschrieben durch. Der Ringzähler 51 arbeit mit einer Flanke des unter dem Aus.gangssignal 55 des N-Bit-Binärzählers 50 vorhandenenam meisten signifikanten Bits 54 {Fig. 4 (a)'3 und erzeugt Ausgangssignale 56, 57 und 215, wie in Fig. 4 (b), 4 (c) und 4 (d) gezeigt. Wegen der PLL-Schaltung (nicht gezeigt) sind die beiden Zähler 50 und 51 in Synchronismus mit der Wechselstromversorgung, und die Periode jedes Ausganges des Division-durch-sechs-Ringzählers 51 stimmt mit der Periode der Wechselstromversorgung überein. Deshalb wechselt der Ausgang des Division-durch-sechs-Ringzählers 51 nacheinander jeweils nach 60°. Der N-Bit-Binärzähler 50 wiederholt das 'Hochzahlen' bis 2^N jeweils nach 60°.

Aufgrund des Empfanges der Ausgangssignale 56 und 57 sowie der Aüsgangssignale 57 und 215 des Divisiondurch-6-Zählers 51 erzeugt das Exklusiv-ODER-Gatter 63 Ausgangssignale 60 und 61. Ferner erzeugt das Exklusiv-ODER-Gatter 63 durch Empfang der Ausgangssignale 56 und 215 ein invertiertes Signal 62. Wie in Fig. 4 (e), (f) und (g) angegeben, weisen die Signale 60, 61 und 62 eine Breite von jeweils 60° und eine Phasendifferenz von 60° relativ zueinander auf. Das Zwei-Bit-Signal 71 besteht aus einem weniger signifikanten Bit des Ausgangs 60 und einem mehr signifikanten Bit des Ausganges 61, welche von dem Exklusiv-ODER-Gatter 63 erzeugt werden. Das Signal 71 nimmt einen binären Wert "0" während einer Periode von 0° bis 60°, einen binären Wert "1" während einer Periode von 60° bis 120° und einen binären Wert "2" während

einer Periode von 120° bis 180° an; diese Zustände wiederholen sich jeweils nach 180°. Das Zwei-Bit-Signal 71 wird zu den von dem Binärzähler 50 erzeugten, aus N Bits bestehenden Ausgangssignal addiert, um ein aus N+2 Bits bestehendes Signal zu erhalten. So wie in analoger Art und Weise schon geschildert, hat das Signal 311 einen Kurvenverlauf wie in der Fig. 4 (h) dargestellt, und es führt das 'Hochzählen' bis 2 χ 3 jeweils nach 180° durch. Ferner - wie in analoger Art und Weise schon erläutert - wird mit der Anwendung eines Phasenbezugssignals 240, das N+2 Bits besteht und einen Phasenbezugswert 340 in Fig. 4, (h) darstellt, der Zusammenhang zwischen dem Phasenbezugswert 340 und dem Signal 311 gleich dem zwischen dem Phasenbezugswert 140 und dem Signal in Fig. 2 (a) sein.

Der Signalverlauf in Fig. 4 (d) des Signals 215 aus Fig. 3 wird nochmals in Fig. 4 (i) dargestellt. Es wird verständlich sein, daß das Signal 215 in Fig. die gleiche Bedeutung wie das Signal 15 in Fig. 1 hat.

Zwei-Bit-Digitalkomparator 212 und N-Bit-Digitalkomparator 52 (Fig- 3) vergleichen den Kurvenverlauf des Signals 311 mit dem Phasenbezugswert 340 (Fig. 4 (h)J. Der Zwei-Bit-Digitalkomparator 212 vergleicht das Signal 71, das aus zwei mehr signifikanten Bits besteht und in dem aus N+2 Bits bestehenden Signal 311 enthalten ist, mit dem Signal 74, das aus zwei mehr signifikanten Bits des aus N+2 Bits bestehenden Phasenbezugssignals 240 besteht. Wenn das Signal 71 größer als das Signal 74 ist, erzeugt der Digitalkomparator 212 ein logisches Ausgangssignal 213. Im Falle der Gleichheit der binären Zwei-Bit-Signale 71 und 74 erzeugt der Zwei-Bit-Digitalkomparator 212 solange der N-Bit-Digitalkomparator 52 ein logisches

Ausgangssignal 58 liefert - ein logisches Ausgangssignal 213; das logische Ausgangssignal 213 wird also unter obiger Voraussetzung immer dann erzeugt, wenn das Signal 55, das aus weniger signifikanten, in dem Signal 311 enthaltenen N Bits besteht, größer als das Signal ist, das aus weniger signifikanten, in dem Phasenbezugssignal 240 enthaltenen N-Bits besteht. Deshalb arbeiten die beiden Komparatoren 212 und 52 in gleicher Art und Weise wie der Komparator 12 in Fig. 1,und das Ausgangssignal 213 gleicht dem Ausgangssignal 13 in Fig. 1. .

Ferner gleicht das Ausgangssignal 215 des Divisiondurch-sechs-Ringzählers 51 dem Ausgangssignal 15 des Binärzählers 10 in Fig. 1. Daher ist es bei Verwendung einer Impulsschaltung 214 - die in gleicher Art und Weise wie die Impulsschaltung 14 in Fig. 1 aufgebaut ist - möglich, Ausgangssignale 216 und zu erhalten, die den Signalen 16 und 17 in Fig. 1 .gleichen £s. Fig. 4 (j) und 4 (m)J. Folglich kann das Zwei-Bit-Signal 72 aus dem Signal 61, als ein weniger signifikantes Bit und dem Signal 62 als ein mehr signifikantes Bit, bestehen. Das Signal 72 nimmt einen binären Wert "0" während der Periode von 60° bis 120°, einen binären Wert "1" während der Periode ■ von 120° bis 180° und einen binären Wert "2" während der Periode von 180° bis 240° an; diese Zustände wiederholen sich jeweils nach 180°. Deshalb stimmt das Signal 72 mit dem um 60° verspäteten Signal 71 überein. Das Zwei-Bit-Signal 72 wird zu dem von dem N-Bit-Binärzähler 50 erzeugten und aus N Bits bestehenden Ausgangssignal addiert, um ein aus N+2 Bits bestehendes Signal zu erhalten. Wie in. analoger Weise schon gezeigt, hat das Signal einen Kurvenverlauf 321, der sehr ähnlich dem Kurvenverlauf 311, aber um 60° ver-

spätet ist £Fig. 4 (h)J. Wenn der Kurvenverlauf 321 mit dem Phasenbezugswert 340 von der Kombination von Zwei-Bit-Digitalkomparator 222 und N-Bit-Digitalkomparator 52 verglichen wird, ergeben sich deshalb die gleichen Verhältnisse wie bei dem Digitalkomparator 22 in Fig. 1. Es wird deshalb offensichtlich sein, daß der' Zwei-Bit-Digitalkomparator 222 das gleiche Ausgangssignal wie der binäre Digitalkomparator 22 in Fig. 1 erzeugt. Ein zu dem Ausgangssignal 56 des Division-durch-sechs-Ringzählers 51 inverses Signal 225 stimmt ebenso mit einem Signal überein, bei dem die Phase des Signals 215 [JFig. 4 (i)j verzögert ist. Folglich besteht zwischen dem Eingangssignal 225, das an der Impulsschaltung 224 anliegt und dem Eingangssignal 25, das an der Impulsschaltung 24 in Fig. 1 anliegt, Übereinstimmung. Durch die Impulsschaltung .224, die in gleicher Art und Weise wie die Impulsschal-. tung 24 in Fig. 1 aufgebaut ist, gleichen die Ausgangssignale 226 und 227 den Ausgangssignalen 26 und 27 der Impulsschaltung 24 in Fig. 1. Das Signal 73 besteht aus zwei Bits; nämlich aus dem inversen Signal 62 (ein weniger signifikantes Bit) und dem Signal 60 (ein mehr signifikantes Bit). Das Signal 73 nimmt einen binären Wert "0" während einer Periode von 120° bis 180°, einen binären Wert "1" während einer Periode von 180° bis 240° und einen binären Wert "2" während einer Periode'von 240° bis 300° an; diese Zustände wiederholen sich nach jeweils 180°. Das Signal 73 stimmt dadurch mit dem Signal 71 überein, ist aber um 180° verzögert. Das aus zwei Bits bestehende Signal 73 wird zu dem Ausgangssignal 55 addiert, das von dem N-Bit-Binärzähler 50 geliefert wird und aus N Bits besteht, um ein aus N+2 Bits bestehendes Signal zu erhalten. Wie schon im Vorhergehenden beschrieben, hat das Signal einen Kurvenverlaul 331, der sehr ähnlich dem Kurven-

verlauf 311 ist, aber - wie in Fig. 4. (h) gezeigt eine Verzögerung von 120° aufweist. Wenn daher die Kurvenform 331 mit dem Phasenbezugswert 340 durch die Kombination von Zwei-Bit-Digitalkomparator 232 und N-Bit-Digitalkomparator 52 verglichen wird, ergibt sich die gleiche Funktion wie bei dem binären Digitalkomparator 52 in Fig. 1.

Das Ausgangssignal 233 des ZweiHBit-Komparators 232 befindet sich in Übereinstimmung mit dem Signal 33 in Fig. 1. Ein zu dem Ausgangssignal 57 des Division-durchsechs-Ringzählers 51 invertiertes Signal 235 befindet sich ebenso in Übereinstimmung mit einem Signal, bei dem die Phase des Signals 215 Fig. 4 (i) um 120° verzögert ist. Das Signal 233 stimmt ferner mit dem Signal 35 (Fig. 1) überein. Durch die Anwendung einer Impulsschaltung 234, die in gleicher Art und Weise wie die Impulsschaltung 34 ,in Fig. 1 aufgebaut ist, gleichen die Ausgänge 236 und 237 den Ausgängen 36 und 37 der Impulsschaltung 34 in Fig. 1. Aus diesem Grunde erzeugt die digitale Phasenschieberschaltung, die wie in Fig. 3 dargestellt aufgebaut ist, die gleichen Ausgangssignale wie die in Fig. 1 dargestellte Schaltung.

Ferner stellt eine Schaltungsgruppe, die Exklusiv-ODER-Gatter 63 und Zwei-Bit-Komparatoren 212, 222 und 232 aufweist, einen direkten Zusammenhang zwischen Eingangs- und Ausgangssignalen her, da diese Schaltungen keine Speicherelemente - wie zum Beispiel Flip-Flops oder Zähler - enthalten. Deshalb sollte diese Schaltungsgruppe durch einen einfachen Halbleiter-Festwertspeicher (ROM, read only memory) ersetzt werden.

Mit anderen Worten: Es ist aus diesem Grunde ein ROM vorgesehen, in das Signale 215, 56, 57, 74 und 58 als

Eingangssignale eingegeben werden und Signale 213, 223 und 232 als Ausgangssignale zur Verfügung stehen; die im ROM gespeicherten Ausgangssignale verhalten sich zu den Eingangssignalen derart, daß die gleichen Funktionen bewirkt werden, wie sie die Ausgangssignale der Schaltungsgruppe hervorrufen. Außerdem ist es möglich, daß das ROM die Impulsschaltungen 214, 224 und 234 enthält.

In der digitalen, oben beschriebenen Phasenschieberschaltung befindet sich nur ein Satz des N-Bit-Binärzählers 50 unl des Division-durch-sechs-Ringzählers 51; dieses is: für die Anforderungen ausreichend. Deshalb ist der Wähler nicht für jede Phase erforderlich. Da ferner fas: alle Datenbits von einem gewöhnlichen Komparator 52 vergleichen werden, ist nur ein einfach aufgebauter Zwei-Bit-Komparator für jede Phase notwendig. Hieraus resultiert, daß die Konstruktion der digitalen Phasenschieberschaltung insgesamt sehr einfach erfolgen kann. Um die Präzision der Phasenschieber-Steuerung zu erhöhen, kann ferner eine erhöhte Bitzahl des Binärzählers 50 und des gewöhnlichen Digitalkomparators 52 verwendet werden. Darüber hinaus ist die Anzahl der pro Phase verwendeten Teile klein, gerade wenn die Phasenschieberschaltung an mehrphasige Systeme angeschlossen wird. Mit anderen Worten: Die digitale Phasenschieberschaltung kann mit einer reduzierten Zahl von Teilen aufgebaut werden.

Claims

., ■ », 1-1 Patentanwälte

• ι ο ο ο ^Dr- '^InS-Werner ^w· Rabus

Datum; 13. August 1982 Dipl.-Ing. DetlefNinnemann

MITSUBISHI DENKI KABUSHIKF KAISHA, 2-3, Marunouchi 2 chome Chiyoda-ku, Tokyo 100, Japan

Digitale Phasenschieberschaltung

Ansprüche

1 Λ Digitale Phasenschieberschaltung zum sequentiellen Zünden mehrerer an eine mehrphasige Stromversorgung angeschlossener Thyristoren eines Thyristor-Stromrichters , gekennzeichnet durch

a) einen ersten, binären N-Bit-Zähler (50), der

N von einem Taktsignal (53) mit der 2 χ 6-fachen

Frequenz der Stromversorgungsfrequenz getriggert wird;

b) einen zweiten Zähler (51), der als Divisiondurch-sechs-Ringzähler ausgebildet ist und

DN/RG/sg
Martinistraße 24 · D-28OO Bremen J - Telefon (0421) 32 80 37 Tclccopicrcr · Telex 02 44 020 fepat d

von einem am meisten signifikanten Bit (Signal) des ersten Zählers (50) getriggert wird;

c) einen ersten N-Bit-Digitalkomparator (52) zum Vergleichen eines binären, aus N Bits bestehenden Signals (55) mit weniger signifikanten N Bits eines sich aus N+2 Bits zusammensetzenden Phasenbezugssignals (240), und zur Erzeugung eines Ausgangssignals (58), wenn das aus N Bits bestehende binäre Ausgangssignal (55) größer als die weniger signifikanten N Bits des Phasenbezugssignals (240) sind;

d) eine Exklusiv-ODER-Schaltung (63) , die drei Arten von Phasensignalen (60, 61, 62) erzeugt, welche eine binäre Zwei-Bit-Phasendifferenz von jeweils 60° untereinander aufweisen und unter Verwendung eines Ausgangssignals (56, 57, 215), das aus drei Bits des zweiten. Zählers (51) besteht und als Eingangssignal verwendet wird, eine Funktionswiederholung der 180"-Periode bewirkt;

e) einen zweiten Digitalkomparator (212, 222, 232), dem drei Arten von aus zwei Bits zusammengesetzten Signalen (71, 72, 73) eingegeben werden¹, und der Phasen untereinander vergleicht, wobei dies durch Anwendung zweier mehr signifikanter Bits die aus den drei Arten von binären, von der Exklusiv-ODER-Schaltung (63) erzeugten und aus zwei Bits bestehenden Ausgangssignalen (71, 72, ·

73) selektiert werden und durch Anwendung des aus N+2 Bits bestehenden und als Eingangssignal benutzten Phasenbezugssignal (240) erfolgt;

f) drei gleichartige Impulsschaltungen (214, 224, 234), die durch Zuordnung jedes Ausgangssignals (213, 223, 233), das von den drei zweiten Digitalkomparatoren (221, 222, 232)

abgegeben wird und eine Phasendifferenz von jeweils 60° untereinander aufweisen, zu jedem Ausgangssignal (215, 225, 235) des zweiten Zählers (51), welches aus drei Bits besteht, durch

getrenntes Teilen der Ausgangssignale (213, 223, 233) mit jedem 1 Bit in dem Zeitpunkt, wenn ein Ausgangssignal (58) des ersten Digitalkomparators (52) an den zweiten Digitalkompärator (212, 222, 232) als Eingangssignal gegeben wird, bewirkt und erzeugt -.. ··· -

■ - zwei Arten von Ausgangssignalen (216, 217; 226, 227; 236, 237) . aus -binären Signalen, die aus den entsprechenden Bits (215, 225, 235) des zweiten Zählers (51) bestehen.
2. Digitale Phasenschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der zweite Zähler (50, 51) durch Mittel einer Nachlaufregelschaltung (Phase-Locked-Loop, PLL) mit der Wechselstromversorgung synchronisiert ist.
3. Digitale Phasenschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein sich aus einem weniger signifikanten und einem mehr signifikanten Bit zusammensetzendes 2-Bit-Signal (71, 72, 73) durch Kombination zweier Signale aus den drei Arten von Ausgangssignalen (60, 61, 62) der Exklusiv-Oder-Schaltung (63) gebildet wird; daß drei Arten von binären 2-Bit-Ausgangssignalen (71, 72, 73) erzeugt werden; daß die binären 2-Bit-Ausgangssignale (71, 72, 73) so aufgebaut sind, daß ein binärer Wert "0" im Phasenabschnitt von 0° bis 60°, ein binärer Wert "1" im Phasenabschnitt

von 60° bis 120° und ein binärer Wert "2" im Phasenabschnitt von 120° bis 180° durch Kombination der 2-Bit-Ausgangssignale erhalten wird; und daß sich diese Operation zur Erzeugung eines binären 2-Bit-Signals nach jeweils 180° wiederholt, so daß zwei binäre 2- · Bit-Signale mit einer Phasendifferenz von 60° zueinander erzeugt werden.
4. ■ Digitale Phasenschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein aus 2 Bits zusammengesetztes, binäres Ausgangssignal (71, 72, 73), das aus den von der Exklusiv-Oder-Schaltung (63) abgegebenen Ausgangssignalen (60, 61, 62) gebildet und zu einem mehr signifikanten Bit des aus N-Bits bestehenden und von dem ersten N-Bit-Zähler (50) erzeugten binären Aus-r gangssignal (55) addiert wird, um ein aus N + 2 Bits bestehendes Signal (311, 321 , 331) zu erhalten; und daß der zweite Digitalkomparator (212, 222, 232) mit der Abgabe derAusgangssignale (58), die von dem ersten Komparator (52) stammen, der von dem ersten Zähler (50) erzeugte Ausgangssignale (55) und das Phasenbezugssignal (240) als Eingangssignale verwendet, bis 2^N χ 3 jeweils 180° wartet.
5. Digitale Phasenschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die von der Exklusiv-Oder-Schaltung (63) stammenden drei verschiedenen Ausgangssignale (60, 61, 62) für den Betrieb des zweiten Digitalkomparator s (212, 222, 232) miteinander kombiniert werden, um ein erstes, aus drei Arten von binären 2 Bits, die in den Phasen um jeweils 60° verschoeben sind, und ein aus zwei binären Bits bestehendes Signal (71 , 72, 73) mit einem zweiten, aus zwei Bits bestehenden

Signal (74) zu vergleichen, das aus zwei mehr signifikante Bits der Phasenbezugssignale (240) , die aus N + 2 Bits in Bezug auf die des ersten Signals (71, 72, 73) besteht, zusammengesetzt ist, wodurch ein logisches Ausgangssignal (213, 223, 233) in dem Fall erzeugt wird, wo entweder das erste Signal (71, 72, 73) größer als das zweite Signal (74) ist oder wo das erste Signal (71, 72, 73) gleich groß wie das zweite Signal (74) ist und daß ein Ausgangssignal (58) von dem ersten Komparator (52) abgegeben wird.
6. Digitale Phasenschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein drittes, aus N Bits bestehendes und von dem ersten Binärzähler (50) abgegebenes Ausgangssignal (55) mit einem vierten, aus weniger Signifikaten N Bits bestehenden und durch Entfernung zweier mehr signifikanter Bits von den N + 2 Bits des Phasenbezugssignales (240) erhaltenes Signal verglichen wird, und daß ein logisches Ausgangssignal

(58) dann erzeugt wird, wenn das dritte Ausgangssignal (55) das vierte Ausgangssignal (240) überschreitet.
7. Digitale Phasenschieberschaltung nach Anspruch 1, dadurch gekennzeichent, daß ein Teil der Phasenschieberschaltung von einem Festwertspeicher (ROM) mit

äquivalenten Funktionen gebildet wird.