DE3147932A1

DE3147932A1 - "anordnung mit integrierten schaltungen hoher integrationsdichte

Info

Publication number: DE3147932A1
Application number: DE19813147932
Authority: DE
Inventors: Jean-Pierre Henri Michel 78670 Medan Leroy
Original assignee: CII HONEYWELL BULL
Current assignee: CII HONEYWELL BULL
Priority date: 1980-12-05
Filing date: 1981-12-03
Publication date: 1982-06-24
Also published as: GB2089120A; NL8103882A; IT8125428A0; FR2495834A1; JPS57112062A; IT1139896B

Description

	• · · * · · · < Patentanwälte	3U7932	Dipl.-lng.
	Dipl.-Chem.	G. Leiser
Dipl.-lng.	Dr. G. Hauser
E. Prinz	Ernsbergerstrasse 19
	8 München 60
	H

2. Dezember 1981

COMPAGNIE INTERNATIONALE POUR L'INFORMATIQÜE

CII HONEYWELL BULL

94 Avenue Gambetta

75020 Paris /Frankreich

Unser Zeichen: C 3309

Anordnung mit integrierten Schaltungen hoher Integrationsdichte

Die Erfindung betrifft eine Anordnung mit bzw. aus integrierten Schaltungen hoher Integrationsdichte, insbesondere nach dem Oberbegriff des Patentanspruchs 1.

Anordnungen mit bzw. aus integrierten Schaltungen, im folgenden kurz als integrierte Schaltungen bezeichnet, werden üblicherweise aus einer monolithischen "Substratscheibe" hergestellt, die im angelsächsischen Sprachgebrauch als "slice" oder "wafer" bezeichnet wird und aus einem zylindrischen Halbleitermaterialstab geschnitten wird. Auf einer Seite der Scheibe werden durch Diffusion und Metallisierung in Matrixanordnung integrierte Schaltungen desselben Typs gebildet. Die Scheibe wird dann längs senkrechten Achsen zerschnitten, die die Matrix definieren, um die einzelnen integrierten Schaltungen voneinander zu trennen.

Deg/ro

3U7932

Um die Miniaturisierung dieser Anordnungen zu steigern, wird die Technik der "Großgruppenintegration" bzw. Integration mit hoher Packungsdichte angewendet, die in der angelsächsischen Literatur als "Large Scale Integration" (LSI) bezeichnet wird. Diese Technik bestand anfangs darin, jedes Bauteil einer Anordnung in einer Oberfläche des Substrates durch Diffusion zu bilden und ein metallisches Verbindungsnetz in Form einer oder mehrerer überlagerter Schichten aufzubringen, um die Bauteile untereinander und mit den Ein/Ausgangsanschlüssen der Vorrichtung zu verbinden. Diese Technik ist z.B. in der US-PS 3 484 932 beschrieben.

In einem weiteren Entwicklungsstadium wurden dann die eindiffundierten Elemente zellenweise organisiert, wobei die Zellen eine gegebene Logikfunktion darstellten. Dies ist z.B. in den US-PSen 3 771 217 und 3 835 530 beschrieben.

Durch diese Technik können verschiedene Typen von integrierten Schaltungen ausgehend von ein und demselben Diffusionsmuster gebildet werden. Die verschiedenen Typen unterscheiden sich durch ihr Verbindungsnetz, das durch eine Metallisierung gebildet ist, welche verschiedene eindiffundierte Elemente derselben Schaltung miteinander verbinden. Die zellenweise Organisation ermöglicht eine bessere Lokalisierung der Elemente im Hinblick auf die Konzeption und Verwirklichung des Verbindungsnetzes. Die Tatsache, daß wenigstens ein Teil der Zellen bei den herkömmlichen integrierten Schaltungen eine vorbestimmte Funktionseinheit bildet und daß Bauelemente der Zellen für eine vorbestimmte Funktion spezifisch sind, schränkt jedoch weitgehend die Anzahl von Möglichkeiten zur Bildung verschiedener Typen von Schaltungen ausgehend von demselben Diffusionsmuster ein.

Aufgabe der Erfindung ist insbesondere die Behebung der oben erläuterten Mangel.

Eine erfindungsgemäße Anordnung mit bzw. aus integrierten Schaltungen hoher Integrationsdichte enthält ein Substrat, in einer Oberfläche des Substrates gebildete Zellen, die jeweils eine Gruppe von Bauelementen enthalten, und ein metallisches Verbindungsnetz, das auf der genannten Oberfläche des Substrates gebildet ist, um die Bauelemente und/oder Zellen untereinander zu verbinden, und ist dadurch gekennzeichnet, daß die Zellen matrixförmig angeordnet sind und jeweils hinsichtlich der Anzahl, Kenndaten und Relativanordnung innerhalb der Zelle dieselbe Gruppierung von Bauelementen aufweisen, daß die Bauelemente ein- und derselben Zelle sowie ggf. von benachbarten Zellen durch ein erstes Verbindungs-Unternetzwerk des metallischen Netzes verbunden sind und so einen Block bilden, der eine vorbestimmte Logikfunktion darstellt, und daß das metallische Netzwerk ein zweites Verbindungs-ünternetzwerk enthält, um die Blöcke untereinander zu verbinden. ■ ,

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung. In der Zeichnung zeigen:

Fig. 1 eine schematische Draufsicht eines Ausführungsbeispxels der erfindungsgemäßen integrierten Schaltung mit hoher Integrationsdichte ohne ihr metallisches Verbindungsnetz;

Fig. 2 eine schematische Ansicht eines Ausführungsbeispiels, das die Zusammensetzung einer Zelle der in Fig. 1 gezeigten Schaltung erkennen läßt;

Fig. 3 eine schematische Draufsicht auf eine Zelle, wobei ein Beispiel für die Relativanordnung der verfügbaren Verbindungsflächen einer Zelle gezeigt ist, welche die in Fig. 2 gezeigten Bauelemente enthält;

Fig. 4 eine Draufsicht auf eine Zelle, die derjenigen nach Fig. 3 gleicht, wobei Einzelheiten der in das Substrat der Zelle eindiffundierten Bauelemente gezeigt sind;

Fig. 5A und 5B ein Anwendungsbeispiel für die Bauelemente einer Zelle nach den Fig. 2, 3 und 4;

Fig. 6 eine schematische Darstellung der Matrixeinteilung der Zellen gemäß Fig. 1, wobei die jeweiligen vorbestimmten Logikfunktionen als Blöcke dargestellt sind, mit den verschiedenen erforderlichen metallischen Verbindungen zur Herstellung der erfindungsgemäßen Anordnung;

Fig. 7 eine schematische Draufsicht, die Einzelheiten der Zwischenverbindungen zur Bildung eines Blockes gemäß den Prinzipien der vorliegenden Erfindung zeigt; und

Fig. 8 eine schematische Draufsicht einer Ausbildungsform der Verbindungen eines metallischen Netzwerks nach der Erfindung.

Das in Fig. 1 gezeigte Ausführungsbeispiel einer erfindungsgemäßen integrierten Schaltung 10 mit hoher Integrationsdichte enthält im wesentlichen ein ungefähr quadratisches Substrat 11 mit einer Seitenlänge von etwa 6 mm, wobei zwei aneinander angrenzende Seiten ein orthogonales Achsensystem X¹X, Y¹Y definieren. Eine Hauptfläche 12 des Substrates 11 enthält die elektrischen Schaltkreiselemente der Anordnung bzw. Schaltung 10. Zu diesen Elementen gehören die Ein/Ausgangsanschlüsse 13 der Schaltung 10, die am Umfang der Fläche 12 angeordnet sind und von denen bei dem gezeigten Beispiel auf jeder Seite 40 vorgesehen sind, sowie die Informa-

.:.. -..- .:. . 3U7932

tionsverarbeitungseinheit 1.4. In herkönunlicher Weise arbeitet diese Einheit 14 zusammen mit den Ein/Ausgangsanschlüssen 13, und zwar entweder direkt, um an diesen die Versorgungsspannungen der Schaltkreise abzunehmen, oder aber über Pufferschaltungen 15, die als Schnittstellen für die Digitalsignale dienen und sowohl Leistungsverstärker als auch Impedanzadapter bilden. Aus diesen Gründen sind die Pufferschaltungen parallel zu den Anschlüssen 13 ausgerichtet und zwischen diesen und der Einheit 14 angeordnet, wie in der Zeichnung gezeigt ist. Bei einer praktischen Ausführungsform sind 140 derartige Pufferschaltungen vorgesehen. Ferner enthält die Anordnung 10 Generatorschaltungen 16 für eine vorbestimmte Arbeitsspannung V₀. Bei dem gezeigten Beispiel sind die Generatorschaltungen 16 mit den Pufferschaltungen 15 ausgerichtet und versorgen diese sowie die anderen Schaltkreise der Einheit 14 mit einer Spannung V_Q.

Die Informationsverarbeitungseinheit 14 der Anordnung 10 befindet sich innerhalb des Rahmens, der durch die Pufferschaltungen 15 und die Generatorschaltungen 16 gebildet ist, und ist in herkömmlicher Weise aus Zellen 17 gebildet, die jeweils eine Gruppe von Elektronikbauteilen bilden, die in der Oberfläche 12 des Substrates 11 eindiffundiert sind. Die Erfindung ist unabhängig von der jeweiligen Technologie der Verarbeitungskreise und wird lediglich als Beispiel anhand der sogenannten CML-Technologie (Current Mode Logic) beschrieben.

Erfindungsgemäß sind die Zellen 17 alle einander gleich und in einer Matrix der in Fig. 1 gezeigten Art angeordnet. Insbesondere enthält jede Zelle 17 hinsichtlich der jeweiligen Anzahl, Kenndaten und Relativanordnung innerhalb einer Zelle dieselbe Gruppierung von Bauelementen. Fig. 2 zeigt ein Ausführungsbeispiel· der Zusammensetzung einer Ze^e 17, die für die CML-Technologie geeignet ist. Die gezeigte Zelle

3
- β -

17 ist in ein Quadrat eingeschrieben, dessen Seitenlänge 250 ym beträgt, und zu ihren Bauelementen gehören 12 bipolare Transistoren 18 (18-, ... 18^₂)r acht Widerstände (19-,, ... 19g) und vier Widerstände 20 (2O₁, ... 2O₄). Die zwölf Transistoren 18 sind in zwei Reihen zu jeweils sechs Elementen (18^, ... 18g sowie I87, ... 18., ^) angeordnet, die an den einen bzw. anderen der beiden einander gegenüberliegenden Ränder 17a, 17c der Zelle 17 angrenzen. Die acht Widerstände 19 sind zu vier Spalten aus je zwei in Reihe geschalteten und zu den einander gegenüberliegenden Rändern parallelen Widerständen zwischen den Transistorreihen 18 angeordnet. Die vier Widerstände 20 sind parallel zu den beiden anderen Seiten 17b, 17d der Zelle an den Enden derselben angeordnet. Die Widerstände 19 und 20 können voneinander völlig unabhängig sein und denselben Wert (z.B. 500 0hm) aufweisen. Vorzugsweise haben sie voneinander verschiedene Werte, z.B. 500 Ohm für jeden der Widerstände 19 und 3500 Ohm für jeden der Widerstände 20, insbesondere wenn die Schaltkreise in der CML-Technologie konzipiert sind, wie anhand der Fig. 5A und 5B später noch weiter erläutert wird.

Das in Fig. 3 gezeigte Muster ist gebildet aus Verbindungsflächen, durch welche die Bauelemente bzw. Komponenten 18, 19 und 20 in jeder Zelle 17 zugänglich sind, deren Ausbildung die in Fig. 2 gezeigte ist. Die Transistoren 18 sind jeweils durch drei Verbindungsflächen 18c, 18e und 18b dargestellt, von denen die erste die Kollektorelektrode, die zweite die Emitterelektrode und die dritte die Basiselektrode des entsprechenden Transistors bildet. Die acht Widerstände 19 sind zu zweit ausgerichtet und haben einen gemeinsamen Anschluß, der über eine Fläche 19a zugänglich ist, sowie einen freien Anschluß, der über eine Fläche 19b zugänglich ist. Die vier Widerstände 20 bilden zwei Gruppen 20^, 2O₂ sowie 2Oo, 20^, wobei in jeder Gruppe die Widerstände einen miteinander verbundenen Anschluß aufweisen, der durch eine

Fläche 20a dargestellt ist, und einen freien Anschluß aufweisen/ der über eine Fläche 20b zugänglich ist.

Fig. 4 zeigt eine praktische Ausführungsform einer Zelle 17, die der in Fig. 3 gezeigten Ausbildung entspricht. Die schraffierten Zonen entsprechen den Verbindungsflächen, die in Fig. 3 gezeigt sind und die aus der Passivierungsschicht herausstehen, die normalerweise die Fläche 12 des Substrates 11 der Einheit 14 bedeckt, während die Striche Bauteile begrenzen, die in dem Substrat 11 der Zelle 17 eindiffundiert sind. Die Flächen 20a sind in der Paxis dazu bestimmt, mit Stromversorgungsleitern für die Betriebsspannung V- verbunden zu werden, wie spätier unter Bezugnahme auf Fig. 8 weiter erläutert wird.

■Aus den Fig. 2 bis 4 ergibt sich, daß eine erfindungsgemäße Zelle keinerlei Logikfunktion ausführt, und daß all ihre Elemente einzeln verfügbar sind. Gemäß einem Merkmal der Erfindung sind ferner alle Transistoren 18 untereinander gleich und in derselben Weise zugänglich, und sie sind also nicht einer bestimmten Funktion oder Anwendung vorbehalten. Ein weiteres Merkmal der Erfindung besteht darin, daß die Elemente ein und derselben Zelle eine symmetrische Anordnung haben, und zwar in bezug auf wenigstens eine Achse eines orthogonalen Achsensystems x'x und y'y, die parallel sind zu den Achsen X¹X und Y¹Y, welche die beiden Mittellinien des Rechtecks bzw. Quadrates bilden, das die Zelle 17 darstellt. Bei dem in den Fig. 2 bis 4 gezeigten Ausführungsbeispiel ist die Symmetrie in bezug auf beide Achsen vorhanden. Diese Symmetrie hat den Vorteil, die Verfügbarkeit der Elemente hinsichtlich ihrer Verdrahtung zu optimieren, und zwar umso mehr, als sie übereinstimmende Kenndaten aufweisen. Darüber hinaus weist die Matrix bzw. Einheit 14, die aus den Zellen 17 gebildet ist, wenigstens eine Symmetrieachse auf, die parallel zur Achse X¹X oder Y¹Y ist. Bei dem in Fig. 1 gezeigten Beispiel haben die

Zellen 17 jeweils gleiche Abstände voneinander in Richtung der Achse X¹X und in Richtung Y¹Y, wobei jedoch die Abstände für die beiden Achsen verschieden sind.

In herkömmlicher Weise ist ein metallisches Netzwerk 21 (Fig. 5 bis 8) auf der Fläche 12 des Substrates 11 gebildet, um in vorbestimmter Weise die Bauelemente der Zellen untereinander zu verbinden und der integrierten Schaltung bzw. Anordnung 10 die gewünschte Funktion zu verleihen. Diese

erfolgt

vorbestimmte Verbindungsweise/erfindungsgemäß durch bestimmte Regeln, die nachstehend erläutert werden.

Als Beispiel zeigen zunächst die Fig. 5A und 5B eine Anwendung der Bauelemente 18, 19 und 20 einer Zelle 17. In der CML-Technologie besteht das in Fig. 5A gezeigte Beispiel aus einer Schaltungsanordnung mit einer AND-Schaltung, die zwei Eingänge A, B und einen Ausgang S aufweist, einer AND-Schaltung mit den zwei Eingängen C, D und einem Ausgang S¹ und einer OR-Schaltung mit zwei Eingängen, die den beiden Ausgängen S und S¹ entsprechen, sowie einem direkten Ausgang T und einem invertierten Ausgang F. Fig. 5B zeigt die entsprechenden Verbindungen, die zwischen den Verbindungsflächen der betreffenden Bauelemente hergestellt werden müssen, sowie die für die Stromversorgung erforderlichen Verbindungen. Bei dieser Schaltungsanordnung werden acht Transistoren verwendet, nämlich die Transistoren 18« _r 18^/ 18g, 18₄, 18₇, 18g, 18₉ und 18_1Q, weiter vier Widerstände 19-], 19₂r ¹⁹3' ¹⁹4 sowie ein Widerstand 20.., und weiter werden fünf Betriebsspannungen verwendet, wobei die Spannung V₀ aus einer internen Spannungsquelle 16 der Anordnung 10 stammt und die Spannungen V-i , V^, Vg und V, über die Anschlüsse 13 der Anordnung 10 von außen zugeführt werden. In wohlbekannter Weise bildet der Transistor 18 mit den Widerständen 19g und 19₄, die einen Wert von 500 Ohm haben, eine Konstantstromquelle, während die Transistoren 18g und 18g die untere Stufe und die anderen Transistoren die obere Stufe bilden.

3U7932

Von den Bauelementen einer selben Zelle 17 sind die Elemente 18/ 19/ 20 sowie die benachbarten Zellen durch ein erstes Verbindungs-Unternetzwerk 22 verbunden, um einen Block 23 zu bilden, der eine vorbestimmte Logikfunktion darstellt, während die so definierten Blöcke untereinander durch ein zweites Verbindungs-Unternetzwerk 24 verbunden sind, das mit dem ersten Unternetzwerk 22 das metallische Netzwerk 21 bildet, welches die gewünschte Punktion der Anordnung 10 definiert. In vorteilhafter Weise haben die Blöcke eine vorbestimmte Spaltenanordnung. Fig. 6 zeigt ein Beispiel für die Unterteilung der Matrix 14 in 15 Blöcke 23 (23-, - 23₁₅), die in vier Spalten angeordnet sind, die jeweils eine Breite von vier Zellen 17 haben. Jeder Block 23 ist längs der Achse X¹X durch vier Zellen und längs der Achse Y¹Y durch eine variable Anzahl von Zellenzeilen definiert (drei Zeilen für den Block 23-j , fünf Zeilen für den Block 23₂, ..· und sieben Zeilen für den Block 23-^). Das erste Unternetzwerk 22 ist zusammengesetzt aus allen Blockverbindungen 22-, ... 22 , durch die die verschiedenen Verbxndungsflächen der benachbarten Zellen im Inneren eines Blockes verbunden sind, um eine vorbestimmte Logikfunktion zu bilden, während das zweite Unter— netzwerk 24 zusammengesetzt ist aus Zwischenblockver bindungen 24-, ... 24 , über die die verschiedenen Flächen verbunden sind, die dazu bestimmt sind, verschiedene Blöcke zu verbinden. Die in der Zeichnung gezeigten Blöcke 23- bis 23.,^ nehmen zwar die gesamte Matrix 14 ein, aber die Blöcke können natürlich auch nur.einen Teil der Matrix einnehmen, und sie können auch verschiedene Breiten in X'X-Richtung haben und voneinander in den Richtungen X¹X und Y¹Y beabstandet sein. Die sich aus einer selben Breite ergebenden Vorteile werden anhand der folgenden Beschreibung erläutert. So wird ersichtlich, daß das Netzwerk 21 ein Unternetzwerk · 25 für die Versorgung der Schaltkreise mit Betriebspannungen enthält.

3U7932 13

-XJ-

Fig. 7 zeigt eine Gruppe von Blockverbindungen 22, die einen Block 23 aus zwei Zeilen von vier Zellen bildet, wie z.B. der Block 23₇ in Fig. 6. Fig. 7 zeigt auch, wie diese Verbindungen in der Praxis durchgeführt werden.

Das metallische Verbindungsnetz 21 ist in herkömmlicher Weise aus mehreren überlagerten Metallisierungssehichten gebildet, die voneinander durch Isolierschichten getrennt sind und miteinander über Löcher in Verbindung sind, die in den Isolierschichten angebracht sind. Wie in Fig. 8 gezeigt ist, enthält das metallische Verbindungsnetz 21 bei diesem Beispiel drei Metallisierungssehichten, nämlich eine Innenschicht 21a, eine Zwischenschicht 21b und eine Außenschicht 21c. In ebenfalls herkömmlicher Weise ist das Netzwerk 21 gebildet, indem von einer Anzahl Kanälen Gebrauch gemacht wird, die zu diesem Zweck auf dem Niveau jeder Metallschicht 21a, 21b und 21c vorgesehen sind. Die Kanäle sind vorbestimmte Wege (die in der Zeichnung durch Striche schematisch dargestellt sind), denen die Leiter der Metallschichten folgen müssen, um zwei Punkte zu verbinden. Gemäß einem Merkmal der Erfindung wird unterschieden zwischen logischen Kanälen, die ausschließlich Leitern vorbehalten sind, in denen logische Signale zirkulieren, und Versorgungskanäle, die ausschließlich Leitern zur Betriebsspannungsverteilung vorbehalten sind. Bei dem in Fig. 8 gezeigten Beispiel enthält die Außenschicht 21c sechs Logikkanäle 21c.., ... 26Cg pro Zelle, die zwischen zwei Versorgungskanälen 21c₇, 21cg liegen, die Zwischenschicht 21b enthält siebzehn Kanäle pro Zelle, nämlich vierzehn Logikkanäle 21b-, ... 21b₇ sowie 21b₁₀, ... 21b_l6 und drei Versorgungskanäle 21bg, 21b_g, die zwischen den Logikkanälen 21b₇ und 2Ib_1n liegen, sowie 21b-₇, der zwischen zwei Zellen 17 liegt; die Innenschicht 21a enthält sechs logische Zwischenzellenkanäle 21a.,, ... 21a, die zwischen zwei benachbarten Zellen 17 angeordnet sind, und dreizehn Zellenkanäle 21a₇, ... 21a_1q, die parallel zu den Zwischenzellenkanälen sind (Fig. 7). Wie aus Fig. 7 ersieht-

lieh ist, sind in der Schicht 21a ferner 13 Zellenkanäle vorhanden, die zu den vorstehend genannten Kanälen und den Zwischenzellenkanälen senkrecht (und nicht bezeichnet) sind. Um das Netzwerk 21 zu bilden, sind alle Kanäle der Innenschicht 21a und ein vorbestiiranter Teil der Kanäle der Zwischenschicht 21b, nämlich bei dem in Fig. 7 gezeigten Beispiele die Kanäle 2Ib₁, 21b₂, 21b₃, 21bg, 2Tb₁₁, 21b_l4, 21b_l5 und 21b.,,-, ausschließlich der Bildung des ersten Verbindungs-ünternetzwerks 22 für die Zwischenverbindungen innerhalb des Blocks vorbehalten, während die übrigen Logikkanäle der Zwischenschicht 21b und sämtliche Logikkanäle der Außenschicht 21c ausschließlich der Bildung des zweiten Verbindungs-Unternetzwerks 24 für die Verbindungen zwischen den Blöcken vorbehalten sind und alle Versorgungskanäle ausschließlich für die Betriebsspannungs-Verteilungsleiter reserviert sind.

Ein weiteres Merkmal der Erfindung besteht darin, die logischen ünternetzwerke 22 und 24 und das Versorgungs-Unternetzwerk 25 physisch voneinander zu trennen, wobei Überschneidungen nur ausnahmsweise dann vorkommen, wenn dies aus Gründen der Sättigung zur Bildung eines logischen Unternetzwerks zwingend erforderlich ist. Diese ausschließliche KanalZuordnung erleichtert wesentlich die Konzeption der allgemeinen Verdrahtung. Fig. 7 zeigt eine Ausgestaltung eines erfindungsgemäßen Blocks, der als vorbestimmte Funktion die eines Übertragsgenerators für einen 4-Bit-Addierer hat, entsprechend dem Block 23^ in Fig. 6 (vier Zellen in Richtung X¹X und zwei Zellen in Richtung Y¹Y). Das logische Unternetzwerk 22 für die Verbindungen innerhalb des Blocks enthält somit sämtliche Verbindungen, die alle Kanäle der Innenschicht 21a einnehmen können (wobei diese Verbindungen mit dünnem Strich dargestellt sind), sowie sämtliche Verbindungen, welche die Kanäle einnehmen, die ausschließlich dem Unternetzwerk 22 der Zwischenschicht 21b vorbehalten sind, wobei diese Kanäle vorstehend definiert sind (und die

entsprechenden Verbindungen mit dickem Strich dargestellt sind).

Gemäß einem weiteren Merkmal der Erfindung weist jeder Block 23 logische Ein/Ausgangs-Flächen 26 (Fig. 7 und 8) auf, über welche das zweite bzw. logische ünternetzwerk 24 ausschließlich gebildet werden kann, um die Blöcke untereinander zu verbinden, wobei diese Flächen 26 an vorbestimmten Stellen liegen. Vorzugsweise sind diese Stellen symmetrisch zu wenigstens einer Achse angeordnet, die parallel zu den Achsen X¹X bzw. Y¹Y ist. Wie aus Fig. 7 ersichtlich ist, bewirkt die Symmetrie der Zellen in bezug auf wenigstens eine Achse (nämlich X¹X bzw. Y¹Y), wobei bei dem gezeigten Ausführungsbeispiel Symmetrie in bezug auf beide Achsen vorhanden ist, daß die Blöcke 23 ebenfalls diese Symmetrie wahren (Symmetrie in bezug auf die Achsen XOXo, Y'oYo), ebenso wie die Flächen 26. Es ist zu beachten, daß die Achsen XOXo und Y¹OYo, die in der Zeichnung gezeigt sind, Achsen sind, die zwischen den Zellen verlaufen, weil eine geradzahlige Anzahl von Zellen in aom Block 23y sowohl in Richtung X¹X als auch in Richtung Y¹Y vorhanden ist, während bei einer ungeraden Anzahl von Zellen in diesen beiden Richtungen diese Achsen den Achsen x'x und y'y in Fig. 3 entsprechen würden. Auf diese Weise ist ee bei dem betrachteten Fall möglich, einem Block durch ein und dasselbe Verdrahtungsmuster dieselbe Funktion zuzuordnen, z.B. das Verdrahtungsmuster 22 des Blocks 23·^ in Fig. 7, das dann angewendet wird auf eine gegebene Menge von Zellen (4x2 Zellen in Fig. 7), die sich an irgendeiner Stelle in der Matrix 14 befinden, und zwar in einem gegebenen Sinne (z.B. dem nach Fig. 7), in einer in bezug auf die Achse X'oXo invertierten Anordnung, in einer in bezug auf die Achse Y'oYo invertierten Anordnung und in einer in bezug auf diese beiden Achsen invertierten Anordnung. Es bestehen also vier Möglichkeiten, ein und dasselbe Verbindungsmuster anzuwenden, um einen Block zu bilden, wobei die Wahl so cjoschieht, daß das zweite bzw.

-νβ-

logische Unternetzwerk 24 möglichst einfach und möglichst leicht zu verwirklichen ist. Hieran wird der Vorteil deutlich, der sich daraus ergibt, daß die Zellen in bezug auf die beiden Achsen symmetrisch sind und voneinander längs beiden Achsen gleichmäßig beabstandet sind.

Ein weiteres Merkmal der Erfindung besteht darin, für die Bildung des ersten Verbindungs-Unternetzwerks 22 eine Gruppe von verschiedenen gängigen Logikfunktionen zu bestimmen und für jede Funktionen eine optimale entsprechende Verdrahtung zu konzipieren. In der Praxis geschieht dies vorzugsweise manuell. Auf diese Weise steht ein Vorrat von vorbestimmten Blöcken 23a, ... 23n zur Verfügung, um diese Funktionen herzustellen. Dieser Vorrat ist für jeden Anwender zur Verwirklichung einer erfindungsgemäßen Anordnung 10 beliebiger Art unmittelbar verfügbar. Für die anderen Blöcke, die speziellen Logikfunktionen entsprechen, wird der Verlauf der entsprechenden Verbindungen besonders festgelegt, vorteilhafterweise durch sogenannte automatische Verdrahtungsverfahren. Hieran werden die Vorteile deutlich, die sich daraus ergeben, daß die Blöcke dieselbe Breite haben.

Wie bereits erwähnt wurde und aus Fig. 8 ersichtlich ist, ist das Versorgungs-Unternetzwerk 25 in derselben Weise ausgelegt wie die anderen ünternetzwerke 22 und 24, d.h. unter Verwendung ausschließlich der besonderen Kanäle, nämlich 21bg, 21b₉, 21b₁₇, -21c₇ und 21cg. Gemäß der Erfindung werden alle Kanäle vollständig von den Leitern 27 für die Betriebsspannungsversorgung (mit den Spannungen V_Q, V-, V~, V₃, ...) eingenommen. Die ein orthogonales Linienmuster bildenden Leiter 27 erstrecken sich also über die gesamte Matrix 14. Jeder Schnittpunkt 28 zwischen einem Leiter 27 zur Versorgung mit einer gegebenen Spannung in einer gegebenen Schicht und einem anderen Leiter 27, der für dieselbe Betriebsspannung bestimmt ist und in einer benachbar-

-** -:. 3Η7932

- Vf -

ten Schicht liegt, entspricht jeweils systematisch einer elektrischen Verbindung. Um die unter Bezugnahme auf Fig. 8 erläuterte Bedingung zu erfüllen, werden ferner die Leiter 27, die z.B. die Aufgabe haben, die Versorgungsspannung V^ zuzuführen, systematisch mit allen Flächen 20a der Matrix 14 verbunden.

Um die durch die Erfindung erreichten Vorteile zu optimieren, sind auch die Pufferschaltungen 15 und die Generatorschaltungen 16 (Fig. 1) in vorteilhafter Weise in derselben Weise verwirklicht wie ein Block 23. Durch die Erfindung hat daher für eine Anordnung bzw. integrierte Schaltung 10 gegebenen Typs das metallische Verbindungsnetz einen minimalen Platzbedarf, so daß -die Bauelemente in dem Substrat 11 dichter angeordnet werden können und die Größe des Substrates entsprechend vermindert werden kann.

Claims

Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60
2. Dezember 1981

COMPAGNIE INTERNATIONALE POUR L'INFORMATIQÜE

CII HONEYWELL BULL

94, Avenue Gambetta

75020 Paris /Frankreich

Unser Zeichen: C 3309

Patentansprüche

Anordnung mit bzw. aus integrierten Schaltungen hoher Integrationsdichte, mit einem Substrat (11), in einer Fläche (12) des Substrates gebildeten Zellen (17), die jeweils eine Menge von Bauelementen enthalten, und einem metallischen Verbindungsnet^: (21), das auf der genannten Fläche des Substrates gebildet ist und die Bauelemente und/oder die Zellen untereinander verbindet, dadurch gekennzeichnet, daß die Zellen (17) in Form einer Matrix (14) angeordnet sind und jeweils dieselbe Menge von Bauelementen (18, 19, 20) aufweisen, die hinsichtlich der jeweiligen Anzahl, Kenndaten und Relativanordnung in der Zelle übereinstimmen, daß die Bauelemente einer selben Zelle und ggf. benachbarter Zellen verbunden sind durch ein erstes Verbindungs-Unternetzwerk (22) des metallischen Verbindungsnetzes (21), zur Bildung eines eine vorbestimmte Logikfunktion darstellenden Blockes (23) , und daß das metallische Verbindungsnetz ein zweites Verbindungs-Unternetzwerk (24) zur Verbindung der Blöcke untereinander umfaßt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Relativanordnung der Bauelemente (18, 19, 20) einer Zelle (17) symmetrisch in bezug auf wenigstens eine Achse eines Achsensystems (x'x, y'y) ist, das parallel zu den Achsen (X¹X, Y¹Y) ist, welche die Matrix (14) definieren.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zellen (17) längs wenigstens einer Achse (X¹X, Y¹Y) der Matrix gleichmäßig beabstandet sind und untereinander in bezug auf wenigstens eine Achse eines Achsensystems, das parallel zu den Achsen der Matrix ist, symmetrisch sind.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Blöcke (23) jeweils ausgehend von einer Menge von Zellen gebildet sind, die ein und dieselbe vorbestimmte Anzahl (vier in Fig. 6) von Zellen (17) längs einer Achse (X¹X) der Matrix enthält.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Blöcke (23) entlang der Achse (Y¹Y) der Matrix in Spalten (Fig. 6) angeordnet sind, die jeweils der vorbestimmten Anzahl entsprechen.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Blöcke (23) Ein/Ausgangganschlüsse (26) enthalten, die an vorbestimmten Stellen angeordnet sind, die zueinander symmetrisch sind in bezug auf wenigstens eine Achse eines Achsensystems, das parallel zu den Achsen der Matrix ist, und durch welche die Blöcke mittels des zweiten ünternetzwerks (24) untereinander verbunden s ind.
7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das erste und das zweite Unternetzwerk (22, 24) jeweils entlang ihnen ausschließlich zugeordneten Kanälen gebildet sind.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Verbindungsnetz (21) ein Versorgungs-Unternetzwerk (25) enthält, das entlang vorbestimmten Kanälen gebildet ist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß das Versorgungs-Unternetzwerk (25) eine Gruppe von Leitern (27) umfaßt, die systematisch und vollständig die vorbestimmten Kanäle einnehmen, wobei die Leiter. (27) einer Schicht, die zu einer vorbestimmten Spannung gehören, systematisch an jedem Knotenpunkt (28) mit den entsprechenden Leitern (27) einer anderen Schicht verbunden sind.