DE2951245C2 - Taktsignalverteilungsschaltung - Google Patents
TaktsignalverteilungsschaltungInfo
- Publication number
- DE2951245C2 DE2951245C2 DE2951245A DE2951245A DE2951245C2 DE 2951245 C2 DE2951245 C2 DE 2951245C2 DE 2951245 A DE2951245 A DE 2951245A DE 2951245 A DE2951245 A DE 2951245A DE 2951245 C2 DE2951245 C2 DE 2951245C2
- Authority
- DE
- Germany
- Prior art keywords
- clock signal
- delay time
- circuit
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 12
- 238000005259 measurement Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
Die Erfindung betrifft eine Taktsignalverteilungsschaltung in einer digitalen elektronischen Vorrichtung,
insbesondere in einem Groß-Schnellrechner.
Die Arbeitsgeschwindigkeit von digitalen elektronischen Vorrichtungen wird laufend erhöht und derzeit ist
es erforderlich, daß die Periode eines Taktsignals kleiner als 10 ns und die Impulsbreite im Bereich von 1
bis 2 ns sind. Die Phasendifferenz zwischen Taktsignalen, die zu jeweiligen Schaltungen verteilt werden, muß
folglich mit einer Genauigkeit von weniger als 1 ns eingestellt werden.
Bekannte Taktsignalverteilungsschaltungsanordnun-
gen erhöhen lediglich die Zahl der Ableitungen eines
Eingangstaktsignals und verteilen diese, d. h. eine Taktimpulswellenform (Periode und Impulsbreite), die
in jeder Lastschaltung erforderlich ist, wird durch eine Taktquelle erzeugt und durch eine Verteilungsschaltung
in mehrere Signale aufgeteilt, die jeweils direkt an eine
ίο als Last verwendete Schaltung, beispielsweise einen
Flip-Flop-Kreis, eine Verriegelungsschaltung od. dgl.
angelegt werden.
Es ist auch eine Taktgeberschaltung bekannt, bei der
Verzögerungszeit-Änderungseinrichtungen so angeordnet sind, daß ein Signal an deren Ausgangsanschluß eine
entgegengesetzte Phase zu einem Signal an deren Eingangsanschluß hat (DE-OS 27 23 707).
Die Aufgabe der Erfindung besteht darin, eine
TaktverteilungsschtJtung für Taktsignale mit hoher
Geschwindigkeit und hoher Genauigkeit zu schaffen, die eine leichte Phaseneinstellung der Taktsignale mit
genauer Impulsbreite ermöglicht
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Weiterbildungen der Erfindung sind in den
Unteransprüchen angegeben.
Die erfindungsgemäße Ausbildung führt dazu, daß der Ausgang der Taktsignalverteilungsschaltung auf deren
Eingang mittels einer Leitung vorgegebener Länge in der Weise rückgekoppelt wird, daß aufgrund der
entsprechenden Amplituden- und Phasenbedingungen, die sich aus der eingestellten Verzögerungszeit und der
rückkoppelnden Leitung vorgegebener Länge ergeben, eine Schwingung einer bestimmten Frequenz entsteht.
Die Frequenzmessung durch einen Zähler kann genau in der Größenordnung von Nanosekunden ausgeführt
werden und die Frequenz wird in digitaler Form angezeigt, so daß die Phaseneinstellung einfach ist.
Gemäß einer Ausführungsform der Erfindung wird
ein Taktimpuls auf der Übertragungsleitung in eine Wellenform mit einem Tastverhältnis von 50% geformt,
wodurch verhindert wird, daß der Impuls verschwindet.
Gemäß einer weiteren Ausführungsform der Erfindung ist in der Nähe einer Lastschaltung eine
Zerhackerschaltung zum Verringern der Impulsbreite eines Taktsignals auf einen geforderten geringen Wert
vorgesehen, wodurch der Einfluß der Unscharfe der Wellenform auf der Übertragungsleitung verhindert
wird. Zum Verringern der Periode des Taktimpulses kann des weiteren ein Frequenzmultiplizierer in der
Nähe der Lastschaltung vorgesehen werden.
Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind
F i g. t ein Blockschaltbild des Aufbaus einer gedruckten Schaltungsplatte einer Ausführungsform der Erfindung,
F i g. 2 ein Schaltbild eines Teils eines Last-LSI in der Ausführungsform der Fig. 1,
Fig.3A ein Schaltbild eines weiteren Beispiels eines
Teils des Last-LSI gemäß der Erfindung,
Fig.3B eine Darstellung einer Reihe von Wellenformen, die an bestimmten Teilen in F i g. 3A auftreten,
Fig.3B eine Darstellung einer Reihe von Wellenformen, die an bestimmten Teilen in F i g. 3A auftreten,
F i g. 4 ein Blockschaltbild zur Erläuterung des Phaseneinstellverfahrens der Erfindung und
Fig. 5 eine Darstellung von Bildern, die auf der Anzeigefläche eines Oszilloskops bei einem bekannten
Phaseneinstellverfahren auftreten.
Nach Fig. 1 ist eine gedruckte Schaltungsplatte 1 mit
einer Mutterplatte 2 mittels Verbindern 3 verbunden.
Auf der gedruckten Schaltungsplatte 1 ist eine Anzahl
von integrierten Lastschaltungselementen (LSI) 4 angeordnet und in der Mitte der Platte 1 ist ein
Taktverteilungs-LSI 5 zum Verteilen von Taktsignaien
auf die LSI 4 über gedruckte Drähte dei selben Länge vorgesehen. Der Taktverteilungs-LSI 5 wird mit einem
Taktsignal von einer Taktquelle 7 Ober die Mutterplatte 2, einen Verbinderanschluß 31 und einen gedruckten
Draht 8 gespeist Von dem Taktverieilungs-LSI 5 wird
auch ein Taktsignal zu einem Verbinder 32 der Mutterplaite 2 über einen gedruckten Draht 9 verteilt
Dieses Taktsignal wird für die später zu beschreibende Phaseneinstellung verwendet
Wenn die Impulsbreite des Taktsignals kleiner als einige Nanosekunden ist, ist es aufgrund der Unscharfe
seiner Wellenform schwierig, das Taktsignal zu übertragen, während seine Impulsbreite über die
Übertragungsleitung von der Taktquelle 7 zu jedem Last-LSI 4 genau gehalten wird. Um diese Schwierigkeit
zu vermeiden, ist gemäß der Erfindung da* Tastverhältnis des Impulses von der Taktquelle mit etwa 50%
ausgewählt und eine Zerhackerschaltung ist in jedem Last-LSI 4 vorgesehen, durch welche die Impulsbreite
auf einen gewünschten Wert gebracht wird. Das Taktsignal wird dann an jede Verriegelungsschaltung
des Last-LSI 4 angelegt.
In Fig.2 bezeichnet 10 eine Zerhackerschaltung, 11
Verriegelungsschaltungen, 12 bis 14 NOR-Gates (Inverter) mit einem Eingang und 15 eine NOR-Schaltung mit
zwei Eingängen. Die Zerhackerschaltung 10 erzeugt jo vom Zeitpunkt des Abfalls eines Taktsignals, das an
einen Takteingangsanschluß angelegt wird, einen positiven Impuls, dessen Impulsbreite gleich der Summe
der Verzögerungszeiten von drei NOR-Gateschaltungen 12 bis 14 ist
Wenn Anstiegs- und Abfallsverzögerungen eines Signals auf der Übertragungsleitung (Kabel oder
gedruckter Draht) oder in der Gateschaltung der Verteilungsschaltung einander gleich sind oder als
Ganzes gleichförmig verteilt sind, obwohl sie für jeden Teil nicht gleich sind, sollte sich die Impulsbreite nicht
ändern. Bei Teilen und Elementen tritt jedoch in der Praxis eine Streuung ihrer Eigenschaften auf. Wenn die
Streuung der Verzögerung im wesentlichen gleich der Impulsbreite ist können die Impulse in einem extremen
Fall verschwinden. Dies kann gelöst werden, indem das Taktsignal mit einer ausreichenden Impulsbreite in der
Nähe einer Tastperiode von 50% über die Übertragungsleitung übertragen wird und das Signal in eine
gewünschte Impulsbreite in dem Last-LSI 4 geformt jo
wird, siehe F i g. 2.
Wenn ein Taktsignal mit hoher Geschwindigkeit erforderlich ist, kann dies erreicht werden, indem das
Taktsignal in dem Last-LSI 4 frequenzmultipiiziert. wird, wie dies in F i g. 3A gezeigt ist Gemäß F i g. 3Λ wird ein
Signal von einem Eingangsanschluß A durch ein ODER-NOR-Gate 41 in ein Signal mit positiver Phase
und ein Signal mit negativer Phase geteilt, die jeweils den Zerhackerschaltungen 42 und 43 über Anschlüsse B
und C zugeführt werden. Die Zerhackerschaltungen 42 to
und 43 sind im Aufbau und im Betrieb identisch mit der in F i g. 2 gezeigten Zerhackerschaltung 10. Die von den
Zerhackerschaltungen 42 und 43 an den Ausgangsanschlüssen D und E abgeleiteten Ausgangssignale
werden an ein NOR-Gate 44 mit zwei Eingängen gegeben, um davon einen Impuls einer Frequenz
abzuleiten, die doppelt so hoch wie die des Eingangssignals an dem Eingangsanscnluß A ist. Die Impulsbreite
ist gleich der Verzögerungszeit der drei Stufen der NOR-Gates. Die an den jeweiligen Teilen der Schaltung
der F i g. 3A auftretenden Wellenformen sind in F i g. 3B gezeigt
F i g. 4 zeigt eine Schaltungsanordnung zum Einstellen der Phase des Taktsignals. Unter Bezugnahme auf
Fig.4 wird der Vorgang beschrieben, durch den die
Verzögerungszeit der gedruckten Schaltungsplatte 1 von dem Verbinderanschluß 31 zu dem Verbinderanschluß
32 über den Taktverteilungs-LSI 5 und den gedruckten Draht 9 so eingestellt wird, daß sie gleich
einem bestimmten Wert ist Gemäß F i g. 4 dient eine Mutterplatte 2' allein für die Phaseneinstellung, die sich
von der in F i g. 1 gezeigten Mutterplatte 2 unterscheidet Auf der Platte 2' ist ein gedruckter Draht 25
gebildet 16 bis 24 sind NOR-Gateschaltungen mit einem Eingang. Die NOR-Gates 18 bis 24 sind in der Form von
Bäumen verbunden, so daß die Zahl der Zweige erhöht wird. Die Zahlen der zwischen den Eingangsanschluß
und die jeweiligen Ausgangsanschlüsse geschalteten NOR-Gates sind alle ungerade, so daß die Ausgangssignale
in der Phase gegenüber dem Eingangssignal umgekehrt sein können. Wenn die gedruckte Schaltungsplatte
1 mit einem solchen Taktverteilungs-LSI 5 mit der Mutterplatte 2' zur Phaseneinstellung verbunden
ist, werden Eingangs- und Ausgangsanschlüsse des Taktverteilungs-LSI 5 durch den gedruckten Draht 25
der Mutterplatte 2' über die gedruckten Drähte 8 und 9 der gedruckten Schaltungsplatte 1 kurzgeschlossen,
worauf eine Schwingung entsteht Die Summe der Impulsanstiegs- und -abfallsverzögerungszeiten der
schleifenförmigen Übertragungsleitung ist die Schwingungsperiode. Da der Taktverteilungs-LSI 5 durch
NOR-Gateschaltungen desselben Aufbaus gebildet ist, sind die Anstiegsverzögerung und die Abfallverzögerung
als Ganzes im wesentlichen zueinander gleich. Wenn demgemäß der Kehrwert dieser Schwingungsfrequenz
erhalten wird, kann die Summe der Anstiegs- und Abfallverzögerungszeiten der oben erwähnten schleifenförmigen
Übertragungsleitung als Schwingungsperiode erhalten werden. Da die Anstiegs- und Abfallverzögerungen
aber im wesentlichen als Ganzes gleich sind, wird die Anstiegs- oder Abfallverzögerungszeit
der schleifenförmigen Übertragungsleitung als '/2 der
oben erwähnten Schwingungsperiode erhalten.
27 bezeichnet einen Frequenzzähler zum Messen der Schwingungsfrequenz von dem gedruckten Draht 6
mittels eines Hochimpedanztasters 28. In diesem Falle besteht die Gefahr, daß beim Verbinden des Tasters 28
mit dem gedruckten Draht 9 eine Streukapazität hinzugefügt wird, welche die Frequenz stört. Wenn die
Verzögerungszeit durch den gedruckten Draht 9 vorbekannt ist, kann die Verzögerungszeit von dem
Verbinderanschluß 31 zum Anschluß 32 über den Taktverteilungs-LSI 5 erhalten werden, indem die
vorbekannte Verzögerungszeit von der Hälfte des Kehrwerts der Frequenz subtrahiert wird.
Die vorstehende Ausführungsform wird nun in der Anwendung bei einer üblichen Verzögerungszeitmessung
unter Verwendung eines zweikanaligen Oszilloskops beschrieben. Der Ausgangsanschluß der Taktquelle
7 und der Punkt, an dem eine Verzögerung gemessen werden soll, beispielsweise der Eingang des
Last-LSI 4 in F i g. 1 oder der Verbinderanschluß 32 in F1 g. 4, werden jeweils mit den Eingängen des
zweikanaligen Oszilloskops über Kabel mit derselben Verzögerungszeit verbunden. In diesem Fall werden
Bilder, wie sie in F i g. 5 gezeigt sind, auf der
Anzeigefläche des Oszilloskops angezeigt. In Fig.5
bezeichnet 51 die Anzeigefläche des Oszilloskops. 52 bezeichnet eine Zeitskala, deren totale Länge 20 ns
entspricht und deren minimaler Skalenwert 400 ps (= 20 ns/50) entspricht. 53 ist ein Bild, das den Anstieg
eines Impulses des von dem Anschluß der Taktquelle 7 abgegebenen Eingangssignals zeigt. 54 bezeichnet ein
Bild, das den Anstieg eines Impulses des Eingangssignals zeigt, der von dem Punkt angelegt wird, an dem eine
Verzögerung gemessen werden soll. Die Verzögerungszeit kann aus der Teilung der Zeitskala 52 erhalten
werden. Die Genauigkeit der Messung beträgt 400 ps entsprechend dem minimalen Skalenwert, d. h. etwa
± 200 ps. Im Gegensatz dazu wird bei der vorliegenden Erfindung die Schwingungsfrequenz gezählt und bei
dieser Art des Frequenzzählers ist eine Genauigkeit von 10-6 in bezug auf 20 ns üblich. Demgemäß kann eine
hohe Genauigkeit von 10~2 ps erhalten werden. Bei der üblichen Messung unter Verwendung eines Oszilloskops
wird die Skalenteilung mit dem bloßen Auge gelesen und folglich ist der Wirkungsgrad der Messung niedrig.
Bei der vorliegenden Erfindung wird dagegen das Zählerausgangssignal in digitaler Form angezeigt und
kann leicht gelesen werden, was einen erhöhten Wirkungsgrad der Messung ergibt.
Im Fall der Einstellung der Verzögerungszeit von dem Verbinderanschluß 31 zu dem Anschluß 32 über
den Taktverteilungs-LSI 5 auf einen gewünschten Wert wird die Verzögerungszeit auf einen Frequenzwert
eingestellt, der dem gewünschten Wert entspricht.
Bei der Ausführungsform der Fig.4 wird die
Verzögerungszeit durch Ändern der Länge eines diskreten Drahts 34 eingestellt, der in der Übertragungsleitung der Taktverteilungsschaltung vorgesehen ist.
Das über den gedruckten Draht 8 an den Taktverteilungs-LSI 5 angelegte Taktsignal wird einmal, nachdem
es über die NOR-Gates 16 und 17 gepuffert ist, an einen äußeren Stift abgegeben und wieder zu dem LSI 5 über
den diskreten Draht 34 zurückgeführt, wonach es zu den in der Form von Bäumen geschalteten NOR-Gates
gegeben wird. Der diskrete Draht 34 ist nicht ein gedruckter Leiter, sondern ist zwischen äußeren Stiften
gespannt und kann in der Länge eingestellt werden. Falls die Länge des diskreten Drahts 34 groß gewählt ist,
steigt die Verzögerungszeit entsprechend an. Die Einstellung der Verzögerungszeit ist nicht speziell auf
die Methode unter Verwendung eines diskreten Drahts beschränkt Es ist vielmehr beispielsweise möglich,
mehrere Reihenverbindungen von NOR-Gates verschiedener Stufen zwischen den NOR-Gates 17 und 18
vorzusehen und von der Außenseite zu bezeichnen, welcher von ihnen verwendet werden soll.
Der diskrete Draht 34 muß nicht immer von der Miiic der NOR-Gategruppe, wie in Fig.4 gezeigt ist,
herausgeführt werden, sondern kann auch in der Mitte
des gedruckten Drahts 8 des Eingangsteils des Taktverteilungs-LSI 5 vorgesehen werden, in welchem
Falle zwei Stifte des Taktverteilungs-LSI 5 gespart werden können. Wenn mehrere Taktverteflungs-LSI 5
auf einer gedruckten Schaltungsplatte 1 angebracht sind, besteht, falls jeder Taktverteflungs-LSI 5 von dem
gedruckten Draht 8 über einen diskreten Draht verzweigt ist, die Wahrscheinlichkeit, daß die Einstellung des ersten Taktverteflungs-LSI 5 gestört wird,
wenn die Länge des zweiten diskreten Drahts zum Einstellen in bezug auf einen zweiten Taktverteilungs-LSI 5 nach der Einstellung der Länge des ersten
diskreten Drahts in bezug auf einen ersten Taktverteilungs-LSI 5 geändert wird. Bei der parallelen Verwendung von mehreren Taktverteilungs-LSI 5 ist es
demgemäß bevorzugt, das Eingangstaktsignal durch die NOR-Gates 16 und 17 zu puffern und dann an den
diskreten Draht 34 anzulegen, Die Länge des gedruckten Drahts 9 muß nicht immer gleich der Länge des
gedruckten Drahts 6 sein. Der gedruckte Draht 9 muß des weiteren nicht immer allein zum Einstellen
verwendet werden, sondern kann auch für die
ίο Taktverteilung zu dem Last-LSI 4 verwendet werden. In
diesem Fall ist es selbstverständlich, daß die Leitung von dem Ausgangsende des Taktverteilungs-LSI 5 zu dem
Last-LSI 4 in der Länge gleich dem gedruckten Draht 6 ist.
Gemäß F i g. 1 sind mehrere gedruckte Schaltungsplatten 1 üblicherweise mit der Mutterplatte 2
verbunden. In einem solchen Fall sind jedoch alle Leitungen von der Taktquelle 7 zu den Verbinderanschlüssen 31 der gedruckten Schaltungsplatte 1
natürlich in der Länge gleich.
Beim Verbinden mit der Mutterplatte 2 ist der
gedruckte Draht 9 durch einen Abschlußwiderstand R über den gedruckten Draht 26 und einen Verbinderanschluß 33 abgeschlossen.
Es ist auch möglich, mehrere der in F i g. 1 gezeigten Taktverteilungsanordnungen vorzusehen. Ein Taktsignal wird somit von der Taktquelle 7 an eine erste
gedruckte Schaltungsplatte über die Mutterplatte 2 angelegt. Eine Taktverteilungsschaltung mit Zwischen
platte ist in der ersten gedruckten Platte vorgesehen.
Das Taktsignal wird auf mehrere zweite gedruckte Schaltungsplatten 1 über die Mutterplatte 2 verteilt.
Daraufhin wird das Taktsignal durch die Taktverteilungsschaltung 5 jeder gedruckten Schaltungsplatte zu
jedem Last-LSI4 wie im Falle der F i g. 1 verteilt. Hierbei haben die Leitungen von den jeweiligen
Ausgangsenden der Taktverteilungsschaltung mit Zwischenplatte der ersten gedruckten Schaltungsplatte zu
den Eingangsanschlüssen der jeweiligen zweiten ge
druckten Schaltungsplatten dieselbe Länge. Das voran
stehend unter Bezugnahme auf Fig.4 beschriebene Verfahren kann selbstverständlich auch zum Einstellen
der Verzögerungszeit von dem Eingangsanschluß der ersten gedruckten Schaltungsplatte zu jedem Ausgangs
anschluß verwendet werden.
Eine Taktsignalverteilungsschaltung ist in ihrer Übertragungsleitung mit Verzögerungszeitverände
rungseinrichtungen versehen und so angeordnet, daß
ein Signal am Ausgangsanschluß der Übertragungsleitung in der Phase entgegengesetzt zu einem Signal an
ihrem Eingangsar.schiuS ist. Beim Einstellen der
Verzögerungszeit werden die Eingangs- und Ausgangs
anschlüsse durch eine Leitung mit einer vorbestimmten
Verzögerungszeit kurzgeschlossen, um eine Schleife zu bilden, die eine Schwingung erzeugt Die Summe der
Anstiegs- und Abfallverzögerungszeiten dieser schleifenförmigen Übertragungsleitung ist die Schwingungs-
periode. Da die Anstiegsverzögerungszeit und die
Abfallverzögerungszeit im wesentlichen über die gesamte Schleife einander gleich sind, wird die
Verzögerungszeit der schleifenförmigen Übertragungsleitung als 1Ii des .Kehrwerts der Schwingungsfrequenz
es (Schwingungsperiode) erhalten. Von der auf diese
Weise erhaltenen Verzögerungszeit wird die Verzögerungszeit der kurzgeschlossenen Leitung subtrahiert,
um die Verzögerungszeit zwischen den Eingangs- und
Claims (8)
1. Taktsignalverteilungsschaltung, bei der die
Verzögerungszeit von einem Eingangsanschluß zu jeweiligen Ausgangsanschlüssen der Taktsignalverteilungsschaltung
zum Verteilen eines Taktsignals von einer Taktsignalquelle zu mehreren Lastschaltungen
auf einen gewünschtenWert eingestellt wird, wobei eine Verzögerungszeit-Änderungseinrichtung
so angeordnet ist, daß ein Signal an deren Ausgangsanschluß eine entgegengesetzte Phase zu
einem Signal an deren Eingangsanschluß hat, dadurch gekennzeichnet, daß zwischen die
Eingangs- und Ausgangsanschlüsse der Taktsignalverteilungsschaltung (5) ein oder mehrere NOR-Glieder
mit je einem Eingang (16 bis 24) in Reihe zu der Verzögerungszeit-Änderungseinrichtung (34)
geschaltet sind und daß bei der Einstellung der Verzögerungszeit die Eingangs- und Ausgangsanschlüsse
der Taktsignalverteilungsschaltung (5) durch eine Leitung (8, 9, 23, 26) mit einer
vorbestimmten Verzögerungszeit kurzgeschlossen sind.
2. Schaltung nach Anspruch 1, gekennzeichnet durch einen Frequenzzähler (27) zum Messer der
Schwingungsfrequenz.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Tastverhältnis der Taktsignale
etwa 50% beträgt.
4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verzögerungszeit-Änderungseinrichtung
ein diskreter Draht (34) ist.
5. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verzögerungszeit-Änderungseinrichtung
in einem Eingangsleiterteil der Taktsignalverteilungsschaltung (5) vorgesehen
ist.
6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß cas Taktsignal von der
Taktsignalquelle (7) an eine erste gedruckte Platte (1) über eine Mutterplatte (2, 2') angelegt ist, wobei
die Taktsignalverteilungsschaltung (5) mit einer Zwischenplatte in der ersten gedruckten Schaltungsplatte vorgesehen ist und wobei das Taktsignal an
mehrere weitere gedruckte Schaltungsplatten über die Mutterplatte verteilt wird.
7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Lastkreise (4)
jeweils eine Zerhackerschaltung (12 bis 15) zum Formen eines empfangenen Taktsignals enthalten,
um eine gewünschte Impulsbreite zu erhalten.
8. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Lastkreise jeweils
einen Frequenzmultiplizierer zum Frequenzmultiplizieren eines empfangenen Taktsignals enthalten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53158898A JPS5921045B2 (ja) | 1978-12-20 | 1978-12-20 | クロツク信号分配回路の調整方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2951245A1 DE2951245A1 (de) | 1980-06-26 |
DE2951245C2 true DE2951245C2 (de) | 1982-06-03 |
Family
ID=15681773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2951245A Expired DE2951245C2 (de) | 1978-12-20 | 1979-12-19 | Taktsignalverteilungsschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4337433A (de) |
JP (1) | JPS5921045B2 (de) |
DE (1) | DE2951245C2 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521893A (en) * | 1983-04-21 | 1985-06-04 | The Unites States Of America As Represented By The Secretary Of The Air Force | Clock distribution circuit for active aperture antenna array |
US4546269A (en) * | 1983-12-01 | 1985-10-08 | Control Data Corporation | Method and apparatus for optimally tuning clock signals for digital computers |
US4638256A (en) * | 1985-08-15 | 1987-01-20 | Ncr Corporation | Edge triggered clock distribution system |
JPS63238714A (ja) * | 1986-11-26 | 1988-10-04 | Hitachi Ltd | クロック供給システム |
FR2608863B1 (fr) * | 1986-12-19 | 1994-04-29 | Nec Corp | Circuit integre logique comportant des bascules electroniques d'entree et de sortie pour stabiliser les durees des impulsions |
JPS63228206A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | クロツク分配方式 |
JP2756325B2 (ja) * | 1989-12-07 | 1998-05-25 | 株式会社日立製作所 | クロック供給回路 |
JPH04157379A (ja) * | 1990-10-20 | 1992-05-29 | Fujitsu Ltd | 遅延測定方式 |
US5446410A (en) * | 1992-04-20 | 1995-08-29 | Matsushita Electric Industrial Co.,Ltd. | Semiconductor integrated circuit |
US5666079A (en) * | 1994-05-06 | 1997-09-09 | Plx Technology, Inc. | Binary relative delay line |
EP0803856A4 (de) * | 1995-10-16 | 1999-12-08 | Toshiba Kk | Anzeigevorrichtung |
JP2994272B2 (ja) * | 1996-08-23 | 1999-12-27 | 九州日本電気株式会社 | 多相クロック発生回路 |
US6552589B1 (en) * | 1999-10-21 | 2003-04-22 | International Business Machines Corporation | Method and apparatus for process independent clock signal distribution |
US7826813B2 (en) * | 2006-12-22 | 2010-11-02 | Orthosoft Inc. | Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection |
JP2012114839A (ja) * | 2010-11-26 | 2012-06-14 | Nikon Corp | 電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3505593A (en) * | 1968-01-30 | 1970-04-07 | Gen Electric | Method and apparatus for testing and adjusting delay lines by digital techniques |
US3792362A (en) * | 1972-10-30 | 1974-02-12 | Amdahl Corp | Clock apparatus and data processing system |
US4063078A (en) * | 1976-06-30 | 1977-12-13 | International Business Machines Corporation | Clock generation network for level sensitive logic system |
US4165490A (en) * | 1977-12-19 | 1979-08-21 | International Business Machines Corporation | Clock pulse generator with selective pulse delay and pulse width control |
US4197506A (en) * | 1978-06-26 | 1980-04-08 | Electronic Memories & Magnetics Corporation | Programmable delay line oscillator |
-
1978
- 1978-12-20 JP JP53158898A patent/JPS5921045B2/ja not_active Expired
-
1979
- 1979-12-17 US US06/103,928 patent/US4337433A/en not_active Expired - Lifetime
- 1979-12-19 DE DE2951245A patent/DE2951245C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2951245A1 (de) | 1980-06-26 |
US4337433A (en) | 1982-06-29 |
JPS5583913A (en) | 1980-06-24 |
JPS5921045B2 (ja) | 1984-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2951245C2 (de) | Taktsignalverteilungsschaltung | |
DE68926598T2 (de) | Vorrichtung zur Taktsignalversorgung | |
DE19915398B4 (de) | Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät | |
DE69232208T2 (de) | Verfahren und Vorrichtung zur Messung der Länge einer Übertragungsleitung | |
DE3217861C2 (de) | ||
DE3637145C2 (de) | ||
DE69014701T2 (de) | Verfahren zum Betreiben einer programmierbaren Verzögerungsschaltung und programmierbare Verzögerungsschaltung. | |
DE2232194A1 (de) | Koordinatentisch | |
DE4031136C2 (de) | ||
DE3428580C2 (de) | ||
DE112005001517B4 (de) | Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen | |
EP0225396A1 (de) | Digitale Phasenmesschaltung | |
DE2552079A1 (de) | Schaltungsanordnung zur bestimmung des mittelwertes einer frequenz | |
DE3801993C2 (de) | Zeitgebersystem | |
DE112006001472T5 (de) | Übertragungsleitungs-Treiberschaltung | |
DE69022766T2 (de) | Verfahren und Gerät zur Binärzählerprüfung. | |
DE69123725T2 (de) | Elektrischer Schaltkreis zum Generieren von Impulsreihen | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DE3843261A1 (de) | Schaltungsanordnung zur steuerung der phase eines taktsignals | |
DE69710132T2 (de) | Emulationsvorrichtung zur Vermeidung eines fehlerhaften Betriebs wegen Störungen | |
DE2754256C3 (de) | Vorrichtung zur Messung impulsmodulierter WeUen | |
DE3836811A1 (de) | Taktgeberschaltung | |
DE60206232T2 (de) | Schaltung und Methode zum Regeln einer Taktverschiebung in einem Kommunikationssystem | |
DE3714901A1 (de) | Zeitmessvorrichtung | |
DE2110236A1 (de) | Einrichtung zur Ermittlung der Spannungs-Zeit-Charakteristik einer Signalwelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8328 | Change in the person/name/address of the agent |
Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |