DE2945825A1 - Verfahren und vorrichtung zur strahlablenkung fuer ultraschall-abbildungssysteme mit sektorabtastung - Google Patents

Description

TD,. If Patentanwälte:

IEDTKE - ÜÜHLING - IVlNNE Dipl.-Ing. H. Tiedtke

GO Dipl.-Che.u. G. Bühling

RUPE - TELLMANN DiplSng. R. Kinne

- 8 - üipl.-ing. H Grupe

2945825 Dipl.-Ing. B. Pellmann

Bavariaring 4, Postfach 202403

8000 München 2

Tel.: 089-539653

Telex: 5-24 845 tipat

cable: Germaniapatent München

13. November 1979 DE 0027 / case PG5O-7928

MATSUSHITA ELECTRIC INDUSTRIAL COMPANY, LIMITED

Kadoma City, Japan

Verfahren und Vorrichtung zur Strahlablenkung für Ultraschall-Abbildungssysteme mit Sektorabtastung

Die Erfindung bezieht sich auf Ultraschall-Abbildungssysteme der mit Sektorabtastung arbeitenden Art, bei denen eine lineare Anordnung aus piezoelektrischen Wandlern Verwendung findet, und betrifft insbesondere ein Verfahren und eine Vorrichtung zur Abtastführung bzw. Ablenkung des Haupt-Ultraschallstrahls der abgegebenen akustischen Energie auf der Basis von gespeicherten Digital-Informationen, die die Verzögerungszeit zwischen benachbarten Wandlern repräsentieren.

Bekanntermaßen bildet bei einer gleichzeitigen Erregung solcher piezoelektrischer Wandlerelemente die von diesen abgegebene akustische Energie einen Haupt-Ultraschallstrahl, dessen Achse senkrecht zu der linearen Wandleranordnung verläuft, während bei einer aufeinanderfolgenden Erregung der Wandlerelemente mit unterschiedlicher zeitlicher Steuerung die Achse des Haupt-Ultraschallstrahls unter einem Winkel zur Senkrechten abgelenkt wird, der von dem Betrag des Zeitdifferentials zwischen benachbarten Wandlern abhängt.

x/rs 030034/0531

Oauttcne Bw* !München) Kto 51/61070 Dresdner Bank (München) KIo 3939 844 Postscheck (München) KIo. 670-43-804

- 9 - DE 0027

Bei einem bekannten Verfahren werden diese Verzögerungszeiten von Digitaldaten repräsentiert und in einem Speicher abgespeichert, aus dem die Daten für den jeweiligen Ablenkwinkel des Haupt-Ultraschallstrahls abgerufen werden. Die Anzahl der in dem Speicher abzuspeichernden Bits würde daher L^-M¹N betragen, wenn L die Anzahl diskret veränderlicher Ablenkwinkel, M die zur Darstellung der einem jeden Wandlerelement zuzuordnenden Verzögerungszeit erforderliche Anzahl von Bits und N die Gesamtzahl der Wandlerelemente sind.

Wenn angenommen wird, daß L = 100, M = 8 und N = 32 sind, wird eine Gesamtzahl von 25600 Bits oder 3200 Bytes erhalten. Diese Zahl erfordert eine beträchtliche Speicherkapazität, wobei darüber hinaus eine komplizierte Steuerschaltung erforderlich ist, wenn eine solche lineare Wandleranordnung mit hoher Geschwindigkeit erregt werden soll.

In der japanischen Offenlegungsschrift 52-59974 wird zur Lösung dieses Problems eine Vorrichtung vorgeschlagen, bei der L· N bits als Zeitverzögerungsdaten in einem Festspeicher abgespeichert und jeweils eine Gruppe von N Bits in Form einer Parallelübertragung in ein eine Kapazität von N Bits aufweisendes Schieberegister eingegeben werden. Das Schieberegister wird zum aufeinanderfolgenden Weiterschieben der erhaltenen Daten von Taktimpulsen gesteuert. Auf diese Weise werden die parallelen Ausgangssignale des Schieberegisters jeweils in diskreten Schritten um maximal den Betrag eines Bits "1" geändert ^ου und über parallele Verknüpfungsglieder jeweiligen Zweirichtungszählern zugeführt, die entsprechenden piezoelektrischen Wandlern zugeordnet sind. Die Länge der Zeitdauer, während der ein jedes Verknüpfungsglied durchgeschaltet ist, hängt von der Gesamtzahl der aufeinander-

folgend in jeder Bitstelle des Schieberegisters abgespeicherten Bits des Wertes "1" ab, so daß jeder Zweirichtungszähler über das zugehörige Verknüpfungsglied auf einen

030034/0531

- 10 - DE 0027

anderen Zählwert voreingestellt wird, der die Zeit repräsentiert, zu der der zugehörige piezoelektrische Wandler in bezug auf eine Referenzzeit erregt wird. Die Zweirichtungszähler werden sodann mit hochfrequenten Eingangsimpulsen angesteuert und geben aufeinanderfolgend Ubertragimpulse an die Wandler ab, wenn die jeweils voreingestellten Zählwerte n.rreicht sind.

Bei dieser bekannten Vorrichtung ist jedoch der binäre Differentialwert bzw. die Zeitdifferenz zwischen benachbarten Wandlern auf ein einziges Bit beschränkt, was keine optimalen Ergebnisse ermöglicht, da zur Erzielung eines größeren Ablenkwinkels zweckmäßigerweise ein mehr als ein Bit betragender binärer Differential-'5 wert anzustreben ist.

Darüber hinaus beträgt die für die bekannte Vorrichtung erforderliche Speicherkapazität L«N Bits, was zu einer Anzahl von 3200 Bits oder 400 Bytes führen ^zw würde, wenn L und N die für eine praktische Ausführungsform typischen Werte L = 100 und N = 32 aufweisen. Dies stellt eine erhebliche Speicherkapazität dar, deren Reduktion ein Gebot der Wirtschaftlichkeit ist.

25

Der Erfindung liegt daher die Aufgabe zugrunde,

ein Verfahren und eine Vorrichtung zur Strahlablenkung für Ultraschall-Abbildungssysteme mit Sektorabtastung derart auszugestalten, daß die vorstehend beschriebenen Nachteile bezüglich der Beschränkung des binären Differen-

30

tialwertes und des Erfordernisses einer erheblichen Speicherkapazität behoben sind.

Diese Aufgabe wird erfindungsgemäß im wesentlichen dadurch gelöst, daß ein abgespeicherter Verzögerungszeit-Datenwert zur Bildung eines als Funktion der Zeit ansteigenden Ausgangsdatenwertes wiederholt akkumuliert bzw. aufaddiert wird und programmierbare Treiberzähler in Abhängigkeit von diesen Ausgangsdaten gleichzeitig mit

030034/0531

- 1 1 - DE 0027

jeder Datenakkumuiation aufeinanderfolgend voreingestellt werden.

Dies ermöglicht eine Verringerung der Speicherkapazität auf L· M Datenbits, wobei der typische Wert 800 Bits oder 100 Bytes beträgt. Hierbei bezeichnet M die Anzahl von Bits, die eine einer Gesamtverzögerungszeit für jeden Ablenkwinkel entsprechende Binärzahl repräsentieren. Die M Datenbits werden aufeinanderfolgend aus einem Speicher abgerufen und in einer digitalen Addierschaltung wiederholt aufaddiert, was über eine Zwischenspeicherschaltung erfolgt, die in einen Rückkopplungskreis zwischen den Ausgang und einen Eingang des Addierers geschaltet ist.

Da die in dem Speicher abgespeicherten M Datenbits einen erheblichen Binärzahlenbereich umfassen können, ohne daß sich hierdurch die Gesamtzahl der Speicherstellen erhöht, nehmen die akkumulierten bzw. aufaddierten Datenbits einen binären Differentialwert von 2 oder mehr Bits an, wenn der Strahl um einen beträchtlichen Winkel in bezug auf einen Referenzwert abgelenkt wird.

Vorzugsweise umfaßt die Addierschaltung M + K " üatenbits, wobei K der Binärwert einer Zahl N - 1 ist, bei der N die Anzahl der Wandlerelemente darstellt, und die aus dem Speicher abgerufenen M Datenbits den unteren M Bitstellen der Addierschaltung zugeführt werden. Die Zwischenspeicherschaltung umfaßt ebenfalls M + K Daten-

bits zur Zwischenspeicherung der addierten Datenbits und führt die zwischengespeicherten Daten der Addierschaltung zu. Die höherwertigen M Datenbits der Zwischenspeicherschaltung dienen zur Voreinstellung programmierbarer Zähler, die mit jeweiligen Wandlerelementen verbunden sind.

030034/0531

- 12 - DE 0027

In weiterer Ausgestaltung der Erfindung ist ein zweiter Speicher vorgesehen, der eine Gruppe von N Datenbits für jeden der Ablenkwinkel abspeichert. Jeder Datenwert repräsentiert einen zusätzlichen Verzögerungszeitbetrag, der der Strahlablenk-Verzögerungszeit zur Konvergierung des Ultraschallstrahls hinzuaddiert wird, wodurch sich ein scharf umrissendes Bild erhalten läßt. Jede Bitstelle bzw. jedes Bit des zweiten Speichers entspricht einem jeweiligen Wandlerelement und. wird synchron mit den Strahlablenk-Verzögerungszeitdaten abgerufen und in einem zweiten Digitaladdierer aufeinanderfolgend addiert oder subtrahiert, was über eine zweite Zwischenspeicherschaltung in der gleichen Weise, in der die Strahlablenkdaten erhalten werden, erfolgt. Die erste Hälfte der N Datenbits wird aufeinanderfolgend aufaddiert, während die zweite Hälfte von der aufaddierten ersten Hälfte subtrahiert wird, so daß der Betrag des binären Differentialwertes als Funktion der Position der Wandlerelemente bis zum Erreichen des Mittelpunktes ansteigt und sodann abfällt, bis die letzte Position erreicht ist.

Hierdurch wird ein kegelförmig sich verjüngender Verlauf der binären Differentialwerte über den Wandlerelementen erhalten.

^ZJ Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.

Es zeigen:
30

Fig. 1 eine schematische Darstellung eines ersten Ausführungsbeispiels der Erfindung,

030034/0531

- 13 - DE 0027

Fig. 2 Einzelheiten der Addier- und Zwischenspeicherschaltungen gemäß Fig. 1,

Fig. 3 Signalverläufe zur Veranschaulichung

der Wirkungsweise des Ausführungsbeispiels gemäß Fig. 1,

Fig. 4 eine Darstellung von Zwischenverbindungen der Schaltungsanordnung

gemäß Fig. 2,

Fig. 5 eine schematische Darstellung eines zweiten Ausführungsbeispiels der Erfindung,

Fig. 6 Einzelheiten der Addierschaltung gemäß Fig. 5 in Relation zu den zugehörigen Schaltungsanordnungen und

Fig. 7 eine weitere Ausgestaltung des

Ausführungsbeispiels gemäß Fig. 5.

^ZJ Bevor im einzelnen auf Ausführungsbeispiele eingegangen wird, soll zunächst das der Erfindung zugrundeliegende Prinzip näher erläutert werden. Bei einem Ultraschall-Diagnosesystem der mit Sektorabtastung arbeitenden Art, bei dem eine Vielzahl piezoelektrischer Wandler-

elemente in einer linearen Reihenkonfiguration angeordnet sind und aufeinanderfolgend erregt werden, ist die Einheitsverzögerungszeit T zwischen zwei beliebigen benachbarten Wandlerelementen für einen gegebenen Ablenkwinkel θ des Hauptstrahls von der Reihenkonfiguration durch die

Gleichung T = d sin Θ/C gegeben, wobei d der von Mitte zu

030034/0531

- 14 - DE 0027

Mitte gerechnete Abstand zwischen benachbarten Wandlerelementen und C die Geschwindigkeit der innerhalb des Körpers eines Objektes wandernden akustischen Energie sind. Die Erregung des η "ten Wandlerelernentes einer aus N Wandlerelementen bestehenden linearen Anordnung wird daher um eine Zeitdauer verzögert, die ein ganzzahliges Vielfaches der Einheitsverzögerungszeit in bezug auf den Beginn eines jeden Abtastzyklus ist und sich durch die Gleichung:
10

T = (d sin Θ/C) χ (n - 1) η

ausdrücken läßt.
15

Für einen gegebenen Ablenkwinkel lassen sich daher sämtliche Verzögerungszeiten T. bis T_n für die Wandlerelemente Nr. 1 bis Nr. N durch aufeinanderfolgende Addition der Einheitsverzögerungszeit des gegebenen Ablenkwinkels erhalten. Erfindungsgemäß wird die Einheitsverzögerungszeit für jeden Ablenkwinkel in binärer Form dargestellt und in einem Digitalspeicher in der nachstehend beschriebenen Weise abgespeichert.

Zunächst sei auf Fig. 1 näher eingegangen, in der ein erstes vorzugsweise verwendetes Ausführungsbeispiel des Abtastsystems schematisch dargestellt ist. Das System umfaßt einen Digitalspeicher, wie einen programmierbaren Festspeicher 1, der eine Gruppe von Verzögerungszeitdaten abspeichert. Jeder Verzögerungszeit-Datenwert repräsentiert die Gesamtverzögerungszeiten der Wandlerelemente einer Ultraschallsonde 10 in z. B. 8 Bits. Wenn davon ausgegangen wird, daß das System 100 Auflösungspunkte oder diskrete Ablenkwinkelwerte aufweist, wird eine Gruppe

von 100 Verzögerungszeitdaten in dem Festspeicher 1 abgespeichert. Die jeweiligen Verzögerungszeitdaten von 8 Bits werden aufeinanderfolgend ausgelesen und dem Eingang einer

030034/0531

- 15 - DE 0027

Addierschaltung 2 zugeführt, dessen Ausgang mit einer Zwischenspeicherschaltung 3 gekoppelt ist. Der Ausgang der Zwischenspeicherschaltung 3 ist über eine Rückkopplungsschaltung 4 mit einem weiteren Eingang der Addierschaltung 2 verbunden, wodurch eine Summierung der beiden Eingangsdaten erhalten wird. Zum aufeinanderfolgenden Auslesen der Verzögerungszeitdaten erhält der Festspeicher 1 ein Adressensignal von dem Binärausgang eines Adressenzählers 5, der wiederum eingangsseitig Signale von einem durch "n" teilenden Zähler 6 erhält.

Ferner ist ein Oszillator 8 vorgesehen, der eine Impulsfolge mit einer Dauer in der Größenordnung von ns abgibt. Das Oszillator-Ausgangssignal wird einem durch "m" teilenden Zähler 7 zugeführt, wodurch ein Ausgangssignal mit einer Frequenz erhalten wird, die ein ganzzahliger Teilwert der Oszillatorfreauenz ist. Das Ausgangssignal des Zählers 7 wird dem durch "n" teilenden Zähler 6 und außerdem einem UND-Glied 9 zugeführt. Die Ausgangssignalfrequenz des Zählers 6 ist somit ein ganzzahliger Teilwert der Ausgangssignalfrequenz des Zählers 7 und dient als Abtast-Freigabeimpuls (siehe Fig. 3), über den der Zähler 5 den Festspeicher 1 derart adressiert, daß für jeden der 100 diskreten Ablenkschritte der entsprechende Verzögerungszeit-Datenwert aus dem Festspeicher 1 ausgelesen wird.

Beim Anliegen eines jeden Abtast-Freigabeimpulses wird das UND-Glied 9 durchgeschaltet und leitet die

Ausgangsimpulse des Zählers 7 zu dem Freigabeanschluß der Zwischenspeicherschaltung 3 sowie zu einem Verzögerungsglied 11 weiter. Die Divisionsfaktoren "m" und "n" der Zähler 6 und 7 sind derart gewählt, daß die von dem.

Zähler 7 während des Abtast-Freigabeimpulses erzeugte

Anzahl von Impulsen gleich der in der Reihenanordnung 10 enthaltenen Anzahl piezoelektrischer Wandlerelemente ist, die z. B. 32 beträgt. Die Zwischenspeicherschaltung

030034/0531

- 16 - DE 0027

3 wird daher während eines jeden Abtast-Freigabeimpulses 32-fach freigegeben, wobei die Addierschaltung 2 die aus dem Festspeicher 1 abgerufenen Daten aufeinanderfolgend zu den rückgekoppelten Daten hinzuaddiert, wodurch die akkumulierten Einheitsverzögerungszeiten repräsentiert werden.

Das System weist eine Vielzahl programmierbarer oder voreinstellbarer Zähler CTR₀ bis CTR_n auf (wobei ν bei diesem Ausführungsbeispiel den Wert 32 aufweist). Die Zähler CTR_Q bis CTR_n liegen mit ihren Programm- oder Voreinstell-Eingangsanschlüssen P_Q bis P_n gemeinsam an dem Binärausgang der Zwischenspeicherschaltung 3, während ihre Freigabeanschlüsse e_o bis e_N jeweils mit

Ausgangsanschlüssen eines Ringzählers 12 verbunden sind, der seine Eingangssignale von dem Verzögerungsglied 11 erhält. Die programmierbaren Zähler CTR_Q bis CTR_n werden somit aufeinanderfolgend zu Zeiten freigegeben, die in bezug auf die Zeiten der Freigabe der Zwischen-

*0 speicherschaltung 3 ein wenig verzögert sind, so daß der Zählwert eines jeden programmierbaren Zählers entsprechend einem jeweiligen Wert der aufeinanderfolgend akkumulierten Verzögerungszeitdaten voreingestellt wird. Auf diese Weise sind sämtliche programmierbaren Zähler

^iJ bereit, die Wandlerelemente der Ultraschallsonde 10 über jeweilige Verstärker-Treiberschaltungen A_Q bis A_n aufeinanderfolgend zu erregen. Die programmierbaren Zähler erhalten ihre Eingangsimpulse über Taktanschlüsse Cq bis c-, von dem Oszillator 8, wenn ein UND-Glied 13 in Ab-

hängigkeit von dem mittels eines Inverters 14 invertierten Ausgangssignal des Zählers 6 freigegeben wird. Die programmierbaren Zähler CTR₀ bis CTR_n erhalten somit in Abhängigkeit von dem Ablauf der Abtast-Freigabedauer höhere Taktimpulsraten und geben aufeinanderfolgend Aus-

gangsimpulse zu Zeiten ab, die jeweils um Beträge ver-

030034/0531

- 17 - ÜE 002?

zögert sind, welche den jeweiligen voreingestellten Verzögerungszeitdaten entsprechen. Die Ultraschallsonde 10 wird auf diese Weise zur aufeinanderfolgenden Aussendung von Ultraschallimpulsen in den Körper eines 5 Objektes erregt, so daß von jeglichen Übergangsstellen oder Grenzflächen innerhalb des Objektkörpers reflektierte Echosignale während des Empfangsbetriebs aufgenommen werden, der mit dem Ende des Aussendens des letzten Ultraschallimpulses beginnt und bis zur Anstiegsflanke des nächsten Abtast-Freigabeimpulses andauert.

Beim nächsten, von dem Zähler 6 abgegebenen Abtast-Freigabeimpuls wird der nächste Verzögerungszeit-Datenwert in dem Festspeicher 1 adressiert und der Addierschaltung 2 zugeführt. Der vorstehend beschriebene Vorgang wird dann 100-fach wiederholt, so daß der Hauptstrahl der Ultraschallsonde 10 über einen vorgegebenen Winkel abgelenkt werden kann.

in Fig. 2 sind Einzelheiten der Addierschaltung 2 und der Zwischenspeicherschaltung 3 für eine zweckmäßige Ausführungsform näher veranschaulicht. Die Addierschaltung 2 besteht aus einer Gruppe von vier 4-Bit-Digitaladdierern 2-1, 2-2, 2-3 und 2-4 (Bauele-

^ZJ mente 74283 der Firma Texas Instruments), die in der Reihenfolge der Bits niedriger Wertigkeit zu den Bits höherer Wertigkeit angeordnet sind, so daß das Ubertragsbit der jeweiligen Addierer für die Bits niedrigerer Wertigkeit dem jeweiligen Addierer für die Bits der

nächsthöheren Viertigkelt zugeführt wird. Der programmierbare Festspeicher 1 weist ein aus 8 Bits bestehendes Datenformat auf und führt aus 4 Bits bestehende Verzögerungszeitdaten niedriger Wertigkeit dem den Bits niedrigster Wertigkeit zugeordneten Addierer 2-1 und aus vier Bits

bestehende Daten höherer Wertigkeit dem den Bits nächsthöherer VJertigkeit zugeordneten Addierer 2-2 zu. Die Ausgänge der Addierer 2-1 und 2-2 sind jeweils mit einem

030034/0531

- 18 - DE 0027

Zwischenspeicher 3-1 bzw. 3-2 verbunden, deren Ausgänge wiederum über jeweilige Rückkopplungsschaltungen mit dem zugehörigen Addierer verbunden sind. In gleicher Weise sind die Ausgänge der den Bits höherer Ordnung zuge-5 ordneten Addierer 2-3 und 2-4 jeweils mit einem Zwischenspeicher 3-3 bzw. 3-4 verbunden, deren Ausgänge jeweils auf den zugehörigen Addierer zurückgekoppelt sind. Die Ausgänge der ZwiscTienspeicherschaltung 3 sind mit den programmierbaren Zählern CTR_Q bis CTR_n derart verbunden, daß die höherwertigen drei Bits des Addierers 2-2 über den Zwischenspeicher 3-2, die vollen vier Bits des Addierers 2-3 über den Zwischenspeicher 3-3 und das niedrigste Bit des den höchstwertigsten Bits zugeordneten Addierers 2-4 über den Zwischenspeicher 3-4 übertragen werden, wie dies in Fig. 4 näher veranschaulicht ist.

Die Addierschaltung 2 stellt somit einen 13 Bit-Digitaladdierer dar, bei dem die 8 Bits höherer Wertigkeit verwendet werden.

Die von der Addierschaltung 2 und der Zwischenspeicherschaltung 3 gebildete Daten-Akkumulierschaltung umfaßt somit M + (N - 1) Datenbits, wobei M bei diesem Ausführungsbeispiel von 8 Bits gebildet wird, die den Zählern CTR zugeführt werden, während N die Anzahl der Wandlerelemente darstellt, die in diesem Falle von 6 Bits gebildet wird.

Die Wirkungsweise der Schaltungsanordnung gemäß Fig. 2 läßt sich einfach erläutern, wenn davon ausgegangen wird, daß der von Mitte zu Mitte gemessene Abstand d 0,45 mm beträgt und der Haupt-Ultraschallstrahl unter einem Winkel von 0,4° in bezug auf die Senkrechte zu der linearen Wandleranordnung abgelenkt wird. Hierdurch .

wird eine Verzögerung T,- von annähernd 63 ns erhalten

(die gleich der Gesamtverzögerungszeit ist). Wenn nun ange-

030034/0531

- 19 - DE 0027

nommen wird, daß eine minimale diskrete Verzögerungszeiteinheit zwischen aufeinanderfolgend angeordneten Wandlern für eine 30 ns umfassende Dauer als Bit des Wertes "1" quantisiert wird, weist die Gesamtzahl an diskreten Verzögerungszeiteinheiten für die 0,4° betragende Ablenkung den Wert "2" auf. Dieser Wert wird durch die Binärzahl 00000010 dargestellt und in dem Festspeicher 1 abgespeichert. Da dieser Verzögerungszeit-Datenwert wiederholt in den Addierer- und Zwischenspeicherschaltungen aufaddiert wird und lediglich die höherwertigen 8 Bits der 13 Bits der Zwischenspeicherschaltung Verwendung finden, erhalten die programmierbaren Zähler CTR_n bis CTRq jeweils den Programmdatenwert 00000000, während die Zähler CTR_g bis CTR₃₁ jeweils den Programmdatenwert 00000001 und der Zähler CTR,₂ den Programmdatenwert 00000010 erhalten. Zwischen den Wandlerelementen Nr. 8 und Nr. 9 sowie zwischen den Wandlerelementen Nr. 31 und Nr. 32 ergibt sich somit eine Minimal-Verzögerungszeiteinheit von 30 ns, während zwischen den Wandlerelementen Nr. 1 bis Nr. 8 und den Wand lere leinen ten Nr. 9 bis Nr. 31 keine Verzögerungszeit auftritt.

Bei dem nächsten Ablenkwinkel von 0,8° beträgt die Verzögerungszeit T^ annähernd 126 ns, so daß sie in etwa dem 4fachen der Minimal-Verzögerungszeiteinheit entspricht und der für diesen Ablenkwinkel abgespeicherte Datenwert 00000100 ist. Die wiederholte Addition dieser Daten resultiert in einem Ausgangsdatenwert 00000000 für die Zähler CTR_n bis CTR₁-, einem Datenwert 00000001

^JU für die Zähler CTR, bis CTR₁^, einem Datenwert

b Ib

00000010 für die Zähler CTR₁₆ bis CTR₃₃, einem Datenwert

00000011 für die Zähler CTR₃₃ bis CTR₃₁ und einem Datenwert 00000100 für den Zähler CTR₃₃. Die Wandlerelemente Nr. 6 bis Nr. 15 werden daher in bezug auf die Wandler-

elemente Nr. 1 bis Nr. 5, zwischen denen keine Verzögerungs-

030034/0531

- 20 - DE 0027

zeit besteht, mit einer Verzögerungszeit von 30 ns erregt, während die Wandlerelemente Nr. 16 bis Nr. 22 in bezug auf die Wandlerelemente Nr. 1 bis Nr. 5 mit einer Verzögerungszeit von 60 ns, die Wandlerelemente Nr. 23 bis Nr. 31 in bezug auf die Wandlerelemente Nr. 1 bis Nr. 5 mit einer Verzögerungszeit von 90 ns und schließlich das Wandlerelement Nr. 32 mit einer Verzögerungszeit von 120 ns in bezug auf die Wandlerelemente Nr. 1 bis Nr. 5 erregt werden.

Es ist somit ersichtlich, daß für Ablenkwinkel von 1,2°, 1,6° und 1,8° jeweils der Datenwert 00000110, der Datenwert 00001000 bzw. der Datenwert 00001010 in dem Festwertspeicher 1 abgespeichert wird.

Bei einem Ablenkwinkel von 12,4° beträgt die Gesamtverzögerungszeit 1932 ns, so daß annähernd 64 Minimal-Verzögerungszeiteinheiten vorliegen, was durch den Datenwert 01000000 repräsentiert wird. Die wlederholte Akkumulierung dieser Binärzahl führt zu einem binären Differentialwert von 2 Bits, d. h., das Zeitdifferential zwischen zwei beliebigen Wandlerelementen beträgt 2 Minimal-Verzögerungszeiteinheiten. Bei einem Ablenkwinkel von 40° am Ende der 100 Ablenkschritte beträgt die Gesamtverzögerungszeit 5785 ns, was annähernd 193 Minimal-Verzögerungszeiteinheiten ergibt und der Binärzahl 11000001 entspricht, die wiederum einen binären Differentialwert von 6 Bits ergibt.

Durch die wiederholte Summierung der abgespeicherten Verzögerungszeitdaten läßt sich somit leicht ein binärer Differentialwert von 2 oder mehr mit einer nicht mehr als 100 Bytes (= L · M Datenbits) betragenden Speicherkapazität erhalten.

030034/0531

- 21 - DE 0027

Die Anzahl der in dem Festspeicher 1 abgespeicherten Bits und die Anzahl der in den Zählern CTR_Q bis CTR_n abgespeicherten Programmbits werden natürlich von dem maximalen Ablenkwinkel und der Quantisierungszeit bestimmt.

Wie vorstehend beschrieben, wird der Hauptstrahl der Wandleranordnung 10 lediglich in einer Richtung abgelenkt. Wenn die Ablenkbewegung des Strahls auch in der entgegengesetzten Richtung durchgeführt werden soll, kann dies durch Umkehr der Programmierreihenfolge der programmierbaren Zähler erfolgen, wobei in diesem Falle anstelle des Zählers 12 ein Zweirichtungs-Ringzähler Verwendung findet. Zu diesem Zweck ist ein Zähler 15 vorgesehen, der die Abtast-Freigabeimpulse zählt und dem Zweirichtungs-Ringzähler 12 ein Befehlssignal zur Umkehr seiner Zählreihenfolge in Abhängigkeit von einem Zählwert von 100 Abtast-Freigabeimpulsen zuführt, so daß der Hauptstrahl nach Durchlaufen eines Ablenkwinkels von 40° in einer bestimmten Richtung nunmehr in der entgegengesetzten Richtung in gleichem Ausmaß abgelenkt wird, was dazu führt, daß ein Gesamtablenkwinkel von 80° erhalten wird.

zur Erzielung scharf umrissener Bilder der zurückgeführten akustischen Signale wird der Haupt-Ultraschallstrahl zweckmäßigerweise zu einer sich eng verjüngenden bzw. scharf gebündelten Form konvergiert. Dies erfolgt durch Änderung der den programmierbaren Zählern CTR zuge-

führten Programmdaten in Abhängigkeit von einer Gruppe Konvergenzdaten, die in einem zweiten Festspeicher abgespeichert sind.

Wenn davon ausgegangen wird, daß die zur Erzielung

der Strahlkonvergenz erforderliche Verzögerungszeit im gleichen digitalen Maßstab wie die vorstehend beschriebene Ablenk-Verzögerungszeit quantisiert werden soll, kann ein

030034/0531

- 22 - DE 0027

Betrag von _+ 1 Bit für die zu diesem Zweck erforderliche Änderung der in den programmierbaren Zählern CTR abgespeicherten Programmdaten ausreichen. Da die Programmdaten aus den höherwertigen 8 Bits der 13 Bitstellen umfassenden Digital-Addierschaltung 2 bestehen, setzen sich die Konvergenz-Verzögerungszeitdaten zweckmäßigerweise aus vier Bits zusammen, die dem die 4 Bits niedrigerer Wertigkeit umfassenden Ausgangssignal des Addierers 2-1 hinzuaddiert werden.

Das Ausführungsbeispiel gemäß Fig. 5 umfaßt dieses Strahlkonvergenz-Merkmal, wobei im übrigen die gleichen Bezugszahlen zur Bezeichnung gleicher Bauteile wie beim Ausführungsbeispiel gemäß Fig. 1 verwendet sind. Für jeden Ablenkwinkel wird eine Gruppe von 32 Bits in einem zweiten programmierbaren Festspeicher 20 abgespeichert. Außerdem werden in dem Festspeicher 20 Vorzeichendaten abgespeichert, die eine logische "1", welche die Addition eines jeden Bits der Konvergenzdaten in einem 4 Bit-Digitaladdierer 24 für die erste Hälfte der 32 Bits bezeichnet, und eine logische "0", die die Subtraktion der Daten für die zweite Hälfte der 32 Bits bezeichnet, umfassen. Die Konvergenz-Datenbits und die Vorzeichen-Datenbits werden hierbei entsprechend einem von einem zähler 21 zugeführten Adressensignal ausgelesen und jeweils über Leitungen 22 und 23 dem 4 Bit-Addierer 24 zugeführt. Der Zähler 21 erhält Signale von dem durch "m" teilenden Zähler 6, so daß jedes Datenbit entsprechend einem jeden Wandlerelement abgerufen wird. Der Ausgang des Addierers 24 ist mit einem Zwischenspeicher 25 verbunden, dessen Ausgang über einen RUckkopplungskreis 26 mit dem Addierer 24 verbunden ist, wodurch die erhaltenen Daten in Abhängigkeit von einem Additions- oder Subtraktions-Befehlssignal akkumuliert werden, das von dem

Speicher 20 über die Leitung 23 abgegeben wird. Die Binärzahl der in dem Zwischenspeicher 25 abgespeicherten Daten steigt daher als Funktion der Zeit an, bis der programmierbare Zähler CTR_1fi programmiert worden ist, und

030Ό34/0531

23A5825

- 23 - DE 0027

fällt sodann als Funktion der Zeit ab.

Außerdem werden die Ausgangsdaten des Zwischenspeichers 25 einem 13 Bitstellen umfassenden Digitaladdierer 27 zugeführt. Wie im einzelnen in Fig. 6 dargestellt ist, ist eine erste Gruppe von 13 Bit-Eingangsanschlüssen mit den jeweiligen Ausgängen der Zwischenspeicher 3-1 bis 3-4 verbunden, während die Anschlüsse für die vier Bits niedrigerer Wertigkeit einer zweiten Gruppe von 13 Bit-Eingangsanschlüssen mit den Ausgangsanschlüssen des Zwischenspeichers 25 verbunden sind. In dem Addierer 27 werden somit die 4 Bits niedrigerer Wertigkeit der Addierer 2-1 und 25 aufsummiert, um die 8 Bits höherer Wertigkeit in den entsprechenden Bitstellen des 13 Bit-Addierers 25 zu ändern, die mit den programmierbaren Zählern CTR_Q bis CTR₃₂ verbunden sind.

Der Strahlkonvergenzeffekt ist vorzugsweise nicht nur bei der Sendeeinheit des Diagnosesystems, sondern auch bei der Empfangseinheit vorgesehen, indem auch den empfangenen Echosignalen Verzögerungszeiten zur Erzielung eines tieferen Fokussierungsbereiches erteilt werden. Obwohl die Schaltungsanordnung gemäß Fig. 5 auf einfache Weise derart ausgestaltet werden kann, daß die in dem Festspeicher 20 abgespeicherten Daten sowohl für die Sendeeinheit als auch für die Empfangseinheit Verwendung finden, werden zweckmäßigerweise separate Daten für den Sende- und Empfangsbetrieb verwendet. Zu diesem Zweck

wird die Schaltungsanordnung gemäß Fig. 5 in der in Fig. on

7 veranschaulichten Weise ausgestaltet, wobei in Fig.

gleiche Bezugszahlen Bauteile bezeichnen, die auch bei der Schaltungsanordnung gemäß Fig. 5 verwendet werden. Bei dem Ausführungsbeispiel gemäß Fig. 7 ist eine Gruppe programmierbarer Festspeicher 30, 31 und 32 vorgesehen,

die jeweils eine Anzahl verschiedener Konvergenzdaten abspeichern, welche über ein Schaltnetzwerk 33 dem

030034/0531

- 24 - DE 0027

4 Bit-Addierer 24 und/oder einem weiteren 4 Bit-Addierer 34 zugeführt werden, dessen Ausgangssignale über einen Zwischenspeicher 35 und einen Rückkopplungskreis 36 rückgekoppelt werden. Die Ausgänge des Zwischenspeichers 35 und der Zwischenspeicherschaltung 3 sind mit einem 13 Bit-Addierer 37 verbunden, der den gleichen Aufbau wie der Addierer 27 aufweist. Das Schaltnetzwerk 33 ist zur Herstellung der gewünschten Verbindungen zwischen den Festspeichern 30 bis 32 und den Addierern 24, 34 manuell rückstellbar. Der 13 Bit-Addierer 37 führt seine binären Ausgangsdaten der Empfangseinheit 38 des Systems zu, die dazu dient, die über die Ultraschallsonde 10 zurückgeworfenen Echosignale zu einem sichtbaren Bild auf einer

Kathodenstrahlröhre zu verarbeiten. 15

Es werden somit ein Verfahren und eine Vorrichtung zur Strahlablenkung für Ultraschall-Abbildungssysteme mit Sektorabtastung vorgeschlagen, bei denen aus L · M Datenbits bestehende Strahlablenk-Verzögerungszeitdaten ™ in einem Festspeicher abgespeichert werden, aus dem ein jeder Datenwert bei Ablenkung des Ultraschallstrahls um einen vorgegebenen Winkel aufeinanderfolgend abgerufen und wiederholt in einem Digitaladdierer über eine zwischen Ausgang und Eingang des Digitaladdierers geschaltete

^ZJ Zwischenspeicherschaltung akkumuliert wird, wobei L die Anzahl diskreter Stufen des Ablenkwinkels und H eine die Gesamtverzögerungszeit von piezoelektrischen Wandlern repräsentierende Binärzahl sind. Die aufeinanderfolgend

zwischengespeicherten Daten werden jeweiligen programmieren

baren Zählern zur Voreinstellung ihrer Zählwerte zugeführt, wodurch in den Zählern jeweilige Verzögerungszeitdaten abgespeichert werden. Nachdem die Zähler zur Abgabe von Ubertrag-Ausgangssignalen an die zugehörigen piezoelektrischen Wandler voreingestellt worden sind, werden ihnen hochfrequente Zählimpulse zugeführt. Außerdem wer-

030034/0531

- 25 - DE 0027

1 den Strahlkonvergenz-Verzögerungszeitdaten in einem zweiten Speicher abgespeichert, aus dem ein jeder Datenwert für das jeweilige Wandlerelement abgerufen und derart akkumuliert wird/ daß eine kegelförmig verjüngte Kon-

5 figuration von binären Differentialzahlen geschaffen wird, die den Strahlablenk-Verzögerungszeitdaten zur Konvergierung bzw. Bündelung des Ultraschallstrahls hinzuaddiert werden.

030034/0531

Claims (5)

Patentansprüche

1. Verfahren zur aufeinanderfolgenden Ablenkung eines Ultraschallstrahls unter verschiedenen Winkeln zur Erzielung einer Sektorabtastung durch aufeinanderfolgende Erregung piezoelektrischer Wandlereiemente, gekennzeichnet durch die Verfahrensschritte:

a) Abspeichern einer Anzah] von Verzögerungszeitdaten in einem Speicher, wobei jeder abgespeicherte Datenwert für einen jeden Ablenkwinkel des Ultraschallstrahls vorgesehen ist und eine der Verzögerungszeit zwischen aufeinanderfolgend erregten Wandlerelementen entsprechende Binärzahl repräsentiert,

b) Auslesen der jeweiligen Verzögerungszeitdaten aus dem Speicher in Abhängigkeit von dem jeweiligen Abienkwinkei,

c) wiederholtes Akkumulieren der ausgelesenen Daten mit einer N-1-fachen Häufigkeit zur aufeinanderfolgenden Erzeugung eines Ausgangsdatenwertes für einen jeden Ablenkwinkel, wobei N die Anzahl der Wandlerelemente bezeichnet, und

x_/rs

030034/0531

ORIGINAL INSPECTED

- 2 - DE 0027

d) aufeinanderfolgendes Erregen der Wandlerelemente entsprechend den aufeinanderfolgend erzeugten Ausgangsdaten.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die abgespeicherten Verzögerungszeitdaten von M Datenbits und die akkumulierten Daten von M + K Datenbits repräsentiert werden, wobei K eine N-1 entsprechende Binärzahl ist, und daß die Ausgangsdaten von den höherwertigen H Datenbits der akkumulierten Daten repräsentiert v/erden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die in dem Speicher abgespeicherten M Datenbits eine Binärdarstellung der gesamten Verzögerungszeiten der Wandlerelemente sind.

4. Verfahren nach Anspruch 1, gekennzeichnet durch die weiteren Verfahrensschritte:

a) Abspeichern einer Vielzahl von Datengruppen in einem zweiten Speicher, wobei jeder Datenwert einem jeden Wandlerelement entspricht sowie eine der ursprünglichen Verzögerungszeit zur Bündelung des Ultraschall-Strahls hinzuzuaddierende zusätzliche Verzögerungszeit repräsentiert und eine jede Datengruppe einem jeden Ablenkwinkel des Ultraschallstrahls zugeordnet ist,

b) aufeinanderfolgendes Auslesen eines jeden dieser Datenwerte aus dem zweiten Speicher,

c) wiederholtes Akkumulieren der ausgelesenen Daten zur aufeinanderfolgenden Erzeugung eines Ausgangsdatenwertes und

030034/0531

2946825

- 3 - DE 0027

d) Addieren dieser aufeinanderfolgend erzeugten Ausgangsdatenwerte zu den ursprünglichen aufeinanderfolgend erzeugten Ausgangsdaten.

^

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die in dem zweiten Speicher abgespeicherten Daten jeweils aus einem eine Verzögerungszeit repräsentierenden ersten Datenwert und einem ein positives oder negatives Vorzeichen repräsentierenden zweiten Datenwert

^ bestehen, der die Addition oder Subtraktion des ersten Datenwertes zu bzw. von den akkumulierten ursprünglichen Daten bestimmt.

6. Vorrichtung zur aufeinanderfolgenden Ablenkung eines aus einer Anordnung piezoelektrischer Wandlereiemente austretenden Ultraschallstrahls unter abgestuften unterschiedlichen Winkeln durch aufeinanderfolgende Erregung der Wandlerelernente mit verzögerter Zeitsteuerung, gekennzeichnet durch eine Einrichtung ( 6 bis

9) zur Erzeugung von Steuerimpulsen niedriger Frequenz, deren zeitliche Abstufung einem jeden Ablenkwinkel des Ultraschalistrahls entspricht, und zur Erzeugung von Steuerimpulsen hoher Frequenz, deren Anzahl den Wandlerelementen (10) entspricht, die in Abhängigkeit von dem

unter dem jeweiligen Winkel abgelenkten Ultraschallstrahl erregt werden, durch einen Speicher (1), in dem eine Vielzahl von Verzögerungszeitdaten abgespeichert werden, die jeweils eine der Verzögerungszeit zwischen aufeinanderfolgend erregten Wandlerelementen für den jeweiligen Ablenkwinkel entsprechende Binärzahl repräsentieren, durch eine Einrichtung (5) zum Auslesen der jeweiligen Datenwerte aus dem Speicher in Abhängigkeit von den Steuerimpulsen niedriger Frequenz, durch eine Einrichtung (2 bis 4) zur wiederholten Akkumulierung der ausgelesenen Daten in Abhängigkeit von den Steuer-

030034/0531

- 4 - DE 0027

] impulsen hoher Frequenz, durch eine Vielzahl von den Wandlerelementen entsprechenden Zählern (CTR_ bis CTR_n), deren Zählwerte in Abhängigkeit von einem jeweiligen Ausgangsdatenwert der Akkumuliereinrichtung voreinstellbar sind, durch eine Einrichtung (12) zur aufeinanderfolgenden Freigabe der Zähler und Ermöglichung der Voreinstellung der Zähler auf die Ausgangsdaten in Abhängigkeit von den Steuerimpulsen hoher Frequenz und durch eine Einrichtung (8, 13, 14), die den Zählern Zählimpulse zuführt, wodurch die .Wandlerelemente in Abhängigkeit von dem jeweiligen Erreichen der voreingestellten Zählwerte aufeinanderfolgend erregt werden.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß ein jeder Datenwert eine Binärdarstellung der gesamten Verzögerungszeiten der Wandlerelemente ist.

8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Datenwert eine Binärdarstellung von

d sin θ _v N - 1

ist, wobei d der von Mitte zu Mitte gemessene Abstand zwischen aufeinanderfolgenden Wandlerelementen, θ der Ablenkwinkel, C die Geschwindigkeit der sich in einem untersuchten Körper ausbreitenden akustischen Energie, N die Anzahl der Wandlerelemente und Q eine Einheitsverzögerungszeit sind.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Einheitsverzögerungszeit eine Minimal-3-> Verzögerungszeit zwischen den aufeinanderfolgend erregten Wandlerelementen ist.

030034/0531

- 5 - DE 0027

10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Einheitsverzögerungszeit eine zur Erzeugung eines einzelnen Datenbits erforderliche Quantisierungszeiteinheit ist.
5

11. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Akkumuliereinrichtung einen erste und zweite Eingangsanschlüsse aufweisenden Digitaladdierer (2), dessen ersten Eingangsanschlüssen die ausgelesenen Differentialzeitdaten zugeführt werden, und einen Zwischenspeicher (3) umfaßt, der derart geschaltet ist, daß er die Ausgangsdaten des Addierers zur Zwischenspeicherung erhält und die zwischengespeicherten Daten den zweiten Eingangsanschlüssen des Addierers in Abhängigkeit von den Steuerimpulsen hoher Frequenz zuführt, während der Datenausgang des Zwischenspeichers mit den der Voreinstellung dienenden Eingangsanschlüssen eines jeden Zählers verbunden ist.

12. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Verzögerungszeitdaten jeweils von M Datenbits repräsentiert werden, daß die Akkumuliereinrichtung M + K Datenbitsteilen aufweist, wobei K eine N - 1 entsprechende Binärzahl ist, und daß die von der Akkumuliereinrichtung den Zählern zugeführten Datenbits die höherwertigen M Datenbits der Zähler bilden.

13. Vorrichtung nach Anspruch 6 oder 12, gekennzeichnet durch einen zweiten Speicher (20), in dem

mehrere Gruppen von Strahlkonvergenz-Datenbits abgespeichert werden, die jeweils eine zusätzliche Verzögerungszeit zur Bündelung des Ultraschallstrahls repräsentieren, wobei die Anzahl der Konvergenz-Datenbits den Wandlerelementen und jede Bitgruppe einem jeden Ablenkwinkel

des Ultraschallstrahls entsprechen, und wobei der zweite

030034/0531

- 6 - DE 0027

Speicher außerdem positive und negative Vorzeichendatenbits abspeichert, durch eine Einrichtung (6, 21), die jedes der Datenbits und eines der Vorzeichendatenbits in Abhängigkeit von den Steuerimpulsen hoher Frequenz aus dem zweiten Speicher ausliest, durch eine Einrichtung (24 bis 26), die ein aus dem zweiten Speicher ausgelesenes Konvergenz-Datenbit in Abhängigkeit von den Steuerimpulsen hoher Frequenz bei Vorliegen eines ausgelesenen positiven Vorzeichendatenbits wiederholt addiert oder bei Vorliegen eines ausgelesenen negativen Vorzeichendatenbits wiederholt von den addierten Datenbits subtrahiert, und durch eine Einrichtung (27) , die den Ausgangsdatenwert der Addier- und Subtrahiereinrichtung zu den Ausgangsdaten der Akkumuliereinrichtung hinzuaddiert.

14. Vorrichtung nach Anspruch 13 für ein Ultraschall-Sondensystem mit einer Ultraschall-Sendeeinheit und einer Ultraschall-Empfangseinheit, dadurch gekennzeichnet, daß der zweite Speicher eine Anzahl von Speicherabschnitten (30 bis 32) aufweist, die jeweils mehrere Gruppen von Strahlkonvergenz-Datenbits und positiven und negativen Vorzeichendatenbits abspeichern, daß eine Einrichtung (33) zur wahlweisen Zuführung der in den Speicherabschnitten abgespeicherten Daten zu der Addier- und Subtrahiereinrichtung (24 bis 26) und einer identischen zweiten Addier- und Subtrahiereinrichtung (34 bis 36) vorgesehen ist und daß eine zweite Addiereinrichtung (37) zum Addieren des Ausgangsdatenwertes der zweiten Addier- und Subtrahiereinrichtung (34 bis

36) zu den Ausgangsdaten der Akkumuliereinrichtung (2 bis 4) und Bildung von summierten Ausgangsdaten für die Empfangseinheit (38) des Systems vorgesehen ist.

030034/0531

- 7 - DE 0027

15. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Addier- und Subtrahiereinrichtung (24 bis 26) einen Digitaladdierer (24), der eine erste Gruppe von mit dem Speicher verbundenen Eingangsanschlüssen, eine zweite Gruppe von Eingangsanschlüssen und einen Vorzeichen-Eingangsanschluß aufweist, über den der Digitaladdierer in Abhängigkeit von den dem Vorzeichen-Eingangsanschluß von dem zweiten Speicher zugeführten Vorzeichendatenbits als Addierer oder Subtrahierer wirkt, und einen Zwischenspeicher (25) umfaßt, der die Ausgangsdaten des Digitaladdierers erhält und die zwischengespeicherten Daten der zweiten Gruppe von Eingangsanschlüssen des Digitaladdierers zuführt, wobei die von dem Zwischenspeicher abgegebenen Ausgangsdaten die Ausgangsdaten der Addier- und Subtrahiereinrichtung bilden.

16. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Addiereinrichtung (27) den gleichen Aufbau wie die Akkumuliereinrichtung (2) aufweist und daß die Ausgangsdaten der Addier- und Subtrahiereinrichtung (24 bis 26) den N - 1 Datenbits dieser Addiereinrichtung (27) hinzuaddiert werden.

030034/0531