DE2926334A1 - Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen - Google Patents
Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementenInfo
- Publication number
- DE2926334A1 DE2926334A1 DE19792926334 DE2926334A DE2926334A1 DE 2926334 A1 DE2926334 A1 DE 2926334A1 DE 19792926334 DE19792926334 DE 19792926334 DE 2926334 A DE2926334 A DE 2926334A DE 2926334 A1 DE2926334 A1 DE 2926334A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrodes
- substrate
- formation
- doped layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000002245 particle Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 40
- 238000012546 transfer Methods 0.000 description 25
- 239000002019 doping agent Substances 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 20
- 235000012239 silicon dioxide Nutrition 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 20
- 229910052698 phosphorus Inorganic materials 0.000 description 18
- 239000011574 phosphorus Substances 0.000 description 18
- 238000003860 storage Methods 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/462—Buried-channel CCD
- H10D44/464—Two-phase CCD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/335—Channel regions of field-effect devices of charge-coupled devices
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
& HUFNAGEL
LANDVVEHHSTR. 37 8000 MÜNCHEN 2
TEL. O 8Ö / 50 67 84
München, den 28. Juni 1979 Anwaltsaktenz.: 27 - Pat.
Raytheon Company, l4l Spring Street, Lexington, MA 02173,
Vereinigte Staaten von Amerika
Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere von ladungsgekoppelten Bauelementen.
Die Erfindung bezieht sich auf Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere von ladungsgekoppelten
Bauelementen (CCD), vor allem solchen mit verdecktem Kanal und Zweiphasenbetrieb.
Es ist allgemein bekannt, daß ladungsgekoppelte Bauelemente eine Vielzahl von Gates umfassen, die über die
Oberfläche eines Halbleitersubstrats verteilt zwischen einer Eingangs- oder Sourceregion und einer Ausgangsoder
Drainregion des Substrats angeordnet sind. Bei phasen- und taktgerechter Ansteuerung der Gates "wird
eine in die Sourceregion eingeführte elektrische Ladung in einer Richtung, parallel zur Oberfläche des
Substrats weitergeschoben, bis sie in der Drainregion entnommen wird. Die Ladung wird dabei in vorgegebenen
räumlichen Abständen, die durch die sogenannten Zellen
909881/0926
vorgegeben sind, und in zeitlichen Abständen, die durch die sogenannten Taktperioden vorgegeben sind, ■weitergeleitet.
Ladungsgekoppelte Bauelemente können allgemein durch zwei Kriterien charakterisiert werden. Das eine
bezieht sich auf die Taktung oder Betriebsphasen, wobei zwischen Anordnungen mit Zwei-Drei- oder Vierphasenbetrieb
unterschieden wird, und auf den Ort des Ladungstransport, wobei zwischen Anordnungen mit Oberflächenkanal
oder verdecktem Kanal unterschieden wird.
Anordnungen mit Zweiphasenbetrieb sind am wenigsten komplex. Bei diesen werden im allgemeinen zwei Gruppen
von sich abwechselnden Gateelektroden verwendet, von denen eine Gruppe mit Signalen getaktet wird, die gegenüber
den Signalen für die andere Gruppe phasenverschoben sind. Bei einer bekannten Anordnung mit Zweiphasenbetrieb
besteht jede Gateelektrode aus zwei Sektionen, von denen eine erste Sektion auf einer das Substrat
überdeckenden Oxidschicht ausgebildet ist, wobei das Substrat dicker ist als die Oxidschicht, über der die
zweite Sektion ausgebildet ist. Auf diese Weise ist das elektrische Potential unterhalb der jeweils zweiten Sektion
immer höher als das Potential unterhalb der jeweils ersten Sektion der Gateelektroden. Wenn daher
jede Sektion einer Gateelektrode mit demselben Taktsignal beaufschlagt wird, entstehen zwei unterschiedliche
elektrische Potentiale unterhalb der Sektionen einer solchen Gateelektrode. Beim Verschieben der Ladung
wird diese zunächst in den Teil des Substrats überführt, der unterhalb der ersten Sektion der Gateelektrode
liegt - diese Sektionen werden daher auch als Transfersenken bezeichnet - , und dann in den Teil
des Substrats weitergeleitet, der unterhalb der zweiten Sektion der Gateelektrode liegt - diese Sektion
wird daher auch als Speichersenke bezeichnet.
909881/0926
Bei anderen Ausführungsform für Zweiphasenbetrieb mit Oberflächenkanal -wird jede Gateelektrode in zwei Schritten
ausgebildet. Dabei werden die Sektionen der Gate- . elektroden, die über den Speichersenken liegen, als
erstes mit Abstand voneinander über einem Oxid gebildet, das die Oberfläche eines p-Siliziumsubstrats bedeckt.
Die Sektionen der Gatelektroden werden dann als Ionenimplantationsmaske benutzt, und Borionen werden in die
Teile des Substrats zwischen den einzelnen bereits ausgebildeten Sektionen der Gatelektroden implantiert, so
daß eine verstärkte p-Dotierung für die Transfersenken
entsteht, die das elektrische Potential im Substrat im Vergleich zu dem der Speichersenken verringert. Die
zweiten Sektionen der Gatelektroden werden dann über den Transfersenken ausgebildet.
Um bei den ladungsgekoppelten Anordnungen die Geschwindigkeit zu erhöhen und den Ladungstransport effektiver
zu gestalten, wird das elektrische Randfeld zwischen den Gateelektroden der nebeneinander liegenden Zellen.,
besonders dessen Komponente entlang der Oberfläche des Substrats ausgenutzt und eine Beschleunigung des Ladungsträgertransports
durch Ausbildung eines Transportkanals für die Ladung unter der Oberfläche des Substrats
bewirkt. Unter der Oberfläche ist nämlich das elektrische Feld parallel zur Substratoberfläche stärker als
an der Oberfläche. Anordnungen mit verdecktem Kanal und Zweiphasenbetrieb verbinden daher den Vorteil der
geringsten Schaltkreiskomplexität und der hohen Arbeitsgeschwindigkeit bei geringstem Ladungsverlust während
des Ladungstransports zwischen den nebeneinanderliegenden Zellen.
Eine allgemein bekannte Methode, Anordnungen mit verdecktem
Kanal und Zweiphasenbetrieb herzustellen, bein-
909881/0926
haltet die Bildung der Gateelektroden aus zwei Sektionen, wobei die über den Speichersenken liegenden Sektionen
als erste auf einem p-Siliziumsubstrat mit n-dotiertem
verdecktem Kanal ausgebildet werden. Der verdeckte η-Kanal hat eine Konzentration, wie sie für die Speichersenken
gewünscht wird. Die über den Speichersenken liegenden Sektionen der Gateelektroden werden als Ionenimplantationsmaske
genutzt, und ein p-Dotierstoff, wie Bor, wird in den Teilen des verdeckten η-Kanals, die
unter den Zwischenräumen zwischen den zuerst ausgebildeten Sektionen der Gateelektroden liegen, implantiert.
Die Implantation erfolgt dabei mit einer Konzentration, die den n-Dotierstoff in der Region des verdeckten Kanals
teilweise kompensiert, so daß die Transfersenken entstehen. Die zweiten Sektionen der Gateelektroden werden
dann über den Transfersenken ausgebildet.
Obwohl eine solche Methode zur Herstellung von Anordnungen mit verdecktem Kanal und Zweiphasenbetrieb allgemein
üblich ist, so kann doch nicht übersehen werden, daß die Schwierigkeit der teilweisen Kompensation der
Dotierung die Reproduzierbarkeit bei einer Serienherstellung begrenzt. So würde z.B. eine vollständige
Vernichtung von n-Kanalregionen durch den p-Dotierstoff den verdeckten Kanal zerstören. Weiterhin vergrößert
die Verwendung eines Kompensationsdotierstoffes den Betrag aller n- und p-Dotierstoffe in den Transfersenken
und damit die physikalischen Defekte des Substrats, so daß eine vergrößerte Anzahl von Fangstellen
oder -zentren und Rekombinationszentren geschaffen wird. Diese wiederum beeinträchtigen die Kennwerte
für den Ladungstransfer sowie den sogenannten Dunkelstrom der Anordnung, begleitet von einer Verringerung
der Arbeitsgeschwindigkeit und der Speicherzeiten.
909881/0926
Wenn der verdeckte η-Kanal durch Verwendung einer dünnen
n-Epitaxialschicht - Stärke etwa 2000 bis 6000 Angström
- auf der Oberfläche eines p-Siliziumsubstrats gebildet wird, dann sind die kristallografischen Eigenschaften
einer solchen Epitaxialschicht nicht so gut, wie die des Substrats, so daß die Geschwindigkeit ab- und der Dunkelstrom
zunimmt. Weiterhin kann eine Diffusion von Fremdstoffen im Substrat in die Epitaxialschicht die Effektivität
der Anordnung verringern.
Wird dagegen der verdeckte Kanal durch eine n-Ionenimplantation
vor Ausbildung der ersten Sektionen der Gateelektroden gebildet, dann wird die Kontrolle einer p-Implantation
zur geeigneten Teilkompensation des n-Dotierstoffes in den Transfersenken äußerst schwierig, denn es ist wünschenswert, daß der p-Dotierstoff annähernd das gleiche
Verteilungsprofil in der Tiefe aufweist wie der n-Dotierstoff und daß die teilweise kompensierten Dotierprofile
leicht voraussehbar und unempfindlich gegenüber Schwankungen der Herstellungsbedingungen sind. Da jedoch
verschiedene Dotierstoffe verwendet werden, davon jeder mit anderen Anforderungen an das Implantationsniveau und mit unterschiedlichen Implantatverteilungen,
und da solche verschiedenen Dotierstoffe während der anschließenden Erwärmungszyklen, wie Wärmebehandlung
und Oxidation, unterschiedlich diffundieren, ist eine ausreichende Teilkompensation über die gesamte Breite
des verdeckten Kanals nicht erreichbar. Schließlich ergeben sich Komplikationen, weil der n-Dotierstoff
und der p-Dotierstoff sich während der Diffusion ungünstig gegenseitig beeinflussen und zusätzlich unterschiedliche
Aktivitätsgrade nach den anschließenden
Erwärmungszyklen aufweisen können.
Aufgabe der Erfindung ist es daher, ein Herstellungs-
90988 1/0926
verfahren für solche und ähnliche Halbleiterbauelemente zu schaffen, das einfacher und sicherer zu beherrschen
ist und Bauelemente mit relativ hoher Arbeitsgeschwindig keit ermöglicht. Ein solches Verfahren ist gemäß der Erfindung
gekennzeichnet durch
a) Ausbildung einer dotierten Schicht mit einer vorgegegebenen Dotierkonzentration unter der Oberfläche
eines Halbleitersubstrats,
b) Ausbildung einer Vielzahl von mit vorgegebenem Abstand zueinander liegenden Elektroden an der Oberfläche
oberhalb der dotierten Schicht und
c) Einbringen von denselben Leitfähigkeitstyp wie bei
der dotierten Schicht erzeugenden Teilchen in die zwischen den Elektroden liegenden Bereiche der dotierten
Schicht zur Erhöhung der Dotierkonzentration in den zwischen den Elektroden liegenden Bereichen.
Bei einem derartigen Verfahren wird für die Ausbildung
der Speicher- und Transfersenken des verdeckten Kanals
lediglich eine Dotiersorte verwendet und dadurch die erforderliche Fertigungskontrolle bei der Ausbildung der
verdeckten Schicht erleichtert. Weiterhin wird für den verdeckten Kanal weniger Dotierstoff im Vergleich zu
den Techniken mit Kompensation des zuerst eingebrachten Dotierstoffes benötigt, da bei dem neuen Verfahren eine
Schicht mittels relativ niedriger Dotie rkonzentration für die Transfersenken in den Regionen für die Speichersenken
verstärkt wird, während beimKompensatiohsverfahren eine Schicht mit relativ hoher Dotierung für die
Speichersenken in den Regionen für die Transfersenken
zusätzlich mit einem Dotierstoff von entgegengesetztem Leitfähigkeitstyp dotiert wird. Die Verringerung des
eingebrachten Dotierstoffes verringert mögliche physikalische Defekte in der Oberflächenregion des Substrats
909881/0926
und damit mögliche Fangstellen oder -Zentren, mit der
Folge einer Vergrößerung der Geschwindigkeit und einer Herabsetzung des Dunkelstroms.
Eine Weiterbildung der Erfindung ist gekennzeichnet durch
Einbringen der Teilchen mittels Ionenimplantation. Weitere Vorteile ergeben sich, wenn die Ausbildung der
dotierten Schicht unter der Oberfläche des Halbleitersubstrats durch Einbringen von eine:n zum Leitfähigkeitstyp
des Substrats entgegengesetzten Leitfähigkeitstyp erzeugenden Teilchen ebenfalls mittels Ionenimplantation
erfolgt. Dabei kann durch Änderung der Stärke und des Verhältnisses der Implantatdosierungen die Tiefe der
Speicher- und Transfersenken für eine vorgegebene Gatespannung
leicht geregelt werden, um spezifische Betriebseigenschaften zu erzielen, da die relative Implantatverteilung
und die Diffusionsprofile im wesentlichen unverändert bleiben.
909881/0926
40 2326334
Weitere Einzelheiten der Erfindung seien nachfolgend anhand der Zeichnungen näher erläutert. Im einzelnen
zeigen:
FIG 1 bis vertikale Querschnittsansichten eines Tei-FIG
7 les eines ladungsgekoppelten Bauelementes gemäß der Erfindung während verschiedener
Herstellungsphasen in stark verzerrter und vereinfachter Darstellung, 0
FIG 8 eine Draufsicht dazu, wobei FIG 7 die
Querschnittsansicht entlang der Linie 7-7 bildet,
FIG 9A Querschnittsansichten entlang der Linie und 9A-9A und 9B-9B in FIG 8,
FIG 9B
FIG 1OA,1OB vertikale Querschnittsansichten während
11A, 11B, 12A,weiterer Herstellungsphasen,
12B
FIG 13 eine weitere Draufsicht und
FIG 14 schematische Kurven zur Darstellung der
Dotierungskonzentrationsprofile der überdeckten Schicht in logarithmischem Maßstab
als Funktion des Abstandes von der Oberfläche des Siliziumsubstrats. 20
Mit Bezug auf FIG 1 bis FIG 13 sei nun die Herstellung eines ladungsgekoppelten Bauelementes mit überdecktem
Kanal und Zweiphasenbetrieb nach der Erfindung " beschrieben. Ein Halbleitersubstrat 10, im vorliegenden
Falle p-Silizium mit einem spezifischen Wider-
909881/0926
stand in der Größenordnung von 10 bis 40 cm weist eine
/aus1Siliziumdioxid. . auf, die auf der oberen Oberfläche
gebildet ist," Wie FIG 1 zeigt. Diese Schicht 12 wird
durch an sich bekannte thermische Oxidation gebildet, wobei die Dicke dieser Schicht 12 etwa 7500 Angström
beträgt. An ausgewählten Stellen der Siliziumdioxidschicht 12 werden Fenster 13, wie gezeigt, ausgebildet,
um die Bildung einer Schutzbandregion rings um die ladungsgekoppelten
Elemente zu ermöglichen. Diese Fenster 13 werden mittels eines herkömmlichen fotolithografischchemisch
arbeitenden Arbeitsprozesses erzeugt. Ein p-Dotierstoff,
hier Bor, wird dann in herkömmlicher Weise implantiert, einer Wärmebehandlung unterworfen und
schließlich in die Teile des Halbleitersubstrats 10 diffundiert, die durch die geätzten Fenster 13 vorgegeben
sind, um so die Schutzbandregionen 14, wie in FIG 2 gezeigt, zu bilden. Hierzu sei erwähnt, daß
sich während des Diffusionsprozesses in den ursprünglich geätzten Fenstern 13 wieder eine Siliziumdioxid-
schicht bildet. Deren Dicke beträgt etwa 5000 Angström. Weiterhin erreicht die durch die Diffusion gebildete
Isolationsregion 14 von der Oberfläche des Halbleitersubstrats 10 aus eine Tiefe von 2 bis 3/um. --___'
Der überwiegende Teil der Siliziumdioxidschicht 12 innerhalb
der Schutzbandregionen 14 wird anschließend mittels herkömmlicher fotolithografischer-chemischer
Ätztechniken entfernt und dadurch die darunter liegende Oberfläche des Halbleitersubstrats 10 wieder '
freigelegt. Hiernach wird eine Gateoxidschicht 16, im vorliegenden Falle eine Siliziumdioxidschicht,
auf dem freigelegten Teil des Halbleitersubstrats 10 in herkömmlicher Weise thermisch aufgebaut, wie FIG
zeigt. Die Stärke dieser Gateoxidschicht 16 aus SiIiziumdioxid beträgt etwa 1200 bis 1500 Angström.
909881/092S
Die obere Oberfläche der Anordnung wird dann einem geeigneter
n-Dotierstoff, im vorliegenden Falle Phosphor, bei Verwendung einer herkömmlichen Ionenimplantationseinrichtung ausgesetzt, um eine gleichmäßige verdeckte
Schicht 17 für die ladungsgekoppelten Elemente auszubilden, wie FIG 3 zeigt. Die Phosphorimplantation erfolgt
dabei mit einer Spitzenkonzentration N (X^), in einer Tiefe X*, im vorliegenden Falle etwa 0,2 bis
0,25/um von der oberen Oberfläche. Die Implantationsdosierung beträgt 5 · 10 Atome/cm . Diese Implantation
wird durch Verwendung eines Implantationsenergieniveaus von etwa 300 KeV erreicht. Die Spitzen-
16 ^5 konzentration N (X1) beträgt etwa 4-10 Atome/cm .
Dazu sei angemerkt, daß die Dosierungskonzentration N (X) um die Tiefe X^ symmetrisch abfällt und bei
einem Abstand von etwa 750 Angström zu beiden Seiten der Tiefe X-. einen Wert vom 0,6fachen der Spitzenkonzentration
N (X^) erreicht. Dadurch entsteht eine
η-Schicht von einer angenommenen Stärke Δ , die etwa 0,15/Um beträgt. Weiterhin sei angemerkt, daß die die
Schutzbandregionen 14 überdeckende dickere Oxidschicht 12 die darunter liegenden Teile des Halbleitersubstrats
10 gegenüber dem Phosphorimplantat abschirmt.
Übergehend zu FIG 4 wird in einem weiteren Arbeitsgang eine polykristalline Siliziumschicht 18 mit herkömmlichen
Techniken auf die Siliziumdioxidschichten 12 und 16, wie gezeigt, aufgebracht, beispielsweise
durch chemisches Aufdampfen. Die Stärke dieser polykristallinen Siliziumschicht 18 liegt etwa bei 5000
Angström. Anschließend wird diese Schicht 18 mit einem geeigneten Dotierstoff dotiert, um die elektrische
Leitfähigkeit zu vergrößern. Dazu wird Phosphor in die polykristalline Siliziumschicht bei Verwendung herköjnmlicher
Techniken diffundiert, um eine verhältnis-
909881/0926
-.ermäßig hohe Dotierungskonzentration zu erhalten, etwa in
1Q PO ~*s
der Größenordnung von 10 7 bis 10 Atome/cnr. Die
Diffusion erfolgt bei verhältnismäßig niedrigen Temperaturen, etwa bei 9"000C und für eine verhältnismäßig
kurze Zeit, etwa in der Größenordnung von 5 bis 15 Minuten, so daß sich das Profil der vorher verdeckten
Schicht 17 aus Phosphor in seiner Stärke nicht wesentlich ändert.
Wie FIG 5 erkennen läßt, wird die dotierte polykristal-
-. line Siliziumschicht 18 durch Verwendung fotolithografischer
Plasmaätztechniken in Elektroden 20,, _ bis 20„
mit gleichmäßigen Abständen aufgegliedert- Auch hierzu sei angemerkt, daß der fotolithografische Plasmaätzprozess
ein Niedrigtemperaturprozess ist und sich daher während dieses Prozesses die Stärke und die Dotierungsverteilung
des implantierten Phosphors in der verdeckten
Schicht 17 nicht ändert. Man wird später erkennen, daß jede dieser Elektroden 20^ bis 20 über einer
Transfersenke der ladungsgekoppelten Elemente angeordnet
ist. Diese Elektroden 20^ bis 20ft können daher
als Transfergates oder als Transfergateelektroden angesehen werden. Die Oberfläche der Anordnung wird dann
demselben Dotierstoff, also Phosphor, bei Verwendung derselben Implantationsbedingungen wie beim Herstellen
der verdeckten Schicht 17 ausgesetzt. Es wird
11 2 also dieselbe Dosierung von 5 · 10 Atome/cm in
derselben Tiefe X* von 0,2 bis 0,25/um unterhalb
der oberen Oberfläche der Anordnung unter Verwendung
desselben Implantationsenergieniveaus von 300 KeV implantiert, wie es bereits in Verbindung mit FIG 3
beschrieben worden ist.
Wie bereits erwähnt, fand während des chemischen Aufdampfprozesses
zur Bildung der polykristallinen Siliziumschicht 18 (FIG 4), während des Diffusionsprozesses
909881/0326
- "te -
zur Erhöhung der elektrischen Leitfähigkeit der Schicht 18 und während des fotolithografischen Plasmaätzprozesses
zur Bildung der Elektroden 2O1 bis 20 aus der
Schicht 18 keine wesentliche Diffusion von Phosphor in die Schicht 17 statt, da jeder dieser Prozesse
bei relativ niedrigen Temperaturen und nur kurzen Erwärmungszeiten ablief. Im vorliegenden Falle bilden
die Siliziumdioxidschicht 12 und die dotierten polykristallinen Siliziumelektroden 2O1 bis 2On eine
Ionenimpla±ationsmaske während der neuerlichen Phosphorimplantierung, die verhindert, daß der Dotierungsphosphor
in Teile der verdeckten Schicht eindringt, die unter der Schicht 12 und den Elektroden 2O1 bis 2On liegen,
während dagegegen die Dotierungskonzentration des Phosphors in den Teilen der verdeckten Schicht 17, die in
den Zwischenräumen zwischen den Elektroden 2O1 bis 20 liegen, wie FIG 5 zeigt, erhöht wird. Folglich
wird durch die neuerliche Implantation die n-Dotierstoffdosis aus Phosphor in den nicht abgedeckten Tei-
1 2 len der verdeckten Schicht 17 bis auf etwa 10 Atome/
p
cm bei der Tiefe X-, also 0,2 bis 0,25/um,angehoben,
cm bei der Tiefe X-, also 0,2 bis 0,25/um,angehoben,
'11 während die Dotierstoffdosis aus Phosphor von 5 · 10
Atome/cm in den maskierten Teilen der verdeckten Schicht 17 unverändert bleibt. Nach der herkömmlichen
Wärmebehandlung entsteht ein np-Übergang an der Grenze zwischen der implantierten verdeckten Schicht 17
und dem Siliziumsubstrat 10, der durch die gestrichelte Linie 23 in FIG 5 angedeutet ist. Da die Dotierungskonzentration
in den Regionen 21b, d.h. zwischen den Elektroden 2O1 bis 2On, größer ist, weist dieser Teil
des Überganges eine geringere Tiefe auf, als der den Regionen 21a, das ist unterhalb der Elektroden 2O1
bis 20, entsprechende Teil des Überganges. Wie hiernach noch beschrieben werden wird, bilden die höher
dotierten Regionen 21b der verdeckten Schicht die
909881/0926
Speichersenken der ladungsgekoppelten Elemente und die
geringer dotierten Regionen 21a dieser Schicht 17 die
Transfersenken der Elemente. Die Dotierungsprofile der
Regionen 21a und 21b sind in FIG 14 gezeigt und als
Kurven A und B bezeichnet. ■
FIG 6 zeigt eine -weitere Siliziumdioxidschicht 22, die
mittels herkömmlicher thermischer Oxidation über den Elektroden 20^ bis 20 gebildet wird. Während dieses
Oxidationsprozesses diffundiert der in die verdeckte Schicht 17 Implantierte Phosphor. Der anfänglich implantierte
Phosphor und der danach implantierte Phosphor diffundieren zusammen und vergrößern so die Stärket
der verdeckten Schicht 17»
Anschließend wird die gesamte Oberfläche der Anordnung, wie gezeigt, durch chemisches Aufdampfen in herkömmlicher Weise mit einer polikristallinen Siliziumschicht
24 abgedeckt. Die Stärke dieser Schicht 24 beträgt etwa 5000 Angström. Danach wird diese Schicht 24 mit
einem geeigneten Dotierstöff, hier Phosphor, durch
herkömmliche Diffusion bis zu einer Konzentration von 10 bis 10 .Atome/cm dotiert, um die elektrische
Leitfähigkeit dieser polikristallinen Siliziumschicht 24 zu vergrößern. Die Gründe hierfür ergeben sich
aus dem nachfolgenden. Erstens trennt die Siliziumdioxid schicht 22 die Elektroden 2O1 bis 2On elektrisch
von der dotierten polykristallinen Siliziumschicht Weiterhin ist aus FIG 6 ersichtlich, daß Teile der
dotierten polykristallinen Siliziumschicht 24 sich nach unten bis in die Teile der Siliziumdioxidschicht
16 auf der oberen Oberfläche des Halbleitersubstrats erstrecken, die zwischen den einander benachbarten
Elektroden 20^ bis 2On liegen, d.h. in jene Teile
der Siliziumdioxidschicht 16 auf der oberen Oberfläche
909881/0928
2326334
des Halbleitersubstrats 10, die oberhalb der stärker mit Phosphor dotierten Teile der verdeckten Schicht 17,
also den Speichersenken der ladungsgekoppelten Elemente, liegen.
5
5
Wie FIG 7 zeigt, wird die polikristalline Siliziumschicht 24 von FIG 6 durch herkömmliche fotolithografische
Plasmaätzung in Elektroden 26., bis 26n
mit gleichmäßigen Abständen voneinander aufgegliedert.
Die Elektroden 2O1 bis 2On und 26,, bis 26n sind
über den höher η-dotierten Teilen der verdeckten Schicht, das sind die Speichersenken, angeordnet. Diese Elektroden
können daher als durchgehende Gateregion 28 der ladungsgekoppelten Elemente angesehen werden. Die Source
oder Eingangsregion 30 und die Drain oder Ausgangsregion 32 werden, wie aus FIG 7 ersichtlich, durch Ionenimplantation
von zusätzlichem Phosphor in die Regionen 30 und 32 gebildet, wobei die Siliziumdioxidschicht 12 und
die Elektroden 2O1 bis 20 und 26,, bis 26n der durchgehenden
Gateregion 28 als Ionenimplantationsmasken dienen. Die Dosierung des Phosphors in der Source- und
"1L. .
Drain-Region 30 und 32 liegt bei etwa 5 · 10 Atome/ cm und das Implantationsenergieniveau etwa bei 200 KeV.
Nach der herkömmlichen Wärmebehandlung hat sich eine Siliziumdioxidschicht 27 durch thermische Oxidation gebildet,
die die Elektroden 2S1 bis 26n abdeckt. Während
dieses Oxidationsprozesses werden Temperaturen im Bereich von 10000C über eine Dauer von etwa zwei Stunden benutzt.
Dadurch weitet sich die Stärke der verdeckten Schicht 17 weiter aus und wächst bis auf etwa 0,6/um unter den
Speichergates, d.h. in den Regionen 21b (FIG 6), und bis auf etwa 0,3/um unter den Transfergates, d.h. in
den Regionen 21a (FIG 5), an, wie die entsprechenden Kurven B1 und A' in FIG 14 zeigen.
909881/0926
■■-/?
Wie in FIG 7 schematisch angedeutet ist, ist jede Transfergateelektrode 2O1 bis 2On elektrisch mit
der rechts davon liegenden Speichergatelß ktrode 26,.
bis 26„ gekoppelt. Die Transfergateelektrode 2O1
ist also elektrisch mit der Speichergateelektrode 26,, verbunden, die Transfergateelektrode 20p mit der
Speichergateelektrode 26p usw..Weiterhin sind die
Transfergateelektroden 2O1, 2O7,, 20,- usw. und entsprechend
die Speichergateelektroden 26^, 26,^ 26,-usw.
elektrisch an eine gemeinsame Taktsignalleitung ; 0,. angeschlossen und ebenso die Transferelektroden
20p, 20- bis 20 sowie die Speichergateelektroden 20p,
20^ bis 2On an die Taktsignalleitung 02. Die Taktsignalleitungen
0^ und 02 sind während des Betriebes
der ladungsgekoppelten Bauelemente mit phasenverschobenen Signalen beaufschlagt.
FIG 8 zeigt die obere Oberfläche der Anordnung-nach
FIG 7 in Drafsicht. Wie bereits erwähnt, ergibt die
Gliederung sowohl der Transfergateelektroden 2O1 bis
20 als auch der Speichergateelektroden 26,, bis
26 jeweils zwei elektrisch untereinander verbundene
Elektroden. So sind die Transfergateelektroden 2O1,
20^, 20c usw. elektrisch untereinander durch einen
Teil der dotierten polykristallinen Siliziumschicht (FIG 4)7 die nun'mit der Siliziumdioxidschicht 22
(FIG 7) überdeckt ist und die Anschlußleitung 34 bildet,
die jedoch in FIG 5 aus Gründen der Vereinfachung nicht
gezeigt ist. In gleicher Weise sind die Transfergateelektroden 2O2, 20^ bis 2On elektrisch durch einen
Teil der dotierten polykristallinen Siliziumschicht (FIG 5) miteinander verbunden, die nun von der Siliziumdioxidschicht
22 (FIG 7) überdeckt ist und die Anschlußleitiing 36 bildet«, In gleicher Weise sind die Speichergateelektroden-"
26^ , 26^5, 26[C usw. -durch einen. Teil
1/0S26
der dotierten polykristallinen Siliziumschicht 24 (FIG 6) untereinander verbunden, die jetzt mit der
Siliziumdioxidschicht 27 (FIG 7) überdeckt ist und die Anschlußleitung 38 bildet. Schließlich sind
die Speichergateelektroden 262, 26^ bis 26n durch
einen Teil der dotierten polykristallinen Siliziumschicht 24 (FIG 6) elektrisch untereinander verbunden,
die nun mit der Siliziumdioxidschicht 27 (FIG 7) überdeckt ist und die Anschlußleitung 40 bildet. Die aus
polykristallinem Silizium gebildeten Anschlüsse 34 und 36 werden durch Verwendung herkömmlicher fotolithografisch-chemische
Ätzprozesse während der Ausbildung der Elektroden 20-, bis 20 und die Anschlüsse
38 und 40 in gleicher Weise während der Ausbildung der Speichergateelektroden 26,, bis 26 gebildet. Die
Anschlüsse 34 und 38 sind in an sich bekannter aber nicht gezeigter Weise elektrisch an eine Taktsignalquelle
0^ und die Anschlüsse 36 und 40 mit einer ' Quelle für phasenverschobene.Taktsignale 0p während
des Betriebs der ladungsgekoppelten Bauelemente mit verdecktem Kanal und Zweiphasenbetrieb verbunden. Diese
Verbindungen können entweder auf der Siliziumscheibe bzw. Wafer oder aber außerhalb davon hergestellt werden.
Anhand der nachfolgenden Figuren sei nun die Ausbildung des Metallisierungssystems für die ladungsgekoppelten
Bauelemente beschrieben.
Als erstes werden mit Bezug auf FIG 9A und FIG 9B die Kontaktfenster oder Wege 42 und 44 für die Source-
und Drainregionen 30 bzw.32 sowie für die Anschlüsse 34 und 38 in ausgewählten Teilen der Siliziumdioxidschichten
16, 22 und 24 mittels herkömmlicher fotolithografisch-chemischer
Ätzprozesse ausgebildet. Dazu sei angemerkt, daß ebenso ein Kontaktweg durch die über
909881/0926
dem Anschluß 36 (FIG 8) liegende Siliziumdioxidschicht
22 und durch die über dem Anschluß 40 (FIG 8) liegende Siliziumdioxidschicht 27 ^gebildet wird.
Wie die nachfolgenden FIG 1ΌΑ und 1OB erkennen lassen, wird auf die gesamte Oberfläche der bisherigen Anordnung
einschließlich der Kontaktwege 42 und 44 eine
polykristalline Siliziumschicht 48 aufgebracht, so daß
auch die freiliegenden Öberflächenteile der Source- und
Drainregionen 30 und 42 und die freiliegenden Teile der
die Anschlüsse 36 und 38 (FIG 9A und FIG 9B) sowie
34 und 40 (FIG 8) bildenden polykristallinen Siliziumschichten überdeckt werden. Diese neue polykristalline
Siliziumschicht 48 wird durch herkömmliches chemisches Aufdampfen hergestellt. Sie hat eine Stärke von 1500
bis 2000Angström. Das Aufdampfen erfolgt in einem geeigneten
Ofen bei einer Temperatur von etwa 7000G in
der Aufdampfzone durch ein die obere Oberfläche der
Anordnung überstreichendes Gasgemisch aus V/o Siliziumwasserstoff
(SiH^) und 99 % Stickstoff ( N2). Unter
dem Einfluß dieser hohen Temperatur zerfällt der Siliziumwasserstoff
und Silizium schlägt sich auf der oberen Oberfläche der Anordnung nieder. Die polykristalline
Siliziumschicht 48 wird dann mit Phosphor in einem her-1
kömmlichen Diffusionsprozess bei Temperaturen von 9200C
bis 950°C hoch dotiert,um die elektrische Leitfähigkeit dieser Schicht zu erhöhen, so daß ein spezifischer
Widerstand von etwa 20 bis 50 Ohm/cm erreicht wird. Die hochdotierte polykristalline Siliziumschicht 48·
ist so in 0hm'sehen Kontakt mit den Source- und Drainregionen
30 und 32 und elektrisch mit den dotierten polykristallinen Siliziumschichten 18 und 24 der Anschlüsse
34 und 38 (FIG 9A und 9B) verbunden. Die Ver-' wendung eines chemischen Aufdampfprozesses liefert eine
dotierte polykristalline Siliziumschicht 48 mit guter
909881/0926
durchgehender und im wesentlichen gleichmäßiger Stärke, die als solche die ungleichmäßige, nicht ebene obere
Oberfläche der Anordnung überzieht.
Über die dotierte polykristalline Siliziumschicht 48 v/ird in einem herkömmlichen Prozess eine Aluminiumschicht
50 aufgedampft., wie FIG 10A und FIG 10B zeigen. Die Stärke dieser Aluminiumschicht 50 beträgt
etwa 2000 bis 10000 Angström. Anschließend wird die Oberfläche der Anordnung mit einem geeigneten Fotoresist
52 überzogen und mit einem Muster zur Ausbildung einer Maske 54 versehen. Die maskierten Teile
der Aluminiumschicht 50 werden dann mit einem geeigneten chemischen Ätzmittel in Berührung gebracht,
ζ 3. 80 ml H, PO^, 10 ml H3O, 5 ml CH,COOH und 5 ml
HNO, bei einer Temperatur von 40 C, um die freiliegenden
Teile der Aluminiumschicht 50 wegzuätzen, ohne daß die darunterliegende dotierte polykristalline Siliziumschicht
48 beeinträchtigt wird. Auf diese Weise entsteht ein Muster aus Aluminiumleitern, wie FIG 11A
und 11B für die Sourceregion 30, die Drainregion 32 und die Anschlüsse 34, 36, 38 und 40 (FIG 8) zeigen.
Wie die nachfolgenden FIG 12A und 12B zeigen, bildet die unterteilte Aluminiumschicht 50 eine widerstandsfeste
Plasmaätzmaske, um die freigelegten Teile der polykristallinen Siliziumschicht 48 zu entfernen.
Die übrige Fotoresistschicht 52 wird dann ebenfalls durch geeignete Plasmaätzmaßnahmen entfernt und dadurch
die Ausbildung der Leiter für Sourceregion 30, die Drainregion 32 und die Anschlüsse 34, 36, 38
und 40 abgeschlossen, wie FIG 13 zeigt.
Ausgehend von der beschriebenen bevorzugten Ausführungsform der Erfindung sind eine Reihe weiterer Ausführungs-
909881/0926
formen möglich, ohne daß der Grundgedanke der Erfindung dabei verlassen wird. Die Erfindung ist daher nicht
auf die "beschriebene Ausführungsform beschränkt, sondern
sie ergibt sich allein aus dem Umfang der beigefügten Patentansprüche.
90 9881/"Q 9 26 \~
ORIGINAL INSPECTED
-IZ- e e r s e
ite
Claims (7)
- PatentansprücheVerfahren· zur Herstellung von Halbleiterbauelementen, insbesondere von ladungsgekoppelten Bauelementen (CCD) mit verdecktem Kanal, gekennzeichnet durcha) Ausbildung einer dotierten Schicht (17) mit einer vorgegebenen Dotierkonzentration unter der Oberfläche• eines Halbleitersubstrats (10),b) Ausbildung einer Vielzahl von mit vorgegebenem Abstand zueinander liegenden Elektroden (20) an der Oberfläche oberhalb der dotierten Schicht (17),c) Einbringen von denselben Leitfähigkeitstyp (z.B. n) wie bei der dotierten Schicht (17) erzeugenden Teilchen in die zwischen den Elektroden (20) liegenden Bereiche (21b) der dotierten Schicht (17) zur Erhöhung der Dotierkonzentration in den zwischen den Elektroden (20) liegenden Bereichen (21b).
- 2. Verfahren nach Anspruch 1, gekennzeich-η e t durch Einbringen der Teilchen mittels Ionenimplantation .
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Ausbildung der dotierten Schicht (17) unter der Oberfläche des Halbleitersubstrats (10) durch Einbringen von einen zum Leitfähigkeitstyp (z.B. p) des Substrats (10) entgegengesetzten Leitfähigkeitstyp (z.B. n) erzeugenden Teilchen ebenfalls mittels Ionenimplantation erfolgt.
- 4. Verfahren nach Anspruch 2 und 5, dadurch gekennzeichnet , daß bei beiden lonenimplantationsstufen die Ionenimplantation mit Spitzenkonzentrationen in der im wesentlichen/Tiefe (X1) unter derOberfläche des Substrats (10) erfolgt.S09881/Q92B
- 5. Verfahren nach Anspruch 2 und 3 bzw. 4, dadurch gekennzeichnet, daß bei beiden Implantationsstufen Teilchen desselben Typs implantiert werden.
- 6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Ausbildung einer zweiten Vielzahl von Elektroden (26) an der Oberfläche über den höher dotierten Bereichen (21b) der dotierten Schicht (17).
- 7. Verfahren nach einem der Ansprüche 1 bis 6, gekennzeichnet durch Ausbildung der Elektroden (20, 26) durch chemisches Aufdampfen einer Halbleiterschicht (18, 24) und Dotierung dieser Schicht zur Erzeugung einer elektrischen Leitfähigkeit.909881/0926
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/920,594 US4216574A (en) | 1978-06-29 | 1978-06-29 | Charge coupled device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2926334A1 true DE2926334A1 (de) | 1980-01-03 |
DE2926334C2 DE2926334C2 (de) | 1990-03-22 |
Family
ID=25444025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792926334 Granted DE2926334A1 (de) | 1978-06-29 | 1979-06-29 | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen |
Country Status (8)
Country | Link |
---|---|
US (1) | US4216574A (de) |
JP (1) | JPS558100A (de) |
AU (1) | AU524673B2 (de) |
CA (1) | CA1139879A (de) |
DE (1) | DE2926334A1 (de) |
FR (1) | FR2430093A1 (de) |
GB (1) | GB2024507B (de) |
IT (1) | IT1120458B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4364164A (en) * | 1978-12-04 | 1982-12-21 | Westinghouse Electric Corp. | Method of making a sloped insulator charge-coupled device |
US4360963A (en) * | 1981-07-31 | 1982-11-30 | Rca Corporation | Method of making CCD imagers with reduced defects |
US4521896A (en) * | 1982-05-14 | 1985-06-04 | Westinghouse Electric Co. | Simultaneous sampling dual transfer channel charge coupled device |
US4486946A (en) * | 1983-07-12 | 1984-12-11 | Control Data Corporation | Method for using titanium-tungsten alloy as a barrier metal in silicon semiconductor processing |
FR2578683B1 (fr) * | 1985-03-08 | 1987-08-28 | Thomson Csf | Procede de fabrication d'une diode anti-eblouissement associee a un canal en surface, et systeme anti-eblouissement obtenu par ce procede |
US4607429A (en) * | 1985-03-29 | 1986-08-26 | Rca Corporation | Method of making a charge-coupled device image sensor |
JPS6436073A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Manufacture of semiconductor device |
US4959701A (en) * | 1989-05-01 | 1990-09-25 | Westinghouse Electric Corp. | Variable sensitivity floating gate photosensor |
US5302543A (en) * | 1989-11-06 | 1994-04-12 | Mitsubishi Denki Kabushiki Kaisha | Method of making a charge coupled device |
AU638812B2 (en) * | 1990-04-16 | 1993-07-08 | Digital Equipment Corporation | A method of operating a semiconductor device |
US6884701B2 (en) * | 1991-04-27 | 2005-04-26 | Hidemi Takasu | Process for fabricating semiconductor device |
JP2910394B2 (ja) * | 1992-03-19 | 1999-06-23 | 日本電気株式会社 | 固体撮像素子およびその製造方法 |
JP2874665B2 (ja) * | 1996-09-27 | 1999-03-24 | 日本電気株式会社 | 電荷転送装置の製造方法 |
KR100524800B1 (ko) * | 2002-09-25 | 2005-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 이중 도핑 분포를 갖는 콘택플러그 형성 방법 |
JP2007302109A (ja) * | 2006-05-11 | 2007-11-22 | Yamaha Motor Co Ltd | 鞍乗型車両 |
US9381803B2 (en) | 2012-11-12 | 2016-07-05 | Indian Motorcycle International, LLC | Two-wheeled vehicle |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2454705A1 (de) * | 1973-12-28 | 1975-07-10 | Fairchild Camera Instr Co | Ladungskopplungsanordnung |
DE2500184A1 (de) * | 1974-01-04 | 1975-07-17 | Commissariat Energie Atomique | Verfahren zum herstellen einer ladungsuebertragungsvorrichtung |
DE2502235A1 (de) * | 1974-02-08 | 1975-08-14 | Fairchild Camera Instr Co | Ladungskopplungs-halbleiteranordnung |
US4063992A (en) * | 1975-05-27 | 1977-12-20 | Fairchild Camera And Instrument Corporation | Edge etch method for producing narrow openings to the surface of materials |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3852799A (en) * | 1973-04-27 | 1974-12-03 | Bell Telephone Labor Inc | Buried channel charge coupled apparatus |
GB1483647A (en) * | 1973-09-24 | 1977-08-24 | Hewlett Packard Co | Charge transfer device |
NL7401939A (nl) * | 1974-02-13 | 1975-08-15 | Philips Nv | Ladingsgekoppelde inrichting. |
JPS5172288A (ja) * | 1974-12-20 | 1976-06-22 | Fujitsu Ltd | Handotaisochi |
US3950188A (en) * | 1975-05-12 | 1976-04-13 | Trw Inc. | Method of patterning polysilicon |
US4062699A (en) * | 1976-02-20 | 1977-12-13 | Western Digital Corporation | Method for fabricating diffusion self-aligned short channel MOS device |
-
1978
- 1978-06-29 US US05/920,594 patent/US4216574A/en not_active Expired - Lifetime
-
1979
- 1979-06-05 CA CA000329131A patent/CA1139879A/en not_active Expired
- 1979-06-08 AU AU47892/79A patent/AU524673B2/en not_active Ceased
- 1979-06-11 GB GB7920241A patent/GB2024507B/en not_active Expired
- 1979-06-22 FR FR7916090A patent/FR2430093A1/fr active Granted
- 1979-06-28 IT IT49571/79A patent/IT1120458B/it active
- 1979-06-29 JP JP8255779A patent/JPS558100A/ja active Granted
- 1979-06-29 DE DE19792926334 patent/DE2926334A1/de active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2454705A1 (de) * | 1973-12-28 | 1975-07-10 | Fairchild Camera Instr Co | Ladungskopplungsanordnung |
DE2500184A1 (de) * | 1974-01-04 | 1975-07-17 | Commissariat Energie Atomique | Verfahren zum herstellen einer ladungsuebertragungsvorrichtung |
DE2502235A1 (de) * | 1974-02-08 | 1975-08-14 | Fairchild Camera Instr Co | Ladungskopplungs-halbleiteranordnung |
US4063992A (en) * | 1975-05-27 | 1977-12-20 | Fairchild Camera And Instrument Corporation | Edge etch method for producing narrow openings to the surface of materials |
Also Published As
Publication number | Publication date |
---|---|
FR2430093B1 (de) | 1985-03-01 |
IT7949571A0 (it) | 1979-06-28 |
US4216574A (en) | 1980-08-12 |
FR2430093A1 (fr) | 1980-01-25 |
DE2926334C2 (de) | 1990-03-22 |
CA1139879A (en) | 1983-01-18 |
JPS6318345B2 (de) | 1988-04-18 |
GB2024507A (en) | 1980-01-09 |
AU524673B2 (en) | 1982-09-30 |
JPS558100A (en) | 1980-01-21 |
AU4789279A (en) | 1980-01-03 |
GB2024507B (en) | 1982-07-28 |
IT1120458B (it) | 1986-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
DE3881799T2 (de) | Verfahren zur Herstellung von CMOS-Bauelementen. | |
DE3689158T2 (de) | Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. | |
DE4112072C2 (de) | MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung | |
DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
DE2455730B2 (de) | Feldeffekt-Transistor | |
DE19649686A1 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
CH623959A5 (de) | ||
DE3043913A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE19919955A1 (de) | Halbleitervorrichtung mit hoher Spannungsfestigkeit | |
DE2808257A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2926334A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE3618166A1 (de) | Lateraltransistor | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2262943A1 (de) | Verfahren zur verhinderung einer unerwuenschten inversion | |
DE69216304T2 (de) | Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren | |
DE2502547A1 (de) | Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung | |
DE3789372T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE69033593T2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8330 | Complete renunciation |