DE2918223A1

DE2918223A1 - Schnittstelleneinrichtung zum einsatz zwischen einem digitalrechner und einem speicher

Info

Publication number: DE2918223A1
Application number: DE19792918223
Authority: DE
Inventors: Stephen G Wozniak
Original assignee: Apple Computer Inc
Current assignee: Apple Inc
Priority date: 1978-05-10
Filing date: 1979-05-05
Publication date: 1979-11-22
Also published as: GB2020864B; JPS6034639U; HK42484A; US4210959A; SG54682G; DE2918223C2; GB2020864A; JPS54147745A; MY8500961A

Description

PATENTANWÄLTE 2ENZ & HELBER · D 4300 £SÖ1E.\' 1 · AM RUHRSTEIN 1 - TEL.: (O2O1) 412687 Seite I^ A 51

APPLE COMPUTER, INC. 10260 Bandley Drive, Cupertino, Kalifornien 95014, V.St.A.

Schnittstelleneinrichtung zum Einsatz zwischen einem Digitalrechner und einem Speicher

Die Erfindung bezieht sich auf eine Schnittstelleneinrich,-tung in Form eines Steuergeräts, das zwischen einem Digitalrechner und einem Speicher, z. B. einer magnetischen Speichereinheit wie einem Floppy-Plattenspeicher angeordnet ist.

Es gibt bereits zahlreiche Steuergeräte als Schnittstelle zwischen Digitalrechnern und Magnetplattenspeichern, z. B. den üblicherweise verwendeten Floppy-Plattenspeichern. Dabei weisen die Platten mehrere endlose, konzentrische Spuren zum Speichern digitaler Daten auf. Das Steuergerät nimmt in typischer Anordnung Daten in paralleler Form aus dem Rechner auf und stellt die Daten dem Speicher in serieller Form zur Verfügung. Die seriellen Daten aus dem Speicher werden für den Computer wieder in parallele Form umgesetzt. Steuergeräte erfüllen auch andere Funktionen, z. B. die Spurwahl und die Synchronisation.

Im Handel verfügbare Steuergeräte, insbesondere solche für FloppY-Plattenspeicher, sind in der Regel kompliziert und

- ζ- ■ · 5

kostspielig. Aufgrund ihrer hohen Kosten eignen sie sich bisher nicht für die verbrauchernahe Benutzung (z.B. für den Hobby- und Hausgebrauch) oder für die Verwendung an kleinen geschäftlichen Anlagen. Wie sich aus der nachfolgenden Beschreibung ergibt, stellt die Erfindung dagegen ein relativ '' einfaches, preiswertes Steuergerät als Schnittstelleneinrichtung zur Verfugung, das unmittelbar für den Verbraucher und für kleingeschäftliche Anwendungen geeignet ist. Der Erfindungsgedanke ist jedoch auch auf größere und weiterentwickelte Systeme anwendbar.

Häufig liefern Platten-Steuergeräte Spur-Auswahlsignale an das Aufzeichnungsgerät bzw. den Speicher. Diese Signale steuern einen Schrittschaltmotor, der den Lese-Schreib-Kopf zu der gewünschten Spur bewegt. Wenn der Motor von Spur zu Spur fortgeschaltet wird, geht viel Zeit bei der Anwahl einer nichtbenachbarten Spur verloren. Nach dem Stand der Technik wurden komplizierte Einrichtungen dazu verwendet, den Scnrittschaltmotor auf und von höheren Geschwindigkeiten positiv und negativ zu beschleunigen, wenn voneinander relativ weit entfernte Spuren anzuwählen waren."Bei der Erfindung wird auf einfache Weise ein berechnetes Geschwindigkeitsprofil verwendet, das eine rasche Anwahl von nicht-benachbarten Spuren ermöglicht.

Wenn eine Spur ausgewählt ist, so ist eine Synchronisation zwischen dem Steuergerät/Rechner und den auf der Spur aufgezeichneten Daten erforderlich. In einigen Fällen sind permanente Kennzeichen, z. B. Löcher jeder Spur zugeordnet, um einen festen Bezugspunkt zu schaffen. In "Weich-Sektor-Platten" werden dauernde Kennzeichen nicht verwendet. Diese Platten haben eine größere Flexibilität, da der Benutzer die Platte auf besondere Anwendungsfalle formatieren kann. Eine ziemlich komplizierte Anordnung dient zur Herstellung der Synchronisation zu diesen "Weich-Sektor-Platten". Die Erfin-.

dung gibt ein Verfahren zur raschen Synchronisation von Weich-SeJctor-Platten an.

Der Erfindung liegt die Aufgabe zugrunde, ein Steuergerät als Schnittstelle zwischen einem Digitalrechner und einem Speicher zur Verfügung zu stellen, das besonders einfach aufgebaut ist und eine Synchronisation selbst bei Weich-Sektor— Platten ohne zusätzlichen Maschinenaufwand ermöglicht.

Durch die Erfindung wird eine Schnittstelleneinrichtung zwischen einem Digitalrechner und einem Speicher, insbesondere einem Magnetplattenspeicher, z.B. einem Floppy-Plattenspeicher angegeben. Ein Serien/Parallel-Register dient zur Kommunikation mit dem Rechner auf einem Datenbus. Eine Logikeinrichtung, die als Festwertspeicher ausgebildet sein kann, nimmt Eingangssignale (Adressen) auf und entwickelt in Abhängigkeit davon Ausgangssignale. Die Logikeinrichtung wird von einer Zeitgabeeinrichtung gesteuert, welche vom Rechner ein Synchronisatxonssignal erhält. Ausgangssignale aus der Logikeinrichtung werden an das Register und an die Zeitgabeeinrichtung angelegt. Eingangssignale der Logikeinrichtung (Adressensignale) werden von der Zeitgabeeinrichtung, dem Speicher und dem Register aufgenommen. Daher werden einige der Ausgangssignale der Logikeinrichtung als Adressensignale zur Auswahl des nächsten Ausgangs der Logikeinrichtung verwendet.

Ferner wird erfindungsgemäß ein Verfahren zum Synchronisieren eines n-Bit-Digitalregisters vom Aufzeichnungsgerät bzw. Speicher beschrieben. Ein Synchronisationsfeld, das eine Vielzahl von Codes aufweist, von denen jeder h-Bits eines Binärzustandes und wenigstens ein Bit des anderen Binärzustandes enthält, ist mit dem Register gekoppelt. Das Register wird jedesmal dann automatisch rückgesetzt, wenn ein Bit des

909847/6661

-Jt--

einen Binärzustandes in die n-te Stufe des Registers rückt. Mit diesem Synchronisationsfeld wird das Register automatisch mit den Codes und Wörtern synchronisiert.

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. In der Zeichnung zeigen:

Fig. 1 das erfindungsgemäße Steuergerät als Schnittstelleneinrichtung zwischen einem Digitalrechner und einem Plattenlaufwerk (Speicher);

Fig. 2 ein Blockdiagramm des Steuergeräts gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 3 ein genaueres Blockschaltbild der Logik-

und Zeitgabeeinrichtungen des Steuergeräts gemäß Fig. 2;

Fig. 4 eine grafische Darstellung des Synchronisationsfeldes, wie es zur Synchronisation eines Registers mit aufgezeichneten Daten verwendet wird;

Fig. 5 eine grafische Darstellung, welche das Format jedes Sektors jeder Spur bei dem beschriebenen Ausführungsbeispiel veranschaulicht;

Fig. 6 eine grafische Darstellung des bei dem beschriebenen Ausführungsbeispiel verwendeten · Byte-Formats.

Im folgenden wird ein Steuergerät als Schnittstelleneinricntung zwischen einem Digitalrec.hner und einem Magnetplatten— ' aufzeichner oder einer anderen Speichervorrichtung beschrieben- Wenn auch die folgende Beschreibung auf ein Floppy-Plattenaufzeichnungsgerät gerichtet ist, kann sie auch bei anderen Speichervorrichtungen mit den gleichen Vorteilen verwendet werden, und zwar insbesondere dann, wenn Daten in serieller Form wie bei ladurigsgekoppelten Bauelementen (CCD) oder Speichern mit einwandigerj. Domänen aufgezeichnet werden. In der folgenden Beschreibung werden zahlreiche

909847/6881

Einzelheiten zur Erleichterung des Verständnisses angegeben, so z. B. spezielle Wortlängen usw. Es ist klar, daß die Erfindung auf diese Einzelheiten nicht beschränkt ist. Andererseits werden in der folgenden Beschreibung bekannte Schaltungsanordnungen in Blockdiagrammform gezeigt, um die Beschreibung und Veranschaulichung der Erfindung möglichst übersichtlich zu halten.

Bei· dem beschriebenen Ausführungsbeispxel dienen das Steuergerät und das Synchronisationsverfahren zur Bildung einer Schnittstelle zwischen einem Mikrocomputer und einem Minifloppy-Platten-Aufzeichnungsgerät* Das Steuergerät ist besonders für den verbrauchernahen Bereich, z. Bi für den Haushalt , das Hobby oder den geschäftlichen Bereich in Verbindung mit kleinen Systemen geeignet» Das beschriebene AusführungsbejLspiel des Steuergeräts wird zur Bildung einer Schnittstelle zwischen einem Apple-2-Rechner, hergestellt von Apple Computer, InCe₉ und einem Shugart-Antrieb bzw. -Laufwerk Nr. SA-400, SA-390 o. dgl. verwendet.

Im folgenden wird zunächst auf Fig. 1 Bezug genommen. Das erfindungsgemäße Magnetplatten-Steuergerät, das als Steuergerät 12 gezeigt ist, bildet die Schnittstelle zwischen einem Digitalrechner 15 und einem Plattenantrieb bzw. -Laufwerk 16. Der Digitalrechner 15 ist über eineh Datenbus 13 und einen Adressenbus 14 mit dem Steuergerät gekoppelt. Das Steuergerät 12 "ist über eine Vielzahl von Steuer- und Datenleitungen mit dem Antrieb 16 gekoppelt» Die Auswahl der Spur wird durch Signale auf den Leitungen 25, 26, 27 und 28 gesteuert, welche über Verstärker 32 an die vier Phasen eines Spur-Auswahl-Schrittschaltmotors 33 angelegt werden» Der Motor 33 und der Verstärker 32 sind herkömmliche Komponenten, die bei Plattenantrieben gewöhnlich Verwendung finden.

Ein Datensignal zum Aufzeichnen von.Daten auf die Platte 30

wird über eine Leitung 64, welche über Lese/Schreib-Verstärker 31 mit dem Kopf 34 in Verbindung steht,, an den Antrieb 16 angelegt. Das Daten-Lesesignal von der Scheibe 30 wird über die Verstärker 31 und die Leitung 22 an das Steuergerät 12 angelegt. Der Kopf wird vom Schrittschaltmotor 33 zu der gewünschten Spur auf der Scheibe 30 bewegt» Freigabesignale zur Steuerung des Antriebs 16 werden vom Steuergerät über Leitungen 19 und 20 an den Antrieb 16 angelegte Ein Schreib-Sicherungsschalter 36 gibt ein Signal an das Steuergerät 12, wenn in der Antriebseinheit ein Kennseichen dafür auftritt, daß Information auf einer speziellen Platte nicht, gelöscht werden solle Dies ist-ein bei zahlreichen Plattenantrieben verwendetes übliches Signale

Bevor das Steuergerät genauer beschrieben wird₉ soll zunächst das bei dem beschriebenen Ausführungsbeispiel verwendete Byteformat erläutert werden, da dadurch das Verständnis des Steuergeräts erleichtert wird. Wie, in Fig» 6 gezeigt "fst," besteht das Byteformat aus 8—Bit—Abschnitten« Jeder Abschnitt besteht aus vier Datenbits und vier Taktbitsf zwei Abschnitte sind zum Speichern eines Bytes von Daten erforderlich. Die Taktbits sind stets binäre Einsen. Daher treten aufeinanderfolgende binäre Nullen in einem normalen Datenfeld nie auf; jedoch werden zwei aufeinanderfolgende binäre Nullen als Kennzeichen verwendet, wie weiter unten noch beschrieben werden wird. Ein Abschnitt enthält nicht entweder nur die am höchsten bewerteten Bits oder die am geringsten bewerteten Bits; stattdessen sind die ungeraden Datenbits D-, D-, D₅ und D₇ in einem Abschnitt und die geraden Datenbits Dq, D₂, D. und Dg in dem anderen Abschnitt enthalten. Durch Verteilung der Datenbits auf diese Weise ist das Einbeziehen der beiden Abschnitte in ein Standardbyte wesentlich einfacher. Wenn die Abschnitte in parallelen Registern sind, so ermöglicht eine Verschiebung um eine Stufe„ in einer Richtung ein Ver-

909847/0661

schmelzen der beiden Abschnitte in einem einzigen Byte.

Im folgenden wird auf Fig. 2 Befeug genommen, gemäß der die Hauptkomponenten des Steuergeräts 12 gemäß Fig. 1 aus einem Serien/Parailel-Schieberegister 40, einer Steuerlogik- und Zeitgabeeinrichtung 24 und ¥erriegelungsschaltung 42"bestehen. Die Steuerlogik- und Zeltgabeeinrichtung 24 ist in .bevorzugter Ausfuhrungsforis im Fig» 3 gezeigt. Die Verriegelung sschaltungen 42₉ die als übliche digitale Verriegelungs— schaltungen ausgebildet sinö_s speichern Daten zur Auswahl von Betriebsarten, Spuren auf der Sciieibe und andere Steuersignale_s wie weiter unten genam beschrieben werden wird» Ferner sind in Fig. 2 eine Motor-Zei-tgsbescbaltu: g 52 und ein Bootstrap-Speicher 45 gezeigt« -. «, .

Das über den Datenbus 13 und <äen Adressenbus 14 mit dem Rechner gekoppelte Steuergerät gemäß FIg. 2 nimmt vom Rechner an einem Eingangsanschluß eines MAND-Gatters ein Taktsignal auf. Ein Steuergerät-Auswahlsignal auf der Leitung 47 wird an das Register 40 und an die Yerriegelungsschaltungen 42 angelegt und zeigt an, daß das Steuergerät vom Rechner zur Betätigung ausgewählt worden ist. Andere bekannte Steuersignale und -leitungen, z. B. die den Betriebsspannungen zugeordneten Leitungen sind in Fig.. 2 nicht gezeigt.

Das Steuergerät gemäß Fig. 2 Ist' über die Leitungen 25, 26, 27 und 28 (vgl. auch Fig. 1) mit dem Aufzeichnungsgerät gekoppelt. Die Freigabesignale auf den Leitungen 19 und 20, die Datenleitungen 22 und 64 und die das Schreib-Sicherungsschaltsignal führende Leitung 17 sind in Fig. 2 ebenfalls gezeigt.

Das Serien/Parallel-Schieberegister 40 ist ein gewöhnliches Digitalregistec zur Aufnahme von parallelen 8-Bit-Wörtern

S09847/0861

-3 -

von dem Bus 13 und zum seriellen Verschieben dieser Daten auf die Leitung 63 während des Schreib/Lesebetriebs. Während des Lesebetriebs werden die Daten seriell in das Register eingeschoben und danach parallel auf den Bus 13 gegeben. Das Register 40 wird von auf Leitungen 70, 71, 72 und 73 an das Register angelegten Signalen ges'teuert. Diese Leitungen kommen von der Logik- und Zeitgabeeinrxclitung 24. Während des Lesebetriebs werden, wie nachfolgend beschrieben werden wird, die in das Register eingeschobenen Daten von auf die- "" sen Leitungen anstehenden Signalen gesteuert. Während des Lesebetriebs wird das Register 40 automatisch gelöscht, wenn seine n-teStufe (8. Stufe) eine binäre Eins enthält. Bei dem Byteformat gemäß Fig.. 6 ist das erste Bit jedes Abschnitts stets eine binäre Eins (Taktbit-)» In dem Aufzeichnungsbetrieb werden Daten in das Register 40 von rechts nach links geschoben» Das Register 40 kann auch Daten von rechts nach links verschieben; dies geschieht, wie nachfol·= gend genauer erläutert werden wird, um das Signal auf der Leitung 17 abzutasten»

Während bei dem beschriebenen Ausführungsbeispiel ein 8—Bit— Register 40 verwendet wird, können auch ein 16-Bit-Register oder zwei in Reihe geschaltete 8-Bit-Register vorgesehen sein, um die Übertragung von 16-Bit-Wörter zu einem geeigneten Bus zu ermöglichen.

Der Bootstrap-Speicher 45, der mit dem Adressenbus 14 und dem Datenbus 13 gekoppelt ist, kann als Festwertspeicher, z. B. als PROM (programmierbarer Festwertspeicher) ausge-= bildet sein. Bei dem beschriebenen Ausfuhrungsbeispiel ist dieser Bootstrap-Speicher ein 256-Byte-Speicher, der die Anfangsbedingungen für die Operation des Systemprogramms einstellt. Der Speicher kann zum Lesen der Operationssysteme von der Platte oder ähnlicher Funktionen verwendet werden.

Die Steuerlogik- und Zeitgabeeinrichtung 24 kann feststellen, ob die Platte in Bewegung ist, und sie liefert über die Leitung 53 ein die Plattenbewegung kennzeichnendes Signal. Dieses Signal verhindert über den Zeitgeber 52 und das NAND-Gatter 51, daß die Taktsignale zur Leitung 50 weitergegeben werden, wenn die Platte nicht auf Sollgeschwindigkeit gebracht ist. Der Motorzeitgeber 52 steuert den Platten-Antriebsmotor des Aufzeichnungsgeräts mit Hilfe eines auf die Leitung 20 gegebenen Signals. Nachdem Daten geschrieben oder gelesen worden sind, verhindert der Zeitgeber 52 über eine vorgegebene Zeitdauer (z. B. 10 Sekunden) das Anhalten des Platten-Antriebsmotors. Zu beachten ist, daß ohne diesen Zeitgeber eine beträchtliche Totzeit erforderlich wäre, bis die Platte auf Geschwindigkeit gebracht worden ist. Die Signale auf den Leitungen 18 und 19 _s welche in den Verrie— gelungsschaltungen 42 gespeichert werden?, dienen zur Freigabe des Aüfseiehraangsgeräfcs einschließlich des z

Bei dens focssGhriefooiisKi iUaSioIiE^Bgsbsiispiel biss'cehea die "iisr= riegeltMigsschaltwagan 42 aus acli'c ^srriegsI^Eigssdiaifcitttaen., welche -als Speicher— \mu DscodiereiaiiichtyiagiäJä diener»« Yi sr-Leitungen des Adresseiibiis 14 sind 'iait den VsEXisgslungs- sehaltungera 42 gekoppelte Drei diessE" Lsifetmgaa ciisiien sur Auswahl von ©iaer der ashfc ¥©Eⁱz'i,©goliaEigssch£;l'ii2ngeii:5 "^r-d die restlicha Leitung irlsö. zns ifQ^eosgiarag der ausgewählten ^/erriegelungsschaltuag mit; Data-a Coiaare Eins oder Null) verwendet· Auf diese Weise werden acht Datenbits in die Ver— riegelungsschaItungen 42 gespeichert. Vier dieser Datenbits dienen zur Steuerung der vier Phasen des Spur-Auswahlmotors 33 (Fig. 1); diese Bits werden über die Leitungen 25 bis 28 an das Aufseichnungsgerät angelegt. Zwei dieser Datenbits werden an Leitungen 18 und 19 zur Erzeugung von Freigabesignalen für das Aufzeichnungsgerät angelegt. Die restlichen

- 10 -

9847/0661

Kb

beiden Bits werden, wie weiter unten anhand von Fig. 3 genauer beschrieben werden wird, an Leitungen 60 und 61 angelegt, um eine Betriebsart des Steuergeräts auszuwählen.

In typischer Betriebsweise tastet der Rechner über das Steuergerät gemäß Fig. 2 die Position des Kopfes (die gegenwärtige Spur) über der Platte ab. Insbesondere wird die Spurzahl, welche vom Kopf gelesen wird, über das Register 40
dem Rechner mitgeteilt. Der Rechner ist so ausgebildet, daß er das ideale Geschwindigkeitsprofil zur Bewegung des Kopfes von der Istspur zu der ausgewählten Spur mit Hilfe eines relativ einfachen Algorithmus berechnen kann. Da alle vier
Phasen des Schrittschaltmotors 33 über die Verriegelungs—
schaltungen 42 gesteuert werden, können eine rasche positive und negative Beschleunigung und höhere Rotationsgeschwindigkeiten im Vergleich zur Schrittschaltung von Spur
zu Spur erzielt werden.

Um ein wirksames Geschwindigkeitsprofil für einen Schrittschaltmotor zu erreichen, bedient man sich im Stande der
Technik häufig einer relativ komplizierten Einrichtung. Mit Hilfe der Verriegelungsschaltung 42 und deren Anordnung und Kopplung mit dem Rechner über den Adressenbus kann ein ideales Geschwindigkeitsprofil rasch und wirksam ohne zusätzlichen baulichen Aufwand berechnet werden.

In Fig. 3 sind das Register 40 und der Datenbus 13 erneut
gezeigt. Die Steuerlogik- und Zeitgabeeinrichtung 24 gemäß
Fig. 2 weist eine Logikschaltung 48 und eine Zeitgabeschaltung 43 auf. Die Logikschaltung 48 kann irgendeine Logikeinrichtung sein, welche in der Lage ist, Eingangssignale aufzunehmen und in Abhängigkeit von diesen vorgegebene Ausgangssignale zu entwickeln. Daher könn,en gewöhnliche Logikgatter oder andere bekannte Logikanordnungen verwendet werden. Bei

- 11 -

909847/Θ661

dem beschriebenen Ausführungsbeispiel wird ein Festwertspei- ' eher, insbesondere ein PROM verwendet. Die Zeitgabeschaltung weist bei dem beschriebenen Ausführungsbeispiel vier Verrie— gelungsschaltungen auf, welche vom Taktsignal über die Leitung 40 gesteuert werden.

Die Logikschaltung 48 (PROM) weist bei dem beschriebenen Ausführungsbeispiel einen 256—Byte-Speicher auf, der bei jeder über die Leitungen 60 bis 67 aufgenommenen 8-Bit-Adresse eiri 8-Bit-Ausgangssignal auf die Leitungen 70 bis 77 gibt. Die von dem PROM gesteuerten besonderen Funktionen werden nachfolgend beschrieben. Das im PROM 48 gespeicherte spezielle ' Programm ist am Schluß der Beschreibung als Tabelle I angegeben· -

Zwei der dem PROM 48 zugeführten Adressensignale kommen über die Leitungen 60 und 61 von den Verriegelungsschaltungen 42 gemäß Fig. 2. Diese Signale wählen die vier möglichen Betriebsarten aus. Dies sind Lesen (00), Schreibsicherung/Schreibauslösung (01), Schreiben (10) und Schreibbereitschaft (11). Ein über die Leitung 62 dem PROM 48 zugeführtes anderes Ein-·' gangssignal ist das vom Aufzeichnungskopf abgetastete Signal, das über die Leitung 22 dem Steuergerät zugeführt wird. Ein herkömmlicher Randdetektor 77 dient zur Bestimmung des Signalrandes bzw. der Signclkante und zur Entwicklung eines Binärsignals auf der Leitung 62. Das Eingangssignal auf der Leitung 63 ist das serielle Ausgangssignal vom Register 40. ' Die restlichen vier Adressensignale zum PROM 48, die über die Leitungen 64, 65, 66 und 67 zugeführt werden, sind Ausgangssignale der Verriegelungsschaltungen 43.

Aus Fig. 3 ist zu erkennen, daß vier der acht Bits des Ausgangssignals vom PROM 48 Adressensignale für den PROM hervorrufen. Die Signale auf den Leitungen 75 bis 77 bilden

- 12 -

909847/Θ661

Adressensignale für die Leitungen 64 bis 67. Eine dieser Leitungen, die Leitung 64, liefert auch das Aufzeichnungs— signal zum Aufzeichnen von Daten auf die Platte.

Es sei angenommen, daß sich das Steuergerät im Lesebetrieb befindet, der von dem über die Leitungen 60 und Sl am PROM 48 anstehenden OO-Signal bestimmt wird. Die Verriegelungsschaltungen 43 arbeiten mit der doppelten Zyklusgeschwindig— keit des Mikroprozessors, die einer achtfach höheren Geschwindigkeit als die Bitzellen-Plattengeschwindigkeit entspricht. Daher geben die Verriegelungsschaltungen kontinuierlich Adressensignale an den PROM. Zunächst ist das Register 40 leer (alle Zellen sind im Zustand QK Bei dem beschriebenen Ausführungsbeispiel wird bei einem Übergang auf der Leitung 62 in elf oder weniger Verriegelungsschaltungszyklen eine binäre Eins festgestellt, und der PROM liefert ein Ausgangssignal auf die Leitungen 70₉ 7I₈ 72 und 73„ das nach dem Decodieren durch den Decodierer 40a eine binäre Eins-in die erste Stufe des Registers 40 einschiebt« Wach zi-jölf solchen Zyklen ohne einen Übergang t-jlrd eine Mull in das Register 40 geschobene (Wie weiter unten noch beschrieben i-jerden t?jird₅ itfird ©ine Mull als erstes Bit übersprungene Dieser Vorgang läuft so lange weiter _v bis das Register "/oll ist» Eine Zählung findet durch luiederholtes Adressieren des PROM beim Durchlauf der Signale durch die Verriegelimgsschalfcwn= gen 43 statt»

Der Rechner tastet ein volles Register durch Abrufen (polling) des Datenbus und Feststellung einer binären Eins in der n—fen—Stufe des Registers ab. Wie erwähnt, ist das erste Bit in jedem Abschnitt stets eine binäre Eins. Wenn das Register voll ist, führt der Rechner die Daten über den Datenbus 13 ab, und das Register 40 wird gelöscht. In der Zwischenzeit wartet der PROM 48 auf eine binäre Eins und das folgende Bit. Sodann schreibt er diese binäre Eins und das

- 13 -

909847/9881

Ale

nächste Binärbit in das Register 40« Die Zeitverzögerung für die Verschiebung in das Register ist notwendig, um dem Rechner genügend Zeit zur Verfugung zu stellen, um den Inhalt des Registers 40 abzuziehen. Wenn das Register voll ist und der PROM als erstes Bit eine Null abtastet, wird diese übersprungen, wenn auch ein Einschieben einer Null· in das leere Register den Betrieb des Geräts nicht beeinträchtigen würde. Auf-diese Weise wird Abschnitt für Abschnitt von der Platte gelesen, seriell in das Register 40 eingeschoben und danach parallel auf den Datenbus 13 ausgeschoben. Der PROM 48 bildet die Logik und gewährleistet die Verschiebung der richtigen Binärbits in das Register 40 in Abhängigkeit von dem auf der Leitung 22 anstehenden Signal„ das auf der Leitung 62 an den PROM angelegt wird.

In dem Aufzeichnungs-CSchreib-)Betrieb wird das Betriebsauswahlsignal (10) über die Leitungen 60 und 61 an den PROM 48 angelegt» (Zuvor wurde jeder Abschnitt aus dem Rechner i-jährend des Schreibbereitstellungsbetrxebs (11) parallel in das Register 40 eingeschoben.) Alle acht Taktzyklen bewirken die auf den Leitungen 70 bis 73 anstehenden Signale, daß das Register 40 seinen Inhalt um eine Stufe nach rechts verschiebt» Bei jeder dieser Verschiebungen wird das nächste Bit im Register zur Leitung 63 übertragen» Das Signal auf der Leitung 63 bestimmt das Ausgangssignal des PROM und insbesondere das Signal auf der Leitung 74, welches nach Durchlauf der Verrxegeluiigsschaltungen 43 über die Leitung 64 an das Aufzeichnungsgerät angelegt wird. Jedes der acht Bits wird auf diese Weise aus dem Register' 40 ausgeschoben und dem Aufzeichnungsgerät zugeführt.

Bei dem beschriebenen Ausführungsbeispiel ändern sich die Betriebsauswahlsignale auf 11 beim Laden des Registers 40 von dem Datenbus 13· Dies ist jedoch nicht notwendig, sondern der Rechner kann mit dem Register 40 zum Laden der Da-

- 14 -

'09847/0661

ten direkt in Verbindung treten.

Während des Schreibsidherungs-ZSchreibauslöse-Betriebs wird das Signal auf der Leitung 17 vom Register 40 nach links geschoben und vom Rechner abgetastet« Auf diese Weise kann der Rechner feststellen, daß die spezielle Platte auf dem Aufzeichnungsgerät nicht geschrieben werden soll_f und er kann eine geeignete Anzeige für die Bedienungsperson zur Verfügung stellen. Andere Daten oder Signale können ggf = auf der Leitung 17 übertragen wer den *.

Wie oben erwähnt, wird bei dem beschriebenen Ausführungsbei« spiel eine Weich—Sektor—Platte (soft sectored disc) verwendet. Wenn das Aufzeichnungsgerät zuerst angesteuert wird, werden Signale von der Platte über die Leitungen 22 und zum PROM 48 gegeben (Lesebetrieb). Diese Signale werden in das Register 40 eingeschoben. Ein Problem bei den Weich™ Sektor—Platten besteht darin, daß nicht direkt festgestellt werden kann, an welcher Stelle eines Abschnitts das Lesen zuerst aufgetreten ist. Es muß also eine Möglichkeit geschaffen werden, das Verschieben der Daten in das Register 40 mit den auf der Platte aufgezeichneten Abschnitten auszurichten oder zu synchronisieren.

Im folgenden wird auf Fig. 4 Bezug genommen. Ein selbstsynchronisierendes Feld von codierten Wörtern dient zur Herstellung der Synchronisation. Jedes Wort besteht aus acht binären Einsen, gefolgt von einer binären Null. Dieses Selbst-Synchronisationsfeld besteht in allgemeinerer Form aus η-binären Einsen, wobei η der Zahl von Stufen im Register entspricht, gefolgt von wenigstens einer binären Null. Wie zu sehen ist, wird das Register 40 mit Hilfe dieser η + 1 Codes bei allen η Bits zurückgesetzt, bis das erste Bit eine binäre Null ist. Danach wird das Register jeweils nach η + 1 Bits zurückgesetzt.

- 15 -

Es sei unter Bezugnahme auf Pig. 4 angenommen, daß die Platte das oben beschriebene Synchronisationsfeld enthält. Es sei ferner angenommen, daß der Lesecyklus an der durch den Startpfeil bezeichneten Stelle beginnt. Diese erste binäre Eins wird in das Register 40 gemäß Fig. 3 eingeschoben. Acht Bits später tritt die erste Rücksetzung auf, und das Register wird automatisch gelöscht, da in der η-ten Stufe eine binäre Eins ist« Acht Bits danach tritt die zweite Rüc2csetzung auf. Die dritte Rücksetzung tritt wiederum acht Bits später entsprechend der Darstellung in Fig. "4" auf und schließlich wird das vierte Mai rückgesetzt.(Bei der vierten .Rüclssetzung erscheint eine binäre Null in der ersten Stufe des, Registers.) Vom nächsten Bit ab löscht diS Register alle η + 1 Bits, so daß das Register vollständig gelöscht isfep wenn das Adressenkennzeichen (AM_-.) das Register erreicht« Wenn das Lesen vor dem Synchronisationsfeld beginnt, wird in ähnlicher Weise die Synchronisation vor dem Ende des Feldes erreicht. - ^ .

Bei dem beschriebenen Ausführungsbeispiel ist jede Spur in elf Sektoren unterteilt; ein derartiger Sektor ist in Fig. 5 gezeigt. Jeder Sektor umfaßt Lücken, wie die Lücke 79, um Änderungen der Plattengeschwindigkeit zu kompensieren, da die Platte nicht immer mit genau der gleichen Umlaufgeschwindigkeit angetrieben wird.

Nach der Lücke 79 erscheint ein Synchronisationsfeld 80, das dem in Fig. 4 gezeigten Feld entspricht. Während theoretisch nur acht Codes von η-binären Einsen und einer binären Null zur Synchronisation des Registers erforderlich sind, werden acht solcher Codes innerhalb des Synchronisationsfeldes 80 verwendet, um die Synchronisation zu gewährleisten.

Hinter dem Synchronisationsfeld erscheint das mit AM. bezeichnete Adressenkennzeichen auf der Spur. Dieses Adressen-

- 16 -

909847/0661

kennzeichen zeigt an, daß eine Adresse folgt. Bei dem beschriebenen Ausführungsbeispiel werden zwei mit AM. und AM- bezeichnete aufeinanderfolgende Adressenkennzeichen verwendet. Die Adressenkennzeichen sind spezifisch und werden sofort vom Rechner erkannt. Wie oben für das normale Datenfeld und für andere Information auf der Platte erwähnt, ist jedes andere Bit ein Taktbit (binäre Eins). Daher treten zwei binäre Nullen nicht in Aufeinanderfolge auf. Jedoch enthält jedes Adressenkennzeichen sowohl ein fehlendes Taktbit als auch ein Datenbit. Wenn das Lesen in der Mitte eines Datenabschnitts auftritt, kann nur ein Datenbit oder ein Taktbit fehlen, jedoch nicht beide» Daher kann der Rechner keine Daten oder eine andere Information mit einem Adressenkennzeichen verwechseln*. ** -

Sobald der Rechner die Adressenkennzeichen abgetastet hat„ steht ihm die Information zur Verfugung, daß die Adressen— information folgte Drei Wörter, bestehend aus einer Daten— trägernummer, einer Spurnummer und einer Sektornummer (dargestellt als Wörter 81, 82 bzw» 83) werden von den Platten zur Schaffung einer Adresse gelesen. Nach der Sektornummer wird eine Fehlerprüfung an den Datenträger—, Spur— und Sektornummern durchgeführt. Bei dem beschriebenen Ausführungsbei™ spiel werden diese drei Nummern·einer exklusiven ODER-Funktion unterworfen und mit dem Fehlerprüfwort 84 geprüft» Ein drittes Adressenkennzeichen AM- dient bei dem beschriebenen Ausführungsbeispiel zum Schließen des Adressenfeldes.

Danach beginnt das Datenfeld, und zwar mit einer Lücke 85.» Nach der Lücke 85 ist eine erneute Synchronisation erforderlich, und daher wird ein Synchronisationsfeld wie das Feld 80 wiederholt» Zwei Datenkennzeichen 86 und 87 werden zum Einführen der gespeicherten Daten 88 verwendet» Bei dem beschriebenen Ausführungsbeispiel werden 256 8-Bit-Wörter (256 Abschnitte) in den Daten 88 gespeichert. Danach wird

- 17 -

909847/0661

eine Fehlerprüfung ausgeführt.

Unabhängig davon, wo das Lesen innerhalb des Adressenfeldes oder des Datenfeldes gemäß Fig. 5 beginnt, wird die Synchronisation hergestellt, bevor der Rechner Daten aufnimmt. Der Rechner weist alle Daten (einschließlich Adressen) zurück, wenn ihnen ein erkanntes Kennzeichen vorausgeht. Um ein Kennzeichen zu erkennen, muß dieses mit den Stufen des Registers 40 geeignet ausgerichtet sein.

Wenn beispielsweise das Lesen in der Mitte der Datenträgernummer beginnt, so werden die dieser Nummer entsprechenden Daten, die Spurnummer, die Sektornummer und die Fehlerprüfung seriell durch das Register geschoben. Das Kennzeichen AM, wird noch nicht festgestellt, da Synchronisation noch nicht erreicht ist. Nach der Lücke 85 ist ein Synchronisationsfeld erreicht und Synchronisation tritt auf. Danach werden die Datenfeldkennzeichen DM. und DM„ erkannt. Da ihnen jedoch kein geeignetes Adressenkennzeichen vorausgegangen ist, werden die nachfolgenden Daten außer Betracht gelassen. Nach einer Lücke (entsprechend der Lücke 79) wird ein Synchronisationsfeld (entsprechend dem Synchronisationsfeld 80) erreicht und die Synchronisation tritt auf. Die Kennzeichen AM. und AM₂ werden erkannt, wodurch eine Identifizierung des Datenträgers, der Spur und des Sektors möglich ist. Danach werden die auf diesem Datenträger, in der Spur und in dem Sektor gespeicherten Daten gelesen, falls erforderlich.

Vorstehend wurde ein Steuergerät als Schnittstelle zwischen einem Digitalrechner und einem Aufzeichnungsgerät bzw. Speicher beschrieben. Das Steuergerät kann mit extrem geringem baulichen Aufwand hergestellt werden. Die Synchronisation mit einer Weich-Sektor-Platte wird ohne zusätzlichen baulichen Aufwand dadurch erreicht, daß ein vorgegebenes Selbst-

- 18 -

909847/0661

Claims

PATENTANWÄLTE ZENZ & HELBER · D 4300 ESSEN 1 - AM RUHRSTEIM 1 · TEL.: (02 01) 4126 87 Seite A 51

Ansprüche

\\J Schnittstelleneinrichtung zum Einsatz zwischen einem Digitelrechner und einem Speicher, insbesondere einem Magnetplattenspeicher, dadurch gekennzeichnet, daß mit dem Rechner (15) ein Register (40) verbunden ist, daß eine den Fluß digitaler Signale in Abhängigkeit von einem Taktsignal steuernde Zeitgabeschaltung (43) und eine in Abhängigkeit von Eingangssignalen vorgegebene Ausgangssignale erzeugende Logikschaltung (48) vorgesehen sind, daß die Ausgangssignale der Logikschaltung (48) an das Register (40) angelegt sind und daß die Zeitgabeschaltung ^. 43) und der Speicher (16) zum Anlegen der Eingangssignale derart mit der Logikschaltung (48) gekoppelt sind, daß einige Ausgangssignale (Leitungen 74 ... 77) der Logikschaltung dieser als Eingangssignale (Leitungen 64 ... 67) dienen.
2. Schnittstelleneinrichtung nach Anspruch !,dadurch, gekennzeichnet , daß eine Speichereinheit (42) : zur Aufnahme digitaler Signale von dem Rechner (15) und zur ■■ Erzeugung von die Spurauswahl des Magnetplattenspeichers (16) steuernden Steuersignalen mit dem Rechner (15) und dem Spei-? eher (16) verbunden ist.

909847/0661
3. Schnittstelleneinrichtung nach Anspruch 2, dadurch gekennzeichnet , daß die Speichereinheit (42) zur Erzeugung wenigstens eines der Eingangssignale mit der Logikschaltung (48) gekoppelt ist.
4. Schnittstelleneinrichtung nach Anspruch 3, dadurch gekennzeichnet , daß das von der Speichereinheit (42) an die Logikschaltung (48) angelegte Eingangssignal der Auswahl eines Lese— oder Aufzeichnungsbetriebs dient.
5. Schnittstelleneinrichtung nach einem der Ansprüche 2-4, dadurch gekennzeichnet, daß die Speichereinheit digitale Verriegelungsschaltungen (42) enthält.
6. Schnittstelleneinrichtung nach Anspruch 5, dadurch gekennzeichnet , daß die digitalen Verriegelungsschaltungen (42) mit dem Adressenbus (14) des Rechners (15) gekoppelt sind.
7. Schnittstelleneinrichtung nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß wenigstens eines der Ausgangssignale der.Logikschaltung (48) zur Erzeugung eines Signals für einen Schreibbetrieb mit dem Speicher (16) gekoppelt ist.
8. Schnittstelleneinrichtung nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß das Register (40) so ausgebildet ist, daß es ein serielles Digitalsignal als eines der Eingangssignale an die Logikschaltung (48) während des Schreibbetriebs liefert.
9. Schnittstelleneinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Anordnung so getroffen ist, daß die Ausgangssignale der Logikschaltung (48) die serielle Eingabe eines Digitalworts in das Register

(40) während eines Lesebetriebs steuern.
10. Schnittstelleneinrichtung nach einem der Ansprüche 1-9, dadurch gekennzeichnet, daß eine zusätzliche Kopptlung zwischen der Loganschaltung (48) und dem Rechner zur Auswahl des Schreib— oder Lesebetriebs vorgesehen ist.
11. Schnittstelleneinrichtung nach einem der Ansprüche 1—10, dadurch gekennzeichnet, daß die Logik— schaltung .C48) einen Festwertspeicher enthält.
12. Schnittstelleneinrichtung nach einem der Ansprüche 1 - 11, dadurch gekennzeichnet, daß das Register

(40) zur parallelen Aufnahme digitaler Wörter~vom Rechner (15) und zur seriellen Übertragung der Wörter zu der Logikschaltung während eines Schreibbetriebs geeignet ausgebildet ist.
13. Schnittstelleneinrichtung nach einem der Ansprüche 1-12, dadurch gekennzeichnet, daß die Zeitgabeschaltung als digitale Verriegelungsschaltung (43) ausgebildet ist, der das Zeitgabesignal vom Rechner (15) zuführbar ist. . -
14. Verfahren zum Synchronisieren eines n—Bit—Digitalregisters der Schnittstelleneinrichtung nach einem der Ansprüche 1-13 mit n-Bit-Digitalwörtern, welche seriell in das Register eingegeben werden, wobei wenigstens das erste Bit der Wörter jeweils in einem ersten Binärzustand ist und das Register rückgesetzt wird, wenn seine n-te Stufe ein Bit des ersten Binär— zustandes enthält, dadurch gekennzeichnet, daß ein Synchronisationsfeld mit mehreren Codes, die jeweils η-Bits des ersten Binärzustandes und wenigstens ein Bit des anderen Binärzustandes enthalten, gebildet wird und daß dieses Synchronisationsfeld seriell in das Register eingegeben wird.

9098^7/0661