DE2903555A1

DE2903555A1 - Relais mit einer von dem wert des zu ueberwachenden eingangssignals abhaengigen verzoegerung

Info

Publication number: DE2903555A1
Application number: DE19792903555
Authority: DE
Inventors: Stig Aviander; Curt Jacobsson
Original assignee: ASEA AB
Current assignee: ABB Norden Holding AB
Priority date: 1978-02-09
Filing date: 1979-01-31
Publication date: 1979-08-16
Also published as: FI65685B; GB2016839A; YU29379A; SE410369B; FR2417174A1; CH640668A5; US4275356A; FR2417174B1; FI790390A; FI65685C; CA1123516A; DE2903555C2; SE7801510L; GB2016839B

Description

ASEA AB Västeras/ Schweden

Relais mit einer von dem Wert des zu überwachenden Eingangssignals abhängigen Verzögerung

Die Erfindung betrifft ein Relais mit einer von dem Wert des zu überwachenden Eingangssignals abhängigen "Verzögerung gemäß dem Oberbegriff des Anspruches 1.

Bekannte Relais mit einer solchen abhängigen Verzögerung sind aus analogen Bausteinen aufgebaut. Solche Relais haben den Nachteil, daß man infolge von Leckströmen in Bausteinen nut hohen Widerstands- und Kapazitätswerten keine langen Verzögerungszeiten erreichen kann. Dies trifft besonders dann zu, wenn die Verzögerung von der zweiten oder höheren Potenzen des Stromes abhängig ist, da dann nicht lineare Schaltkreise erforderlich sind. Auch die Zeitspanne zwischen der längsten und kürzesten Verzögerungszeit ist bei den bekannten Relais begrenzt.

Der Erfindung liegt die Aufgabe zugrunde, ein Relais der eingangs genannten Art zu entwickeln, bei der die eben genannten Nachteile und Begrenzungen praktisch beseitigt sind.

9833/0621

29*12.1978 20 598 P

Zur Lösung'dieser Aufgabe wird ein Relais nach dem Oberbegriff des Anspruches 1 vorgeschlagen, welches erfindungsgemäß die im kennzeichnenden Teil des Anspruches 1 genannten Merkmale hat.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen genannt.

Das Relais nach der Erfindung hat ein Zeitverzögerungsglied, dessen Funktion sich auf die Erzeugung von Impulsen in Abhängigkeit des zu überwachenden Eingangssignals sowie auf das Auszählen einer bestimmten Anzahl von Impulsen gründet, bevor ein Auslösesignal erscheint. Die Impulserzeugung erfolgt mit Hilfe eines oder mehrerer binär gesteuerter Frequenz-Multiplikationsglieder des Binary Rate Multiplier-Typs, allgemein BRM abgekürzt, oder des Decade Rate Multiplier-Typs, abgekürzt DRM₈ Als Eingangssignal des Multiplikationsgliedes dient ein Signal mit einer bestimmten einstellbaren Frequenz, welches erst dann auftritt, wenn das zu überwachende Eingangssignal einen bestimmten Wert überschreitet. Das Multiplikationsglied wird von einer binären Zahl gesteuert, welche dem Viert des zu überwachenden Eingangssignals entspricht. Das ebenfalls aus einer Impulsfolge bestehende Ausgangssignal des Multiplikationsgliedes

909833/0623

29.12.78 20 S8 P

- 2303555

wird einem binären Zähler zugeführt, der so eingestellt ist, daß er ein Ausgangssignal dann abgibt, wenn sein Inhalt einen im voraus eingestellten Wert erreicht hat. Die gewünschte Verzögerung des Zeitverzögerungsgliedes ist somit einerseits von der Frequenz des dem Zähler zugeführten Signals abhängig und andererseits von der Einstellung des Zählers.

Durch die Hintereinanderschaltung von zwei oder mehreren binär gesteuerten Frequenz-Multiplikationsgliedern erreicht man, daß die Frequenz des Ausgangssignals des letzten Multiplikationsgliedes der zweiten oder einer höheren Potenz der die Multiplikationsglieder steuernden binären Zahl, beziehungsweise dem zu überwachenden Eingangssignal proportional ist.

Anhand des in der Figur gezeigten Ausführungsbeispieles der Erfindung soll diese näher erläutert werden.

Ein Eingangssignal I, das von der vom Relais zu überwachenden Größe abhängig ist, wird in einem Strom-Spannungswandler 1 in eine entsprechende Spannung U umgewandelt. Diese Spannung wird von einem Analog-Digital-Wandler 2 in eine binäre Zahl η umgewandelt, die beispielsweise vier Stellen (binäre Ziffern) hat. Die Spannung U wird außerdem einem Niveaudetektor 3 zugeführt, der ein Ausgangssignal an den einen Eingang eines

- 4 909833/0623

29*12.78 20 598 ^p

UND-Gliedes 4 gibt, wenn das Eingangssignal I einen bestimmten j einstellbaren Wert übersteigt. Ein Oszillator 5 erzeugt ein Signal mit einer bestimmten, einstellbaren Frequenz f. Dieses Signal wird dem anderen Eingang des UND-Gliedes zugeführt» Am Ausgang des UND-Gliedes tritt somit ein Signal a mit der Frequenz f auf, wenn die Spannung U den am Niveaudetektor 3 eingestellten Wert überschreitet.

Das Zeitverzögerungsglied des Relais enthält mindestens ein, vorzugsweise jedoch zwei oder mehrere binär gesteuerte FrequenzmultiplikatiOnsglieder 61, 62. Hierbei handelt es sich um sogenannte Binary Rate Multiplier, abgekürzt

^beispielsweise/ BRM, oder Decade Rate Multiplier, abgekürzt DRM„ Einy4-Bit-Multiplikationsglied dieses Typs liefert ein Ausgangssignal mit einer Frequenz, die gleichyder Frequenz des Eingangssignals multipliziert mit 1/16 der binären Zahl, die dem Multiplikationsglied als Steuergröße zugeführt wird, und die im vorliegenden Fall vom Eingangssignal I abhängig ist. In der Figur wird die Steuerung der Multiplikationsglieder durch die Pfeile 71 und 72 angedeutet. Das Signal a am Eingang des Multiplikationsgliedes hat entsprechend dem Vorgesagten eine konstante Frequenz f. Das Signal b am Ausgang dos Hultiplikation.3jliodis 61 hat die Frequenz ■'-■, wobei η der Wert der steuernden Binärzahl und k eine für das

90 9 8 3 3/062 3 _ßAD ORIGINAL

29.12.78 20 598 P

Multiplikationsglied bestimmte Größe ist, die bei einem 4-Bit-Multiplikationsglied den Wert 16 und bei einem DRM den Wert 10 hat. Wenn man annimmt, daß die binäre Zahl den Wert 7 hat, so beträgt die Frequenz des Signals b ?= für einen BRM und für einen DRM.

Wenn, wie die Figur zeigt, ein zweites Multiplikationsglied mit dem ersten Multiplikationsglied 61 in Reihe geschaltet wird, so erhält man am Ausgang des zweiten Multiplikations-

2 gliedes ein Signal £ mit der Frequenz = f · j-2, vorausgesetzt, daß beide Multiplikationsglieder gleich sind. Setzt man die genannten W
Signals c =

genannten Werte von η und k ein, so beträgt die Frequenz des

f · 49

Hat das Zeitverzögerungsglied zwei in Reihe geschaltete Multiplikationsglieder, so erhält man also ein quadratisches Verhältnis zwischen der Steuergröße η und der Frequenz des Ausgangssignals c bei unveränderter Frequenz f.

Eine bedeutend höhere Auflösung des Meßwertes für die zu überwachende Größe kann man durch eine Kaskadenschaltung aus mehreren, beispielsweise aus zwei 4-Bit-Multiplikatoreinheiten in jedem Multiplikationsglied 61 bzw. 62 erreichen. Dadurch erhält man Multiplikationsglieder, deren Steuergröße mehrere Bits, in dem angenommenen Beispiel 2x4=8 Bits, enthalten kann. Auch hier stellt die Verwendung von 4-Bit-Multiplikatoreinheiten lediglich ein Beispiel dar.Die Kaskadenschaltung wird in für diese

909833/0823

29 «.12«, 78 20 59 3 P

Multiplikatoreinheiten bekannter Weise vorgenommen. Durch die Kaskadenschaltung erhalten die Multiplikationsglieder 61 und 62 eine größere Anzahl Bits, und demzufolge muß der Analog-Digital-Wandler den Multiplikationsgliedern angepaßt werden.

Die Ausgangsfrequenz c wird einem an sich bekannten binären Zähler 8 zugeführt. Wenn der Zähler einen im voraus festgelegten Inhalt erreicht, erzeugt er ein Ausgangssignal an seinem Ausgang 9.

Eine Verlängerung der Zeit, die vom Ansprechen des Zeitverzögerungsgliedes bis zu dem Erscheinen des Ausgangssignals am Zähler 8 vergeht, kann entweder durch Vergrößerung der vom Zähler bis zum Erscheinen des Ausgangssignals zu zählenden Impulszahl erreicht werden, oder dadurch, daß die Frequenz f des Oszillators 5 verkleinert wird. Auch eine Kombination der beiden Maßnahmen kann vorgenommen werden«,

909833/0623

Leerseite

Claims

Patentansprüche

1. / Relais mit einer von der Größe des zu überwachenden Eingangssignals abhängigen Verzögerung mit Anordnungen zur Umwandlung des zu überwachenden Eingangssignals in eine entsprechende binäre Zahl n, mit Anordnungen zur Erzeugung .eines Signals a mit einer bestimmten einstellbaren Frequenz, welches Signal a auftritt, wenn das zu überwachende Eingangssignal einen eingestellten Wert überschreitet, und mit einem Zeitverzögerungsglied, dadurch gekennzeichnet, daß das Zeitverzögerungsglied mindestens ein binär gesteuertes Frequenz-Multiplikationsglied (61, 62) des Binary Rate Multiplier-Typs oder des Decade Rate Multiplier-Typs enthält, dessen Steuergröße die binäre Zahl η ist, dessen Eingangssignal das Signal a ist und dessen Ausgangssignal c einem binären Zähler (8) zugeführt wird, der ein Ausgangssignal abgibt, wenn sein Inhalt einen im voraus eingestellten Wert erreicht.

2. Relais nach Anspruch 1, dadurch gekennzeichnet, daß das Zeitverzögerungsglied zwei oder mehrere in Reihe geschaltete, binär gesteuerte Frequenz-Multiplikationsglieder (61,62) enthält.

3. Relais nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedes Frequenz-Multiplikationsglied aus einer Kaskadenschaltung von zwei oder mehreren Multiplikatorgliedern besteht.

909833/0623