-
Die Erfindung betrifft eine Speicherschaltung nach dem Oberbegriff des Patentanspruchs 1.
-
Eine derartige Speicherschaltung ist durch die DE-OS 26 00 389 bekannt geworden. Eine Speicherschaltung dieser Art ist insbesondere für die Anwendung in Fernsprechvermittlungen vorteilhaft, da im Aus-Zustand der Speicherzellen, die von Transistoren gebildet werden, die als Vierschichtdioden wirken, weder diese noch deren zugehörige Steuereingangsschaltungen einen nennenswerten Leistungsverbrauch haben. Da sie aber nur drei Ansteuerleitungen (x, y, z) aufweisen und wovon eine der Steuerleitungen zur Wahl einer Speichermatrix dient (z. B. z-Leitung bzw. ME = "memory enable"), erfolgt notwendigerweise die Dateneintragung zugleich mit der Selektion einer Speicherzelle mittels der Koordinatenleitungen (z. B. x- und y-Leitungen). Diese Doppelfunktion mindestens einer der Selektionsleitungen (z. B. der x-Selektionsleitung) ist jedoch in der Praxis häufig nachteilig, da sowohl das Abfragen als auch das Löschen einer Information in einer Zelle nicht ohne weitere umständliche und zusätzliche Schritte erfolgen kann.
-
An sich ist es auch bekannt, mehrere Eingangssignale, die Variablen zugeordnet sind, mit logischen Kreisen, insbesondere auch mit Hilfe von UND-Schaltungen (z. B. "Electronics", April 1953, Seiten 146 bis 149; 4. April 1966, Seiten 118 bis 126; 13. September 1963, Seiten 25 bis 29) so zu verknüpfen, daß vorbestimmte Ausgangssignale beim Vorliegen von vorbestimmten Mustern der Eingangsvariablen abgegeben werden. Derartige logische Kreise verbrauchen im allgemeinen auch im Ruhezustand, d. h. wenn keine oder nur wenige Eingangssignale anliegen und kein Ausgangssignal abgegeben wird, elektrische Leistung. Ihr Einsatz zur zusätzlichen Ansteuerung von Speicherzellen ist daher bei großen Speicherschaltungen mit vielen Speichermatrizen wegen des dann beträchtlichen Leistungsbedarfs und der damit verbundenen Probleme nicht ohne weiteres möglich.
-
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ausgehend von einer Speicherschaltung nach der DE-OS 26 00 389, eine Speicherschaltung zu schaffen, bei der die Dateneintragung in eine Speicherzelle unabhängig von deren Selektion durchgeführt werden kann, bei gleichzeitiger Beibehaltung des Vorteils, daß weder die Speicherzelle noch die zugehörige Steuereingangsschaltung im nicht angesteuerten Zustand nennenswerten Energieverbrauch aufweist.
-
Gelöst wird diese Aufgabe durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale.
-
Zweckmäßige Weiterbildungen bzw. Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
-
Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigt
-
Fig. 1 den Aufbau einer Matrix aus Speicherzellen mit Steuereingangsschaltungen entsprechend der Erfindung, und
-
Fig. 2 bis 9 jeweils Speicherzellen mit Steuereingangsschaltungen nach Ausführungsbeispielen der Erfindung.
-
Bevor bevorzugte Ausführungsbeispiele der Erfindung anhand der Fig. 2 bis 9 näher beschrieben werden, wird ein allgemeiner Überblick über die erfindungsgemäße Speicherschaltung vermittelt. Die Fig. 1 gibt einen derartigen allgemeinen Überblick über die vorliegende Speicherschaltung.
-
In Fig. 1 sind vorgesehen Speicherzellen M ij (i = 1-3, j = 1-3), Steuerleitungen x i und y i zum Wählen der Spalte und der Zeile als der Koordinaten jeder Speicherzelle M ij , eine Datenleitung "Daten" für in die Speicherzelle M ij zu schreibende Ein- oder Aus-Information und eine Steuerleitung ME zum Wählen einer aus mehreren Speichermatrizen, und ein Ausgangsanschluß Q ij der Speicherzelle M ij .
-
Wenn eine derartige Speichermatrix entsprechend der nachfolgenden Tabelle betrieben wird, kann jede der Speicherzellen M ij unabhängig voneinander ein- und ausgeschaltet werden. Tabelle &udf53;vu10&udf54;&udf53;vz12&udf54; &udf53;vu10&udf54;
-
Eine Speicherschaltung großer Kapazität kann mittels einer kleinen Anzahl von Eingangssignalen gesteuert werden, wenn eine Speichermatrix durch den Eingang bzw. das Eingangssignal ME gewählt wird, wenn eine Speicherzelle der gewählten Speichermatrix entsprechend dem Eingangssignalpaar x i und y i gewählt wird, und wenn die gewählte Speicherzelle entsprechend den Eingangsdaten ein- oder ausgeschaltet wird. Die Steuereingangsschaltung der erfindungsgemäßen Speicherschaltung weist deshalb mindestens vier Eingänge auf.
-
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen näher erläutert.
-
Fig. 2 zeigt eine Speicherzelle 2 mit einer Steuereingangsschaltung 1 nach einem Ausführungsbeispiel der Erfindung, die als ein Bauteil in der in Fig. 1 dargestellten Speichermatrix verwendbar sind.
-
Die Speicherzelle 2 besitzt eine Steuereingangsschaltung 1 mit einem Transistor T&sub1;, einem Widerstand R&sub1; und Dioden D&sub1; bis D&sub3; wobei die Speicherzelle 2 aus einem PNPN-Schalter (Transistoren T&sub2; und T&sub3;), einem Widerstand R&sub2; und einer Pegel-Schiebediode D&sub4; besteht. Weiterhin ist ein Ausgangsanschluß Q der Speicherzelle 2 vorgesehen. Die Funktion, d. h. der Betrieb, dieser Schaltung verläuft entsprechend der Tabelle. Wenn alle Eingangssignale ME, x und y den Wert "1" haben, fließt Strom in die Basis des Transistors T&sub1; durch den Widerstand R&sub1;, so daß die Speicherzelle 2 zum Schreiben von Information bereit ist.
-
Wenn in diesem Fall der Eingangsdatenwert auch "1" beträgt, fließt der Basisstrom des Transistors T&sub1; in die P-Basis 3 der Speicherzelle 2 über den Kollektor des Transistors T&sub1;, so daß die Speicherzelle 2 eingeschaltet ist. Hier bezieht sich die P-Basis auf die Basis des Transistors 3, der als Bauteil des PNPN-Schalters dient, und daher auf den Steueranschluß des PNPN-Schalters. Wenn andererseits der Eingangsdatenwert "0" beträgt, arbeitet der Transistor T&sub1;, in Durchlaßrichtung. Entsprechend fließt Strom zum Eingangsanschluß "Daten", wobei der Strom aus der P-Basis 3 der Speicherzelle 2 abgesaugt wird, so daß die Speicherzelle 2 ausgeschaltet wird. Wenn jedoch eines der Eingangssignale ME, x und y den Wert "0" hat, wird unabhängig vom Eingangsanschluß "Daten" kein Basisstrom zum Transistor T&sub1; gespeist. Es wird daher verhindert, daß jegliche Information in die Speicherzelle 2 geschrieben wird, so daß der vorhergehende Zustand weiter gehalten wird. Wenn insbesondere das Eingangssignal y den Wert "0" hat, verbraucht die Steuereingangsschaltung 1 keine Leistung, und die ihren Aus-Zustand haltende Speicherzelle 2nimmt ebenfalls keine Leistung auf. Damit kann eine Speicherzelle verwirklicht werden, die mit einer kleinen Leistung zu betreiben ist.
-
Die drei Eingangssignale ME, x und y können willkürlich gewählt werden; wenn jedoch die Schaltung so ausgelegt ist, daß die zur Basis des Transistors T&sub1; gespeisten Eingangssignale sehr oft den Pegel "0" annehmen, ergibt sich der Vorteil einer kleineren Leistungsaufnahme.
-
Da bei der obigen Schaltungsanordnung die Speicherzelle 2 durch Absaugen des Basisstromes des Transistors T&sub3; über die Reihenschaltung aus der Diode D&sub1; und dem Transistor T&sub1; ausgeschaltet wird, sollten der Spannungsabfall in Durchlaßrichtung an der Diode D&sub1; und die Kollektor-Emitter- Sättigungsspannung des Transistors T&sub1; so klein wie möglich sein. Vorteilhaft kann eine Schottky-Sperrschicht-Diode als Diode D&sub1; verwendet werden, und wenn die Dioden D&sub2; und D&sub3; ebenfalls Schottky-Sperrschicht-Dioden sind, erhält man im ungewählten Zustand einen großen Rauschabstand. Um weiterhin den Rauschabstand zu erhöhen, kann das Eingangssignal y in die Basis des Transistors T&sub1; über eine Reihenschaltung aus einem Widerstand und einer Pegel-Schiebe-Diode gespeist werden.
-
Fig. 3 zeigt eine Schaltung nach einem zweiten Ausführungsbeispiel der Erfindung, bei dem die Dioden D&sub1; bis D&sub3; der in Fig. 2 dargestellten Schaltung durch PNP-Transistoren T&sub5; bis T&sub7; ersetzt sind. Auch diese Schaltung führt einen Betrieb entsprechend der Wertetabelle aus. Wenn bei dieser Schaltung das Eingangssignal y den Wert "1" hat, während die Eingangssignale "Daten", x und ME den Wert "0" besitzen, fließt in vorteilhafter Weise lediglich ein kleiner Strom zu den Eingangsanschlüssen "Daten", x und ME. Das Absaugen der Ströme zu den Eingangsanschlüssen nimmt mit zunehmenden Stromverstärkungsfaktoren der PNP-Transistoren ab, da der über den Eingangsanschluß y eingespeiste Strom als Basisströme von den PNP-Transistoren T&sub5; bis T&sub7; abgesaugt wird.
-
Auch in diesem Fall (vgl. die obigen Ausführungsbeispiele) verbraucht die Steuereingangsschaltung 1 keine Leistung, wenn das Eingangssignal y den Wert "0" hat. Um das Ausschalten der Speicherzelle 2 zuverlässig durchzuführen, ist es erforderlich, eine Pegelverschiebung so auszuführen, daß das Potential an der P-Basis 3 des PNPN-Schalters (aus den Transistoren T&sub2; und T&sub3;) im leitenden Zustand erhöht ist. Dies erfolgt, indem eine Diode D&sub4; und ein Transistor T&sub4; (vgl. Fig. 4) gemeinsam angeordnet werden.
-
Fig. 4 zeigt eine Schaltung nach einem dritten Ausführungsbeispiel der Erfindung, bei dem die Transistoreinrichtung der Steuereingangsschaltung 1 aus zwei Transistoren besteht und die Stromsteuereinrichtung aus zwei Dioden gebildet ist. Diese Schaltung ist insbesondere der in Fig. 2 gezeigten Schaltung gleichwertig, wenn ein zweiter Transistor T&sub8; der Steuereingangsschaltung 1 beigefügt wird. Die Beifügung des zweiten Transistors T&sub8; zur Steuereingangsschaltung 1 bewirkt das Ansteigen des Basisstromes zum ersten Transistor, so daß dieser schneller schaltet.
-
In Fig. 4 weist eine Schaltung eine Steuereingangsschaltung 1 auf aus einem Widerstand R&sub1;, Transistoren T&sub1; und T&sub8; und Dioden D&sub1; und D&sub2; und eine Speicherzelle 2 mit Ausgang Q aus einem PNPN-Schalter (Transistoren T&sub2; und T&sub3;), einem Widerstand R&sub2; und einer Pegel-Schiebe-Diode D&sub4;. Der Betrieb dieser Schaltung ist auch in der obigen Wertetabelle angegeben. Wenn insbesondere alle Eingangssignale ME, x und yden Wert "1" haben, wird Strom in die Basis des Transistors T&sub1; über den Transistor T&sub8; eingespeist, so daß eine Information in die Speicherzelle geschrieben werden kann. Wenn in diesem Fall das Eingangssignal "Daten" den Wert "1" hat, fließt der Basisstrom des Transistors T&sub1; in die P-Basis 3 der Speicherzelle 2 über den Kollektor des Transistors T&sub1;, so daß die Speicherzelle 2 eingeschaltet wird. Der Ausdruck "P-Basis" bezieht sich wieder auf die Basis des Transistors T&sub3; als ein Bauteil des PNPN-Schalters und ist daher der Steueranschluß des PNPN-Schalters. Wenn andererseits das Eingangssignal "Daten" den Wert "0", arbeitet der Transistor T&sub1; in Durchlaßrichtung, und Strom wird aus der P-Basis 3 der Speicherzelle 2 zum Eingangsanschluß "Daten" gesaugt, so daß die Speicherzelle 2 ausgeschaltet wird. Wenn jedoch eines der Eingangssignale ME, x und y den Wert "0" hat, wird unabhängig vom Eingangssignal "Daten" kein Basisstrom zum Transistor T&sub1; gespeist. Es wird daher verhindert, daß irgendeine Information in die Speicherzelle 2 geschrieben wird, so daß der vorhergehende Zustand weiterhin gehalten wird. Wenn insbesondere das Eingangssignal y den Wert "0" hat, nimmt die Steuereingangsschaltung 1 keine Leistung auf, und die ihren Aus-Zustand haltende Speicherzelle 2 verbraucht ebenfalls keine Leistung. Damit kann eine Schaltung verwirklicht werden, die eine kleine Leistung verbraucht. Die drei Eingangssignale ME, x und y können willkürlich gewählt werden; wenn jedoch die Schaltung so ausgelegt ist, daß die zur Basis des Transistors T&sub1; gespeisten Eingangssignale sehr oft den Pegel "0" annehmen, wird insgesamt Leistung verbraucht. Da bei dieser Schaltungsanordnung die Speicherzelle 2 schneller ausgeschaltet wird, indem der Basistrom des Transistors T&sub3; als einem Bauteil des PNPN-Schalters über die Reihenschaltung aus der Diode D&sub1; und den Transistor T&sub1; abgesaugt wird, ist es vorteilhaft, wenn der Durchlaßspannungsabfall an der Diode D&sub1; und die Kollektor- Emitter-Sättigungsspannung des Transistors T&sub1; so klein als möglich sind. Aus diesem Grund kann eine Schottky-Sperrschicht- Diode für die Diode D&sub1; verwendet werden, und wenn die Diode D&sub2; ebenfalls eine Schottky-Sperrschicht-Diode ist, wird die sich ergebende Speicherschaltung hinsichtlich des Rauschabstandes im ungewählten Zustand besonders vorteilhaft.
-
Fig. 5 zeigt eine Schaltung nach einem vierten Ausführungsbeispiel der Erfindung, bei dem die in der Schaltung der Fig. 4 verwendeten Dioden D&sub1; und D&sub2; durch PNP-Transistoren T&sub5; und T&sub7; ersetzt sind. Für diese Schaltung gilt ebenfalls die Wertetabelle. Diese Schaltung hat den zusätzlichen Vorteil, daß bei Eingangssignalen x und y mit dem Wert "1" und Eingangssignalen "Daten" und ME mit dem Wert "0", lediglich ein kleiner Strom zu den Eingangsanschlüssen "Daten" und ME fließt. Das Fließen der Ströme zu den Eingangsanschlüssen nimmt mit steigenden Stromverstärkungsfaktoren der PNP-Transistoren ab, da die über die Eingangsanschlüsse x und y fließenden Ströme als Basisströme der PNP-Transistoren T&sub5; und T&sub7; abfließen. Auch in diesem Fall verbraucht wie bei dem vorhergehenden Ausführungsbeispiel der Fig. 5 die Steuereingangsschaltung 1 keine Leistung, wenn das Eingangssignal y den Wert "0" hat. Um das Ausschalten der Speicherzelle 2 zuverlässig durchzuführen, ist es lediglich erforderlich dafür zu sorgen, daß das Potential an der P-Basis 3 des PNPN-Schalters (Transistoren T&sub2; und T&sub3;) im leitenden Zustand angehoben ist. Dies erfolgt durch die gemeinsame Anordnung einer Diode D4 und eines Transistors T&sub4;, wie dies in Fig. 5 gezeigt ist.
-
Fig. 6 zeigt eine Schaltung nach einem fünften Ausführungsbeispiel der Erfindung, die das Schreiben rascher ausführen kann. In Fig. 6 ist die Transistoreinrichtung der Steuereingangsschaltung 1 ein einziger Transistor, und die Stromsteuereinrichtung des Abschnittes 1 besteht aus vier Dioden. Bei diesem Ausführungsbeispiel ist eine Diode D5 antiparallel zu der mit dem Eingangsanschluß "Daten" verbundenen Diode D&sub1; geschaltet, um so das Schreiben schneller zu machen. Bei dieser Anordnung kann der Transistor T&sub1; eine inverse Transistorwirkung ausführen, wenn das Schreiben abhängig vom Pegel "1" des Eingangssignales "Daten" erfolgt. Entsprechend fließt der Strom vom Eingangsanschluß "Daten" sowie vom Eingangsanschluß y in die Speicherzelle 2 über die Diode D&sub5;, und daher ist das Einschalten rascher. Das Ausschalten kann auch schneller gemacht werden, indem die einen Teil der Speicherzelle 2 bildende Pegel-Schiebe-Diode D&sub4; durch einen Transistor T&sub4; ersetzt und weiterhin eine Diode D&sub6; eingefügt wird (vgl. Fig. 6), so daß eine Sättigung des Transistors T&sub4; verhindert werden kann (vgl. US-PS 40 31 412). Der Betrieb der in Fig. 6 gezeigten Speicherschaltung ist gleich dem Betrieb der in Fig. 2 dargestellten Schaltung und läuft entsprechend der Tabelle ab. Der Ausgangsanschluß Q kann direkt von den Transistoren T&sub2; und T&sub3; (vgl. Fig. 3) oder vom Transistor T&sub4; (vgl. Fig. 6) abgenommen werden.
-
Fig. 7 zeigt eine Schaltung nach einem sechsten Ausführungsbeispiel der Erfindung, die ein Schreiben bei einer noch höheren Geschwindigkeit ausführen kann, indem ein zweiter Transistor T&sub8; in der Steuereingangsschaltung der in Fig. 6 dargestellten Schaltung vorgesehen wird. Bei der Schaltung der Fig. 7 besteht die Transistoreinrichtung der Steuereingangsschaltung aus zwei Transistoren, und die Stromsteuereinrichtung weist drei Dioden auf. Bei diesem Ausführungsbeispiel ist wie bei der in Fig. 6 gezeigten Schaltung eine Diode D&sub5; antiparallel zu der mit dem Eingangsanschluß "Daten" verbundenen Diode D&sub1; vorgesehen, so daß das Einschreiben rascher erfolgt. Bei dieser Anordnung kann der Transistor T&sub1; eine inverse Transistorwirkung ausführen, wenn das Einschreiben abhängig vom Pegel "1" des Eingangssignales "Daten" erfolgt. Entsprechend fließt der Strom vom Eingangsanschluß "Daten" sowie vom Transistor T&sub8; in die P-Basis 3 der Speicherzelle 2, so daß das Einschalten schneller ist. Das Ausschreiben kann ebenfalls rascher erfolgen, indem die Pegel-Schiebe-Diode D&sub4;, die einen Teil der in Fig. 4 gezeigten Speicherzelle 2 bildet, durch einen Transistor T&sub4; ersetzt und weiterhin eine Diode D&sub6; (vgl. Fig. 7) vorgesehen wird, so daß die Transistoren T&sub2;, T&sub3; und T&sub4; an einer Sättigung gehindert werden. Der Betrieb der in Fig. 7 gezeigten Schaltung entspricht dem Betrieb der Schaltung der Fig. 4 und folgt der Wertetabelle. Der Ausgang Q kann direkt von den Transistoren T&sub2; und T&sub3; (vgl. Fig. 4) oder vom Transistor "T&sub4; (vgl. Fig. 7) abgenommen werden.
-
Bei den obigen Ausführungsbeispielen der Fig. 4, 5 und 7 ist der zweite Transistor T&sub8; ein NPN-Transistor; er kann auch ein PNP-Transistor sein, wie dies in Fig. 8 dargestellt ist. Da bei dem in Fig. 8 gezeigten Ausführungsbeispiel die Speicherzelle (2) gewählt ist, wenn das in die Basis des Transistors T&sub8; zu speisende Eingangssignal y den Wert "0" hat, und nicht gewählt ist, wenn das Eingangssignal y den Wert "1" hat, erfolgt der Betrieb der Schaltung nach der Tabelle, sofern der Wert von y invertiert wird.
-
Fig. 9 zeigt eine Schaltung nach einem achten Ausführungsbeispiel der Erfindung. In Fig. 9 ist die Transistoreinrichtung der Steuereingangsschaltung 1 ein einzelner Transistor, und die Stromsteuereinrichtung des Abschnittes 1 besteht aus drei Transistoren. Um den Rauschabstand im ungewählten Zustand zu erhöhen, d. h., wenn die Eingangssignale x und ME beide den Wert "0" haben, liegt eine Reihenschaltung aus Impedanzen R&sub1; und R&sub3; zwischen dem Eingangsanschluß y und dem Transistor T&sub1;, und die Transistoren T&sub6; und T&sub7; sind mit dem Verbindungspunkt der Impedanzen verbunden.
-
Die in Fig. 1 gezeigte Speichermatrix ist also mit Schaltungen, entsprechend einem gezeigten Ausführungsbeispiel der Erfindung aufgebaut, wobei die Eingangsanschlüsse ME, x und y willkürlich miteinander verbunden sind, wobei aber die Eingangsanschlüsse "Daten" der jeweiligen Schaltungen zusammengeschaltet sind, um einen gemeinsamen Anschluß zu bilden. Wenn in diesem Fall die Emitter der Transistoren T&sub1; in den gesamten Matrizen zusammengeschaltet sind und wenn jede Matrix Schaltungen mit Dioden D&sub1; und D&sub5; oder mit dem Transistor T&sub5; aufweist, können die Schaltungselemente reduziert werden, und die Eingangskapazität der Eingangsanschlüsse "Daten" kann gering gehalten werden.
-
Wenn neben den Dioden D&sub2; und D&sub3; oder den Transistoren T&sub6; und T&sub7; weitere Dioden oder Transistoren angeschlossen sind, um einen zweiten und einen dritten Eingangsanschluß ME zu bilden, kann die Kapazität der Matrix auf einfache Weise erhöht werden.
-
Wie oben erläutert wurde, besteht erfindungsgemäß die Schaltung 1 zum Steuern der Speicherzelle 2 aus der Transistoreinrichtung und der Stromsteuereinrichtung mit mehreren Dioden. Die Speicherzelle 2 wird mittels des Durchlaß- und inversen Betriebes des Transistors T&sub1; ein- und ausgeschaltet, während der Haltezustand durch Abschalten des Transistors gebildet wird. Weiterhin werden die Eingangsanschlüsse für die einzugebenden Daten dadurch gebildet, daß Dioden oder ähnliche Bauelemente mit dem Emitter des Transistors T&sub1; verbunden werden, während die Selektionsleitungen zum Wählen der Speicherzelle 2 mit Dioden oder ähnlichen Bauelementen parallel zur Basis des Transistors T&sub1; angeordnet sind.
-
Daher kann bei der Erfindung jede der die Speichermatrix bildenden Schaltungen unabhängig ein- und ausgeschaltet werden, und weiterhin kann die eine große Kapazität aufweisende Speichermatrix leicht gesteuert werden, da die Anschlüsse zum Wählen von Matrizen vorgesehen sind. Da weiterhin der Haltezustand durch Ausschalten des zugeordneten Transistors T&sub1; eingestellt wird, nimmt die Speicherhaltung in vorteilhafter Weise wenig Leistung auf.