[go: up one dir, main page]

DE2848490A1 - Programmierbare impulsunterdrueckungs- frequenzteilerschaltung - Google Patents

Programmierbare impulsunterdrueckungs- frequenzteilerschaltung

Info

Publication number
DE2848490A1
DE2848490A1 DE19782848490 DE2848490A DE2848490A1 DE 2848490 A1 DE2848490 A1 DE 2848490A1 DE 19782848490 DE19782848490 DE 19782848490 DE 2848490 A DE2848490 A DE 2848490A DE 2848490 A1 DE2848490 A1 DE 2848490A1
Authority
DE
Germany
Prior art keywords
output signal
signal
frequency divider
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782848490
Other languages
English (en)
Other versions
DE2848490C3 (de
DE2848490B2 (de
Inventor
Tadashi Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2848490A1 publication Critical patent/DE2848490A1/de
Publication of DE2848490B2 publication Critical patent/DE2848490B2/de
Application granted granted Critical
Publication of DE2848490C3 publication Critical patent/DE2848490C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

Henkel, Kern, Feiler & Hänzel Patentanwälte
~S- Registered Representatives
ifbre the European Patent Office
Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstraße37
Kawasaki-shi, Japan D-8000 München 80
Tel.: 089/982085-87
Telex: 0529802 hnkld Telegramme: ellipsoid
"3. H
53P581-3
Hr,v. 1978
Programmierbare Impulsunterdrückungs-Frequenzteiler schaltung
Beschreibung
Die Erfindung betrifft eine programmierbare Impulsunterdrückungs-Frequenzteilerschaltung (pulse swallow type programmable frequency dividing circuit).
Es ist ein Digitalfrequenzsynthesizer-Tuner bzw. -Kanalwähler mit Phasenregelkreis (PLL) der Art gemäß Fig. 1 bekannt. Im Phasenregelkreis erfolgt durch einen Phasenkomparator 15 ein Vergleich zwischen der Phase eines von einem Bezugssignalgenerator 11 gelieferten Bezugssignal und der Phase eines Signals, das von einem spannungsgesteuerten Oszillator 12 (VCO) über einen Vorteiler 13 (prescaler) und einen programmierbaren Frequenzteiler 14 geliefert wird. Der Phasenkomparator 15 gibt ein Ausgangssignal entsprechend einem Phasenunterschied zwischen den beiden verglichenen Signalen über ein Tiefpaßfilter 16 zum spannungsgesteuerten Oszillator 12 ab, um diesen so anzusteuern, daß der Phasenunterschied zwischen den beiden
909820/0713
Signalen zu Null reduziert wird. Ein Ausgangssignal des programmierbaren Frequenzteilers 14 wird an ein vom Bezugssignalgenerator 11 geliefertes Bezugssignal festgelegt (locked). Wenn ein Ausgangssignal des Oszillators 12 als Orts- oder Eigensignal (local signal) in einem Superheterodyn-Tuner verwendet wird, kann der Tuner als digitaller Frequenzsynthesizer arbeiten. Die Frequenzen der Empfangssignale werden durch Voreinstellen des Frequenzteilverhältnisses des programmierbaren Frequenzteilers mittels einer äußeren Voreinstell- oder Vorwähleinrichtung gewählt.
Wenn der Phasenregelkreis (PLL) phasenstarr (locked) ist, ergibt sich folgende Beziehung:
fo = P-N-fr = (P-fr)N
worin bedeuten:
fo = Frequenz eines Ausgangssignals des spannungsgesteuerten Oszillators 12,
P und N = Frequenzteilverhältnisse des Vorteilers bzw. des programmierbaren Frequenzteilers 14;
fr = Frequenz eines vom BezugsSignalgenerator gelieferten Bezugssignals.
Wie aus obiger Gleichung hervorgeht, bedeutet P.fr die Mindestgröße der schritt- oder stufenweisen Änderung der Frequenz eines Ausgangssignals des Oszillators 12, dessen Arbeitsweise durch ein Ausgangssignal vom (programmierbaren) Frequenzteiler 14 gesteuert wird. Die Erhöhung der Leistung des Phasenregelkreises (PLL) unterlag bisher gewissen Einschränkungen aus den folgenden Gründen:
Obgleich die Frequenz eines Bezugssignals, dessen Phase verglichen wird, tatsächlich fr entspricht, ist die kleinstmögliche stufenweise Änderung der Frequenz, die eine Steuerung bzw. Regelung zuläßt, entsprechend P-fr. Da zudem ein
909820/07 13
Tiefpaßfilter 16 kein ideales Element darstellt, wird der Oszillator 12 durch ein Rausch- oder Störsignal beeinflußt.
Aus den genannten Gründen wurde wiederholt versucht, einen programmierbaren Hochgeschwindigkeit-Frequenzteiler zu schaffen, was zur Entwicklung eines programmierbaren Impulsunterdrückungs-Frequenzteilers führte. Dieser Frequenzteiler umfaßt einen Unterdrückungs-Zähler 24-1 (swallow counter) zum Zählen der Ausgangssignale von einem 2-Modul-Vorteiler 23 und zur Abgabe eines Steuersignals an dessen Steuerklemme, wenn eine Zählung des Zählers 24-1 eine vorgegebene bzw. Sollgröße A erreicht, um damit das Frequenzteilverhältnis des Vorteilers 23 festzulegen bzw. einzugeben (charging), und einen programmierbaren Frequenzteiler 24-2 zum Zählen der Ausgangsimpulse des Vorteilers 23 und zur Lieferung eines Ausgangsimpulses. Wenn eine auf diese Weise durchgeführte Zählung die Sollgröße N erreicht, wird der Unterdrückungs-Zähler 24-1 (swallow) in einen anfänglichen Betriebszustand versetzt.
Der Unterdrückungs-Zähler 24-1 stellt das Frequenzteilverhältnis des Vorteilers 23 auf — r- , bis eine Zahl
A von Ausgangsimpulsen vom Vorteiler 23 gezählt worden ist, beginnend z.B. mit dem Anfangsbetriebszustand, und später auf rr ein, bis der Zähler 24-1 durch das Ausgangssignal des programmierbaren Frequenzteilers 24-2 wieder auf den Ausgangszustand zurückgeführt worden ist.
Der programmierbare Frequenzteiler 24-2 erzeugt einen Ausgangsimpuls, dessen Frequenz f sich durch folgende Gleichung oder Beziehung ausdrücken läßt:
fo fo
f N =
(K+1) A + K (N-A ) KN + A
Aus obiger Gleichung geht hervor, daß das Frequenzteilverhältnis des programmierbaren Frequenzteilers 24-2 gleich
909820/0713
1/KN+A ist. Auch wenn ein Eingangssignal eine niedrigere Frequenz als fo/K besitzt, kann der Frequenzteiler 24-2 tatsächlich die Mindestgröße der stufenweisen Änderung der Frequenz eines Eingangssignals auf eine Größe von nur —
κ.
verringern.
Ein bisheriger programmierbarer Frequenzteiler ist jedoch mit den Mangeln behaftet, daß das Frequenzteilverhältnis des Vorteilers 23 während einer Periode eines Ausgangsimpulses des Vorteilers 23 geändert werden muß, daß eine Verzögerungszeit für ein vom Unterdrückungs-Zähler 24-1 abgegebenes ümschaltsignal (d.h. eine Zeitspanne von einem Zeitpunkt, zu welchem der Vorteiler 23 einen Ausgangsimpuls erzeugt, bis zu einem Zeitpunkt, zu welchem das Frequenzteilverhältnis des Vorteilers 23 in Abhängigkeit vom Ausgangssignal des genannten Zählers 24-1 geändert wird) auf ein kürzeres Intervall als K/fo (s) begrenzt werden muß, daß dann, wenn der Vorteiler 23 eine Frequenzteilung entsprechend beispielsweise ^-r durchführt, und der genannte Zähler 24-1 beim
Ja+ I
Zählen einer vorbestimmten Zahl von Impulsen ein Steuersignal zum Vorteiler 23 liefert, das Frequenzteilverhältnis =—s- des Vorteilers 23 auf ein Verhältnis von — geändert wer-
J\+ I J\
den muß, während eine Impulszahl von Null bis K gezählt wird, und daß es äußerst schwierig ist, den programmierbaren Frequenzteiler als integrierten MOS-Schaltkreis auszulegen, wie dies erforderlich ist, um das Frequenzteilverhältnis mit der angegebenen hohen Geschwindigkeit ändern zu können.
Aufgabe der Erfindung ist damit die Schaffung einer programmierbaren Impulsunterdrückungs-Frequenzteilerschaltung, welche die Frequenz eines Eingangssignals effektiv bzw. wirksam zu teilen vermag, ohne die Frequenzteilung mit außerordentlich hoher Geschwindigkeit durchführen zu müssen.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.
909820/0713
Mit der Erfindung wird eine programmierbare Unterdrückungs-Frequenz teiler schaltung geschaffen, die einen Frequenzteiler zum Teilen der Frequenz eines Eingangssignals mit einem variablen Frequenzteil(ungs)verhältnis entsprechend dem Inhalt eines an die Steuerklemme des Frequenzteilers angelegten Steuersignals, einen programmierbaren Frequenzteiler zum Teilen der Frequenz eines Ausgangssignals vom variablen Frequenzteiler mit einem vorgegebenen Frequenzteilverhältnis und eine ein Steuersignal erzeugende Einrichtung zur Lieferung einer vorgegebenen Zahl von Steuersignalen mit jeweils einer vorbestimmten Periode zur Steuerklemme des variablen Frequenzteilers aufweist, um die Frequenzteilung im variablen Verhältnis in Abhängigkeit von einem Ausgangssignal des programmierbaren Frequenzteilers durchzuführen.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild einer bisherigen Phasenregelschleife,
Fig. 2 ein Blockschaltbild einer bisherigen programmierbaren Impulsunterdrückungs-Frequenzteilerschaltung,
Fig. 3 ein Blockschaltbild einer programmierbaren Impulsunterdrückungs-Frequenzteilerschaltung mit Merkmalen nach der Erfindung,
Fig. 4A bis 4C und 5A bis 5F graphische Darstellungen von Signalwellenformen zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 3,
Fig. 6 ein Blockschaltbild einer Abwandlung der Taktimpuls-Steuereinheit der Schaltung gemäß Fig. 3 und
909820/0713
Fig. 7A bis 7D graphische Darstellungen von Signalwellenformen zur Erläuterung der Arbeitsweise der abgewandelten Steuereinheit nach Fig. 6.
Nachdem die Fig. 1 und 2 eingangs bereits erläutert worden sind, ist im folgenden anhand von Fig. 3 eine programmierbare Impulsunterdrückungs-Frequenzteilerschaltung, im folgenden einfach als Teilerschaltung bezeichnet, gemäß der Erfindung beschrieben. Die Frequenz fo eines Ausgangssignals eines spannungsgesteuerten Oszillators 32 wird durch einen Vorteiler 33 im Verhältnis 1/K oder 1/K+1 geteilt. Die Ausgangsklemme des Vorteilers 33 ist mit der Taktimpuls-Eingangsklmme eines ersten voreinstellbaren Zählers 34-1, beispielsweise eines zehnteiligen Zählers im programmierbaren Frequenzteiler 34 und auch mit den Taktimpuls-Eingangsklemmen von in einem Steuerimpulsgenerator 35 vorgesehenen Flip-Flops 35-1, 35-2 verbunden.
Der programmierbare Frequenzteiler 34 enthält weiterhin einen zweiten voreinstellbaren Zähler 34-2 zum Zählen der Ausgangsimpulse des ersten Zählers 34-1 und einen Ladeimpulsgenerator zur Lieferung eines Ausgangsimpulses bei Feststellung, daß die beiden Zähler 34-1, 34-2 jeweils eine vorgegebene Zahl von Impulsen gezählt haben.
Der Steuerimpulsgenerator 35 umfaßt zudem einen voreinstellbaren Zähler 35-3, der einen Ausgangsimpuls an die Rückstellklemme des Flip-Flops 35-4 abgibt, wenn eine vorgegebene Zahl von Ausgangsimpulsen des ersten Zählers 34-1 im Frequenzteiler 34 gezählt worden ist. Die Q-Ausgangsklemme des Flip-Flops 35-4 ist mit einer Eingangsklemme eines UND-Glieds 35-5 verbunden, dessen andere Eingangsklemme mit der Ausgangsklemme des ersten Zählers 34-1 verbunden ist und dessen Ausgangsklemme an der D-Singangsklemme des ersten Flip-Flops 35-1 liegt. Die Q-Ausgangsklemme des ersten Flip-Flops 35-1 ist an die D-Eingangsklemme des zweiten Flip-Flops 35-2 und außerdem an die eine Eingangsklemme eines UND-
909820/0713
284849Q
Glieds 35-6 angeschlossen, dessen andere Eingangsklemme mit der Q-Ausgangsklemme des zweiten Flip-Flops 35-2 verbunden ist, während seine Ausgangsklemine an die Steuerklemme des Vorteilers 33 angeschaltet ist.
Die Dateneingangsklemmen der voreinstellbaren Zähler 35-3, 34-1, 34-2 sind an entsprechende Datenausgangsklemmen A, B, C einer Vorgabeschaltung 36 (preset circuit) angeschlossen. Wenn ein Ausgangsimpuls vom Ladeimpulsgenerator 34-3 an die Ladeeingangsklemmen der Zähler 35-3, 34-1, 34-2 angelegt wird, werden Daten N1, N2, N3, die drei vorgegebene oder voreingestellte Impulszahlen angeben, in den Zählern 35-3, 34-1 und 34-2 voreingestellt. Die Setzeingangsklemme des Flip-Flops 35-4 ist mit der Ausgangsklemme des Ladeimpulsgenerators 34-3 verbunden, um in Abhängigkeit von einem Ausgangsimpuls des Ladeimpulsgenerators 34-3 gesetzt zu werden.
Im folgenden ist anhand der Fig. 4 und 5 die Arbeitsweise der programmierbaren Frequenzteilerschaltung nach Fig. 3 beschrieben.
Die Frequenz fo eines vom spannungsgesteuerten Oszillator
32 gelieferten Signals (Fig. 4A) wird durch den Vorteiler
33 in einem Verhältnis entsprechend dem Inhalt eines Steuersignals (Fig. 4B) geteilt. Wenn dabei an der Steuerklemme des Vorteilers 33 ein Signal hohen Pegels anliegt, teilt der Vorteiler 33 die Frequenz eines Eingangssignals im Verhältnis 1/K+1, z.B. 1/11. Wenn an der Steuerklemme des Vorteilers 33 ein Signal niedrigen Pegels anliegt, teilt der Vorteiler 33 die Frequenz eines Eingangssignals im Verhältnis 1/K, z.B. 1/10, unter Lieferung eines Ausgangssignals gemäß Fig. 4C.
Fig. 5A veranschaulicht die Wellenform eines Ausgangsimpulses vom Vorteiler 33, in einer längeren Zeiteinheit als in Fig. 4C wiedergegeben.
909820/0713
Es sei angenommen, daß in der Anfangsstufe der Teilerschaltung das Flip-Flop 35-4 gesetzt ist und die die vorbestimmte Zahl der von der Vorgabeschaltung 36 gelieferten Impuls bezeichnenden Daten in den voreinstellbaren Zählern 35-3, 34-1 und 34-2 vorgegeben sind.
So oft beispielsweise der zehnteilige Zähler 34-1 die Ausgangsimpulse vom Vorteiler 33 auf Null herabzählt, liefert der Zähler 34-1 gemäß Fig. 5B einen Impuls. Der Ausgangsimpuls des Zählers 34-1 wird zu den Zählern 35-3, 34-2 geleitet, um deren Inhalte abwärts zu zählen. Der Ausgangsimpuls des Zählers 34-1 wird außerdem über das UND-Glied 35-5 zum Flip-Flop 35-1 geliefert. Ein an der D-Eingangsklemme des Flip-Flops 35-1 erscheinendes Signal hohen Pegels wird entsprechend dem an die Taktimpulsklemme des Flip-Flops 35-1 angelegten Taktimpuls, d.h. einem Ausgangsimpuls des Vorteilers 33, verschoben. Das in Fig. 5C gezeigte, an der Q-Ausgangsklemme des Flip-Flops 35-1 erscheinende Ausgangssignal wird an die D-Eingangsklemme des Flip-Flops 35-2 angelegt. Ein an diese Eingangsklemme angelegtes Signal hohen Pegels wird in Abhängigkeit von einem an die Taktimpulseingangsklemme des Flip-Flops 3 5-2 angelegten Taktimpuls verschoben. Ein an der Q-Ausgangsklemme erscheinende Ausgangssignal gemäß Fig. 5D wird der einen Eingangsklemme des UND-Glieds 35-6 eingespeist, dessen andere Eingangsklemme mit einem Ausgangssignal von der Q-Ausgangsklemme des Flip-Flops 35-1 gespeist wird. Infolgedessen wird ein in Fig. 5E gezeigter Impuls mit einer Impulsbreite entsprechend einer Periode eines Ausgangsimpulses vom Vorteiler 33 an dessen Steuerklemme angelegt, wodurch sein Frequenzteilverhältnis auf 1/K+1 geändert wird. Nach dem Durchgang des Impulses wird das Frequenzteilverhältnis des Vorteilers 33 wieder auf 1/K zurückgeführt.
Wenn eine Zahl N1 von Vorgabeimpulsen des voreinstellbaren Zählers 34-1 gezählt wird, erzeugt der voreinstellbare Zähler 35-3 ein in Fig. 5F gezeigtes Rückstellsignal zum Rück-
909820/07 15
stellen des Flip-Flops 35-4. Infolgedessen wird das UND-Glied 35-5 durch ein niedriges Signal vom R-S-Flip-Flop 35-4 deaktiviert bzw. gesperrt, wodurch die Lieferung eines Ausgangsimpulses vom Zähler 34-1 zum Flip-Flop 35-1 verhindert wird. Wenn hierauf der Inhalt des Zählers 34-1 auf Null abwärts gezählt wird bzw. ist, und der Zähler 34-2 N3 Impulse zählt, geben beide Zähler 34-1, 34-2 gleichzeitig ein Ausgangssignal an den Ladeimpulsgenerator 34-3 ab, der seinerseits einen Ausgangsimpuls liefert. Dabei werden die Daten N1, N2, N3 in den Zählern 35-3, 34-1, 34-2 geladen, und das Flip-Flop 35-4 wird gesetzt, so daß der programmierbare Frequenzteiler auf den Ausgangszustand zurückgeführt wird.
So oft der Ladeimpulsgenerator 34-3 oder der Frequenzteiler 34 einen Ausgangsimpuls abgibt^ wird die Steuerklemme des Vorteilers 33 mit einem Impuls einer Impulsbreite entsprechend einer Periode eines Ausgangssignalimpulses vom Vorteiler 33 sowie mit Impulsen in einer Zahl entsprechend den im voreinstellbaren Zähler 35-3 geladenen Daten N1 gespeist. Die Frequenz fo eines Eingangssignals des Vorteilers 33 und die Frequenz f^ eines Ausgangssignals vom Frequenzteiler 34 besitzen daher ein Verhältnis, das sich durch folgende Gleichung bzw. Beziehung ausdrücken läßt:
fo = {(1ON3 + N2 - N1) K + N1 (K + 1)j fN = {(1ON3 + N2) K + N1/ fN
Diese Gleichung ist einer Gleichung äquivalent, welche die Beziehung zwischen der Frequenz eines der bisherigen Teilerschaltung gemäß Fig. 2 zugeführten Eingangssignals und der Frequenz eines von ihr gelieferten Ausgangssignals angibt.
Wie erwähnt, ist die erfindungsgemäße Frequenzteilerschal-
90 9 820/0713
tung so ausgelegt, daß der Steuerimpulsgenerator 35 in Abhängigkeit von einem Ausgangsimpuls des programmierbaren Frequenzteilers 34 betätigt wird; außerdem wird eine vorgegebene oder vorbestimmte Zahl von Impulsen abgegeben, die jeweils eine Impulsbreite entsprechend einer Periode eines Ausgangssignals vom Vorteiler 33 besitzen und die mit dem Ausgangssignal synchronisiert sind. Aus diesem Grund wirft eine etwa im Steuerimpulsgenerator auftretende Verzögerung keine Probleme auf.
Im folgenden ist anhand von Fig. 6 eine Taktimpuls-Steuerschaltung beschrieben, welche dieselbe Funktion besitzt wie die Kombination aus den Flip-Flops 35-1, 35-2, dem UND-Glied 35-6 und dem Vorteiler 33. Diese Taktimpuls-Steuerschaltung wird in Abhängigkeit von einem Ausgangsimpuls vom UND-Glied 35-5 des Steuerimpulsgenerators 35 betätigt, um dem programmierbaren Frequenzteiler 34 ein Ausgangssignal vom spannungsgesteuerten Oszillator 32 zuzuführen, das aus einer Anzahl von Impulsen mit jeweils einem fehlenden Impuls gebildet ist.
Die Taktimpuls-Steuerschaltung nach Fig. 6 umfaßt ein Flip-Flop 61, dessen D-Eingangsklemme mit der Ausgangsklemme des UND-Glieds 35-5 verbunden ist, ein Flip-Flop 62, dessen D-Eingangsklemme an die Q-Ausgangsklemme des Flip-Flops 61 angeschlossen ist, ein NAND-Glied 63, dessen eine Eingangsklemme mit der Q-Ausgangsklemme des Flip-Flops 61 und dessen andere Eingangsklemme mit der Q-Ausgangsklemme des Flip-Flops 62 verbunden sind, ein UND-Glied 64, dessen eine Eingangsklemme mit der Ausgangsklemme des NAND-Gliedes 63 verbunden und dessen andere Eingangsklemme über einen Umsetzer 65 an die Ausgangsklemme des spannungsgesteuerten Oszillators 32 angeschlossen ist, sowie einen Frequenzteiler 66 zum Teilen der Frequenz eines Ausgangsimpulses des UND-Glieds 64 im Verhältnis 1/M und zur Abgabe eines Ausgangsimpulses an den Zähler 34-1 des programmierbaren Zählers gemäß Fig. 5.
909820/0713
Im folgenden ist die Arbeitsweise der Taktimpuls-Steuerschaltung gemäß Fig. 6 anhand der Fig. 7A bis 7D erläutert, in denen die Wellenformen von Signalen dargestellt sind. Wenn ein Impuls mit vergleichsweise großer Impulsbreite (vergl. Fig. 7B) an die D-Eingangsklemme des Flip-Flops 61 angelegt wird, gibt letzteres an seiner Q-Ausgangsklemme einen Ausgangsimpuls in Abhängigkeit von einem Taktimpuls (Fig. 7A) vom spannungsgesteuerten Oszillator 32 ab. Wenn die D-Eingangsklemme des Flip-Flops 62 mit dem Ausgangsimpuls von der Q-Ausgangsklemme des Flip-Flops 61 gespeist wird, erscheint an der Q-Ausgangsklemme des Flip-Flops 62 in Abhängigkeit von einem Taktsignalimpuls gemäß Fig. 7A ein Signal niedrigen Pegels. Infolgedessen gibt das NAND-Glied 63 ein Ausgangssignal gemäß Fig. IC ab, während das UND-Glied 64 ein in Fig. 7D gezeigtes Signal liefert, das gegenüber dem Ausgangssignalimpuls nach Fig.7A umgekehrt ist und dem an jeder Stelle, an welcher ein Impuls vom UND-Glied 35-5 geliefert wird, ein Impuls fehlt. Wenn das UND-Glied 35-5 einen Impuls abgibt, teilt der Frequenzteiler 66 somit die Frequenz eines Ausgangssignals des spannungsgesteuerten Oszillators 32 praktisch im Verhältnis 1/M unter Lieferung eines Ausgangssignalimpulses, dem dieselbe Zahl von Impulsen fehlt, wie im Ausgangssignalimpuls des Vorteilers 33 nach Fig. 3.
Obgleich die Erfindung vorstehend in speziellen Ausführungsformen dargestellt und beschrieben ist, ist sie keineswegs darauf beschränkt. Beispielsweise wird bei der programmierbaren Frequenzteilerschaltung nach Fig. 3 ein Ausgangsimpuls vom voreinstellbaren Zähler 34-1 zum Zähler 35-3 und zum UND-Glied 35-5 geliefert. Stattdessen kann jedoch auch ein getrennter Frequenzteiler zum Teilen der Frequenz eines Ausgangsimpulses vom Vorteiler 33 und zur Lieferung eines Ausgangsimpulses an den voreinstellbaren Zähler 35-3 und an das UND-Glied 35-5 vorgesehen sein.
9098 21O /0713
Während das Frequenzteilverhältnis des Vorteilers 3 3 gemäß Fig. 3 auf 1/K und 1/K+1 eingestellt ist, kann es auch mit 1/K und 1/K+n (mit η = eine ganze Zahl entsprechend 2 oder höher) gewählt werden.
909820/0713
Leerseite

Claims (7)

  1. 2848430
    Henkel, Kern, Feiler & Hänzel Patentanwälte
    Registered Representatives
    before the
    European Patent Office
    Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstraße37
    Kawasaki-shi, Japan D-8000 München 80
    — Tel.: 0 89/98 20 85-87
    Telex: 0529802 hnkj d Telegramme: ellipsoid
    *8. .\'ov. 1978
    53P581-3
    Programmierbare Impulsunterdrückungs-Frequenzteiler schal tung
    Patentansprüche
    [1 ./ Programmierbare Impulsunterdrückungs-Frequenzteilerschaltung, gekennzeichnet durch eine Einrichtung zum Teilen der Frequenz eines Eingangssignals in einem Verhältnis, das mit dem Inhalt eines an eine Steuerklemme angelegten Steuersignals variiert, durch einen programmierbaren Frequenzteiler zum Teilen der Frequenz eines Ausgangssignals von der mit variablem Verhältnis arbeitenden Frequenzteilereinrichtung in dem im programmierbaren Frequenzteiler gesetzten Frequenzteilverhältnis und durch eine ein Steuersignal erzeugende Einrichtung zur fortlaufenden Lieferung einer vorgegebenen Zahl von Steuersignalen mit jeweils einer vorbestimmten Periode an die Steuerklemme der genannten variablen Einrichtung in Abhängigkeit von einem Ausgangssignal des programmierbaren Frequenzteilers, um dabei das Frequenzteilverhältnis der genannten variablen Einrichtung bei jedesmaliger Erzeugung des Steuersignals zu ändern.
    90982 0/0713
  2. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuersignal-Erzeugungseinrichtung einen ersten Frequenzteiler zum Teilen der Frequenz eines Ausgangssignals der genannten variablen bzw. mit variablem Frequenzteilverhältnis arbeitenden Frequenzteilereinrichtung, einen Zähler zum Zählen der Ausgangsimpulse des ersten Frequenzteilers und zur Lieferung eines Ausgangssignals nach Zählung einer vorbestimmten Zahl von Impulsen, eine Steuerschaltung zur Erzeugung eines Sperrsignals in Abhängigkeit von einem Ausgangssignal des Zählers und zur Abgabe eines Aktiviersignals auf ein Ausgangssignal vom programmierbaren Frequenzteiler hin sowie ein erstes UND-Glied aufweist, dessen eine Eingangsklemme mit der Ausgangsklemme des ersten Frequenzteilers verbunden ist, während seine andere Eingangsklemme mit der Ausgangsklemme der Steuerschaltung und seine Ausgangsklemme mit der genannten variablen Einrichtung verbunden sind, und welches durch ein von der Steuerschaltung geliefertes Sperrsignal deaktiviert bzw. gesperrt und durch ein Aktiviersignal von der Steuerschaltung aktiviert bzw. durchgeschaltet wird.
  3. 3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltung durch ein R-S-Flip-Flop gebildet ist.
  4. 4. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Zähler durch einen voreinstellbaren Zähler gebildet ist, in welchem vorbestimmte Daten in Abhängigkeit von einem Ausgangssignal des programmierbaren Frequenzteilers setzbar sind.
  5. 5. Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannte variable Einrichtung einen Vorteiler zur Lieferung eines Ausgangssignals zum programmierbaren Frequenzteiler, ein erstes Flip-Flop,
    909820/0713
    das auf ein Ausgangssignal vom Vorteiler hin ein Ausgangssignal erzeugt, das einem Ausgangssignal von der Steuersignal-Erzeugungseinrichtung entspricht, ein zweites Flip-Flop zur Lieferung eines Ausgangssignals entsprechend einem Ausgangssignal des ersten Flip-Flops in Abhängigkeit von einem Ausgangssignal des Vorteilers und ein zweites UND-Glied zur Abnahme eines Ausgangssignals vom ersten Flip-Flop und eines gegenüber einem Ausgangssignal vom zweiten Flip-Flop umgekehrten bzw. invertierten Signals und zur Lieferung eines Ausgangssignals zur Steuerklemme des Vorteilers umfaßt.
  6. 6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß eine kombinierte Schaltung aus erstem und zweitem Flip-Flop sowie zweitem UND-Glied in Abhängigkeit von einem Ausgangssignal von der Steuersignal-Erzeugungseinrichtung betätigbar ist und einen Impuls abgibt, der eine Impulsbreite entsprechend einer Periode des Ausgangssignals des Vorteilers besitzt.
  7. 7. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die genannte variable Einrichtung ein erstes Flip-Flop zur Abnahme eines Eingangssignals und zur Lieferung eines Ausgangssignals entsprechend einem Ausgangssignal der Steuersignal-Erzeugungseinrichtung, ein zweites Flip-Flop, da.s in Abhängigkeit von diesem Eingangssignal ein Ausgangssignal entsprechend einem Ausgangssignal des ersten Flip-Flops liefert, ein NAND-Glied zur Abnahme eines Ausgangssignals vom ersten Flip-Flop und eines gegenüber einem Ausgangssignal des zweiten Flip-Flops umgekehrten bzw. invertierten Signals, ein zweites UND-Glied zur tormäßigen Steuerung eines gegenüber dem Eingangssignal umgekehrten bzw. invertierten Signals entsprechend dem Inhalt eines Ausgangssignals des NAND-Glieds und einen Frequenzteiler zum Teilen der Frequenz eines Ausgangssignals des zweiten UND-Glieds im vorbe-
    909820/0713
    stimmten Verhältnis und zur Lieferung eines Ausgangssignals zum programmierbaren Frequenzteiler umfaßt.
    909820/0713
DE2848490A 1977-11-10 1978-11-08 Programmierbare Frequenzteilerschaltung Expired DE2848490C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13499777A JPS5467753A (en) 1977-11-10 1977-11-10 Pulse swallow type programmable frequency divider

Publications (3)

Publication Number Publication Date
DE2848490A1 true DE2848490A1 (de) 1979-05-17
DE2848490B2 DE2848490B2 (de) 1981-05-14
DE2848490C3 DE2848490C3 (de) 1981-12-24

Family

ID=15141516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2848490A Expired DE2848490C3 (de) 1977-11-10 1978-11-08 Programmierbare Frequenzteilerschaltung

Country Status (4)

Country Link
US (1) US4264863A (de)
JP (1) JPS5467753A (de)
DE (1) DE2848490C3 (de)
GB (1) GB2008824B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673907A (en) * 1979-11-21 1981-06-19 Hitachi Ltd Frequency divider
GB2111269B (en) * 1981-11-25 1986-04-09 Plessey Co Plc Adjustable ratio divider
US4575867A (en) * 1982-08-09 1986-03-11 Rockwell International Corporation High speed programmable prescaler
JPS59231925A (ja) * 1983-06-15 1984-12-26 Hitachi Micro Comput Eng Ltd Ｆｍ／ａｍ受信機
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
JP2655383B2 (ja) * 1992-09-14 1997-09-17 有限会社陽光エンジニアリング社 感熱自動閉止ガスコック
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
SG48805A1 (en) * 1994-02-04 1998-05-18 Intel Corp Method and apparatus for control of power consumption in a computer system
FR2719728A1 (fr) * 1994-05-04 1995-11-10 Philips Composants Diviseur de fréquence, synthétiseur de fréquence comportant un tel diviseur et radiotéléphone comportant un tel synthétiseur.
US5821784A (en) * 1995-12-29 1998-10-13 Intel Corporation Method and apparatus for generating 2/N mode bus clock signals
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5834956A (en) * 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
CN1218487C (zh) * 2000-12-22 2005-09-07 皇家菲利浦电子有限公司 降低功率损耗的分频器、基于该分频器的装置以及高功率效率分频的方法
WO2002093747A2 (en) * 2001-05-17 2002-11-21 Koninklijke Philips Electronics N.V. Improved frequency divider with reduced jitter and apparatus based thereon
US6968029B1 (en) 2004-08-03 2005-11-22 Skyworks Solutions, Inc. Frequency prescaler
US7636803B2 (en) * 2006-09-28 2009-12-22 Advanced Micro Devices, Inc. Device and method for transferring data between devices
US8014485B2 (en) * 2007-05-17 2011-09-06 Advanced Micro Devices, Inc. Techniques for integrated circuit clock management using multiple clock generators
US7921318B2 (en) * 2007-05-17 2011-04-05 Globalfoundries Inc. Techniques for integrated circuit clock management using pulse skipping
US7737752B2 (en) * 2007-05-17 2010-06-15 Globalfoundries Inc Techniques for integrated circuit clock management
US8575972B2 (en) * 2009-03-23 2013-11-05 Advanced Micro Devices, Inc. Digital frequency synthesizer device and method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543825A1 (de) * 1975-10-01 1977-04-14 Licentia Gmbh Verfahren zum schnellen zaehlen oder teilen sehr hoher frequenzen mit beliebigem teilerverhaeltnis

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1121323A (en) * 1964-09-04 1968-07-24 Plessey Uk Ltd Improvements in electrical oscillation generators
DE1252738B (de) * 1964-09-04 1967-10-26 The Plessey Company Limited, Ilford Essex (Großbritannien) Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen
US3484699A (en) * 1967-01-06 1969-12-16 North American Rockwell Dividing circuit with binary logic switch in feedback circuit to change dividing factor
FR2157119A5 (de) * 1971-10-18 1973-06-01 Adret Electronique

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543825A1 (de) * 1975-10-01 1977-04-14 Licentia Gmbh Verfahren zum schnellen zaehlen oder teilen sehr hoher frequenzen mit beliebigem teilerverhaeltnis

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Hansactron BTR - 1, Oktober 1969, S. 235-243 *

Also Published As

Publication number Publication date
DE2848490C3 (de) 1981-12-24
US4264863A (en) 1981-04-28
GB2008824B (en) 1982-08-18
DE2848490B2 (de) 1981-05-14
JPS5467753A (en) 1979-05-31
GB2008824A (en) 1979-06-06

Similar Documents

Publication Publication Date Title
DE2848490A1 (de) Programmierbare impulsunterdrueckungs- frequenzteilerschaltung
DE2925583C2 (de) Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen
DE3750810T2 (de) Frequenzsynthetisierer.
EP1222740B1 (de) Phasenregelkreis
DE2542954C2 (de) Frequenzgenerator mit einem Phasenregelkreis
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE1964912C3 (de) Frequenz-Synthesizer
DE69300291T2 (de) Frequenzregelschleife.
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
EP0203208B1 (de) Frequenzsyntheseschaltung zur Erzeugung eines analogen Signals mit digital in Stufen einstellbarer Frequenz
DE2305847A1 (de) Anordnung zum beliebigen erzeugen einer aus einer anzahl in einem breiten frequenzband liegender diskreter frequenzen
DE3321601A1 (de) Steuerschaltung fuer eine phasenstarre schleife
EP0520590A1 (de) Schaltungsanordnung zur Frequenzsynthese
DE4008781C2 (de) Phasenregelschleife mit Phasenschlupfsteuerung
DE2936250C2 (de) Digitaler Frequenz-Synthesizer
DE2742184A1 (de) Schaltungsanordnung zum herstellen einer niedrigerfrequenten schaltfolge durch teilen
DE1766866B1 (de) Frequenzsynthetisator unter verwendung von regelschleifen
DE69002224T2 (de) Mikrowellen-Synthesierer mit einem Teiler mit gebrochenem Teilverhältnis.
DE2513948A1 (de) Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife
DE3486447T2 (de) Lock-Detektor für eine digitale Phasenregelschleife
DE2735053A1 (de) Digitaler phasenregelkreis
DE2919994C2 (de) Digitaler Frequenz-Synthetisierer
DE3633024C2 (de) Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen
WO2004082144A1 (de) Phasen-/frequenzregelkreis und phasen-/frequenz-komparator hierfür

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee