DE2844506A1 - Verfahren und schaltungsanordnung zum automatischen einstellen der phase eines taktgebers - Google Patents

Description

B4TENMNW0"UE ^BROSE^DKa BROSE

D-8023 München-Pullach, Wiener Str. 2; Tel. (089) 7 9-130 VI;; Telex 5Σ-Ι214/ ores d; üaMes. «Patentibus» München

Diplom Ingenieure

SPERRY RAND CORPORATIDIM, 1290 Avenue of the Americas, Neu York, New York 10019, U.S.A.

ihr zeichen: SL-ViZ ^Ta9^: 11. Oktober 1978

Your ref.: Date:

Verfahren und Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers

Die Erfindung betrifft allgemein ein Daten-Takt-System und insbesondere ein l/erfahren zum automatischen Einstellen der Phase eines Taktgebers und eine Schaltungsanordnung zur Durchführung des Uerfahrens zur Verwendung bei Daten-Takt-Systemen, um eine sichere Speicherung von Daten zu erhalten, die um einen unbekannten Betrag verzögert tüurden.

Ein bekanntes Daten-Takt-Syatem enthält eine lokale Einheit und eine entfernt liegende Einheit, die durch Takt-sendende und Daten-empfangende Kabel oder ähnliches miteinander verbunden sind. Die lokale Einheit enthält einen Takt-Impuls-Generator und eine lokale Daten-Speicher-Einrichtung, während die entfernt liegende Einheit eine entfernt liegende Daten-Speicher-Einrichtung enthält. Der Zweck des Systems liegt darin, die Daten van der entfernt liegenden Speicher-Einrichtung taktmäßig auszugeben, wobei die Daten an der entfernt liegenden Speichereinrichtung von irgendeiner anderen Quelle empfangen wurden, und diese Daten taktmäßig zu der lokalen Speicher-Einrichtung einzugeben und

- 10 -

909816/0954

hierdurch die Daten zu einem lokalen Multiplexer oder irgendeiner anderen Einheit zu übertragen, die Daten benötigt. Folglich werden beim Betrieb die von dem lokalen Generator erzeugten Taktimpulse vQn der lokalen Einheit auf einem Kabel zu der entfernt liegenden Datenspeichereinrichtung gesandt, um digitale Daten von der entfernt liegenden Einrichtung durch das andere Habel hindurch zu der lokalen Daten-Speicher-Einrichtung taktmäßig zu übermitteln. Gleichzeitig werden Taktimpulse van dem Generator an die lokale Speichereinrichtung angelegt, um die ankommenden Daten durch die lokale Speichereinrichtung hindurch der lokalen, datenbenötigenden Einheit taktmäßig einzugeben oder zu ihr zu übertragen.

In Fällen, bei denen die digitalen Daten von der entfernt liegenden Einheit mit hohen Geschwindigkeiten, so z.B. 1D bis 6D WHz getaktet werden, sind aufgrund von Änderungen der Kabellänge oder der Temperatur sowie von inhärenten Charakteristiken der elektrischen Schaltkreiskomponenten Takt- und Datenausbreitungsverzögerungen zu erwarten. Unter Bedingungen, bei denen die Summe derartiger Verzögerungen ungefähr gleich der Taktimpulsperiade oder ganzzahliger Vielfacher davon ist, werden die Daten nicht richtig an der lokalen Speichereinrichtung taktmäßig eingegeben. Dies liegt daran, daß die taktende Flanke des Taktimpulses, der der lokalen Speichereinrichtung angelegt wird, mit einem Schrittübergang in den Daten an der lokalen Einrichtung zeitlich zusammenfällt. Dies verursacht eine unzuverlässige Datenspeicherung oder -übertragung bei der lokalen Speichereinrichtung, was üblicherweise zu einem Verlust des speziellen Teiles der Daten führt.

Zur Vermeidung eines solchen'Zustandes wurde beim Stand der Technik die Phase der Taktimpulse, die zu der entfernt liegenden Einheit getaktet wurden, manuell eingestellt Dder verschoben, um sicherzustellen, daß ankommende Datenübergänge nicht mit der taktenden Flanke der an die lokale Speichereinrichtung angelegten Taktimpulse zusammenfällt. Eine Möglichkeit, die Phase der herausgehenden oder Ausgangs-Taktimpulse einzustellen, besteht darin, die Länge eines der Kabel relativ zum anderen Kabel zu verändern, wie z.B. durch mehrere Überbrückungskabel (jumper cables) mit

- 11 -

909816/0954

verschiedenen Längen, so daß eines durch das andere ersetzt werden kann, immer wenn eine Phaseneinstellung durchgeführt uierden soll. Eine andere Möglichkeit besteht darin, einen monastabilen Multivibrator zu verwenden, der zwischen den Generator und das den Takt sendende Kabel verschalte ε ist, wobei der Multivibrator manuell eingestellt werden kann, um die zeitliche Lage der Ausgangstaktimpulse zu verändern. Umgekehrt kann eine dieser Möglichkeiten dazu verwendet werden, die zeitiche Lage der lokalen Taktimpulse für rlie lokale Speichereinrichtung in Beziehung zu der zeitlichen Lage der Ausgangstaktimpulse einzustellen.

Allerdings haben diese bekannten Möglichkeiten mehrere Wachteile. Beide benötigen eine manuelle Einstellung und eine fortlaufende Aufmerksamkeit der Bedienperson, um die korrekte Einstellung aufrechtzuerhalten. Eine manuelle Einstellung ist oftmals nicht durchführbar, da sie zuviel Zeit benötigt und die Betriebsleistung des Systems beachtlich verringert. Da das System oftmals in Umgebungen verwendet wird, bei denen die räumlichen Begrenzungen eine extreme Kompaktheit bei der Installation der Einrichtung erfordern, wie z.B. bei einem Flugzeug, ist es auch sehr unbequem und schwierig, die nötigen manuellen Einstellungen durchzuführen.

Aufgabe der vorliegenden Erfindung ist es daher, ein !/erfahren und eine Vorrichtung zur Durchführung des Verfahrens anzugeben, mit dem die oben angegebenen Nachteile beseitigt werden können und insbesondere, mit dem eine automatische Einstellung der Phase eines Taktgebers möglich ist. Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.

Die oben erläuterten Nachteile des Standes der Technik werden erfindungsgemäß im wesentlichen dadurch überwunden, daß ein Verfahren und eine Schaltungsanordnung zum Einstellen der Phase eines Taktgebers geschaffen wird, die eine automatische Erfassung der Übergangsbereiche der digitalen Daten ermöglicht, die von der entfernt liegenden Einheit getaktet werden und daß eine Auswahl der richtigen Taktphase oder zeitlichen Beziehung

- 12 -

909816/0954

zu den Datenübergangstiereichen ermöglicht wird, so daß ein taktmäßiges Eingeben der Daten zu der lokalen Einheit zu solchen Zeitpunkten auftritt, an denen die Daten stabil sind. Obwohl die Hosten des Gesamtsystems durch den Schaltkreis etwas vergrößert werden, uird dies bei weitem durch die Verbesserung der Arbeitsleistung des Systems durch den Schaltkreis aufgewogen . Die Taktphaseneinstellungen werden bei Geschwindigkeiten durchgeführt, die mit den hohen Geschwindigkeiten der Daten- und Taktausbreitung kompatibel sind. Die (erfindungsgemäße) Schaltungsanordnung kann leicht aus im Handel erhaltlichen elektronischen Bauteilen aufgebaut werden.

Folglich schafft die vorliegende Erfindung ein Verfahren und eine Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers, die:

a) Ausgangstaktimpulse erzeugen, die jeweils einen ersten und einen zweiten Periodenabschnitt und einen Übergang aufweisen, um das taktmäßige Ausgeben von Daten aus der entfernt liegenden Einheit zu bewirken;

b) einen Abtastbereich in jeden der Periodenabschnitte definieren, der vcn kürzerer Dauer als der entsprechende Periodenabschnitt ist;

c) die Daten überwachen, um zu bestimmen, in welchem der Periodenabschnitte ein Übergang der Daten während eines Abtastbereiohes auftritt; und

d) während des Abtastbereiches in dem anderen Periodenabschnitt einen Eingangstaktimpuls erzeugen, um die Daten taktmäßig zu der lokalen Einheit einzugeben. Mehr im einzelnen sorgen das Verfahren und die Schaltungsanordnung dafür, daß eine Anzeige dessen gespeichert wird, in welchem der Periodenabschnitte ein Übergang in den Daten zuletzt während eines Abtastbereiches aufgetreten ist und dafür, daß der andere der Periodenabschnitte zum taktmäßigen Eingeben der Daten in die lokale Einheit ausgewählt wird.

- 13 -

909816/0954

Die vorliegende Erfindung schafft also bei einem Daten-Takt-System mit einer lokalen Daten-Speicher-Einrichtung und einer entfernt liegenden Daten-Speicher-Einrichtung, die mit der lokalen Speichereinrichtung verbunden ist, ein verfahren und eine Schaltungsanordnung zur Ausführung Einer automatischen Einstellung der Phase eines Taktgebers, das folgendes enthält:

a) Erzeugen von Ausgangstaktimpulsen, die jeweils eine vorbestimmte Periodendauer aufweisen, die aus ersten und zweiten Halb-Perioden zusammengesetzt ist, die durch einen taktenden Übergang verbunden sind, der, wenn er an die entfernt liegende Datenspeichareinrichtung angelegt wird, ein taktmäßiges Ausgeben der Daten hieraus zu der lokalen Datenspeichereinrichtung bewirkt;

b) Erzeugen eines Abtastimpulses während der ersten und der zweiten HaIb-Periode der Ausgangstaktimpulse, wobei jeder der Abtastimpulse ein Intervall kürzerer Dauer aufweist als dessen entsprechende Halb-Periode des Ausgangstaktimpulses;

c) Erzeugen von Zeitimpulsen, deren jeder einen Übergang aufweist, der ungefähr zur Mitte des Intervalls jedes der Abtastimpulse auftritt;

d) Empfang der Ausgangstaktimpulse und der Abtastimpulse und Überwachung der Daten, wenn letzters taktmäßig der lokalen Speichereinrichtung eingegeben werden, zum Erfassen einer der ersten und zweiten Halbperioden des Ausgangstaktimpulses, in dem die Koinzidenz eines Überganges der Daten mit einem der Abtastimpulse auftritt; und

e) Erzeugen von Eingangstaktimpulsen in Abhängigkeit von den Übergängen der Zeitimpulse, die in der Mitte der Intervalle der Abtastimpulse auftreten, die während des anderen der ersten und zweiten Halbperioden der Ausgangstaktimpulse auftreten, zum taktmäßigen Eingeben der Daten in die lokale Datenspeichereinrichtung. Die entsprechenden Abtastimpulse, die während der ersten und zweiten Halbperioden der Ausgangstaktimpulse erzeugt werden, werden zwischen den gegenüberliegenden Enden

-Ik-

909816/0954

der entsprechenden Halbperiode angeordnet und innerhalb dieser Enden nach innen verschoben.

Die Erfindung schafft also eine Schaltungsanordnung zur automatischen Einstellung der Phase eines Taktgebers, die in einer lokalen Einheit eines Datentaktsystems untergebracht ist. Die lokale Einheit enthält weiterhin einen Taktimpulsgenerator und eine lokale Datenspeichereinrichtung. Das System enthält weiterhin eine entfernt liegende Einheit mit einer entfernt liegenden Datenspeichereinrichtung. Der Schaltkreis zum automatischen Einstellen der Phase eines Taktgebers empfängt Taktimpulse aus einem Generator und erzeugt Ausgangstaktimpulse mit ersten und zweiten Halbperiaden, die durch einen Taktübergang verbunden sind, die, wenn sie an die entfernt liegende Speichereinrichtung angelegt werden, ein taktmäßiges Ausgeben von Daten zu der lokalen Speichereinrichtung bewirken. Der Schaltkreis erzeugt weiterhin während jeder der ersten und zweiten Halbperiaden der Ausgangstaktimpulse einen Abtastimpuls und erfaßt, in welcher der Halbperioden ein positiver Übergang in den ankommenden Daten während des Intervalls des Abtastimpulses in der entsprechenden Halbperiode aufgetreten ist. Dies ermöglicht, daß der Schaltkreis lokale-oder Eingangstaktimpulse erzeugt, zum taktmäßigen Eingeben der ankommenden Daten an der lokalen Speichereinrichtung während der anderen Halbperiode, so daß die taktenden Flanken der Eingangstaktimpulse nicht mit irgendeinem positiven Übergang der ankommenden Daten zusammenfällt, wenn er an die lokale Speichereinrichtung angelegt ist. Im Ergebnis wird eine zuverlässige Speicherung der ankommenden Daten garantiert, die zu Zeitpunkten an der lokalen Speichereinrichtung auftritt, wenn die Daten stabil sind.

Im Folgenden wird die Erfindung anhand eines Ausführungsbeispieles im Zusammenhang mit den Figuren ausführlicher erläutert. Es zeigt:

Figur 1 ein Blockschaltbild eines bekannten Datentaktsystems;

Fifjur 2 ein Zeitdiagramm zur Erläuterung der bei dem bekannten System von Figur 1 auftretenden Probleme;

- 15 -

909816/0954

Figur 3 sin Blockschaltbild der erfindungsgemäßen Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers;

Figur k ein detailliertes elektrisches Schaltbild der Schaltungsanordnung gemäß der Erfindung; und

Figur 5 ein Zeitdiagramm zur detaillierten Erläuterung der Arbeitsweise der in Fig. k dargestellten Schaltungsanordnung.

Das in Fig. 1 dargestellte, bekannte Taktsystem ist generell mit 1D bezeichnet und besteht aus einer lokalen Einheit 12 und einer entfernt liegenden Einheit Ik, die durch Takt-sendsnde und Daten-empfangende Kabel 16 und 18 verbunden sind, wobei beide Kabel die gleiche Länge X haben, zum Beispiel 3D,5 m. Die lokale Einheit 12 enthält einen Taktimpulsgenerator 2D und eine lokale Datenspeichereinrichtung 22, uiie z.B. ein Flip-Flop. Die entfernt liegende Einheit 14 enthält eine entfernt liegende Datenspeichereinrichtung Zk, die ebenfalls ein Flip-Flop sein kann.

Beim Betrieb werden die von dem Taktimpulsgenerator 20 erzeugten Taktimpulse von der lokalen Einheit 12 auf dem Kabel 16 zu der entfernt liegenden Datenspeichereinrichtung Zk der entfernt liegenden Einheit 14 gesandt, zum taktmäßigen Ausgeben van digitalen Daten aus der Einrichtung Zk durch das Kabel 18 hindurch zu der lokalen Datenspeichereinrichtung in der lokalen Einheit 12. Gleichzeitig werden Taktimpulse von dem Generator 20 an die lokale Speichereinrichtung 22 angelegt, um Daten durch letztere hindurch zu übertragen oder zu einem (nicht dargestellten) lokalen Multiplexer oder irgendeiner anderen Datenfaenötigenden Komponente taktmäßig einzugeben.

In Fällen, bei denen digitale Daten mit ho'hen Geschwindigkeiten, wie z.B. 10 bis 60 MHz von der entfernt liegenden Einheit getaktet werden, sind Takt- und Datenausbreitungsverzögerungen zu erwarten, die durch

- 16 -

909816/09SA

Änderungen der Kabellänge, der Temperatur oder durch inhärente Charakteristiken der elektrischen Schaltkreiskompanenten bedingt sind. Unter Bedingungen, bei denen die Summe dieser Verzögerungen ungefähr gleich der Taktimpulsperiode oder ganzzahliger Vielfacher der Periode sind, werden die Daten nicht richtig in der lokalen Speichereinrichtung 22 gespeichert.

Figur 2 zeigt die Dben geschilderte Bedingung, bei der die zeitliche Lage ader die Phasenverschiebungen des Taktes und der Datenausbreitung ungefähr gleich der Periode P des Taktimpulses sind, der von dem Generator 2D erzeugt uird. Mit "Taktimpulse bei Y" ist die zeitliche Lage der Taktimpulse dargestellt, wie sie die lokale Einheit 12 auf dem Kabel verlassen und ebenso, uiie sie an den CM-Eingang der lokalen Speichereinrichtung 22 angelegt werden, um die Datenübertragung von dem D-Eingang zu dem Q-Ausgang der Einrichtung 22 (und damit zu der lokalen Multiplexereinheit) zu veranlassen. Mit "Verzögerungs-Takt-Impulse bei Z" ist die zeitliche Beziehung der Taktimpulse dargestellt, wie sie an der entfernt liegenden Einheit 14 nach Ausbreitung über das Kabel 16 ankommen und an den CK-Eingang der entfernt liegenden Speichereinrichtung Zk angelegt werden, um die Datenübertragung von dem D-Eingang zu dem Q-Ausgang der Einrichtung Zk zu veranlassen. Durch Vergleich der Taktimpulse bei Y mit dsn verzögerten Taktimpulsen bei Z kann man leicht sehen, daß letztere um die Zeitdauer D₁ gegenüber den ersteren verzögert sind.

Wenn die verzögerten Taktimpulse bei Z an den CK-Eingang der entfernt liegenden Speichereinrichtung Zk angelegt werden, werden Datenbits übertragen oder taktmäSig an dem Q-Ausgang der Einrichtung Zk ausgegeben und haben die mit "Datenausgang bei Z" in Fig. 2 bezeichneten zeitlichen Beziehungen. LJenn diese Daten nach Ausbreitung über das Kabel 16 an der lokalen Speichereinrichtung 22 ankommen, um durch den Q-Ausgang der Einrichtung 22 hindurch getaktet zu werden, so haben die Daten die mit "verzögerter Dateneingang bei Y" in Fig. 2 bezeichnete zeitliche Beziehung. Durch Vergleich des Datenausganges bei Z mit dem verzögerten

- 17 -

909816/0954

Dateneingang bei Y kann man leicht sehen, daß letzterer um die Zeitdauer Dp, relativ zu ersterem zeitlich verzögert ist.

Bei der in Fig. 2 dargestellten Bedingung ist die Summe der Taktverzögerung Dy. und der Datenverzögerung D„ ungefähr gleich der Periode P des Taktimpulses, so daß gerade ujenn die Uorderflanke des Taktimpulses an den CK-Eingang der lokalen Speichereinrichtung 22 angelegt wird, um die Übertragung der Daten zu veranlassen, die an dem D-Eingang der Einrichtung 22 anstehen, zu dessen Q-Ausgang, so tritt ein Übergang der Daten, auf, entweder van niedrig zu hoch (mit durchgezogener Linie dargestellt) oder von hoch zu niedrig (mit gestrichelten Linien dargestellt). Diese Bedingung verursacht eine unzuverlässige Datenspeicherung oder -übertragung an der lokalen Speichereinrichtung 22, die üblicherweise zu einem Verlust des einzelnen Datenbits führt. Zur Vermeidung dieses Zustandes wurde beim Stand der Technik die Phase der Taktimpulse, die zu der entfernt liegenden Einheit 1^ übermittelt wurden, manuell eingestellt oder verschoben, um sicherzustsilen, daß der Datenübergang nicht mit den Uorderflanken oder Taktflanken der an die lokale Speichereinrichtung 22 angelegten Taktimpulse zusammenfällt. Die einzelnen Ausgestaltungen dieses Standes der Technik wurden vorgenommen, um eine Phasenverschiebung der Taktimpulse zu erhalten, wobei die hierbei auftretenden Probleme oben beschrieben wurden.

Im Folgenden wird auf Fig. 3 Bezug genommen, in der die Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers gemäß der vorliegenden Erfindung in Form eines generell mit dem Bezugszeichen 26 bezeichneten Blockes dargestellt ist. Die Schaltungsanordnung 26 ermöglicht die Erfassung der Übergangsbereiche der digitalen Daten, die von der entfernt liegenden Einheit getaktet werden und die Auswahl der richtigen Taktphase oder Taktzeitsteuerung in Beziehung zu den Daten-Übergangs-Bereichen, so daß die Uorderflanken der Taktimpulse, wenn sie an die lokale Speichereinrichtung 22 angelegt werden, nicht auftreten oder mit irgendeinem solcher Übergänge zusammenfallen und hierdurch eine unzuverlässige Datenspeicherung veranlassen, wenn die Daten an der lokalen Speichereinheit 12 ankommen. Die Erfassung der Datenübergangsbereiche und die Auswahl der richtigen

- 18 -

909816/0954

Taktphaae erfolgen durch den Schaltkreis 26 automatisch. Folglich wird eine zuverlässige Speicherung der Daten, die um einen unbekannten Betrag verzögert wurden, erreicht, da sichergestellt ist, daß ein Takten an der lokalen Einheit 12 zu einem Zeitpunkt auftritt, an dem die Daten stabil sind (nicht in einem Übergangszustand).

Wie generell in Fig. 3 dargestellt und im einzelnen in Fig. k gezeigt, enthält die Schaltungsanordnung 26 zum automatischen Einstellen der Phase eines Taktgebers ein Takt-Teiler-f\letzujerk 28, einen Datenübergangsdetektc-r 30, einen Taktphasenspeicher 32 und einen Taktphasenselektor 34. Die Schaltungsanordnung 26 ist in der lokalen Einheit 12 untergebracht. Das Takt-Teiler-IMetzwerk 28 der Schaltungsanordnung 26 empfängt Taktimpulse von dem Taktimpulsgenerator 2G und erzeugt an einem Ausgang Taktimpulse, die zu der entfernt liegenden Einheit Ik auf dem Kabel 16 gesandt werden, um Daten aus der entfernt, liegenden Speichereinrichtung Zk taktmäßig zu der lokalen Speichereinrichtung 22 auszugeben. Der Daten-Übergangs-Detektor 30 der Schaltungsanordnung 26 überwacht die von der entfernt liegenden Einheit Ik zu der lokalen Speichereinrichtung 22 kommenden Daten, um die Übergangsbereiche in den Daten zu erfassen. Der Takt-Phasen-Selektor 3k der Schaltungsanordnung 26 gibt die lokalen oder Eingangstaktimpulse aus, die veranlassen, daß die von der lokalen Speichereinrichtung 22 empfangenen ankommenden Daten zu dem lokalen Multiplexer oder irgendeiner anderen datenbenötigenden Komponente übertragen uierden.

Die van dem Netzwerk 28 erzeugten Ausgangstaktimpulse haben jeweils eine varbestimmte Periode, die aus einer ersten und einer zweiten Halbperiode zusammengesetzt ist, die durch einen Taktübergang verbunden werden, der, wenn er an die entfernt liegende Datenspeichereinrichtung 2k angelegt ist, das taktmäßige Ausgeben von Daten daraus zu der lokalen Datenspeichereinrichtung 22 veranlasst. Der Zweck bzw. die Funktion der Schaltungsanordnung 26 zum automatischen Einstellen der Phase eines Taktgebers liegt darin zu bestimmen, in welcher der Halbperioden der Ausgangstaktimpulse die Übergänge der von der lokalen Einheit 12 empfangenen Daten auftreten, so

- 19 -

909816/0954

daß die Daten taktmäßig in die lokale Speichereinrichtung 22 eingegeben werden können und zwar in der gegenüberliegenden bzw. anderen Hälfte der Periode, uiodurch sichergestellt ist, daß Datenübergänge nicht mit der l/orderflanke oder taktenden Flanke der lokalen oder Eingangstaktimpulse, die an die lokale Speichereinrichtung 22 zum taktmäßigen Eingeben der Daten angelegt wird, zusammenfallen.

Zur Ausführung dieser Funktion erzeugt das Taktteilernetzwerk 28 während jeder der ersten und zweiten Halbperioden der Ausgangstaktimpulse einen Abtastimpuls. Jeder der Abtastimpulse bezeichnet einen Abtastbereich bzw. ein -interuall von kürzerer Dauer als die entsprechende Halbperiode des Ausgangstaktimpulses, währenddessen der entsprechende Abtastimpuls erzeugt wird. Folglich liegt der Abtastimpuls zwischen den entsprechenden Halbperioden und innerhalb der gegenüberliegenden Enden von innen. Der Datenübergangsdetektor 3D empfängt die Ausgangstaktimpulse und die Abtastimpulse und überwacht die Daten, wenn sie tsktmäßig der lokalen Speichereinrichtung 22 Eingegeben werden. Denn eine Koinzidenz des Überganges der ankommenden Daten mit einem Abtastimpuls auftritt, so wird dies durch den Detektor 3D erfaßt,und ein Indikator-Impuls wird erzeugt, der für die eine der ersten und zweiten Halbperioden des Ausgangstaktimpulses repräsentativ ist, währenddessen die Koinzidenz des Datenüberganges mit dem Intervall eines Abtastimpulses aufgetreten ist. Da jeder Ausgangstaktimpuls, der Daten taktmäßig von der entfernt liegenden Einheit 14 abruft, nur einen Daten taktenden Übergang pro Periode aufweist, kann nur ein Datenübergang pro Periode des Ausgangsdatenimpulses auftreten und muß in der einen oder anderen Hälfte der Periode auftreten.

Der Taktphasenspeicher 32 empfängt den Indikatorimpuls von dem Detektor 3D und die Ausgangstaktimpulse von dem Netzwerk 28. Am Ende der Periode jedes der Ausgangstaktimpulse erzeugt der Speicher 32 einen Steuerimpuls, der die andere Halbperiode des Ausgangstaktimpulaes darstellt, in der Eingangs- oder lokale Taktimpulse zum taktmäßigen Eingeben der Daten in die lokale Speichereinrichtung 22 erzeugt werden. Der Taktphasenselektor 3k empfängt die Ausgangstaktimpulse, die Steuerimpulse und Zeitsteuerimpulse.

- 20 -

909816/0954

Letztere Impulse werden ebenfalls von dem Taktteilernetzwerk 26 erzeugt. Jeder der Zeitsteuerimpulse besitzt einen Übergang, der ungefähr in der Mitte des Intervalles jedes der Abtastimpulse auftritt. Der Zweck der Plazierung der Zeitsteuerimpulsübergänge in die Mitte jeden Abtastimpulsintervalles liegt darin, daß die Daten der lokalen Speichereinrichtung! 22 in der Mitte des Abtastintervalles taktmäßig eingegeben ader durch sie hindurch übertragen werden. Dies ermöglicht, daß Datenübergänge außerhalb des Aütastintervalles auftreten, jedoch bis zu einer der gegenüberliegenden Flanken des Abtastintervalles, während noch ein Sicherheitsbereich oder Spielraum verbleibt, der eine zuverlässige Datenübertragung ermöglicht.

lüerin der Taktphasenselektor 34 die Ausgangstaktimpulse, die Steuerimpulse und die Zeitsteuerimpulse empfängt, so werden die Eingangstaktimpulse erzeugt, die der lokalen Speichereinrichtung 22 angelegt werden, um während der Intervalle der Abtastimpulse, die innerhalb der anderen der ersten und zuüiten Halbperioden dsr Ausgangstaktimpulse, was durch die Steuerimpulse bestimmt wird, auftreten, taktmäßig einzugeben. Der Taktphasenselektor 34 hat also die Wirkung, das Anlegen von Eingangstaktimpulsen an die lokale Speichereinrichtung 22 während des Intervalls der Abtastimpulse zu unterbinden, die innerhalb der einen der ersten und zweiten Ausgangstaktimpulshalbperioden auftreter)»wobei das Auftreten von Datenübergängen vorher erfaßt wurde. Folglich stellt die Schaltungsanordnung 26 sicher, daß Eingangstaktimpulse an die lokale Speichereinrichtung 22 während Intervallen angelegt werden, während denen keine Möglichkeit ihrer Koinzidenz mit Übergängen übt ankommenden Daten vorhanden sein kann.

Im Folgenden wird auf die Figuren 4 und 5 Bezug genommen, in denen ein bevorzugtes Ausführungsbeispiel der Schaltungsanordnung 26 detailliert dargestellt ist bzw. ein Zeitdiagramm der von dem Schaltkreis erzeugten verschiedenen Impulse und zur grafischen Darstellung der Betriebsweise der Schaltungsanordnung dient.

Das Taktteilernetzwerk 28 der Schaltungsanordnung 26 enthält ein NICHT-ÜDER-Gatter 36 und vier Flip-Flops 38, 40, 42 und 44. Der Datenübergangsdetektor 3D Enthält zwei 1\IICHT-DDER-Gatter 46 und 48 und ein Flip-Flop 5G.

- 21 -

909816/0954

Der Taktphasenspeicher 32 enthält ein Flip-Flop 52, während der Taktphasenselektar 34 zwei IMICHT-ODER-Gatter 54 und 56 enthält. Jedes der Flip-Flaps hat CK- und D-Eingänge und Q-und Q-Ausgänge. Der Aufbau dieser Art VDn Flip-Flaps ist sa, daß der Signalpegel ader -zustand an dem D-Eingang zu dem Q-Ausgang übertragen wird und dessen inverser oder entgegengesetzter Zustand zu- dem Q-Ausgang beim Empfang einer positiven Flanke oder einem l\!iedrig-zu-Hach-Übergang des an den CK-Eingang des Flip-Flop angelegten Impulses. Das bevorzugte Ausführungsbeispiel der Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers nach Fig. 4 kann am besten verstanden uierden, wenn man die Wechselwirkungen zwischen den oben erläuterten Teilen während ihres Betriebes unter Bezugnahme auf das Zeitdiagramm der Fig. 5 beschreibt.

In der nachfolgenden, detaillierten Beschreibung der Schaltungsanordnung 26 soll das Augenmerk zuerst darauf gerichtet werden, wie die Ausgangstaktimpulse und die Abtastimpulse van dem Taktteilernetzwerk 28 der Schaltungsanordnung 26 erzeugt werden, da die Wechselwirkung zwischen zwei Teilen des Netzwerkes 28, d.h. den Flip-Flops 38 und 40 bei der Erzeugung der Ausgangstaktimpulse und der Abtastimpulse kompliziert ist. Am Anfang sollte erwähnt werden, daß die Ausgangstaktimpulse zum taktmäßigen Ausgeben von Daten ausjder entfernt liegenden Einrichtung an dem O-Ausgang des Flip-Flops 42 durch Wechselwirkung des i\IICHT-ODER-Gatters 36 und der Flip-Flops 38, 40 und 42 erzeugt werden, während die Abtastimpulse an dem CL-Ausgang des Flip-Flops 40 durch die Wechselwirkung des I\IICHT-ODER-Gatters 36 und der Flip-Flops 38 und 40 erzeugt warden. Die Erläuterung dieser Wechselwirkung wird unter Bezugnahme auf das nachfolgende Auftreten von Taktimpulseh CP-1, CP-2 und CP-3 (Figur 5) von dem Taktimpulsgenerator 20 durch das NICHT-ODER-Gatter 36 und die CK-Eingänge der Flip-FlDps 38 und 40 fortgesetzt. Es sei darauf hingewiesen, daß das IMICHT-ODER-Gatter 36 die Taktimpulse CP an die CK-Eingänge der Flip-Flops 38 und 40 in der gleichen Phase ausgibt, in der sie von dem IMICHT-ÜDER-Gatter 36 empfangen wurden.

Als erstes trifft der erste Taktimpuls CP-1 an den CK-Eingängen der Flip-Flops 38 und 40 ein. Da der D-Eingang des Flip-Flaps 38 mit Erd-

- 22 -

909816/0954

potential verbunden ist, wird der CL-Ausgang des Flip-Flops versuchen, auf "niedrig" zu gehen, nachdem ein positiver Übergang bzw. eine Uorderflanke von CP-1 an den CH-Eingang des Flip-Flops 38 gelegt wurde. Allerdings wird, üb ππ immer ein Rückkopplungs-Harrektursignal von dem CJT-Ausgang des Flip-Flops 40, d.h. ein Signal mit hohem Pegel an dem S-Eingang des Flip-Flops 3c ansteht, dieses den Q_n-Ausgang in den Zustand "hoch" zwingen. Folglich muß, bevor der Zustand des CL-Ausganges des Flip-Flops 38 nach Anlegen des CF-1 an den CK-Eingang des Flip-Flops 38 bestimmt werden kann, das Ergebnis des Anlegens von CP-1 an den CK-Eingang des Flip-Flops 40 zuerst bestimmt werden.

Uor Auftreten eines positiven Überganges oder der Uorderflanke des ersten Taktimpulaes CP-1 an dem CK-Eingang des Flip-Flops 40 ujird an dem D-Eingang des letzteren ein "niedrig" festgestellt, aufgrund der Tatsache, daß dar CL-Ausgang des Flip-Flops 38 auf "nip.drig" steht, lüenn der positive Übergang von CP-1 auftritt, so wird das "niedrig" an dem D-Eingang zu dem
Q.-Ausgang des Flip-Flops 40 übertragen. Folglich geht der CL-Ausgang des letzteren von "hoch" zu "niedrig", während sein CL-Ausgang von "niedrig" zu "hoch" geht.

In der weiteren Beschreibung werden für die Zustände "hoch" und "niedrig" auch die Bezeichnungen EIIMS und NULL verwendet.

Die EIfJS des Q,,-Ausqariges des Flip-Flops 40 wird an dem S-Eingang des
Flip-Flops 3ö festgestellt, das seinen CL-Ausgang veranlasst, auf EIIMS
zu gehen. Bezugnehmend auf die CP- und CL-Linien des Zeitdiagrammes von Fig. 5 sei darauf hingewiesen, daß dort eine kurze verzögerung (mit gestrichelten parallelen Linien dargestellt) zwischen dem positiven Übergang des ersten Taktimpulses CP-1 und dem positiven Übergang von Q_n vorhanden ist. Dies ist dargestellt» um auszudrücken, daß das Anlegen des positiven Überganges von CP-1 an den CK-Eingang des Flip-Flops 38 nicht direkt oder zu diesem Zeitpunkt den positiven Übergang an dessen CL-Ausgang veranlaßt, sondern statt dessen den Übergang des CL-Ausganges des Flip-Flops 40, der als ein Korrektur-EINS-Zustand an den S-Eingang des Flip-Flops 38 rückgekoppelt wird, was den positiven Übergang oder die EINS an dem (Xy-Ausgang

- 23 -

909816/0954

des Flip-Flops 3B erzeugt.

Es uiurde nun bestimmt, daB mit dem Ankommen des positiven Überganges von CP-1 an den GH-Eingängen der Flip-Flops 36 und 40 der (!,-Ausgang des F^ip-Flops 3S auf EINS geht, währenddessen CL-Ausgang auf NULL geht und der CL-Ausgang des Flip-Flops 40 auf NULL geht, währenddessen Q.-Ausgang auf EINS geht. Da der CL-Ausgang des Flip-Flops 38 an den CK-Eingang des Flip-Flops 42 angelegt wird und mit Berücksichtigung der Tatsache, daß nur ein positiver oder von NULL auf EINS gehender Übergang an dem CH-Eingang eines Flip-Flaps die Übertragung des an seinem D-Eingang festgestellten Zustandes zu seinem Q-Ausgang veranlaßt, so bewirkt ein negativer oder von EINS auf NULL gehender Übergang des CL-Ausganges des Flip-Flops 38 keine Übertragung von dem D-Eingang zu dem CL-Ausgang des Flip-Flops 42. Bei der weiteren Erläuterung und aus Gründen der Einheitlichkeit mit der CL-Linie des Zeitdiagrammes von Fig. 5 sei angenommen, daß der CL-Ausgang in einem EINS-Zustand und sein CL-Ausgang und sein D-Eingang, der mit seinem CL-Ausgang verbunden ist, folglich in einem NULL-Zustand sind. Zusammenfassend werden nach Auftreten des positiven oder von NULL zu EINS gehenden Überganges des ersten Taktimpulses CP-1 von dem NICHT-DDER-Eatter 36 zu den CK-Eingängen der Flip-Flops 38 und 40 positive Übergänge der Signalpegel an dem CL-Ausgang des Flip-Flops 38 und dem CL-Ausgang des Flip-Flops 40 festgestellt, mährend negative Übergänge an dem CL-Ausgang des Flip-Flops 38 und dem CL-Ausgang des Flip-Flops 40 festgestellt werden. Allerdings wurde kein Übergang des Signalpegels an den Ausgängen des Flip-Flops 42 festgestellt. Folglich bleibt der CL-Ausgang des letzteren in dem EINS-Zustand,und sein CL-Ausgang und sein D-Eingang bleiben in dem NULL-Zustand.

Als nächstes folgt dann ein positiver Übergang des zweiten Taktimpulses CP-2, der an den CK-Eingängen der Flip-Flops 38 und 40 ankommt. An dem Flip-Flop 40, an dessen D-Eingang eine EINS (von dem CL-Ausgang des Flip-Flops 38) festgestellt wird, wird diese zu dessen CL-Ausgang übertragen, wodurch ein positiver oder von NULL zu EINS gehender Übergang an dem Q.Ausgang erzeugt wird. Entsprechend wird ein negativer oder von EINS zu NULL gehender Übergang an dem ÖT-Ausgang erzeugt, der den S-Eingang des

-Zk-

909816/095A

-Zk-

Flip-Flcps 38 veranlasst, von EIPJS zu NULL zu gehen. Mit anderen LJarten iiiird der Korrektur-EIfdS-Zustand van dem S-Eingang entfernt. Allerdings trat keins Entfernung des Korrekturzustandes an dem S-Eingang des Flip-Flops 38 auf, bevor nicht der positive Übergang des CP-2 an dem CH-Eingang des Flip-Flaps 38 aufgetreten ist. Folglich konnte das Flip-Flop 38 nicht auf den CP-2 Impuls antworten, da der CL-Ausgang des Flip-Flops ^D noch den Q_n-Ausgang des Flip-Flaps 3S in dem EIIMS-Zustand gehalten hat. Statt dessen ermöglicht das Entfernen des Korrekturzustandes des S-Einganges des Flip-Flops 38, daß letzteres auf den nächsten ader dritten Taktimpuls anspricht. Da die Ankunft des positiven Überganges des zweiten Taktimpulses CP-2 keine Änderung an den Zuständen der Q_n- und Q„-Ausgänge des Flip-Flops 38 bewirkte, bleiben also die Zustände der Q„- und Q„-Ausgänge des Flip-Flops kZ unverändert.

Als nächstes folgt dann der positive Übergang des dritten Taktimpulses CP-3, der an den CK-Eingängen der Flip-Flops 38 und kO ankommt. Der IMULL-Zustand des D-Einganges des Flip-Flops 38 (der D-Eingang ist mit Erde verbunden) wird an den Q„-Ausgang übertragen,und letzterer geht auf WULL, da der S-Eingang in dem IMULL-Zustand ist. Allerdings war, bevor CP-3 auftrat, Q_n in dem EIIMS-Zustand und so war der D-Eingang des Flip-Flops ftO auf EINS. Folglich uiurde, wenn der positive Übergang van CP-3 an dem CH-Eingang des Flip-Flops 40 auftrat, die EIIMS an dessen D-Eingang zu seinem Q^-Ausgang übertragen. Allerdings, da dar Q.-Ausgang infolge des vorhergehenden Taktimpulses CP-2 nach in einem EIIMS-Zustand uiar, trat keine Änderung des Pegels des LL-Ausganges auf und entsprechend keine Änderung des Pegels des Q₁-Ausganges. Zusätzlich bleibt der S-Eingang des Flip-Flops 38 auf (MULL. Allerdings verursacht eine Änderung des Ausgangszustandes des Flip-Flaps 38 eine Änderung des Ausgangszustandes des Flip-Flops kZ. Der positive oder von NULL zu EI(MS gehende Übergang des Q_n-Ausganges des Flip-Flops 38 wird an den CH-Eingang des Flio-Flaps kZ gelegt, uias bewirkt, daß eine (MULL an dessen D-Eingang ansteht,/an dessen Q„-Ausgang übertragen zu werden. Dementsprechend ändert sich der QT-Ausgang von WULL zu EIIMS, der eine EIIMS an den D-Eingang setzt. Die Verbindung des Q„-Ausganges des Flip-Flaps kZ mit seinem D-Eingang lässt das Flip-Flop kZ schalten oder hin- und herkippen, jedes Mal, wenn der Zustand des Q_n-Ausganges des Flip-Flaps 38 sich ändert.

- 25 -

909816/0954

Insbesondere jedes Mal, wenn der CL-Ausgangszustand des Flip-Flops 38 einen negativen oder von EIIMS zu IMULL gehenden Übergang macht und entsprechend sein CL-Ausgangszustand einen positiven Übergang macht, so macht der CL-Ausgang des Flip-Flops 42 einen Übergang, abwechselnd zwischen EIiMS- und IMULL-Zuständen.

Kurz zusammengefaBt, wurde, nach Auftreten des positiven Überganges des dritten Taktimpulses CP-3 von dem NICHT-ODER-Gatter 3S an die CK-Eingänge der Flip-Flops 38 und 4Q, ein negativer Übergang des Q_n-Ausgangszustandas des Flip-Flops 38 festegestellt, während ein positiver Übergang an dessen CL-Ausgangszustand auftrat. Heine Änderungen der Ausgangszustände traten bei dem Flip-Flop 4Q auf, wobei CL auf EIIMS und CL auf IMULL verblieb. An dem Flip-Flop 42 machte dessen CL-Ausgang einen negativen oder von EINS auf IMLJLL gehenden Übergang, während sein CL-Ausgang von IMULL auf EINS ging.

Es sei noch einmal kurz auf die Ausgangszustände der Flip-Flops 38 und 4D vor dem Auftreten des positiven Überganges des ersten Taktimpulses CP-1 Bezug genommen, wobei in Erinnerung gerufen wird, daß der CL-Ausgang auf IMULL, der CL-Ausgang auf EIlMS, der CL-Ausgang auf EIIMS und der CL-Ausgang auf IMULL war. Die Ankunft des ersten positiven Überganges von CP-1 an dem CK-Eingang des Flip-Flops 40 schaltet dessen CL-Ausgang sd, daß er van EINS auf IMULL geht und seinen ÖT-Ausgang, daß er von (MULL auf EIlMS geht. Der positive Übergang des Zustandes an dem CL-Ausgang bewirkte eine EINS an dem S-Eingang des Flip-Flops 38, der veranlasste, daß der CL-Eingang auf EINS ging, nachdem CP-1 an dem CK-Eingang des Flip-Flops 38 empfangen wurde. Schließlich ging der CL-Ausgang auf NULL. Die Ausgangszustände der Flip-Flops 3B und 40 nach Auftreten des positiven Übergangs des dritten Taktimpulses CP-3 an deren CH-Eingängen sind identisch mit den Ausgangszuständen vor dem Auftreten des ersten Taktimpulses CP-1. Folglich treten bei Anliegen des positiven Überganges des vierten Taktimpulses CP-4 die gleichen Übergänge an den Ausgängen der Flip-Flops 38 und 40 auf, die zuvor bei Auftreten des positiven Überganges des ersten Taktimpulses CP-1 aufgetreten waren. Folglich bewirken das darauffolgende Ankommen der vierten, fünften und sechsten Taktimpulse, CP-4, CP-5 und CP-6, an den CK-Eingängen der

- 2B -

909816/0954

Flip-Flaps 38 und hü die Wiederholung der Aufeinanderfolge der Ausgangsübergänge, die oben im Zusammenhang mit dem aufeinanderfolgenden Auftreten der ersten, zweiten und dritten Taktimpulse, CP-1, CP-2 und CP-3, beschrieben wurden. Allerdings ändert sich der CL-Ausgangszustand, der sich von EINS zu IMLiLL ändert, wenn der CL-Ausgang von EIIMS zu NULL nach Ankunft von CP-3 geändert uiurde, von IMULL zu EINS, wenn der Q_n-Ausgang sich von EINS auf NULL nach Auftreten von CP-S ändert.

Folglich ist zu senen, daß die Periode eines Ausgangstaktimpulses, der an dem CL-Ausgang des Flip-Flops**2 des Schaltkreises 28 erzeugt wird, sechsmal größer ist als die eines einzelnen Taktimpulses, der von dem Generator 2Ü erzeugt wurde. Mit anderen Worten hat das Netzwerk 28 tatsächlich eine Division durch 6 mit der Frequenz des Taktimpulses von dem Generator 2D durchgeführt, um die Ausgangstaktimpulse zu erzeugen. Weiterhin ist zu sehen, daß die Periode der Ausgangstaktimpulse aus zwei Halbperioden besteht, die durch einen Übergang verbunden sind. Beim Betrieb der Schaltungsanordnung 26 wird nur der positive oder von IMULL auf EIIMS gehende Übergang des Ausgangstaktimpulses als Dateryfcaktender Übergang verwendet. Der negative Übergang, der am Ende der Ausgangstaktimpulsperiode bzw. am Beginn der nächsten Periode auftritt, je nach Standpunkt, uird nicht zum taktmäßigen Ausgeben von Daten verwendet. Die Entscheidung, den positiven anstelle des negativen Überganges zu benützen, ist rein willkürlich. Allerdings wurde die Entscheidung, nur den einen oder den anderen (in diesem Falle den positiven) und nicht beide Übergänge zu benützen, getroffen, um Kasten und Komplexität der Schaltungsanordnung zu minimieren, wobei gefunden wurde, oai3 keine ins Gewicht fallende Verringerung der Betriebsleistung im Ergebnis auftrat.

Bei Erläuterung der Schaltungsanordnung 26 wurde eingangs erwähnt, daß Abtastimpulse durch den CL-Ausgang des Flip-Flaps 40 der Schaltungsanardnung 28 erzeugt werden. Durch Vergleich der Linien CL und Q₂ des Zeitdiagrammes van Fig. 5 ist zu erkennen, daß die Intervalle der Abtastimpulse gebildet werden, wenn der CL-Ausgang des Flip-Flaps auf NULL ist. Darüber hinaus ist zu erkennen, daß jedes dieser Abtastintervalle während jeder der HaIb-

- 27 -

909816/0954

Perioden der in der CL-Linie von Fig. 5 dargestellten Ausgangstaktimpulse auftritt. Auch ist das Intervall jedes Abtastimpulses von kürzerer Dausr als die entsprechende Halbperiode des Ausgangstaktimpulses,und es ist bezüglich der HalbperiDde zentriert. Da die zentrierte Beziehung bevorzugt ist, ist es zumindest wünschenswert, daß die Abtastimpulse zwischen den gegenüberliegenden Enden der entsprechenden Halbperiode der Ausgangstaktimpulse liegen und von diesen Enden aus nach innen versetzt sind.

Es uiurde bereits oben erwähnt, daß der Zuieck der Schaltungsanordnung 26 darin liegt zu bestimmen, in welcher Hälfte der Periode des Ausgangstaktimpulses die Übergänge der Daten, die an der lokalen Einheit 12 empfangen werden, auftreten, so daß die Daten in die lokale Speichereinrichtung 22 in der entgegengesetzten oder anderen Hälfte der Periode singetaktet werden können, wodurch sichergestellt wird, daß der Datenübergang nicht mit der Taktflanke der lokalen oder Eingangstaktimpulsen, die an die lokale Speichereinrichtung 22 zum taktmäßigen Eingeben der Daten angelegt werden, zusammenfallen. Diese Abtastimpulse werden von dem Datenübergangsdetektor 3D der Schaltungsanordnung 26 dazu benützt, den nächsten Schritt beim Ausführen der Funktion der Schaltungsanordnung zu erfüllen. Es sei darauf hingewiesen, daß in Fig. 5 die Intervalle zwischen den Abtastimpulsen mit "toter Bereich" bezeichnet wurden. Ein "toter Bereich" liegt dann vor, wenn der CL-Ausgang des Flip-FlopsΛ0 in einem EINS-Zustand ist. Der Datenübergangsdetektor 3D antwortet auf keinen Übergang der Daten innerhalb des totEn Bereiches. Daten können auch dann in den lokalen Speicher 22 taktmäßig eingegeben werden, wenn sie innerhalb des toten Bereiches der gleichen Halbperiade des Ausgangstaktimpulses, innerhalb dessen der Eingangstsktimpuls an die Einrichtung angelegt wird, einen Übergang aufweisen, lilie weiter unten noch deutlicher wird, erstreckt sich das Intervall des Abtastimpulses nach beiden Richtungen von der Eaten;6aktenden Flanke des Eingangstaktimpulses aus und bildet hierbei einen ausreichenden Sicherheitsfaktor für die Schaltungsanordnung 26. Wenn innerhalb des Intervalles oder Bereiches des Abtastimpulses einer Periodenhälfte ein Datenübergang festgestellt wurde, so erzeugt die Schaltungsanordnung 26 unverzüglich den Eingangstaktimpuls während des Intervalles des Abtastimpulses, der in der anderen Periodenhälfte auftritt.

-2B-

909818/0954

-ZB-

28U506

LüiE DbEn kurz angeschnitten, Enthält der DatEnübErgangsdEtEktor 3D zuisi uICHT-üDER-Gatter 46 und 46 und sin Flip-Flop 5D. Der Taktphasenspeicher 32 Enthält ebEnfalls Ein Flip-Flop 52. Der CL-Ausgang des Flip-Flops 5G des Detektors 3D ist mit dem D-Eingang des Flip-Flops 52 des Taktphasenspeichers 32 so verbunden, daß jEglichEr Pegel oder Zustand an dem CL-Ausgang des Flip-Flops 5D an dem D-Eingang des Flip-Flops 52 ansteht. Der Qv-Ausgang ist mit einem Ausgang des IMICHT-DDER-Gatters 48 des Detektors 3D rückgekoppelt, wobei der andere Eingang des NICHT-GDER-Gatters 48 mit dsm ÖT-Ausgang des Flip-Flops 4D dss Taktteilernetzwerkes 28 verbunden ist. Ein Eingang des anderen IMICHT-DDER-Gatters 46 dES Detektors 3D ist mit dem CL-Ausgang dES Flip-Flops 42 des Netzwerkes 28 verbunden, während der andere Eingang des NICHT-GDER-Gatters 46 mit dem CL-Ausgang des Flip-Flops 4D verbunden ist. Die einzigEn Ausgänge der NICHT-ODER-Gatter 46 und 48 sind miteinander verbunden und dann mit dem D-Eingang des Flip-Flops 5D des Detektors verbunden.

Das Flip-Flop 5D des Detektors 3D Übermacht die ankommenden Daten und, wenn immer ein positiver Übergang der Daten auftritt, wird dieser an den CK-Eingang angelegt und veranlasst die Übertragung jeglichen Zustandes an dem D-Eingang zu dem CL-Ausgang und den inversen Zustand zu dem CL-Ausgang des Flip-Flops 50. Der zu dem CL-Ausgang übertragene Zustand wird auch van dem D-Eingang des Taktphasenspeicher-Flip-Flops 52 erfaßt. Allerdings ist die beabsichtigte Funktion des Detektors 23 das Speichern eines Signalpegels an Q, seines Flip-Flops, wobei der Signalpegel die spezielle HaIbperiodE bezeichnet, in der ein positiver Datenübergang unmittelbar vorher während des Abtastintervalles der entsprechenden einen Halbperiade aufgetreten ist. Da der CL-Ausgangszustand des Flip-Flops 42 die entsprechende Halbperiade bezeichnet, in der die Schaltungsanordnung 26 zu einem bestimmten Zeitpunkt arbeitet, muß der CL-Ausgangszustand in gleicher Weise verwendet werden, um den Zustand des CL-Ausgsnges dss Detektor-Flip-Flops 50 zu beeinflussen, daß er die entsprechende eine Halbperiode bezeichnet, die anwesend ist, wenn der positive Datenübergang von dem Detektor 30 erfaßt wurde. Da die Funktion des Detektors 30 lediglich darin besteht, während des Intervalles des gleichen Abtastimpulses einen positiven Datenübergang

- 29 -

9098i6/0954

festzustellen, muß der CL-Ausgangszustand (ader sein Komplement an dem CL-Ausgang) des Flip-FlDps 40 in gleicher Weise dazu verwendet werden, den Betrieb des Detektar-Flip-Flops 50 zu steuern, so daß jeglicher positiver Datenübergang, der mährend des Intervalls eines "toten Bereiches" (nicht innerhalb des Abtastbereiches) auftritt, keine Änderung des Zustandes des CL-Ausganges des Flip-Flops 50 veranlaßt. Die spezielle Anordnung der NICHT-QDER-Gatter 46 und 48 in dem Detektor 30 stellt sicher, daß der Detektor entsprechend der beabsichtigten Wirkungsweise arbeitet.

Wenn der CL-Ausgang des Flip-Flops 40 in einem EINS-Zustand ist, was anzeigt, daß zu diesem Moment die Schaltungsanordnung in einem toten Bereich arbeitet, so ändert, ωεηπ ein positiver Datenübergang an dem CH-Eingang des Detektor-Flip-Flaps 50 anliegt, der CL-Ausgangszustand sich nicht, unabhängig davon, in welchem Zustand er sich befand, sofern der Detektor 30 entsprechend der beabsichtigten Funktion arbeitet. Die spezielle Anordnung der NICHT-QDER-Gatter 46 und 48 stellt sicher, daß an dem ^-Ausgang keine Änderung auftritt.

Zur Demonstration, daß zu dem Zeitpunkt, an dem die Schaltungsanardnung 26 in einem taten Bereich arbeitet und zutiem ein positiver Datenübergang an dem CH-Eingang des Flip-Flops 50 empfangen wurde, keine Änderung des CL-Ausganges auftreten kann, sei zuerst angenommen, daß der CL-Ausgang in dem EINS-Zustand ist. üJenn der CL-Ausgang auf EIIMS ist, so ist der CL-Ausgang des Flip-Flops 50 auf NULL. Die NULL des letzteren steht an einem Eingang des NICHT-QDER-Gatters 48 an. Der andere Eingang des NICHT-DDER-Gatters 4fl führt den Zustand des Q7-Ausganges des Flip-Flops 40, der eine NULL ist, wenn der Schaltkreis in einem toten Bereich arbeitet, lilenn beide Eingänge (des Gatters 48) eine NULL führen, so ist der Ausgang des NICHT-ODER-Gatters 48 eine EINS. Da der EINS-Zustand des Q^-Ausganges des Flip-Flaps 40 an einem der Eingänge des anderen NICHT-ODER-Gatters 46 ansteht, ist der Ausgang dieses Gatters außer Bereitschaft gesetzt und geht in den NULL-Zuatand.Allerdings, da die beiden Ausgänge der NICHT-DDER-Gatter 46 und 48 miteinander verbunden sind, setzt sich der EINS-Ausgang des NICHT-ODER-Gatters 48 durch und steht an dem D-Eingang des Flip-Flops 50 an.

- 30 -

909816/0954

üenn ein positiver Datenübergang an den CK-Eingang des Flip-Flaps 50 angelegt wird, sa ist der gleiche EINS-Signal-Pegel an dessen D-Eingang und Q^-fiusgang vorhanden, und folglich tritt kein Übergang ader Änderung an dem CJ,-Ausgang auf.

Als nächstes sei angenommen, daß der CL-Ausgang des Flip-Flops 5D in einem PiULL-Zustand ist, wenn ein positiver Datenübergang an seinem CK-Eingang empfangen wird, während die Schaltungsanordnung 26 in einem toten Bereich arbeitet. iiJenn der Q,-Ausgang IMULL ist, so ist der Q~-Ausgang des Flip-Flaps 50 eine EI(MS. Die EINS des Flip-Flaps 50 steht an einem Eingang des .MICHT-GDER-Gatters 48 an,und folglich ist der Ausgang des letzteren süßer Bereitschaft gesetzt und geht auf NULL. Hinsichtlich des anderen IMIGHT-DüER-Gatters 46 steht der Eli\iS-Zustand des CL-Ausganges des Flip-Flops 40 an einem der Eingänge des NICHT-QDER-Gatters 46 an und bringt seinen Ausgang auf NULL. Folglich sind beide Ausgänge der NICHT-ODER-Gatter 46 und 46 auf iMULL, und folglicn steht eine PJULL an dem D-Eingang des Flip-Flops 5ü an. LJenn ein positiver Datenübergang an den CK-Eingang des Flip-Flops angelegt wird, so ist der gleiche PJULL-Signal-Pegel an seinem D-Eingang und seiremQ,-Ausgang vorhanden, so daß kein Übergang ader Änderung an dem LL-Ausgang auftritt.

Es wurde soeben gezeigt, daß keine Änderung an dem CL-Ausgang zu dem Zeitpunkt auftritt, wenn der Schaltkreis 26 in einem taten Bereich arbeitet und ein positiver Datenübergang an dem CK-Eingang des Detektor-Flip-Flaps 50 empfangen wird. Da die beabsichtigte Funktion des Detektors 30 darin liegt, an dem Q,-Ausgang seines Flip-Flaps einen Impuls ader Signalpegel zu speichern, der anzeigt, in welcher einzelnen Halbperiode ein positiver Datenübergang soeben während des Abtastintervalles der entsprechenden Halbperiade aufgetreten war, so soll im Folgenden die Arbeitsweise des Detektors 3G beschrieben werden, wenn ein Datenübergang in einem Abtastbereich erfaßt wird und zwar zuerst in der ersten Halbperiode und dann in der zweiten Halbperiade, um zu bestimmen, was der entsprechende Pegel des Q,-Ausganges für jede dieser beiden Halbperioden sein wird. Nachdem diese CL-Ausgangspegel bestimmt wurden, werden die Betriebsschritte erläutert werden, die van den

- 31 -

909816/0954

übrigen Teilen der Schaltungsanordnung 26 ausgeführt werden.

Zuerst sei angenommen, daß die Schaltungsanordnung 26 in einem Abtastintervall arbeitet, innerhalb der ersten Halbperiode des Ausgangstaktimpulses zu dem Moment, zu dem ein positiver Datenübergang an dem CK-Eingang des Detektor-Flip-Flops 5D empfangen wurde. Der vertikale Pfeil gegenüber der Bezeichnung "positiver Datenübergang¹¹ in Fig. 5-1 bezeichnet den Zeitpunkt des Ankommens des Datenüberganges bezüglich eines Abtastintervalles ader Bereiches, das auf der 0..-Linie definiert ist und bezüglich der ersten Halbperiode, die auf der CL-Linie des Diagrammes definiert ist. Der CL-Ausgang des Flip-Flops 42 ist während der ersten Halbperiode des Ausgangstaktimpulses auf NULL. Diese NULL steht an einem Eingang des NICHT-ODER-Gatters 46 an. Der andere Eingang des NICHT-DDER-Eatters 46 führt den gleichen Zustand wie der CL-Ausgang des Flip-Flops 4D, der während eines Abtastintervalles eine IMULL ist. Sind beide Eingänge des NICHT-QDER-Gatters 46 NULL, so ist der Ausgang eine EIFJS. Bezugnehmend auf das NICHT-ODER-Gatter 48 führt einer seiner Eingänge denselben Zustand wie der CL-Ausgang des Flip-Flops 40, der eine EINS ist, da er der inverse Zustand des CL-Ausganges ist. Diese EINS an dem einen Eingang des NICHT-ODER-Gatters kB setzt seinen Ausgang außer Bereitschaft, so daß der Ausgang zu einer NULL wird. Da jedoch die beiden Ausgänge der NICHT-ODER-Gatter 46 und kB miteinander verbunden sind, ist der EINS-Ausgang des NICHT-ODER-Gatters 46 der durchgreifende und liegt an dem D-Eingang des Flip-Flops 50 an. Lüenn nun ein positiver Datenübergang an dem CK-Eingang des Flip-Flops 50 empfangen wird, so wird die EINS an dem D-Eingang zu dem CL-Ausgang des Flip-Flops übertragen. Folglich zeigt ein EINS-Zustand, der an dem CL-Ausgang des Detektor-Flip-Flops 50 gespeichert ist, an, daß der soeben empfangene positive Daten-Übergang, der während eines Abtastintervalles aufgetreten ist, während der ersten Halbperiade des Ausgangstaktimpulses aufgetreten ist.

Als nächstes sei angenommen, daß der Schaltkreis 26 in einem Abtastintervall innerhalb der zweiten Halbperiode des Ausgangstaktimpulses arbeitet, und zwar zu dem Zeitpunkt, wenn ein positiver Datenübergang an dem CH-Eingang des Detektar-Flip-Flops 50 empfangen wurde. Der vertikale Pfeil

— 32 ■»

909816/0954

gegenüber dem Ausdruck "positiver Datenübergang" in Fig. 5-11 bezeichnet den Zeitpunkt der Ankunft eines Datenüberganges relativ zu einem Abtastintervall oder -gebiet, das auf der CL-Linie dargestellt ist und relativ zu der zweiten Halbperiode, die auf der CL-Linie des Diagrammes dargestellt ist. Der CL-Ausgang des Flip-Flaps 42 ist während der zweiten Halbperiade des Ausgangstaktimpulses eine EINS. Diese EIfMS steht an einem Eingang des NICHT-ÜDER-Gatters 45 an. Der andere Eingang des NICHT-ODER-Gatters 46 führt denselben Zustand wie der CL-Ausgang des Flip-Flops 40, der während des Abtastintervalles eine NULL ist. Allerdings ist der Ausgang des NICHT-ÜDER-Gatters 46 eine NULL, aufgrund des EIIMS-Einganges des IMICHT-ODER-GattErs 46 von dem CL-Ausgang. Einer der Eingänge des NICHT-ODER-Gatters 48 führt denselben Zustand wie der CL-Ausgang des Flip-Flaps 40, der eine EIlMS führt. Diese EIIMS an dem einen Eingang des (MICHT-ODER-Gatters 48 setzt seinen Ausgang außer Bereitschaft, so daß dessen Ausgang auf (MULL geht. Folglich sind beide Ausgänge der (MICHT-ODER-Gatter 46 und 48 auf IMULL, und folglich steht auch eine NULL an dem D-Eingang des Flip-Flops 50 an. liJenn nun ein positiver Datenübergang an dem CK-Eingang des Flip-Flops 50 empfangen wird, so wird die NULL an dem D-Eingang zu dem CL-Ausgang des Flip-Flops übertragen. Folglich zeigt ein an dem CL-Ausgang des Detektor-Flip-Flops 50 gespeicherter NULL-Zustand an, daß der zuvor empfangene positive Datenübergang während einer AotastperiDde in der zweiten Halbperiode des Ausgangsimpulses aufgetreten ist.

im Folgenden werden die von den übrigen Teilen der Schaltungsanordnung 25 ausgeführten Arbeitsschritte erläutert, die zuerst unter der Annahme erklärt werden, daß der an dem CL-Ausgang des Detektor-Flip-Flops gespeicherte Indikatorimpulspegel eine EIiMS ist, was bedeutet, daß der unmittelbar zuvor empfangene positive Datenübergang während eines Abtastintervalles ader -nereich.ES aufgetreten ist, der in der ersten Halbperiode des Ausgangstaktimpulses lag. Anschließend werden diese verbleibenden Arbeitsschritte kurz unter der Annahme erklärt, daß der an dem CL-Auagang des Detektor-Flip-Flops 50 gespEicnerte Indikatorimpulspegel eine NULL ist, was bedeutet, daß der unmittel-Dar zuvor empfangene positive Datenübergang während eines Abtastintervalles □der -bereiches aufgetreten ist, der in der zweiten Halbperiode des Ausgangs-

- 33 -

909816/0954

taktimpulses lag. Aufgrund der jetzt vollständigen Beschreibung des Datenübergangsdetektors 3D kann man erkennen, daß ein Teil des angestrebten Zwekkes der Schaltungsanordnung erreicht wurde, der darin besteht, die einzelne Hälfte der Periode des Ausgangstaktimpulses während eines Abtastintervalles zu bestimmen, währendfaessen ein positiver Übergang der ankommenden Daten aufgetreten ist. Das Ziel der Arbeitsschritte der verbleibenden Teile dEr Schaltungsanordnung 46, die noch zu beschreiben sind, besteht darin, den Rest des beabsichtigten Zweckes der Schaltungsanordnung 26 auszuführen, der darin besteht, die Erzeugung der lokalen oder Eingangstaktimpulse in der gegenüberliegenden oder anderen Hälfte der Periode der Ausgangstaktimpulse zu erzeugen, um sicherzustellen, daß positive Datenübergänge nicht mit der Taktflanke der Eingangstaktimpulse zusammenfallen, wenn diese an die lokale Speichereinrichtung 22 zum taktmäßigen Eingeben der Daten angelegt werden.

EINS Zuerst sei angenommen, daß ein Indikatorimpulspegel ~y~an dem Q,-Ausgang des Detektor-Flip-Flops 50 gespeichert ist. In diesem Falle steht eine EIIMS an dem D-Eingang des Taktphasenspeicher-Flip-Flops 52 an. Da der CH-Eingang des Speicher-Flip-Flops 52 mit dem Q„-^usgann des Netzwerk-Flip-Flops WZ verbunden ist, wird der Indikatarimpulspegel "V7 der an dem D-Eingang des Flip-Flops 52 ansteht, zu dem Q,-Ausgang übertragen und dort gespeichert, wenn der Ausgangstaktimpuls, der an dessen CK-Eingang empfangen wird, den nächsten Übergang von NULL auf EINS durchführt, der, wie oben erläutert, zwischen der ersten Periadenhälfte und der zweiten Periadenhälfte auftritt. Ein positiver Datenübergang, der erfaßt und in dem [L-Ausgang des Detektor-Flip-Flops 5D als EINS gespeichert wurde, wird während des Intervalls des toten Bereiches, das dem Abtastgebiet folgt, gehalten, bis zur Ankunft des nächsten positiven Überganges des Ausgangstaktimpulses an dem CH-Eingang des Speicher-Flip-Flops 52. Nun wird der an dem Q,-Ausgang des Flip-Flops 52 und an dem CL-Ausgang des Flip-Flaps 50 gespeicherte EINS-Zustand dart solange bleiben, bis ein darauffolgender positiver Datenübergang erfaßt wird, der innerhalb des Abtastbereiches während der anderen oder zweiten Halbperiode des Ausgangstaktimpulses auftritt. Die an dem CJ,-Ausgang des Speicher-Flip-Flops 52 gespeicherte EINS bedeutet, daß die zweite PeriDdenhälfte zur Erzeugung der lokalen oder Eingangstaktimpulse ausgewählt wird zum taktmäßigen Eingeben der an-

- 3k -

909816/0954

- 3k -

Kommenden Daten in die lokale Datenspeichereinrichtung 22. Folglich kann der Q,-Ausgangszustand EIf¹JS als Impuls- oder Signalpegel angesehen werden, der die Arbeitsweise des Taktphasenselektors 3k steuert, der mit den Q,- und IL -Ausgängen des Speichers 32 verbunden ist.

lilie oben kurz angeführt, enthält der Taktphasenselektor 3k zuisi NICHT-ODER-Gatter 5k und 56. Deren Ausgänge sind miteinander verbunden und dann mit dem CK-Eingang des lokalen Datenspeichers 22. Einer der Eingänge des PJICHT-DDER-Gatters 5k ist mit dem Q~-Ausgang des Speicher-Flip-Flops 52 verbunden. Ein zweiter Eingang des I\IICHT-ODER-Gatters 5k ist mit dem CL-Ausgang des Flip-Flops 54 der Schaltungsanordnung 28 verbunden, während ein dritter Eingang mit dem Q„-Ausgang des Flip-Flops kZ verbunden ist. Einer der Eingänge des NICHT-ODER-Gatters 56 ist mit dem Q,-Eingang des Speicher-Flip-Flops 52 verbunden. Ein zweiter Eingang des PJICHT-QDER-Gatters 56 ist ebenfalls mit dem CL-Ausgang des Flip-Flops kk dsr Schaltungsanordnung 28 verbunden, während ein dritter Eingang mit dem CL-Ausgang des Flip-Flops kZ verbunden ist. Vor der Erläuterung der Arbeitsweise der IMICHT-DDER-Gatter 5k und 56 sollte erwähnt werden, daß das Flip-Flop kk des Taktteilernetzwerkes 28 dessen Bestandteil ist und die Zeitsteuerimpulse so erzeugt, daß jeder einen Übergang (in diesem Falle einen negativen) aufweist, der ungefähr in der Mitte des Intervalles oder -bereiches jedes der Abtastimpulse auftritt. LJIe oben angeführt, liegt der Zweck der Anordnung des negativen Überganges der Zeitsteuerimpulse in der Mitte jedes Abtastimpulsintervalles darin, daß der positive Übergang des Eingangstaktimpulses, der von dem Selektor 3k zum taktmäßigen Eingeben der Daten erzeugt wird, in der Mitte des Abtastintervalles auftritt, wodurch der Sicherheitsfaktor zum Erreichen einer zuverlässigen Datenübertragung durch die lokale Speichereinrichtung 22 maximiert wird. Die Zeitsteuerimpulse von dem Q₅~Ausgang des Flip-Flops kk sind die gleichen wie die Abtastimpulse, die van dem Q^-Ausgang des Flip-Flops 40 erzeugt werden, mit Ausnahme, daß die Zeitsteuerimpulse relativ zu den Abtastimpulsen um eine Hälfte der Periodendauer eines Taktimpulses CP verzögert werden. Dies folgt aus der Übertragung des CL-Ausganges, der an dem D-Eingang des Flip-Flops kQ ansteht, zu dem Qc-Ausgang bei Anlegen des Komplementes oder des inveraen Wertes des Taktimpulses CP van dem Komplementausgang des NICHT-GDER-Gatteaj 36 zu dem CK-Eingang des Flip-Flopa kk.

- 35 -

909816/0954

Zurückkommend zur Beschreibung der Arbeitsweise der NICHT-ODER-Gatter 5k und 56 des Selektors 3k, ist zu ersehen, daß der Steuerimpulszustand EINS an dem Q.-Ausgang des Speicher-Flip-Flops 52 und sein komplementärer Zustand NULL an dem cJT-Ausgang des Flip-Flops 52 nur dann die Erzeugung von Eingangstaktimpulsen an dem verbundenen Ausgang der NICHT-ODER-Gatter 5k und 56 erlauben, ujenn der negative Übergang der Zeitsteuerimpulse von dem [L-Ausgang an einem Eingang jedes der NICHT-ODER-Gatter während der zweiten Halbperiode der Ausgangstaktimpulse ansteht. Mit anderen Uorten, wenn die negativen Übergänge der Zeitsteuerimpulse an einem Eingang jedes der IMICHT-ODER-Gatter 5^ und 56 während der ersten Halbperiode der Ausgangstaktimpulse ansteht, wird der EINS-Steuerimpulszustand an dem Q,-Ausgang und sein Komplement bzw. NULL-Zustand an dem Q,-Ausgang des Flip-Flops 52 die Erzeugung von Eingangstaktimpulsen an dem kombinierten NICHT-ODER-Gatter-Ausgang verhindern bzw. außer Bereitschaft setzen. Zur Erläuterung letzteren Zustandes sei angenommen, daß während der ersten Halbperiode des Ausgangstaktimpulses der EU-Ausgang eins NULL führt und sein komplementärer Ausgang Q^ eine EIIMS. Die NULL steht an einem Eingang des NICHT-ODER-Gatters 56 an und die EINS an einem Eingang des NICHT-DDER-Gatters 5k. Die EINS an dem Q,-Ausgang steht an einem zweiten Eingang des NICHT-DDER-Gatters 56 an, und die NULL an dem Q,-Ausgang steht an einem zweiten Eingang des NICHT-ODER-Gatters 5k an. Folglich führt, wenn der negative oder von EINS auf NULL gehende Übergang des Q^-Ausganges an jeden der dritten Eingänge der NICHT-ODER-Gatter angelegt wird, jedes der NICHT-ODER-i-Gatter zumindest an einem Eingang eine EINS, sd daß ihr kombinierter Ausgang, der mit dem CK-Eingang des Flip-Flops bzw. der lokalen Speichereinrichtung 22 verbunden ist, eine NULL ist, die kein taktmäßiges Eingeben oder Übertragen ankommender Daten von dem D-Eingang zu seinem Q-Ausgang bewirkt.

Allerdings sei nun zur Erläuterung der obigen Situation,bei der ein Eingangstaktimpuls erzeugt wird, angenommen, daß während der zweiten Halbperiode des Ausgangstaktimpulses der Q„-Ausgang eine EINS ist und sein komplementärer Ausgang qT eine NULL. Diese EINS steht an einem Eingang des NICHT-ODER-Gatters 56 an und die NULL an einem Eingang des NICHT-ODER-Gattsrs 5k. Darüber hinaus steht die EINS an dem Q,-Ausgang an dem zweiten Eingang des

-.36 -

909816/0954

uICHT-CDER-Gatters 56 an und die NULL an dem Q,-Ausgang an dem zweiten Eingang des RICHT-ODER-Gatters 54. Folglich führt, wenn der negative Übergang Des [{--Ausganges an jeden der dritten Eingänge der IMICHT-ODER-Gatter angelegt idird, nur das MICHT-ODER-Gatter 56 zumindest an einem Eingang eine EINS (tatsächlich an zwei Eingängen), so daß sein Ausgang außer Bereitschaft gesetzt ist. Alle Eingänge des i\IICHT-ODER-Gatters 5U sind nun auf IMULL. Folglich führt sein Ausgang eine EIMS, so daß der kombinierte Ausgang der IMICHT-QüER-Gatter eine EIIMS führt und nach Anlegen an den CK-Eingang des Flip-Flops 22 ankommende Daten, die an dem D-Eingang anstehen, taktmäßig eingegeben oder zu seinem Q-Ausgang übertragen werden (und damit zu der lokalen Multiplexereinheit).

Zusammengefaßt wurde beschrieben, ude die verbleibenden Teile der Schaltungsanordnung den Rest der beabsichtigten Ziele der Schaltungsanordnung 26 ausführen, die darin liegen, die Erzeugung eines lokalen oder Eingangstaktimpulses mährend der zweiten Halbperiade des Ausgangstaktimpulses zu veranlassen, wenn der an dem Q,-Ausgang des Detektor-Flip-Flops 50 gespeicherte Indikatarimpulspegel eine EIIMS ist, was bedeutet, daß der unmittelbar zuvor empfangene positive Übergang von während eines Abtastbereiches empfangenen Daten während der ersten Halbperiode des Ausgangataktimpulses aufgetreten ist. Da die Erzeugung des Eingangstaktimpulses während eines Abtastbereiches in der zweiten Periodenhälfte stattfindet, besteht keine Möglichkeit, daß Taktflanken mit einem positiven Übergang der Daten zusammenfallen, wenn sie an die lokale Speichereinrichtung 22 angelegt werden.

Schließlich werden noch die Arbeitsschritte dieser verbleibenden Teile der Schaltungsanordnung 26 erläutert, unter der Annahme, daß der an dem Q,-Ausgang des Detektor-Flip-Flops 5G gespeicherte Indikatorimpulspegel eine PJULL ist, was - zur Erinnerung - bedeutet, daß der während eines Abtastbereiches aufgetretene, unmittelbar zuvor empfangene positive Datenübergang während der zweiten Halbperiode des Ausgangstaktimpulses aufgetreten ist. Folglich steht eine WL)LL an dem D-Eingang des Taktphasenspeicher-Flip-Flops 52, wenn an dem CL-Ausgang des Detektor-Flip-Flops 50 ein Indikatorimpulspegel IMULL gespeichert ist. Da der CK-Eingang des Speicher-Flip-Flops 52

- 37 -

909816/0954

28U506

mit dem CLj-Ausgang des Netzwerk-Flip-Flops k2 verbunden ist, uiird der an den D-Eingang des Flip-Flops 52 anstehende IndikatDrimpulspegel NULL zu dessen Q,-Ausgang übertragen und dort gespeichert, wenn der an dessen CK-Eingang empfangene Ausgangstaktimpuls den nächsten Übergang von NULL zu EINS durchführt. So wurde ein positiver Datenübergang erfaßt und in dem CL-Ausgang des Detektor-Flip-Flops 5D gespeichert, ωεππ eine NULL während der darauffolgenden toten Bereiche und Abtastbereiche gehalten uiurde, bis zum Ankommen des nächsten positiven Überganges in dem Ausgangstaktimpuls an dem CK-Eingang des Speicher-Flip-Flops 52. Dann ist eine NULL an dem Q -Ausgang des Flip-Flops 52 sowie an dem Q,-Ausgang des Flip-Flops 50 gespeichert, die dort verbleibt, bis ein nachfolgender positiver Datenübergang erfaßt uiurde, der innerhalb des Abtastbereiches während der anderen bzuj. ersten Halbperiode des Ausgangstaktimpulses auftritt. Die an dem Q.Ausgang des Speicher-Flip-Flaps 52 gespeicherte IMLLL bedeutet, daQ die erste Periodenhälfte zur Erzeugung der lokalen oder Eingangstaktimpulse ausgewählt wird, die zum taktmäßigen Eingaben der ankommenden Daten zu der lokalen Datenspeichereinrichtung 22 verwendet werden.

Zurück zur Beschreibung der Arbeitsweise der Selektor-NICHT-ODER-Gatter. Es ist ersichtlich, daß der IMULL-Steuerimpulszustand an dem Q,-Ausgang des Speicher-Flip-Flops 52 und sein Komplement bzw. EINS-Zustand an den CL Ausgang des Flip-Flops 52 nur dann die Erzeugung vdit Eingangstaktimpulsen an dem verbundenen Ausgang der NICHT-DDER-Gatter 54 und 5S erlaubt, wenn der negative Übergang der Zeitsteuerimpulse von dem CL-Ausgang des Netzwerk-Flip-Flops kk an einem Eingang jedes der NICHT-GDER-Gatter während der ersten Halbperiode der Ausgangstaktimpulse ansteht. Mit anderen Worten, wenn negative Übergänge der Zeitsteuerimpulse an einem Eingang jedes der NICHT-QDER-Gatter 5k und 56 während der zweiten Halbperiade der Ausgangstaktimpulse ansteht, so verhindert der NULL-Steuerimpuls-Zustand an dem Q,-Ausgang und sein komplementärer oder EINS-Zustand an dem Q,-Ausgang des Flip-Flops 52 die Erzeugung van Eingangstaktimpulsen an den kombinierten IMICHT-QDER-Gatter-Ausgängen bzw. setzen diese außer Bereitschaft.

Zur Darstellung letzteren Zustandes sei angenommen, daß während der zweiten Halbperiade des Ausgangstaktimpulses der CL-Ausgang eine EINS und dessen

- 38 -

909816/0954

komplementärer Ausgang CL eine NLLL führt. Die EIIMS steht an einem Eingang des NICHT-QDER-Gatters 56 und die NULL an einem Eingang des_NICHT-GDER-Gatters 5k an. Die NULL an dem Q. -^Ausgang steht an einem zweiten Eingang des NICHT-DDER-Gatter 56 und die EINS an dem ÜjT-Ausgang an einem zweiten Eingang des NICHT-GDER-Gatters 5k an. Folglich Führt, wenn der negative übergang des CL-Ausganges an jeden der dritten Eingänge der NICHT-GDER-Gatter angelegt uiird, jedes der NICHT-QDER-Gatter zumindest einen Eingang mit einer EINS, so daß ihr kombinierter Ausgang, der an den CH-Eingang des Flip-Flops bziu. der lokalen Speichereinrichtung 22 angelegt ist, eine NULL Fünrt, die kein taktmäQiges Eingeben oder Übertragen ankommender Daten van dessen D-Eingang zu seinem Q-Ausgang bewirkt.

Zur Erläuterung der obigen Situation, bei der ein Eingangstaktimpuls erzeugt wird, sei angenommen, daß während der ersten Halbperiade des Ausgangstaktimpulses der Qp-Ausgang eine NULL führt und sein komplementärer CJÜ-Ausgang eine EINS. Die NULL liegt an einem Eingang des NICHT-GDER-Gatters 56 und die EINS an einem Eingang des NICHT-DDER-Gatters 5k. Darüber hinaus liegt die NULL an dem Q,-Ausgang an dem zweiten Eingang des NICHT-ODER-Gatters 56 und die EINS an dem ÖT-Ausgang an dem zweiten Eingang des NICHT-DDER-Gatters 5k. Folglich weist, wenn der negative Übergang des Q -Ausganges an jeden der dritten Eingänge der NICHT-QDER-Gatter angelegt wird, nur das I'JICHT-ÜDER-Gatter 5k zumindest_;.einen EINS-Eingang auf (tatsächlich hat es zwei EIIMS-Eingänge), so daß dessen Ausgang außer Bereitschaft gesetzt ist. Alle Eingänge des NICHT-QDER-Gatters 56 liegen jetzt auf NULL, so daß sein Ausgang auf EINS geht. Der kombinierte Ausgang der NICHT-GDER-Gatter ist folglich auf EINS und nach Anlegen an den CH-Eingang des Flip-Flops 22 werden an dessen D-Eingang anstehende ankommende Daten taktmäßig eingegeben oder zu seinem Q-Ausgang übertragen (und damit zu der lokalen Multiplexereinheit).

Es wurde nun beschrieben, wie die übrigen Teile der Schaltungsanordnung 26 die übrigen beabsichtigten Zwecke der Schaltungsanordnung ausführen, die darin liegen, die Erzeugung eines lokalen oder Eingangstaktimpulses während der ersten Hälfte des Ausgangstaktimpulses zu veranlassen, wenn ein an dem CL-Ausgang deB Detektor-f lip-Flops 50 gespeicherter Indikator-

- 39 -

909816/0954

2844S06

impulspegel eine NULL ist, was bedeutet, daß der unmittelbar vorhergehend empfangene positive Übergang der während eines Abtastbereiches auftretenden Daten während der zweiten Halbperiode des Ausgangstaktimpulses aufgetreten ist. Da die Erzeugung des Eingangstaktimpulses während des Abtastbereiches in der zweiten Halbperiode stattfindet, besteht keine Möglichkeit, daß dessen Taktflanke mit einem positiven Übergang der Daten zusammenfällt, wenn sie an dessen lokale Speichereinrichtung 22 angelegt werden.

Die Fig. 5-1 und 5-11 zeigen die oben erläuterten Arbeitsschritte der verbleibenden Teile der Schaltungsanordnung 26. In der Fig. 5-1 ist der an dem CL-Ausgang gespeicherte Indikatorimpulspegel und der an dem Q,-Ausgang gespeicherte Steuerimpulspegel jeweils IMULL, was bedeutet, daß der unmittelbar zuvor erfaßte positive Datenübergang, der während eines Abtastbereiches auftrat, während der ersten Halbperiode aufgetreten ist. Daher werden Taktflanken von Eingangstaktimpulsen aufgrund von negativen Übergängen der Q₅-Zeitsteuerimpulse erzeugt, die während Abtastbereichen in den zweiten Halbperioden auftreten. In Fig. 5-11 ist der an dem Ck-Ausgang gespeicherte Indikatorimpulspegel und der an dem Q,-Ausgang gespeicherte Steuerimpulspegel jeweils EINS, was bedeutet, daß der unmittelbar zuvor erfaßte positive Datenübergang, der während eines Abtastbereiches auftrat, während der zweiten Halbperiode auftrat. Daher werden Taktflanken von Eingangataktimpulsen aufgrund von negativen Übergängen der Q-Zeitsteuerimpulse erzeugt, die während Abtastbereichen in den ersten Halbperioden auftreten.

Alle in der Beschreibung und der Zeichnung angegebenen technischen Einzelheiten sind für die Erfindung von Bedeutung.

909816/0954

Claims (1)

1. BfllNT/lNH^LTE ^BROSE^0Ka BROSE

   D-8023 München-Pullach. Wiener Str. 2; Tel. (089) 7 93 30 71: Telex ^r?12147 b-os d; CaMes: «Patentibus» München

   SPERRY RAND CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Delaware,

   1290 Avenue Qf the Americas, Neu York, Neu York 10019, U.S.A.

   Diplom Ingenieure

   Ihr Zeichen: Taq·

   Yf.: SL-Hf2 Date: 11. Oktober 1978

   PATENTANSPRÜCHE

   1. Verfahren zum Einstellen der Phase eines Taktgebers bei einem Catervfcaktenden System, gekennzeichnet durch folgende Schritte: Erzeugen υοη Ausgangstaktimpulsen, von denen jeder erste und zweite Periodenabschnitte und einen Übergang aufweist, zum Veranlassen des taktmäBigen Ausgebens von Daten aus einer entfernt liegenden Einheit; Bestimmen eines Abtastbereiches in jedem der Periodenabschnitte, dessen Dauer kürzer ist als die deB entsprechenden Periodenabschnittes; Überwachen der Daten, um zu bestimmen, in welchem der Periodenabschnitte ein Übergang bei den Daten während eines Abtastbereiches auftritt; und Erzeugen von Eingangstaktimpulsen während des Abtastbereiches in dem anderen der Periodenabschnitte, um die Daten in eine lokale Einheit taktmäßig einzugeben.

   2. Verfahren zum Einstellen der Phase eines Taktgebers bei einem Daterytaktenden System, gekennzeichnet durch folgende Schritte: Erzeugen von Ausgangstaktimpulsen, deren jeder erste und zweite Periodanabschnitte und einen Übergang aufweist, um Daten aus einer entfernt liegenden Einheit taktmäßig auszugeben; Bestimmen eines Abtastbereiches in jedem der Periodenabschnitte, dessen Dauer kurzer

   909816/0954

   ist als die des entsprechenden Periodanabschnittes; Überwachen der Daten zur Erfassung eines Überganges der Datsn, die in Einem Abtastbsreich sinss der Periodenabschnitte auftreten; SpEichern εϊπεγ Anzeige dessen, in welchEm dEr PsriodEnabschnittE dsr ÜbErgang bei den Daten unmittelbar zuvor während εϊπεξ AbtastberEichss auftrat; und Erzeugen van Eingangstaktimpulsen während des Abtastbereiches in dem anderen der Periodenabschnitte, um die Daten einer lokalen Einheit taktmäßig einzugeben.

   3. Verfahren zur Einstellung dEr PhasE eines Taktgebers bsi einem Daten taktenden System, gekennzeichnet durch folgende Schritte: Erzeugen von Ausgangstaktimpulsen, die jeweils erste und zweite PEriodsnabschnitte und einen Übergang aufweisen, um Daten van einer entfernt liegenden Einheit taktmäßig auszugeben; Bilden eines Abtastbereiches in jedem der Pariadenabschnitte, dessen Dauer kürzer ist als die des entsprechenden Periodenabschnittes, Überwachen der Daten, zur Bestimmung, in welchem der Periodenabschnitte ein Übergang bei den Daten während eines Abtastbereiches auftritt; Auswählen des anderen Periodenabschnittes zum taktmäßigen Eingeben der DatEn in eine lokale Einheit; und Erzeugen von Eingangstaktimpulsen während des Abtastbereiches in dem anderen der Periodenabschnitte.

   if. Verfahren zum automatischen Einstellen der Phase eines Taktgebers bei einem Datentaktenden System mit einer lokalen Datenspeichereinrichtung und einEr Entfernt liegenden Datenspeichereinrichtung, die mit der lokalen Speichereinrichtung verbunden ist, gekennzeichnet durch folgende Schritte: Erzeugen von AusgangstaktimpulsEn, die jeweils eine vorbestimmte Periods aufwEisen, die aus ersten und zweiten Halbperiaden besteht, die durch einen taktenden Übergang verbunden sind, der, wenn ar an die entfernt liegende Datenspeichersinrichtung angelegt wird, veranlasst, daß Daten hieraus zu der lokalen DatEnspeichsrEinrichturig taktmäßig ausgegeben werden; Erzeugen von Abtastimpulsen während jeder der ersten und zweiten Halbperioden dEr Ausgangstaktimpulsa, wobsi jsder Abtastimpuls ein Intervall mit kürzerer Dauer aufweist, als die entsprechende Halbperiode der Ausgangstaktimpuise, während denen der entsprechende Abtastimpuls erzeugt wird; Erzeugen van Zeitsteuerimpulsen, die jeweils einen Übergang aufweisen, der

   909816/0954

   ungefähr in der Mitte des Intervalles jedes der Abtastimpulse auftritt; Empfangen der Ausgangstaktimpulse und der Abtastimpulse und Überwachen der Daten, wenn letztere der lokalen Speichereinrichtung taktmäßig eingegeben werden, zum Erfassen der einen der ersten und zuieiten Halbperiaden der Ausgangstaktimpulse, während der eine Koinzidenz eines Überganges der Daten mit einer der Abtastimpulse auftritt; und Erzeugen von Eingangstaktimpulsen in Abhängigkeit von den Übergängen der Zeitsteuerimpulse, die in der Mitte des Intervalls der Abtastimpulse auftreten, die mährend der anderen der ersten und zweiten Halbperiode der Ausgangstaktimpulse auftreten, um Daten der lokalen Datenspeichereinrichtung taktmäßig einzugeben.

   5. Verfahren nach Anspruch if, dadurch gekennzeichnet, daß der Schritt der Erzeugung von Eingangstaktimpulssn folgendes enthält: Erzeugen von Indikatorimpulsen, die die eine der ersten und zweiten Halbperioden der Ausgangstaktimpulse bezeichnet, während der die Koinzidenz eines Datenüberganges mit dem Intervall eines Abtastimpulses unmittelbar zuvor erfaßt wurde; Empfang der Indikatorimpulse und der Ausgangstaktimpulse zum Speichern von Steuerimpulsen, die die eine der ersten und zweiten Halbperioden bezeichnet, in der die Koinzidenz des Datenüberganges mit dem Intervall eines Abtastimpulses unmittelbar zuvor erfaßt wurde; und Empfang der Ausgangstaktimpulse, der Steuerimpulse und der Zeitsteuerimpulse zur Erzeugung van Eingangstaktimpulsen, die an die lokale Speichereinrichtung angelegt werden, um während der Mitte des Intervalles der Abtastimpulse, die innerhalb der anderen der ersten und zweiten Halbperiode der Ausgangstaktimpulse auftreten, taktmäßig einzugeben und um die Erzeugung von Eingangstaktimpulsen während der einen der ersten und zweiten Halbpsrioden, in der die Koinzidenz des Datenüberganges mit dem Intervall der Abtastimpulse unmittelbar zuvor erfaßt wurde, zu unterbinden.

   6. V/erfahren nach Anspruch k, dadurch gekennzeichnet, daß die entsprechenden Abtastimpulse, die während der ersten und zweiten Halbperiode der Ausgangstaktimpulse erzeugt werden, zwischen den gegenüberliegenden Enden der entsprechenden Halbperiaden liegen und nach innsn von diesen Enden verschoben sind.

   909816/0954

   7. Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers, gekennzeichnet durch Einrichtungen (28; 36, 38, 40_Λ 42) zum Erzeugen von Ausgangstaktimpulsen (an CL), die jeweils erste und ztueite Periodenabschnitte und einen Übergang aufuieisen, um das taktmäßige Ausgeben von Daten aus einer entfernt liegenden Einheit (14) zu veranlassen; Einrichtungen (28; 4D) zum Bilden eines Abtastbereiches (Signal an Q₁) in jedem der Periodenabschnitte, dessen Dauer kürzer ist als die des entsprechenden Periodenabschnittes;

   Einrichtungen (3D; 46, 48, 50) zum Überujachen der Daten zur Bestimmung, in welchem der Periodenabschnitte ein Übergang bei den Daten während eines Abtastbereiches auftritt; und

   Einrichtungen (34; 54, 56) zum Erzeugen von Eingangstaktimpulsen während des Abtastbereiches in dem anderen Periodenabschnitt, zum taktmäfligen Eingeben der Daten in eine lokale Einheit (22).

   8. Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers bei einem Datentaktenden System, gekennzeichnet durch Einrichtungen (28; 36, 38, 40, 42) zum Erzeugen von Ausgangstaktimpulsen (an Q„), die jeweils erste und zweite Periodenabschnitte und einen Übergang aufweisen, zum v/eranlassen des taktmäßigen Ausgebens van Daten aus einer entfernt liegenden Einheit (14);

   Einrichtungen (40) zum Bilden eines Abtastbereiches (Signal an Q₁) in jedem der Periodenabschnitte, dessen Dauer kürzer ist als die des entsprechenden Periodsnabschnittes;

   Einrichtungen (30; 46, 48, 5D; Q₃) zum Überwachen der Daten, um einen Übergang bei den Daten zu erfassen, der in einem Abtastbereich einer der Periodenabschnitte auftritt;

   Einrichtungen (32; 52) zum Speichern einer Anzeige (Signal an Q, ), in welchEn der Periodenabschnitte der Übergang bei den Daten unmittelbar zuvor während eines Abtastbereiches aufgetreten ist; und Einrichtungen (34; 54, 56) zum Erzeugen von Eingangstaktimpulsen während des Abtastbereiches in dem anderen Periodenabschnitt zum taktmäßigen Eingeben der Daten in eine lokale Einheit (22).

   909816/0954

   9· Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers bei einem lateniiaktenden System, gekennzeichnet durch

   Einrichtungen (28; 36, 38, ^fD, 42) zum Erzeugen von Ausgangstaktimpulsen (Signal an Q„), die jeweils erste und zweite Periodenabschnitte und einen Übergang aufweisen, zum Veranlassen des taktmäßigen Ausgebens van Daten aus einer entfernt liegenden Einheit (12);

   Einrichtungen (40) zum Bilden eines Abtastbereiches (Signal an CL) in jedem der Periodenabschnitte, dessen Dauer kürzer ist als die des entsprechenden Periodenabschnittes;

   Einrichtungen (3D; 46, 48, 50) zum Überwachen der Daten zur Bestimmung, in welchem Periodenabschnitt ein Übergang bei den Daten während eines Abtastbereiches auftritt;

   Einrichtungen (34; 56, 54) zum Auswählen des anderen Periodenabschnittes zum taktmäßigen Eingeben der Daten in eine lokale Einheit (12); und

   Einrichtungen (34) zum Erzeugen eines Eingangstaktimpulses während des Abtastbereiches in dem anderen Pericdenabschnitt.

   10. Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers bei einem Dateryfcaktenden System mit einer lokalen Datenspeichereinrichtung und einer entfernt liegenden Datenspeichereinrichtung, die mit der lokalen Speichereinrichtung verbunden ist, gekennzeichnet durch Einrichtungen (28; 36, 38, 40, 42) zum Erzeugen von Ausgangstaktimpulsen (Signal an Q₂), die jeweils eine vorbeatimmte Periode aufweisen, die aus ersten und zweiten Halbperioden zusammengesetzt ist, die über einen Takt-Übergang verbunden sind, der, wenn er an die entfernt liegende Datenspeichereinrichtung (24) angelegt wird, ein taktmäßiges Ausgeben von Daten hieraus zu der lokalen Datenspeichereinrichtung (22) veranlaßt; Einrichtungen (40) zum Erzeugen eines Abtastimpulsea (Signal an Q₁) während jeder der ersten und zweiten Halbperioden des Ausgangstaktimpulses (Signal an Q„), wobei jeder Abtastimpuls ein Intervall kürzerer Dauer aufweist als die entsprechende Halbperiode des Ausgangstaktimpulses, währenddessen der entsprechende Abtastimpuls erzeugt wurde; Einrichtungen (44) zum Erzeugen von Zeitsteuerimpulsen (Signal an Q₅), die jeweils einen Übergang aufweisen, der ungefähr in der Mitte des Intervalls jedes Abtastimpulses (Signal an Q₁) auftritt;

   909816/0954

   Einrichtungen Ok; 5k, 5S) zum Empfang der Ausgangstaktimpulse (Signal an Q)und der Abtastimpulse (Signal an CL) und zum Überwachen der Daten, wenn diese der lokalen Speichereinrichtung (22) taktmäßig eingegeben werden, zum Erfassen der einen der ersten und zweiten Halbperioden der Ausgangstaktimpulse, in der eine Koinzidenz eines Überganges der Daten mit einem der Abtastimpulse auftritt; und

   Einrichtungen (3k) zur Erzeugung υοπ Eingangstaktimpulsen in Abhängigkeit von den Übergängen der Zeitsteuerimpulse (Signal an Q₁-), die in der Mitte des Intervalles des Abtastimpulses auftreten, der während der anderen dar ersten und zweiten Halbperiode der Ausgangstaktimpulse (Signal an Q_) auftritt, zum taktmäßigen Eingeben der Daten in die lokale Datenspeichereinrichtung (22).

   11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die den Eingangstaktimpuls erzeugenden Einrichtungen folgendes enthalten:

   Einrichtungen (50) zum Erzeugen von Indikatorimpulsen (Signal an Q,), die die eine der ersten und zweiten Halbperioden der Ausgangstaktimpulse bezeichnen, während der die Koinzidenz eines Datenüberganges mit dem Intervall eines Abtastimpulses unmittelbar zuvor erfaßt wurde; Einrichtungen (32) zum Empfang der Indikatorimpulse (Signal an Q₃) und der Ausgangstaktimpulse (Signal an Q„) zum Speichern vc-π Steuerimpulsen (Signal an Q,), die die eine der ersten und zweiten Halbperioden bezeichnen, in der die Koinzidenz eines Datenüberganges mit dem Intervall eines Abtastimpulses unmittelbar zuvor erfaßt wurde; und Einrichtungen (34) zum Empfang der Ausgangstaktimpulse (Signal an Qp), der Steuerimpulse (Signal an Q.) und der Zeitsteuerimpulse (Signal an Q), zum Erzeugen der Eingangstaktimpulse, die an die lokale Speichereinrichtung (22) angelegt werden, um Daten taktmäßig während der Mitte des Inter-

   einzugeben
   valls der Abtastimpulse/, die innerhalb der anderen der ersten und zweiten Halbperioden der Ausgangstaktimpulse auftreten und zum Unterbinden der Erzeugung von Eingangstaktimpulsen während der einen der ersten und zweiten Halbperiaden, in der die Koinzidenz eines Datenüberganges mit dem Intervall eines Abtastimpulses unmittelbar zuvor erfasst wurde.

   - 7-

   909816/0954

   12. Schaltungsanordnung nach Anspruch 1D, dadurch gekennzeichnet, daß die während der ersten und zweiten Halbperioden der Ausgangstaktimpulse (Signal an CL) erzeugten entsprechenden Abtastimpulse zwischen den gegenüberliegenden Enden der entsprechenden Halbpenade liegen und von diesen Enden nach innen versetzt sind.

   13. Schaltungsanordnung zum automatischen Einstellen der Phase eines Taktgebers bai einem Catentaktenden System mit einer lokalen Einheit und einer entfernt liegenden Einheit, wobei die lokale Einheit einen Taktimpulsgener.'atar und eine lokale Datenspeichereinrichtung und die entfernt liegende Einheit eine entfernt liegende Datenspeichereinrichtung aufweist, die mit dsr lokalen Speichereinrichtung der lokalen Einheit verbunden ist, gekennzeichnet durch ein Taktteilernetzwerk (28), das mit dem Taktimpulsgenerator (2D) und der entfernt liegenden Speichereinrichtung (24) zum Empfang von Taktimpulsen (CP) von dem Generator (2D) und zur Erzeugung von Ausgangstaktimpulsen (Signal an CL) verbunden ist, die jeweils eins vorbestimmte Periode aufweisen, die aus einer ersten und einer zweiten Halbperiode besteht, die durch einen taktenden Übergang verbunden sind, der, wenn er an die entfernt liegende Speichereinrichtung (24) angelegt wird, ein taktmäßiges Ausgeben von Daten hieraus zu der lokalen Speichereinrichtung (22) veranlaßt;

   wobei das Netzwerk (28) weiterhin während der ersten und zweiten Halbperioden der Ausgangstaktimpulse Abtastimpulse (Signal an Q₁ von 40) erzeugt, wobei jeder der Abtastimpulse ein Intervall kürzerer Dauer aufweist als die entsprechende Halbperiade des Ausgangstaktimpulses, währenddessen der entsprechende Abtastimpuls erzeugt wurde und wobei der Abtastimpuls zwischen den gegenüberliegenden Enden der entsprechenden Halbperioden liegt und von diesen Enden nach innen versetzt ist; wobei das Netzwerk (28) weiterhin Zeitsteuerimpulse erzeugt (Signal Q₅ von 44), deren jeder einen Übergang aufweist, der ungefähr in der Mitte des Intervalles jedes der Abtastimpulse auftritt; und durch Datenübergangsdetektoreinrichtungen (3D), die die Ausgangstaktimpulse (Signal an CL) und die Abtastimpulse (Signal an Q₁) empfangen und die Daten überwachen, wenn sie taktmäßig der lokalen Speichereinrichtung (22) eingegeben werden, zum Erfassen der Koinzidenz eines Überganges der

   909816/0954

   -B-

   DatHn mit einem der Abtastimpulse zur Erzeugung van Indikatarimpulsen (Signal CL von 5D), diE die einE der ersten und zweiten Halbperinden der Ausgangstaktimpulse bezeichnen, während der die Koinzidenz des Datenüderganges mit dem Intervall eines Abtastimpulses unmittelbar zuvor erfaßt wurde;

   durch TaktphasenspEichEreinrichtungBn (32; 52), diE die Indikatorimpulse (Signal an CL) und die Ausgangstaktimpulse (Signal an CL) empfangen, zum Speichern von Steuerimpulsen (Signal an Q, von 52), die die eine der ersten und zweiten Halbperioden bezeichnen, in der die Koinzidenz eines Datenüberganges mit dem Intervall des Abtastimpulses unmittelbar zuvor erfaßt wurde;

   und durch Taktphasenselektoreinrichtungen (34), die die Ausgangstaktimpulse (Signal an Q₂), die Zeitsteuerimpulse (Signal an Q₅) und die Steuerimpulse (Signal an CL ) empfangen, zum Erzeugen von Eingangstaktimpulsen, die an die lokale Speichereinrichtung (22) angelegt werden, zum taktmäßigen Eingeben von Daten während der Mitte des Intervalls der Abtastimpulse, die innerhalb der anderen der ersten und zweiten Halbperioden der Ausgangstaktimpulse auftreten und zum Unterbinden der Erzeugung von Eingangstaktimpulsen während der einen der ersten und zweiten Halbperioden der Ausgangstaktimpulse, während der die Koinzidenz eines Datenüberganges mit dem Intervall eines Abtastimpulses unmittelbar zuvor erfaßt wurde.

   909816/0954