[go: up one dir, main page]

DE2841230C2 - Programmierbare Speicherzelle mit Halbleiterdioden - Google Patents

Programmierbare Speicherzelle mit Halbleiterdioden

Info

Publication number
DE2841230C2
DE2841230C2 DE2841230A DE2841230A DE2841230C2 DE 2841230 C2 DE2841230 C2 DE 2841230C2 DE 2841230 A DE2841230 A DE 2841230A DE 2841230 A DE2841230 A DE 2841230A DE 2841230 C2 DE2841230 C2 DE 2841230C2
Authority
DE
Germany
Prior art keywords
diode
layer
transition
zones
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2841230A
Other languages
English (en)
Other versions
DE2841230A1 (de
Inventor
Michel Caen Moussie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2841230A1 publication Critical patent/DE2841230A1/de
Application granted granted Critical
Publication of DE2841230C2 publication Critical patent/DE2841230C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Festwertspeicherzelle, die elektrisch programmiert ist und d'irch mindestens zwei gegensinnig in Serie geschaltete Halbleiterdoden gebildet wird, von denen die zweite Diode zur Programmierung elektrisch zerstörbar ist
Es sind integrierte Halbleiteranordnungen bekannt, die als »Festwertspeicher« bezeichnet werden und eine ATY1MaU-Jx mit Zeilen- und Spaltenleitern enthalten, die gegeneinander isoliert sind und an deren Kreuzungspunkten Zellen angeordnet sind, die durch je mindestens ein Halbleiterbauelement gebildet werden, wobei die Impedanz der Zelle zwei wesentlich verschiedene Werte annehmen kann. Gewisse Speicher können von dem Benutzer programmiert werden, wobei die binären Informationen von iier Außenseite eines den Speicher enthaltenden Gehäuses her entweder durch das Schmelzen eines schmelzbaren Leiters oder durch den Kurzschluß eines Übergangs, und zwar in gewisse gemäß einem bestimmten Programm gewählte Zellen, eingeschrieben werden könnea
Es sind andere Anordnungen bekannt, die derartige Zellen enthalten und die programmiert werden können, wie z. B. Dekodieranordnungen und logische Schaltungen zur Behandlung von Informationsgruppen, die oft mit Speichern zusammenarbeiten. Diese Anordnungen werden nachstehend ebenfalls mit dem allgemeinen Ausdruck »Speicher« bezeichnet
Die Zellen können durch Gebilde von zwei Dioden gebildet werden, die gegensinnig geschaltet sind. Die Programmierung besteht in diesem Falle darin, daß eine der zwei Dioden in den gewählten Zellen durch Zerstörung des entsprechenden Übergangs bei einer gewissen Stromdichte mit umgekehrter Polarität kurzgeschlossen wird, wobei diese Stromdichte im wesentlichen durch den Flächeninhalt des genannten Übergangs bestimmt wird.
In den bisher bekannten programmierbaren Speichern sind die mit den Rückseiten gegeneinander angeordneten Dioden Dioden mit einem flachen Übergang, die z. B. durch lokalisierte Diffusion von Dotierungsverunreinigungen über ein Gebiet einer ebenen Fläche einer Halbleiterscheibe erhalten werden. Man hat versucht, den Wert der Stärke des für die Zerstörung des Übergangs der Programmierdiode notwendigen Stromes herabzusetzen, denn die großen Spannungsabfälle, die durch einen starken Programmierstrom herbeigeführt werden, sind mit den über den Schaltungen zulässigen Spannungspegeln nicht kompatibel; zu diesem Zweck wird versucht, den Flächeninhalt der Übergänge der Programmierdioden herabzusetzen.
Die Techniken zur Lokalisierung der Übergänge erfordern jedoch minimale Abmessungen und es ist nicht möglich, den Flächeninhalt des zu zerstörenden Übergangs unter einen bestimmten Grenzwert herabzusetzen, so daß die Ströme, die den Übergang zerstören können, hoch bleiben. Ströme in der Größenordnung
von z.B. 10OmA sind erforderlich, sogar wenn die Durchschlagspannung der Programmierdiode viel niedriger als die Durchschlagspannung der ihr gegenüber liegenden Diode ist, wie insbesondere in der US-PS 36 41 516 beschrieben ist Nach dem Stand der Technik zur Herstellung integrierter Schaltungen ist es nicht möglich, die Oberflächen planarer Obergänge und die für die Zerstörung dieser Übergänge erforderlichen Stromstärken herabzusetzen. Diese Ströme bleiben zu hoch, während man über Ströme in der Größenordnung von nur z. B. 20 mA verfugen können müßte.
Die Erfindung bezweckt insbesondere, diese Nachteile der bekannten programmierbaren Festwertspeicher zu beheben und für derartige Speicher eine Zelle anzugeben, die nur einen sehr niedrigen Strom zur Zerstörung des Übergangs der Programmierdiode erfordert, wobei die Möglichkeiten zur Herstellung von Übergängen mit minimalem Flächeninhalt berücksichtigt werden.
Nach der Erfindung ist eine elektrisch programmierbare Festwertspeicherzelle, die durch mindestens zwei mit den Rückseiten gegeneinander angeordnete Dioden gebildet wird, dadurch gekennzeichnet, daß, während eine erste der Dioden durch einen flachen pn-Übergang zwischen zwei aufeinander liegenden Gebieten gebildet wird, von denen sich mindestens eines in einem oberen Teil eines Halbleiterkörpers erstreckt, die zweite Diode durch einen lateralen pn-Übergang gebildet ist, der zwischen zwei koplanaren Zonen einer dünnen HaIbleitermaterialschicht ist, die sich lokal auf einer Isolierschicht erstreckt, die den Halbleiterkörper bedeckt, wobei ein Fenster in der Isolierschicht einen Kontakt zwischen der Halbleitermaterialschicht und dem Halbleiterkörper an der Stelle der ersten Diode sicherstellt und der Flächeninhalt des Übergangs der zweiten Diode wesentlich kleiner als der der ersten Diode ist.
Es sei bemerkt, daß ein Übergang als lateral bezeichnet wird, wenn er auf eine Oberfläche beschränkt ist, die nahezu zu der Ebene der Halbleitermaterialschicht, in der er gebildet ist, senkrecht ist, während der Übergang als flach bezeichnet wird, wenn er zum größten Teil zu dieser Ebene parallel ist
Die Oberfläche eines lateralen pn-Übergangs, der zwischen zwei koplanaren Zonen einer dünnen Schicht hergestellt ist, kann viel kleiner als die minimale Obeifläche eine» flachen Übergangs zwischen zwei aufeinander liegenden Gebieten sein, die durch die bekannten Techniken zur Herstellung integrierter Schaltungen erhalten werden können. Die Lokalisierung der flachen Übergänge wird durch Reservierungsvorgänge unter Verwendung von Masken erhalten, die eine Abschirmung gegen die Diffusion von Dotierungsmitteln oder gegen die Einwirkung eines chemischen Mittels bilden, wobei die Probleme der Orientierung und Definition der Masken sowie die Effekte lateraler Diffusion oder Reaktion eine Begrenzung auf minimale Abmessungen mit sich bringen. Dagegen können bei den Vorgängen zur Ablagerung oder zur Erzeugung dünner Halbleitermaterialschichten Dicken, die viel kleiner als die Mindestbreite eines dotierten Gebietes sind, und somit sogar Querschnitte erhalten werden, die viel kleiner als die Mindestoberfläche eines flachen Übergangs sind.
Mindestens eine der beiden Abmessungen des hteralen Übergangs kann auf diese Weise erheblich herabgesetzt werden; der zum Auslösen eines Kurzschlusses notwendige Strom kann, gleich wie die für den Stromfluß erforderliche Spat.lung, erheblich herabgesetzt werden. Außerdem ist es verhältnismäßig einfacher und genauer, den Wert des Flächeninhalts eines lateralen Übergangs in bezug auf die Dicke einer Ablagerung als den Wert des Flächeninhalts eines flachen Übergangs in bezug auf eine Breite eines Maskenfensters einzustellen.
Vorzugsweise ist der Querschnitt des lateralen Übergangs zwischen den zwei koplanaren Zonen (der Frogrammierdiode also) kleiner als ein Zehntel des Querschnitts des flachen Übergangs zwischen den zwei äufeinander liegenden Zonen (der Isolierdiode), wodurch die Programmierung ohne Gefahr für diesen Übergang sichergestellt werden kann.
Es sei außerdem bemerkt, daß die gemäß der Erfindung gebildete Speicherzelle nicht den Nachteil der Streutransistorwirkung aufweist den man meistens in den Anordnungen mit Dioden mit flachen aufeinander liegenden Strukturen zu beseitigen oder auszugleichen versucht Überdies ist der nach Kurzschluß des lateralen Übergangs der Programmierdiode verbleibende Widerstana in bezug auf den Reihenwiderstand, der in der ersten als Isolierdiode bezeichneten Diode verbleibt, vernachlässigbar.
Die auf der Technik der Mikroelektronik basierenden Speicher mit integrierten Schaltungen werden meistens aus Silizium hergestellt
Die Ablagerung dünner Schichten aus polykristallinen! Silizium mit einer bestimmten Dicke auf einer Isoliermaterialschicht, die gegebenenfalls die als Kontaktfenster dienenden öffnungen aufweist, ist möglich und wird bereits bei der Herstellung gewisser Halbleiteranordnungen verwendet. Die bekannten Maskierungs-, Ionenimplantation- und Diffusionstechniken können dazu benutzt werden, bestimmte Zonen der abgelagerten Schicht aus polykristallinem Silizium von einem Leitungstyp in den anderen umzuwandeln.
Die Eigenschaften des abgelagerten polykristallinen Siliziums, das durch die bekannten Techniken erhalten ist, ermöglichen es, den Kurzschluß eines pn-Übergangs unter nahezu den gleichen Bedingungen wie den
Kurzschluß, der in einem pn-Übergang innerhalb eines Einkristalls erhalten wird, zu bewirken, wobei die Dotierungskonzentrationen als Funktion der gefundenen optimalen Werte des spezifischen Widerstandes, der Beweglichkeit und der Konzentration freier Ladungsträger eingestellt werden.
Vorteilhafterweise wird der Querschnitt des lateralen Übergangs der gegebenenfalls kurzzuschließenden Diode dadurch verkleinert, dall die Halbleitermaterialschicht eine Verjüngung an der Stelle des Übergangs
so zwischen den zwei Zonen aufweist.
Um die Wärmeisolierung des kurzzuschließenden Übergangs zu verbessern und außerdem diesen Übergang vor der Verunreinigung durch die Atmosphäre zu schützen, wird eine Schutzschicht aus Isoliermaterial auf der die Zellen des Speichers tragenden Scheibe und insbesondere auf und unter der oberflächlichen dünnen Halbleitermaterialschicht ablagert, die die beiden Zonen der kuzzuschließenden Diode bildet Die Isoliermaterialschichten rind vorteilhafterweise aus Siliziumoxid (SiO2) hergestellt, das eine viel geringere Leitfähigkeit als Silizium und die günstigsten Eigenschaften zum Schützen und Passivieren der Übergänge aufweist.
Die Diode mit einem flachen Übergang, der zwischen zwei aufeinander liegenden Gebieten gebildet wird, wird durch eine Dif/jsion in eine Substratscheibe aus Halbleitermaterial von einem ersten Leitungstyp von einem lokalisierten Gebiet der Oberfläche dieser Scheibe her erhalten, wobei die diffundierten Dotie-
rungsverunreinigungen den zweiten dem ersten Leitungstyp entgegengesetzten Leitungstyp herbeiführen. Die Diffusion erfolgt z. B. aus einer Vordiffusionsablagerung oder aus einer Zone mit implantierten Ionen der dotierenden Verunreinigungen.
Nach einer weiteren Ausführungsform wird die erste Diode durch den Übergang gebildet, der zwischen einer der zwei Zonen der Diode mit lateralem Übergang und einem oberflächlichen Gebiet des Substrats hergestellt ist, das direkt darunter liegt und den entgegengesetzten Leitungstyp aufweist
Es versteht sich, daß statt der Diode mit flachem Übergang, die nach Programmierung verbleiben soll und das Halbleiterbauelement jedes der Speicherpunkte bildet, die nicht einem offenen Kreis äquivalent sind, ein Transistor oder ein beliebiges anderes komplexeres Halbleiterbauelement angebracht werden kann, dessen pn-Übergang, er am direktesten mit der Programmierdinde verbunden Kt. rler nach der Erfindung gebildete flache Übergang ist.
Die Erfindung kann insbesondere bei den programmierbaren Festwertspeichernetzwerken, wie den Festwertspeichergebilden mit einer .YK-Matrix mit Zeilenleitern und Spaltenleitern, verwendet werden. Die Leiter können Leiter mit derselben Struktur und aus demselben Material wie die der bekannten Matrixspeicher sein und zum Beispiel als als dünne Schichten abgelagerte Metalleiter, oder als stark dotierte Gebiete in der Masse einer Substratscheibe oder in einer auf einer Substratscheibe abgelagerten Schicht gebildet sein. Jede Information wird in den Speicher mit Hilfe von Stromimpulsen eingeschrieben, die über den Zeilenleiter und den entsprechenden Spaltenleiter in den gewählten Kreis geschickt werden.
Die Matrixspeicher enthalten oft außer dem die Speicherpunkte bildenden Netzwerk von Zellen ein Gebilde zugehöriger Schaltungen, wie Adressier-, Dekodier-, Leseverstärkerschaltungen usw. Vorteilhafterweise werden diese Schaltungen nach bekannten Techniken in der Substratscheibe gebildet, in der die flachen Dioden des Speichernetzwerks gebildet werden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen
Fig. 1, 2, 3 und 4 Schnitte durch Speicherzellen nach der Erfindung in verschiedenen Ausführungsformen, wobei Fig. 1 einen Schnitt längs der Linie AA der Fig. 5 darstellt:
Fig. 5 teilweise eine Draufsicht auf einen Speicher mit Zellen nach Fig. 1, und
F i g. 6 ein TeHschaltbild eines Speichers mit Zellen, die durch zwei mit den Rückseiten gegeneinander angeordnete Dioden gebildet werden.
Der in F i g. 6 dargestellte Speicher ist vom Typ mit einer ΛΎ-Matrix mit mehreren Zeilenleitern L\, Li usw. und mit mehreren Spaltenleitern Cj, Ci usw., die gegeneinander isoliert sind An jedem Kreuzungspunkt einer Zeile und einer Spalte ist ein Gebilde zweier mit den Rückseiten gegeneinander angeordneter Dioden, wie Di, Di, angebracht Eine binäre Information 0 oder 1 wird an jedem dem Kreuzungspunkt einer Zeile und einer Spalte entsprechenden Punkt gespeichert, dadurch, daß ein Kurzschluß oder kein Kurzschluß einer der Dioden D, z. B. der Kurzschluß B in der am Kreuzpunkt der Zeile L1 und der Spalte Ci liegenden Zelle, bewirkt wird.
Jedes Gebilde von zwei Dioden bildet eine Zelle; eine der beiden Dioden, D\, ist mit einem Zeilenleiter verbunden, während die andere, Di, mit einem Spaltenleiter verbunden ist. Es sei bemerkt, daß sich die Ausdrücke »Zeile« und »Spalte« weder auf die Lage der betreffenden Gruppen von Zellen noch auf die Anzahl vorhandener Zellen beziehen.
Der schematische Schnitt nach Fi g. 1 längs der Linie AA der Fig.5 ist ein Schnitt durch das Gebilde von zwei mit den Rückseiten gegeneinander angeordneter Dioden, die die Zelle zwischen einem Leiter L und einem Leiter C in einem ΛΎ-Speicher bilden.
Die dargestellten Zellen werden auf einer Substratscheibe 1 aus einkristallinem z. B. p-leitendem Silizium gebildet, die eine epitaktische Schicht 2 aus n-leitendem Silizium enthält, die mit einer Isolierschicht 8 überzogen ist. Die epitaktische Schicht 2 ist in Inseln in Form paralleler Bänder unterteilt, die gegeneinander durch Isoliergebiete 3, 4 vom p + -Typ isoliert sind, die an das Substrat grenzen und von der Oberfläche der epitaktischen Schicht her eindiffundiert sind. Die Längsleitune iedes Bandes der epitaktischen Schicht wird mittels eines vergrabenen Gebietes 5 vom η+ -Typ verbessert. Diese n + -Gebiete bilden die Zeilenleiter.
Ein p-leitendes eindiffundiertes Gebiet 6 bildet mit der Schicht 2 einen pn-Übergang 7, der als flach bezeichnet wird, weil der größte Teil seiner Oberfläche durch den nahezu flachen Teil der Diffusionsfront gebildet wird. Die Isolierschicht 8 enthält an der Stelle des Gebietes 6 ein Fenster 18, über das dieses Gebiet mit einer Zone 9 einer Schicht aus polykristallinem Silizium in Kontakt gebracht ist, die auf der Scheibe abgelagert ist. Die Schicht aus polykristallinem Silizium enthält eine zweite Zone 10, wobei das Gebilde der zwei Zonen eine Konfiguration aufweist, die einen mittleren Teil besitzt, der an der Stelle des Übergangs 11 zwischen der p-leitenden Zone 9 und der η-leitenden Zone 10 verjüngt ist.
Die Oberfläche der Scheibe, einschließlich der Oberfläche der Schicht 9,10 aus polykristallinen! Silizium, ist mit einer Schicht 13 aus isolierendem und schützendem Material, z. B. Siliziumoxid, überzogen. Die Schicht 13 enthält ein Fenster 17, über das die Zone 10 mit einem Metalleiter 12, z. B. aus Aluminium, in diesem Falle mit dem Leiter der Spalte, zu der die dargestellte Zelle ge-
f hört, in Kontakt gebracht ist.
Die Diode Dx der Zelle wird durch den Übergang 7 zwischen dem Gebiet 6 und der Schicht 2 und die Diode Di der Zelle wird durch den Übergang ti zwischen den Zonen 9 und 10 der Schicht aus polykristallinem Silizium gebildet Der Querschnitt des Übergangs 11, der von der
Breite der Konfiguration des Gebildes der zwei Dioden an seinem schmälsten Teil und von der Die! j der Schicht aus polykristallinem Silizium abhängig ist, ist viel kleiner als der Querschnitt eines flachen Übergangs, wie des Übergangs 7, sein könnte, dessen Querschnitt von dem Flächeninhalt des Fensters einer Diffusionsmaske abhängig ist (für das Gebiet 6 kann die Maske z. B. durch die Isolierschicht 8 gebildet werden). Der für die Zerstörung des Übergangs 11 erforderliche Strom, um den Kurzschluß zu bewirken, ist viel geringer als der für die Zerstörung eines flachen Übergangs erforderliche Strom.
Die Diode mit flachem Übergang D\ ist mit einem Zeilenleiter verbunden, der im Falle der beschriebenen Zelle durch das vergrabene Gebiet 5 gebildet wird, das stark dotiert ist und die Leitung zwischen den unterschiedlichen Teilen des Bandes der epitaktischen Schicht 2 zwischen den Isolierzonen 3 und 4 sicherstellt Die Spannung kann an das Gebiet 5 mit Hilfe eines stark
dotierten Gebietes 15 angelegt werden, das sich am Ende des genannten Bandes befindet, während das Gebiet 15 mit einem Metalleiter 14 über ein Fenster 16 in Kontakt ist. das in der Isolierschicht 8 an einem Ende jeder Zeile angebracht ist.
Die in schematischem Schnitt in F i g. 2 dargestellte Zelle wird auf einem p-leitenden Substrat 21 gebildet, auf drr~i nacheinander eine η-leitende epitaktische Schicht 23 und eine p-leitende epitaktische Schicht 26 abgelagert sind. Diese Schichten werden entweder direkt durch epitaktische Ablagerung oder durch Ablagerung und anschließende Diffusion erhalten. Die Schichten 26 und 23 werden in Gebiete unterteilt, die gegeneinander durch Streifen 24—30 aus Isoliermaterial, vorzugsweise Siliziumoxid, das durch thermische Oxidation des epitakiischen Materials erhalten ist, isoliert sind. Eine vergrabene Zone 22 in Form eines Bandes (in einer zu der Zeichnungsebene parallelen Richtung orientiert) verbindet die Gebiete der Schicht 23, die auf derselben Zeile liegen, miteinander. Der Übergang 27 zwischen dem Gebiet der Schicht 23 und dem Gebiet der Schicht 26 bildet die Diode mit flachem Übergang einer Zelle, deren Diode mit lateralem Übergang, die gegebenenfalls kurzgeschlossen werden soll, durch den Übergang 34 zwischen zwei Zonen einer dünnen Schicht aus Silizium, die auf einer Isolierschicht 28 aus Oxid abgelagert ist, die die Scheibe bedeckt, und zwar zwischen einer p-leitenden Zone 32 und einer n-leitenden Zone 33, gebildet wird.
Das Gebilde wird durch eine Isolierschicht 36 geschütz' die Fenster zur Kontaktierung der n-leitenden Zonen der Dioden mit lateralem Übergang derselben Spalte mit Hilfe eines Metalleiters 35 in Form eines Bandes senkkecht zu der Zeichnungsebene enthält. In dem Schnitt nach Fig.2 sind außerdem die Gebiete 29 und 31 zu sehen, die Teile der Schichten 26 bzw. 23 sind und die eine Diode mit flachem Übergang einer benachbarten Zeile bilden und auch eine η-leitende Zone 37 einer anderen benachbarten Zelle, während weiter ein Metalleiter 25 in Form eines zu dem Leiter 35 parallelen Bandes vorhanden ist, der die η-leitenden Zonen der Dioden mi', lateralem Übergang einer benachbarten Spalte miteinander verbindet.
Die in F i g. 3 gezeigte Zelle ist eine Abwandlung, in der die Diode mit flachem Übergang die Emitter-Basis-Diode eines Bipolartransistors bildet. Die Zelle wird auf einem Substrat 41 aus einkristallinem p-leitendem Silizium gebildet, das mit einer epitaktischen n-leitenden Schicht 42 überzogen ist. Die Schicht 42 wird in parallele Bänder unterteilt, die gegeneinander durch diffundierte Streifen 43, 44 vom ρ+-Typ isoliert sind. Ein vergrabenes Gebiet 45, das stark n+-dotiert ist, dient dazu, die Längsleitung des Bandes der Schicht 42 zu verbessern, und bildet einen Subkollektor, der den verschiedenen Transistoren derselben Zeile gemeinsam ist.
Ein p-leitendes Gebiet 46 bildet die Basis des Transistors und ein Gebiet 47 vom Typ n+, die in das Gebiet 46 eindiffundiert ist, bildet den Emitter des Transistors.
Mit einem Metalleiter 53 kann ein Kontakt mit der Basis 46 über ein Fenster hergestellt werden, das in einer Isolierschicht 48 vorgesehen ist, die die Oberfläche der Scheibe schützt Ein anderes Fenster in der Schicht 48 sichert einen Kontakt zwischen dem Emitter 47 und einer Zone 49 vom η-Typ, der einen Teil einer dünnen Siliziumschicht bildet und mit einer p-leitenden Zone 50 derselben Schicht einen lateralen Übergang 51 herstellt, dessen Flächeninhalt wesentlich kleiner als der Flächeninhalt des Emitter-Basis-Übergangs des Transistors ist Mit einem Metalleiter 52 kann ein Kontakt mit der Zone 50 über ein Fenster hergestellt werden, das in einer Isolierschicht 54 vorgesehen ist, die die Oberfläche der dünnen Siliziumschicht schützt.
Nach einer anderen Ausführungsform einer Zelle nach der Erfindung wird die Diode mit flachem Übergang durch den Übergang zwischen einer der zwei Zonen der Diode mit lateralem Übergang und einem Oberflächengebiet im Substrat gebildet. Diese Ausführungsform ist in F i g. 4 im Schnitt dargestellt. Die Zelle wird mit einem Substrat 61 aus η-leitendem Silizium hergestellt, in dem ein Oberflächengebiet 72 vom p-Typ und ein starkdotiertes ρ+ -Gebiet 62 erzeugt werden, wobei das letztere Gebiet dazu dient, das Gebiet 72 elektrisch mit einem Leiter und gegebenenfalls mit den entsprechenden Gebieten anderer Zellen zu verbinden. Die Oberfläche des Substrats ist mit einer Isolierschicht 67 überzogen, die dem Gebiet 72 gegenüber ein Fenster aufweist, durch das dieses Gebiet mit einer Zone 64 einer dünnen Schicht aus polykristallinem Silizium in Kontakt steht, die auf der Scheibe abgelagert ist. Die Zone 64 ist η-leitend und bildet mit dem Gebiet 72 einen pn-übergang 63 vom flachen Typ, während diese Zone mit der Zone 65 derselben dünnen Schicht, die jedoch p-leitend ist, einen anderen pn-Übergang 66 /om lateralen Typ bildet, der einen Flächeninhalt aufweist, der wesentlich kleiner als der des Übergangs 63 ist. Das Gebilde wird durch eine Isolierschicht 68 geschützt. Ein Leiter 69 kontaktiert die Zone 65, während gegebenenfalls ein Leiter 70 die Zone 64 kontaktiert, falls eine derartige Kontaktierung notwendig ist.
Das Verfahren zur Herstellung eines Speichers mit Zellen nach der Erfindung umfaßt Bearbeitungen, die auf Techniken basieren, die bei der Herstellung von Halbleiteranordnungen bekannt sind. Die Herstellung z. B. eines Speichers mit Zellen der an Hand der F i g. 1 und 5 beschriebenen Art umfaßt wenigstens die folgenden Bearbeitungen: E wird von einer Scheibe aus einkristallinem p-leitendem Silizium ausgegangen, wobei in einem lokalisierten Gebiet Antimon vordiffundiert wird zur Bildung der vergrabenen Gebiete 5, wonach eine epitaktische Siliziumschicht 2 mit einer Arsendotierung mit einer Dicke von 1,5 bis 2 μιπ abgelagert wird.
Die Isoliergebiete 3, 4 werden danach durch lokal isierte Bordiffusion gebildet; die Kontaktgebiete 15 werden durch lokalisierte Phosphordiffusion gebildet, wonach schließlich die Gebiete 6 der Dioden durch lokalisierte Implantation von Borionen bis zu einer Tiefe von 0,5 μΐη gebildet werden. Alle vorhergehenden Bearbeitungen basieren auf den bei der Herstellung von Halbleiteranordnungen unter Verwendung planarer Diffusion bekannten Techniken.
Die Scheibe wird anschließend mit einer Schicht 8 überzogen, die derartige Isoliereigenschaften aufweist, daß die hohe Qualität der abgelagerten Schicht aus pollykristallinem Silizium, die nachher erzeugt wird, gesichert ist Diese Isolierschicht 8 kann aus Siliziumoxid bestehen, aber es ist ebenfalls möglich, diese Schicht aus Siliziumnitrid auf einer Unterlage aus Oxid herzustellen. Die Schicht 8 weist eine Dicke von etwa 0,1 μΐη auf. Mit Hilfe einer Photoätzmaske werden die Fenster 18 in der Isolierschicht 8 durch einen chemischen Angriff mit Hilfe eines geeigneten Ätzmittels geöffnet Es ist dann möglich, das polykristalline Silizium abzulagern, in dem die Zonen 9 und 10 gebildet werden; diese Ablagerung erfoigt aus Siian (SiH.*) und Boran (B2H6) in einem Reaktor bei einer Temperatur zwischen 600 und 7000C Die Ablagerung wird auf eine Dicke von 0,2 μ-m
bis 0,4 μΐπ beschränkt, während die Boranmenge derart eingestellt wird, daß eine Bordotierung mit einer Konzentration in der Größenordnung von 10" Atomen/cm3 erhalten wird.
Die Konfiguration des Gebildes der Gebiete 9 und 10 wird dann durch Ätzung des polykristallinen Siliziums mit Hilfe einer Maske erhalten, die aus abgelagertem Siliziumoxid besteht, das einer Photoätzbehandlung unterworfen ist Das polykristalline Silizium wird mittels eines Gemisches von Fluorwasserstoffsäure und Essigsäure angegriffen. Eine neue Maske, die vorzugsweise aus Siliziumnitrid besteht, wird zur Lokalisierung der Implantation von Arsenionen in den die Zonen 10 bildenden Teilen der Schicht aus polykristallinem Silizium verwendet. Die Implantation wird derart dosiert, daß eine Arsenkonzentration von 5 · 1017 Atomen/cm3 erhalten wird.
Die Anordnung wird durch eine Ablagerung von isolierendem Siliziumoxid 13 ergänzt, in dem insbesondere die Fenster 17 geöffnet werden und durch eine Ablagerung von Aluminium und eine anschließende Ätzung zum Definieren der Verbindungsleiter, vor allem der Leiter 12.
Ein unter den obengenannten Bedingungen hergestellter Speicher kann Programmierströme zulassen, die den Kurzschluß durch Durchschlag der gewünschten Übergänge sicherstellen und in der Größenordnung von 20 mA liegen, wenn die Übergänge zwischen z. B. den Zonen 9 und 10 einen Flächeninhalt in der Größenordnung von 1 μιτι2 aufweisen, wobei ζ. B. die Dicke der Schicht aus polykristallinem Silizium 0,3 μιη ist und die Zonenbreite am Verjüngungspunkt, an dem sich der
Übergang befindet, 0,3 beträgt.
Hierzu 2 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Integrierte Festwertspeicherzeile, die elektrisch programmierbar ist und durch mindestens zwei gegensinnig in Serie geschaltete Halbleiterdioden (Di, D1) gebildet wird, von denen die zweite Diode (D2) zur Programmierung elektrisch zerstörbar ist, d a durch gekennzeichnet, daß, während eine erste der Dioden (D\) durch einen flachen PN-Übergang (7; 27; 63) zwischen zwei aufeinander liegenden Gebieten gebildet wird, von denen sich mindestens eines (6; 26; 47; 72) in einem oberen Teil eines Halbleiterkörpers (1; 21; 41; 61) erstreckt, die zweite Diode (D2) durch einen lateralen PN-Übergang (11; 34; 51; 66) gebildet ist, der zwischen zwei koplanaien Zonen (9,10; 32,33; 49,50; 64,65) einer dünnen Halbleitermaterialschicht hergestellt ist, die sich lokal suf einer Isolierschicht (8; 28; 48; 67) erstreckt, die den Halbleiterkörper bedeckt, wobei ein Fenster in der Isolierschicht einen Kontakt zwischen der Halbleitermaterialschicht und dem Halbleiterkörper an der Stelle der ersten Diode sicherstellt und der Flächeninhalt des Übergangs der zweiten Diode wesentlich kleiner als der der ersten Diode ist
2. Zelle nach Anspruch 1, dadurch gekennzeichnet, daß der obere Teil (2; 26; 42; 72) des Halbleiterkörpers aus einkristallinem Silicium und die dünne Halbleiterma'.iriaischicht (9, 10; 32, 33; 49, 50; 64, 65) aus polykristallinem Silicium besteht
3. Zelle nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß der Querschnitt des lateralen Übergangs (11; 34; 51; 66) zwischen den zwei koplanaren Zonen kleiner als ein Zehntel des Querschnittes des flachen Übergangs (7; 27; 63) zwischen den zwei aufeinander liegenden Zonen ist.
4. Zelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleitermaterialschicht eine Verjüngung an der Stelle des Übergangs (11) zwischen den zwei Zonen (9,10) aufweist (F i g. 5).
5. Zelle nach einem der Ansprüche 1 bis 4, dadurch * gekennzeichnet, daß die Zonen der Halbleitermaterialschicht (9,10; 32,33; 49,50; 64,65) wenigstens in der Nähe des Übergangs (11; 34; 51; 66) zwischen diesen Zonen zwischen zwei Schichten (8,13; 28,36; 48,54; 67, 68) aus isolierendem und passivierendem Material liegen.
6. Zelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Gebiet (6), das über das Fenster (18) der Isolierschicht (8) mit einer der Zonen (9) der zweiten Diode verbunden ist, ein flaches Gebiet ist, das in eine obere Schicht (2) des Körpers (1) eindiffundiert ist, wobei die obere Schicht das andere Gebiet der ersten Diode bildet (Fig. 1).
7. Zelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Gebiet, das über ein Fenster der Isolierschicht (28) mit einer der Zonen der zweiten Diode verbunden ist, ein Teil einer epitaktischen Schicht (26) ist, der einen Teil einer anderen epitaktischen Schicht (23) bedeckt, der das andere Gebiet der ersten Diode bildet (F i g. 2).
8. Zelle nach einem der Ansprüche I bis 5, dadurch gekennzeichnet, daß die erste Diode durch den Übergang (63) gebildet wird, der zwischen einer der zwei Zonen (64) der Diode mit lateralem Übergang und einem oberflächlichen Gebiet (72) des Substrats (61) hergestellt ist, das direkt darunter liegt und den entgegengesetzten Leitungstyp aufweist (F i g. 4).
9. Elektrisch programmierbarer ΛΎ-Festwertspeicher, der in einem Körper aus einkristalHnem halbleitendem Silizium integriert ist, dadurch gekennzeichnet, daß er aus Zellen nach einem der Ansprüche 1 bis 8 aufgebaut ist
DE2841230A 1977-09-30 1978-09-22 Programmierbare Speicherzelle mit Halbleiterdioden Expired DE2841230C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7729476A FR2404895A1 (fr) 1977-09-30 1977-09-30 Cellule de memoire programmable a diodes semiconductrices

Publications (2)

Publication Number Publication Date
DE2841230A1 DE2841230A1 (de) 1979-04-12
DE2841230C2 true DE2841230C2 (de) 1983-11-17

Family

ID=9195971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2841230A Expired DE2841230C2 (de) 1977-09-30 1978-09-22 Programmierbare Speicherzelle mit Halbleiterdioden

Country Status (6)

Country Link
US (1) US4229757A (de)
JP (1) JPS5811107B2 (de)
CA (1) CA1135855A (de)
DE (1) DE2841230C2 (de)
FR (1) FR2404895A1 (de)
GB (1) GB2005079B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
JPS5499540U (de) * 1977-12-26 1979-07-13
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
EP0041770A3 (de) * 1980-05-23 1984-07-11 Texas Instruments Incorporated Programmierbare Nur-Lese-Speichervorrichtung und Herstellungsverfahren
FR2490860B1 (fr) * 1980-09-24 1986-11-28 Nippon Telegraph & Telephone Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit
DE3150164A1 (de) * 1980-12-29 1982-08-12 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Programmierbarer festwertspeicher und speicherzelle zur anwendung in einem derartigen speicher
US4403399A (en) * 1981-09-28 1983-09-13 Harris Corporation Method of fabricating a vertical fuse utilizing epitaxial deposition and special masking
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
US4727409A (en) * 1982-04-12 1988-02-23 Signetics Corporation Programmable read-only memory formed with opposing PN diodes
NL8301235A (nl) * 1982-04-12 1983-11-01 Philips Nv Programmeerbaar leesgeheugen en werkwijze voor het vervaardigen daarvan.
US4694566A (en) * 1982-04-12 1987-09-22 Signetics Corporation Method for manufacturing programmable read-only memory containing cells formed with opposing diodes
JPS58193158A (ja) * 1982-05-06 1983-11-10 Sharp Corp インク供給装置
US4712125A (en) * 1982-08-06 1987-12-08 International Business Machines Corporation Structure for contacting a narrow width PN junction region
US4646427A (en) * 1984-06-28 1987-03-03 Motorola, Inc. Method of electrically adjusting the zener knee of a lateral polysilicon zener diode
JPS63177306U (de) * 1987-04-30 1988-11-17
US5486776A (en) * 1994-09-29 1996-01-23 Xilinx, Inc. Antifuse-based programmable logic circuit
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377513A (en) * 1966-05-02 1968-04-09 North American Rockwell Integrated circuit diode matrix
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
BE755039A (fr) * 1969-09-15 1971-02-01 Ibm Memoire semi-conductrice permanente
DE2023219C3 (de) * 1970-05-12 1979-09-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Programmierbarer Halbleiter-Festwertspeicher
JPS5267532A (en) * 1975-12-03 1977-06-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor memory unit
US4145702A (en) * 1977-07-05 1979-03-20 Burroughs Corporation Electrically programmable read-only-memory device

Also Published As

Publication number Publication date
US4229757A (en) 1980-10-21
JPS5458382A (en) 1979-05-11
FR2404895B1 (de) 1981-12-11
GB2005079B (en) 1982-02-24
GB2005079A (en) 1979-04-11
FR2404895A1 (fr) 1979-04-27
CA1135855A (en) 1982-11-16
DE2841230A1 (de) 1979-04-12
JPS5811107B2 (ja) 1983-03-01

Similar Documents

Publication Publication Date Title
DE2841230C2 (de) Programmierbare Speicherzelle mit Halbleiterdioden
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE2745857C2 (de)
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2032315B2 (de) Halbleiteranordnung mit emittiergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3686310T2 (de) Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren.
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2916426A1 (de) Halbleiteranordnung
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE3131991A1 (de) &#34;zenerdiode und verfahren zu ihrer herstellung&#34;
DE2850864C2 (de) Halbleiteranordnung mit einem Festwertspeicher und Verfahren zur Herstellung einer derartigen Halbleiteranordnung
DE2549614A1 (de) Halbleiterschalter
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8181 Inventor (new situation)

Free format text: MOUSSIE, MICHEL, CAEN, FR

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee