[go: up one dir, main page]

DE2835642A1 - Monolithische integrierte schaltung mit feldeffekttransistoren und verfahren zu ihrer herstellung - Google Patents

Monolithische integrierte schaltung mit feldeffekttransistoren und verfahren zu ihrer herstellung

Info

Publication number
DE2835642A1
DE2835642A1 DE19782835642 DE2835642A DE2835642A1 DE 2835642 A1 DE2835642 A1 DE 2835642A1 DE 19782835642 DE19782835642 DE 19782835642 DE 2835642 A DE2835642 A DE 2835642A DE 2835642 A1 DE2835642 A1 DE 2835642A1
Authority
DE
Germany
Prior art keywords
layer
gate
active
switching transistor
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782835642
Other languages
English (en)
Inventor
Walter Dr Phil Kellner
Hermann Dipl Phys Kniepkamp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19782835642 priority Critical patent/DE2835642A1/de
Priority to FR7918914A priority patent/FR2433832A1/fr
Priority to GB7928154A priority patent/GB2029641A/en
Priority to JP10392579A priority patent/JPS5527699A/ja
Publication of DE2835642A1 publication Critical patent/DE2835642A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

2635642
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA 78 P 7 0 78 BRD
Monolithische integrierte Schaltung mit Feldeffekttransistoren und Verfahren zu Ihrer Herstellung
Die Erfindung bezieht sich auf eine monolithische integrierte Schaltung mit Feldeffekttransistoren mit streifenförmigen Gate-Elektroden großer Breite und sehr kurzer Länge auf einer Homostruktur aus einem Verbindungshalbleiter mit halbisolierendem Substrat.
Mit integrierten digitalen Feldeffekttransistorschaltungen in Metall-Halbleiter- oder pn-Struktur auf einem halbisolierenden Substrat aus einem Verbindungshalbleiter, beispielsweise Galliumarsenid GaAs, erhält man bekanntlich mit sehr geringer Länge des leitenden Kanals unter der Gate-Elektrode der integrierten Feldeffekttransistoren kurze Schaltzeiten. Solche monolithischen integrierten Schaltungen sind deshalb für hohe Bit-Raten geeignet. Die hier betrachteten Verbindungshalbleiter mit hoher Elektronenbeweglichkeit wie GaAs, InP, haben eine hohe Elektronengeschwindigkeit. Mit diesen Verbindungshalbleitern kann ein halbisolierendes Substrat hergestellt werden, mit dem hohe Packungsdichten der Homostruktur erreichbar sind, weil un-Kin 2 Sh / 31.7.19083000 9/0205
2835842 - ζ - VPA 78 P 7078 BRD
erwünschte Kopplungen zwischen den Bauelementen vermieden werden. Dieses Substrat wird durch Homoepitaxie oder auch durch Ionenimplantation mit aktiven Schichten versehen.
Galliumarsenid-Schaltungen mit "Normally-Off-Feldeffekttransistoren" CN-OFF-FET) sind den Schaltungen mit "Normally-On-Feldeffekttransistoren" CN-ON-FET) hinsichtlich des Leistungsverbrauchs und damit auch der erreichbaren Packungsdichte überlegen. Die Schaltgeschwindigkeit dieser integrierten Schaltkreise ist umso größer, je kleiner die Kanallänge, d.h. die Ausdehnung der Gate-Elektroden in der Richtung von der Source-Elektrode zur Drain-Elektrode der Feldeffekttransistoren ist. Längen des Gate-Kanals von 2 pm lassen für die elektronischen Bauelemente der integrierten Schaltung Verzögerungszeiten von weniger als 1 nsec bei geringer Verlustleistung erwarten CGaAs Enhancement Mode JFET Integrated Circuits,- International Electron Devices Meeting, IEDM, Washington 1975).
Der Erfindung liegt nun die Aufgabe zugrunde, solche monolithische integrierte Schaltungen mit Feldeffekttransistoren herzustellen, die für hohe Bit-Raten geeignet sind. Die Länge des leitenden Kanals unter dem Gate, die bei Feldeffekttransistoren mit streifenförmigen Gate-Elektroden durch die geringe Länge der Streifen bestimmt wird, darf deshalb 2 pm nicht wesentlich überschreiten und soll insbesondere höchstens 1 um betragen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine HomoStruktur aus einem η-leitenden Substrat und einer ersten aktiven Halbleiterschicht mit niedriger n-Dotierung sowie mindestens einer weiteren aktiven Halbleiterschicht mit höher η-Dotierung mit wenigstens einer Schaltungseinheit aus einem Schalttransistor in N-Off-Bauform und einer Länge des Gate-Kanals von höchstens 2 pm und einem Lastelement in N-ON-Bauform versehen ist. Die Länge des Gate-
030009/Q20S
- JS - YPA 78 P 7 O 7 8 BRD
Kanals des Schalttransistors ist vorzugsweise nicht wesentlich größer als 1 pm, insbesondere höchstens 1 μΐη. Diese integrierte Schaltung hat eine sehr kurze Verzögerungszeit und eine geringe Verlustleistung.
5
Die als Source- und Drain-Elektroden dienenden sperrfreien Kontakte des Schalttransistors können auf der oberen Halbleiterschicht angeordnet werden, die mit einer hohen η-Dotierung versehen ist, damit der Übergangswiderstand möglichst klein ist. Diese sperrfreien Kontakte werden aus einem Material hergestellt, mit welchem sich sperrfreie Kontakte mit geringem Kontaktwiderstand herstellen lassen.
Unter Umständen kann zwischen den sperrfreien Kontakten und der zweiten aktiven Schicht noch eine dritte aktive Schicht vorgesehen sein, die durch besonders hohe Dotierung eine weitere Verminderung des Kontaktwiderstandes bewirkt.
Zur Herstellung dieser monolithischen integrierten Schaltung kann die Homostruktur zweckmäßig zunächst mit einer *£··#<#···· sperrfreien Metallkontaktstruktur versehen werden, die öffnungen für jeweils ein Gate der Transistoren enthält und später mit p-leitenden Kontakten oder Schottky-Kontakten versehen wird.
In einer der öffnungen wird das Gate-Kontaktgebiet des Schalttransistors durch anisotrope Ätzung hergestellt, die quer zur Richtung des Gate-Kanals eine Böschung erzeugt. Das aktive Halbleitermaterial wird durch die Ätzung bis zur ersten aktiven Schicht abgetragen. Anschließend wird innerhalb der öffnung die streifenförmige Gate-Elektrode vorzugsweise durch Aufdampfen des Kontaktmaterials hergestellt, wobei die Streifenlänge durch die Länge der öffnung in der Metallkontaktstruktur bestimmt
030Ö09/020S
wird (Selbstjustierung, self-alignment). Iu diesem Zweck wird die Oberfläche der ersten aktiven Schicht mit Gate-Kontakt großer Breite und geringer Länge versehen, der einen pn-übergang oder einen sperrenden Metallhalbleiterübergang mit dem Leitungskanal und einer Länge von höchstens 2 pm bildet. Der sperrfreie Materialkontakt wird mit dem zugehörigen Source- bzw. Drain-Anschluß versehen. Unter einer benachbarten Öffnung der sperrfreien Metallkontaktstruktur wird der Gate-Kontakt des Lastelements durch Abtragen des aktiven Halbleitermaterials bis auf einen verbleibenden Teil der zweiten aktiven Schicht als N-ON-Kanal hergestellt.
Wegen der erforderlichen geringen Breite des streifenförmigen Gate-Kontaktes muß auch die entsprechende öffnung der Metall-Kontaktstruktur sehr schmal sein. Es werden deshalb wenigstens die öffnungen für die Gate-Elektroden der Schalttransistoren durch Photolithographie in Abhebetechnik (lift-off technique) hergestellt, wie es beispielsweise in "Technology and Microwave Performance of a 1 pm GaAs Schottky-Barrier Field-Effect Transistor", Siemens Forschungs- und Entwicklungsberichte Bd. 4 (1975), Nr. 5, Seiten 274 bis 280 für einen Feldeffekttransistor beschrieben ist. Die Belichtung der Fotomaske erfolgt dabei zweckmäßig durch Elektronenstrahlbelichtung, mit der eine Öffnungsbreite und somit eine Länge des Gate-Kanals von weniger als 1 pm, insbesondere etwa 0,2 um und weniger, erreichbar ist.
Die Gate-Elektrode des Schalttransistors kann vorzugsweise durch Aufdampfen von Material hergestellt werden, das anschließend in die erste aktive Halbleiterschicht einlegiert wird. Zweckmäßig wird die Gate-Elektrode aus einzelnen Schichten bestehen, von denen wenigstens eine in dem angrenzenden Oberflächenbereich des Halbleiters entweder p-dotierend wirkt oder einen Schottky-Kontakt bildet.
030009/0205
- y - VPA 78 P 7 O 7 8 BRD
Ferner werden die Schichten so gewählt, daß die Elektrode an dem Halbleitermaterial gut haftet und daß ein Einlegieren bei möglichst geringer Temperatur möglich ist.
Wenn zwischen den sperrfreien Kontakten und der zweiten aktiven Schicht noch eine dritte aktive Schicht mit be* sonders hoher Dotierung besteht, so können die als Source- und Drain-Elektrode dienenden sperrfreien Kontakte vorteilhaft in gleicher Weise aufgebaut werden.
Die Herstellung des zugehörigen Lasttransistors erfolgt durch Abtragen eines Teils der zweiten Halbleiterschicht unter einer benachbarten öffnung der sperrfreien Metallkontaktstruktur. Die für einen vorbestimmten Sättigungsstrom erforderliche Dicke des verbleibenden Teils der zweiten aktiven Schicht kann vorzugsweise ermittelt werden durch stufenweises Abtragen, beispielsweise Ätzen, und jeweiliges Messen des Stromes an einer Teststruktur.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen, in deren Figur 1 eine elektronische Schaltungseinheit mit einem Schalttransistor und einem Lastelement schematisch veranschaulicht ist. Figur 2 zeigt das Kennlinienfeld der beiden elektronischen Bauelemente in einem Diagramm. In Figur 3 ist ein Querschnitt durch eine Anordnung nach Figur 1 schematisch veranschaulicht. Nach Figur 1 besteht eine als Umkehrstufe arbeitende integrierte Schaltungseinheit mit Feldeffekttransistoren in Metall-Halbleiterstruktur aus einem Schalttransistor und einem Lastelement 20. Die Source-Elektrode des Schalttransistors 10 liegt auf Erdpotential, während an der Drain-Elektrode das Ausgangssignal U. abgenommen werden kann. An der Gate-Elektrode des Schalttransistors 10 liegt die Eingangsspannung U^. Die Drain-Elektrode des Schalt-
transistors 10 ist außerdem mit der Kathode des Lastelements 20 verbunden. An der Anode des Lastelements 20
030009/0205
> 78 P 7 O 7 8 BRD
liegt die Yers orgungs spannung Uj30 von beispielsweise 1 V. Die dargestellte Umkehrstufe soll für hohe Schaltfrequenzen geeignet sein. Deshalb ist anstelle des üblichen Lastwiderstandes das Lastelement 20 vorgesehen, das sowohl eine hohe Schaltgeschwindigkeit als auch einen hohen Ausgangsspannungshub ermöglicht. Die nicht näher bezeichnete Gate-Elektrode des Schalttransistors 10 bildet einen sperrenden Kontakt, der vorzugsweise ein Metall-Halbleiterübergang (Schottky-Kontakt) aber auch ein p-Übergang sein kann.
Im Kennlinienfeld nach Fig. 2 ist der Drain-Strom I^ in Abhängigkeit von der Drain-Spannung aufgetragen, die als Ausgangsspannung U. abgenommen wird. Bei positiver Gate-Spannung des Schalttransistors 10 von beispielsweise 1 V wird die Raumladungszone unter der Gate-Elektrode hochgezogen und der Drain-Strom 1^0 des Schalttransistors 10 allein würde nach der Kennlinie I1q verlaufen, die aus einem linearen Bereich des Anlaufstromes und einem waagerechten Teil des Sättigungsstromes besteht. Der durch die gesamte Umkehrstufe fließende Strom wird jedoch durch die gestrichelte Kennlinie I2Q des Lastelements 20 begrenzt, so daß bei geöffnetem Schalttransistor 10 Strom und Spannung durch den Schnittpunkt C mit der Ausgangsspannung U gegeben sind. Bei einer positiven Gate-Spannung von beispielsweise 0,2 bis 0,4 V erreicht die Raumladungszone unter der Gate-Elektrode des Schalttransistors 10 fast die Grenzfläche zum halbisolierenden Substrat, und es kann somit nur ein kleiner Strom I-q fließen. Der durch die gesamte Umkehrstufe fließende Strom wird durch diesen Strom I.Q begrenzt, so daß Strom und Spannung bei nahezu geschlossenem Schalttransistor 10 durch den Schnittpunkt B mit der Ausgangsspannung Uß gegeben sind. Der Hub der Ausgangsspannung ^k U. ist dann gegeben durch ^U. = Ug-U-.
Der Ausgang einer Umkehrstufe kann direkt mit dem Eingang einer folgenden Stufe verbunden werden, wobei der Schalt-
030009/020S
- > - VPA 78 P 7 078 BRD
transistor der folgenden Stufe durch die Eingangsspannung Ug = Ug geöffnet und durch die Eingangsspannung Ug = Uc geschlossen wird.
Im Schnitt der Figur 3 sind ein Substrat mit 2, eine erste aktive Halbleiterschicht mit 4 und eine zweite aktive Halbleiterschicht mit 6 bezeichnet. Die Gate-Elektrode 12 des Schalttransistors 10 ist in einer öffnung 21 einer sperrfreien Metallkontaktstruktur 8, 18, 28 angeordnet. Ein Lastelement 20 ist in einer öffnung 22 der Metallkontaktstruktur 18, 28 angeordnet und enthält einen leitenden Gate-Kanal 24, der aus einem Teil der zweiten aktiven Halbleiterschicht 6 besteht. Die Elektrode 18 ist mit einem Anschlußleiter versehen, an dem das Ausgangssignal UA abgenommen werden kann. Die Gate-Elektrode 12 ist ebenfalls mit einem Anschlußleiter versehen, an den die als Steuerspannung dienende Eingangsspannung Ug angelegt werden kann. Die Elektrode 8 der Metallkontaktstruktur ist an Nullpotential, und die Elektrode 28 ist an die Versorgungsspannung U^ angeschlossen.
Das Substrat 2 besteht aus einem halbisolierenden Verbindungshalbleiter, beispielsweise Galliumarsenid GaAs, das beispielsweise Chrom enthält. Zur Dotierung ist auch Eisen oder Sauerstoff geeignet. Die Dotierung erhält das Substrat-Material im allgemeinen bereits beim Kristallziehen. Die Dotierungskonzentration wird so gewählt, daß das Substrat eine elektrische Leitfähgikeit von ca. 10 Ohm-cm erhält. Die erste aktive Schicht 4, in der die elektrischen Vorgänge des Schalttransistors 10 verlaufen, wird homoepitaktisch auf dem Substrat 2 abgeschieden. Sie besteht ebenfalls aus Galliumarsenid, ist verhältnismäßig dick und erhält durch niedrige Dotierung eine Leitfähigkeit von beispielsweise etwa 1 Ohm-cm. Die Dotierungskonzentration beträgt vorzugsweise etwa 1x10 bis 3 χ 10 Atome/cm . Mit einer Dotierungskonzentration von 10 beträgt die Dicke der ersten aktiven Schicht 4 etwa
030009/0205
ÜRiOINAL INSPECTED
->- VPA 78 P 7 O 73 BRD
1,7 μΐη. Mit zunehmender Dotierungskonzentration wird die Dicke der Schicht geringer gewählt und beträgt mit einer Dotierungskonzentration von.3 χ 10 Atome/cm etwa 1 um. Als Dotierungsmaterial wird vorzugsweise Schwefel S verwendet. Geeignet ist auch Zinn Sn oder Silizium Si. Die Dotierungskonzentration wird niedrig gehalten, damit die Raumladungszone unter der Gate-Elektrode 12 bei einer Steuerspannung Ug von Null Volt durch die gesamte aktive Schicht 4 hindurchreicht. Die zweite aktive Halbleiterschicht 6 wird ebenfalls durch Homoepitaxie hergestellt. Sie ist wesentlich dünner und enthält eine höhere Dotierungskonzentration, die etwa 3 χ 10 bis 3 χ 10 Atome/ cm betragen kann. Diese hohe Dotierung wird gewählt, damit die Raumladungszone unter dem Gate des Lastelements nicht durch den verbleibenden Teil 24 der aktiven Schicht 6 hindurchreicht. Mit einer Dotierungskonzentration von
17 3
1 χ 10 Atome/cm beträgt ihre Dicke etwa 0,2 um. Mit höherer Dotierungskonzentration des verbleibenden Teils ist auch eine geringere Dicke dieses Teils erforderlich, die bei einer Dotierungskonzentration von beispielsweise
17 3
3 χ 10 Atome/cm etwa 0,1 pm gewählt werden muß. Diese dünne aktive Schicht 6 wird vorzugsweise durch Gasphasenepitaxie hergestellt.
Auf der zweiten aktiven Schicht kann unter Umständen noch eine dritte aktive Schicht 7 mit einer noch höheren n-Dotierung, ebenfalls vorzugsweise durch Gasphasenepitaxie, hergestellt· werden, die beispielsweise eine Dotierungskonzentration von 10 Atome/cm enthalten kann. Durch diese sehr hohe Dotierung erhält man eine Verminderung des Übergangswiderstandes zur sperrfreien Metallkontaktstruktur 8, 18 und 28.
Die Metallstruktur 8, 18 und 28 soll einen geringen Kontaktwiderstand zu der angrenzenden aktiven Schicht 7 haben und außerdem an dem Halbleitermaterial gut haften. Es wird deshalb zunächst die Oberfläche der aktiven Schicht 7 mit
030009/0205
2835942 - γ - - VPA 78 P 7 O 7 8 BRD
einer dünnen Germanium-Schicht mit einer Dicke von beispielsweise 10 nm versehen, auf die eine Goldschicht mit einer Dicke von beispielsweise 140 nm aufgedampft wird. Diese beiden Schichten bilden beim anschließenden Ein-· legieren der Metallkontaktstruktur bei niedriger Temperatur von beispielsweise etwa 400° C eine Schmelze, die Galliumarsenid GaAs löst. Beim Abkühlen rekristallisiert aus dieser Schmelze eine hoch η-dotierte Grenzschicht. Für eine gute Haftung sorgt eine weitere aufgedampfte Chromschicht mit einer Dicke von beispielsweise 40 nm. Durch eine abschließende Goldschicht mit einer Dicke von beispielsweise 160 nm erhält man eine gute elektrische Zuleitung. Diese als η-Kontakt dienende Metallkontaktstruktur 8, 18 und 28 wird vorzugsweise schon mit den für die Transistoren erforderlichen öffnungen 21 und 22 hergestellt. Da diese öffnungen zugleich die Breite der streifenförmigen Gate-Kontakte und damit die Länge des leitenden Kanals unter den Gate-Kontakten bestimmen, darf die Breite dieser öffnungen 2 pm nicht wesentlich überschreiten und wird insbesondere höchstens 1 um betragen.
Die an sich übliche Technik zur Herstellung einer metallischen Struktur auf einem Halbleiterkörper durch Aufdampfen des Metalls, teilweises Abdecken durch Fotolack, Ausheizen und anschließendes Ätzen kann wegen der geringen Abmessungen (·<2 um) nicht angewandt werden. Damit man aber die verhältnismäßig große Breite des streifenförmigen Gate-Kontaktes mit gleichbleibender aber sehr geringer Länge erhält, werden die öffnungen 21 und 22 des n-Kontaktes in der Abhebetechnik Clift-off-technique) ohne Atzen hergestellt. Zu diesem Zweck wird die Homostruktur aus dem Substrat' 2 und den aktiven Schichten 4, 6 und 26 mit einer Fotolackstruktur versehen, welche die aufzubringende Struktur des n-Kontaktes 8, 18, 28 als Fenster enthält.
In diesen Fenstern wird dann die obere aktive Schicht mit der metallischen Auflage versehen, die vorzugsweise
030009/0205
aus der erwähnten Schichtenfolge bestehen kann. Anschließend wird der Fotolack aufgelöst und man erhält innerhalb des n-Kontaktes 8, 18, 28 die öffnungen 21 und 22 mit gerade verlaufenden und senkrechten Kanten. Das Auflösen der Fotolackstreifen erfolgt beispielsweise durch Aufsprühen eines Lösungsmittels.
Zum Herstellen des streifenförmigen Gate-Kontaktes 12 des Schalttransistors 10 werden unterhalb der öffnung 21 die oberen aktiven Schichten 6 und 7 und unter Umständen auch noch ein geringer Teil der ersten aktiven Schicht 4 durch anisotrope Ätzung abgetragen. Bei einem anisotrop angreifenden Ätzmittel ist die Ätzrate abhängig von der Kristallorientierung des geätzten Halbleitermaterials. Man erhält deshalb senkrecht zur Zeichenebene jeweils eine geneigte Ätzfront. Die Kristallorientierung der aktiven Schichten wird nun so gewählt, daß man unterhalb der dargestellten öffnung 21 nach beiden Seiten innerhalb der Zeichenebene eine Ätzfront als abfallende Böschung erhält, wie es in der Figur gestrichelt angedeutet ist. Dann erhält man in der Richtung senkrecht zur Zeichenebene eine ansteigende Böschung. In dieser öffnung 21 wird dann ein p-leitender Gate-Kontakt 12, vorzugsweise durch Aufdampfen, hergestellt. Dieser Gate-Kontakt 12 hat dann die Form eines Streifens mit geringer Länge und großer Breite. Die Länge dieses Streifens bestimmt die Länge L des leitenden Kanals unter der Gate-Elektrode 12. Die Länge L ist somit nicht wesentlich größer als 2 um. Vor dem Aufdampfen des Gate-Kontaktes 12 wird die Oberfläche des n-Kontaktes 8, 18, 28 mit einer Schicht abgedeckt, die beispielsweise aus Fotolack bestehen kann. Die Justierung dieser Maske ist jedoch unkritisch, da die Gate-Länge L durch die öffnung 21 freigelegt wird.
An den Rändern der öffnung 21 liegen Reste der Gate-Metallisierung 14 und 16, die bei der Herstellung der
030009/0205
Gate-Elektrode 12 entstehen. Der Gate-Kontakt 12 besteht vorzugsweise zunächst aus einer Metallschicht, insbesondere Cadmium Cd, die in der angrenzenden aktiven Halbleiterschicht 4 p-dotierend wirkt. Außerdem sind beispielsweise auch Beryllium Be, Magnesium Mg, Mangan Mn und Zink Zn anwendbar. Diese erste Schicht wird mit einer zweiten metallischen Schicht, vorzugsweise Gold Au, abgedeckt, die mit der ersten Schicht bei niedriger Temperatur, beispielsweise unter 400° C, ein Eutektikum bildet. Der Gate-Kontakt 12 kann somit bei entsprechend niedriger Temperatur in den Halbleiterkörper einlegiert werden. Die zweite Schicht wird mit einer als Sperrschicht dienenden dritten Schicht versehen, die vorzugsweise aus Titan besteht und eine Interdiffusion beim Legierungsvorgang verhindert.
Diese Wirkung hat beispielsweise auch Platin. Unter Umständen kann es zweckmäßig sein, außer der Titan-Schicht noch eine weitere Sperrschicht aus Platin aufzubringen. Den Abschluß der Elektrode bildet eine Edelmetallabdeckung, die vorzugsweise aus Gold oder auch aus Silber bestehen kann. Der Gate-Kontakt 12 wird vorteilhaft bei einer Temperatur zwischen etwa 350° C und höchstens 450° C, insbesondere unter 400° C, einlegiert. Der Gate-Kontakt stellt dann einen gleichrichtenden pn-übergang her, unter dem sich beim Anlegen der Steuerspannung UE der leitende Kanal mit der Länge L in der ersten aktiven Schicht 4 bildet.
Zum Herstellen des Lastelements 20 wird unterhalb der öffnung 22 zwischen den Bereichen 18 und 28 des n-Kontaktes das Halbleitermaterial der oberen aktiven Schicht 6 und so weit abgeätzt, daß nur ein Teil der zweiten aktiven Schicht 6 erhalten bleibt. Die Tiefe der Absenkung und damit die Restdicke der aktiven Schicht 6, die den Sättigungsstrom I20 im leitenden Kanal 24 bestimmt, wird vorzugsweise festgestellt durch stufenweises Abtragen, insbesondere Ätzen, und jeweiliges Messen an einer Teststruktur.
030009/0205
Leitungsüberkreuzungen der monolithischen integrierten Schaltungen werden dadurch hergestellt, daß zunächst die freie Oberfläche mit einer Zwischenlage versehen wird, die beispielsweise aus Siliziumdioxid SiO2 oder auch aus Siliziumnitrid Si-N. bestehen kann. Diese Zwischenlage wird dann mit der erforderlichen metallischen Leiterbahn versehen, beispielsweise durch Aufdampfen des Metalls. Diese Leiterbahnen bestehen im allgemeinen aus einer Schichtfolge, die vorzugsweise Chrom enthält, das an der Zwischenlage gut haftet.
T3 Patentansprüche
3 Figuren
030009/0208

Claims (1)

  1. Patentansprüche
    foj Monolithische integrierte Schaltung mit Feldeffekttransistoren mit streifenförmigen Gate-Elektroden großer Breite und sehr kurzer Länge auf einer HomoStruktur aus einem Verbindungshalbleiter mit halbisolierendem Substrat., dadurch gekennzeichnet, daß eine HomoStruktur aus einem halbisolierenden Substrat (2) und einer ersten aktiven Halbleiterschicht (4) mit niedriger η-Dotierung sowie mindestens einer weiteren aktiven Halbleiterschicht (6) mit hoher η-Dotierung mit wenigstens einer Schaltungseinheit aus einem Schalttransistor (10) in N-Off-Baufdrm mit einer Länge CL) des Gate-Kanals von höchstens 2 pm und einem Lastelement (20) in N-On-Bauform versehen ist.
    2, Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Länge (L) des Gate-Kanals des Schaltransistors (10) nicht wesentlich größer als T um, insbesondere höchstens 1 um, ist.
    3, Eine Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine dritte aktive Halbleiterschicht (7) mit wesentlich höherer n-Dotierung als die zweite Halbleiterschicht (6) vorgesehen ist.
    4.. Verfahren zur Herstellung einer monolithischen integrierten Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Homostruktur mit einer η-leitenden sperrfreien Metallkontaktstruktur (8,18, 28) versehen wird, die öffnungen (21, 22) enthält und daß unter einer der öffnungen (21) eine Absenkung für den Gate-Kontakt (12) des Schalttransistors (10) durch anisotrope Ätzung hergestellt wird, die quer zur Richtung des Gate-Kanals eine Böschung erzeugt und das Halbleitermaterial der aktiven Schich-
    0009/0205
    ORiGlNAL INSPECTED
    - 2 - YPA ^ P 7 O 7 8 BRD
    ten (6, 7) bis zur ersten aktiven Schicht (4) abträgt und daß innerhalb der Absenkung die Oberfläche der ersten aktiven Schicht (4) mit einem Gate-Kontakt (12) versehen wird, der entweder einen sperrenden Metallhalbleiterübergang oder einen pn-übergang mit einem n-leitenden Kanal und einer Länge (L) von höchstens 2 pm bildet und daß unter einer benachbarten öffnung (22) der sperrfreien Metallkontaktstruktur (8, 18, 28) das Gate-Gebiet des Lastelements (20) durch Absenken der aktiven Schichten (6, 7) bis auf einen verbleibenden Teil (24) der zweiten aktiven Schicht (6) als N-On-Kanal hergestellt wird.
    5. Verfahren nach Anspruch 4, dadurch g e -
    kennzeichnet, daß die Metallstruktur (8, 18, 28) der Schaltungseinheit in Abhebetechnik hergestellt wird.
    6. Verfahren nach Anspruch 5, gekennzeichnet durch eine Elektronenstrahlbelichtung des Fotolackes.
    7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Gate-Kontakt (12) des Schalttransistors (10) aus einem sperrenden Metall-Halbleiterübergang (Schottky-Kontakt) besteht.
    8. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Gate- Elektrode (12) des Schalttransistors (10) durch Aufdampfen einer Schichtenfolge von Metallen hergestellt wird, die anschließend in die erste aktive Schicht (4) einlegiert wird.
    9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste aktive Schicht(4)
    030ÖÖ9/02QS
    unterhalb der öffnung (21) der Metallstruktur (8, 18, 28) mit einer ersten Elektrodenschicht versehen wird, die in dem angrenzenden Oberflächenbereich der ersten aktiven Schicht (4) p-dotierend wirkt.
    S
    10, Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die erste Elektrodenschicht mit einer weiteren Elektrodenschicht versehen wird, die mit der ersten Schicht ein Eutektikum bildet.
    ti, Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die zweite Elektrodenschicht mit mindestens einer weiteren Elektrodenschicht aus einem Edelmetall versehen wird.
    12. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Schichtdicke des Gate-Gebietes (24) des Lasttransistors (20) durch stufenweises Abtragen des Materials der aktiven Halbleiterschicht (6, 7) und jeweiliges Messen des Sättigungsstromes (I-q) ermittelt wird.
    13. Verfahren nach einem der Ansprüche 4-9, dadurch gekennzeichnet, daß die Länge
    (L) der Gate-Elektrode (12) des Schalttransistors (10) durch die Länge der öffnung (21) bestimmt wird.
    030009/020B
DE19782835642 1978-08-14 1978-08-14 Monolithische integrierte schaltung mit feldeffekttransistoren und verfahren zu ihrer herstellung Withdrawn DE2835642A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19782835642 DE2835642A1 (de) 1978-08-14 1978-08-14 Monolithische integrierte schaltung mit feldeffekttransistoren und verfahren zu ihrer herstellung
FR7918914A FR2433832A1 (fr) 1978-08-14 1979-07-23 Circuit integre monolithique comportant des transistors a effet de champ et procede pour sa fabrication
GB7928154A GB2029641A (en) 1978-08-14 1979-08-13 Monolithic integrated circuits
JP10392579A JPS5527699A (en) 1978-08-14 1979-08-14 Monolithic integrated circuit and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782835642 DE2835642A1 (de) 1978-08-14 1978-08-14 Monolithische integrierte schaltung mit feldeffekttransistoren und verfahren zu ihrer herstellung

Publications (1)

Publication Number Publication Date
DE2835642A1 true DE2835642A1 (de) 1980-02-28

Family

ID=6047037

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782835642 Withdrawn DE2835642A1 (de) 1978-08-14 1978-08-14 Monolithische integrierte schaltung mit feldeffekttransistoren und verfahren zu ihrer herstellung

Country Status (4)

Country Link
JP (1) JPS5527699A (de)
DE (1) DE2835642A1 (de)
FR (1) FR2433832A1 (de)
GB (1) GB2029641A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2449369A1 (fr) * 1979-02-13 1980-09-12 Thomson Csf Circuit logique comportant une resistance saturable
US4351706A (en) * 1980-03-27 1982-09-28 International Business Machines Corporation Electrochemically eroding semiconductor device
JPS58143562A (ja) * 1982-02-22 1983-08-26 Toshiba Corp ＧａＡｓ集積回路
JP5012886B2 (ja) * 2009-12-25 2012-08-29 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999281A (en) * 1976-01-16 1976-12-28 The United States Of America As Represented By The Secretary Of The Air Force Method for fabricating a gridded Schottky barrier field effect transistor

Also Published As

Publication number Publication date
JPS5527699A (en) 1980-02-27
GB2029641A (en) 1980-03-19
FR2433832A1 (fr) 1980-03-14

Similar Documents

Publication Publication Date Title
DE69524777T2 (de) Selbstausgerichteter feldeffekttransistor für hochfrequenzanwendungen
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE1539078A1 (de) Oberflaechensperrschicht-Diode
DE3885375T2 (de) Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter.
DE19846063A1 (de) Verfahren zur Herstellung eines Double-Gate MOSFETs
DE1614356B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens
DE69107262T2 (de) Elektronische anordnung mit stromkanal aus dielektrischem material.
DE4230319A1 (de) Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor
DE1514339B1 (de) Feldeffekt-Halbleiterbauelement
DE69930135T2 (de) Pseudomorphe transistoren mit hoher elektronenbeweglichkeit
DE2030917A1 (de) Halbleiteranordnung
DE69528502T2 (de) Statischer Induktionthyristor und Verfahren zur Herstellung
DE69227712T2 (de) Verfahren zur Realisierung eines Transistors mit hoher Elektronenbeweglichkeit
DE3687049T2 (de) Bipolare eigenschaften aufweisender transistor mit heterouebergang.
DE3688318T2 (de) Feldeffekttransistor.
DE4400233C2 (de) Feldeffekttransistor
DE2835642A1 (de) Monolithische integrierte schaltung mit feldeffekttransistoren und verfahren zu ihrer herstellung
EP0136494A1 (de) Gallium-Indium-Arsenid-Feldeffekttransistor
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
DE69219194T2 (de) Josephsoneffekt-Halbleiteranordnung
DE69118146T2 (de) MESFET-Kanal
DE69501522T2 (de) Sperrschicht-Feldeffekttransistor und dessen Herstellungsverfahren
DE2407189A1 (de) Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee