DE2813127A1

DE2813127A1 - Schaltungsanordnung zum erzeugen eines impulses mit verzoegerter flanke

Info

Publication number: DE2813127A1
Application number: DE19782813127
Authority: DE
Inventors: Hartmut Dipl Ing Harlos; Klaus Ing Grad Juhnke
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1978-03-25
Filing date: 1978-03-25
Publication date: 1979-10-04
Also published as: JPS54133868A; GB2017442B; GB2017442A; US4256981A; CA1114032A; JPS6256687B2; FR2420878B1; FR2420878A1; DE2813127C2

Description

PHILIPS PATENTVERWALTUNG GKBK., Steindajnm 94, 2000 Hamburg 1,

"Schaltungsanordnung zum Erzeugen eines Impulses mit verzögerter

Flanke"

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Erzeugen eines Ausgangsimpulses, von dem eine Flanke verzögert ist gegenüber der entsprechenden Flanke eines Eingangsimpulses, der der Basis eines ersten Transistors zugeführt wird, der mit einem zweiten Transistor einen Differenzverstärker bildet, bei dem die verbundenen Emitter von einem dritten Transistor gespeist werden, der durch einen seiner Basis zugeführten, ggf. stabilisierten, Strom so gesteuert wird, daß er im statischen Zustand einen praktisch konstanten Strom liefert und der mit einem Kondensator zusammengesehaltet ist derart, daß er während des durch eine Flanke der Eingangsimpulse verursachten Zustandes vorübergehend keinen Strom an die verbundenen Emitter abgibt.

Bei einer bekannten Schaltung dieser Art wird die Verzögerung dadurch erreicht, daß zwischen den verbundenen Emittern und Masse, also parallel zu dem als Stromquelle wirkenden dritten Transistor, ein Kondensator eingeschaltet wird. Wenn infolge einer Flanke des Eingangsimpulses der bisher geöffnete Transistor des Differenzverstärkers gesperrt wird und die Spannung an den verbundenen

höheren oder
Emittern auf einen/niedrigeren Wert übergehen müßte, damit der andere Transistor öffnen kann, wird dieser übergang durch die dann erforderliche Ladungsänderung des Kondensators verzögert. Diese

PHD 78-027 - 3 -

909840/0200

Ladungsänderung erfolgt durch den vom dritten Transistor gelieferten Strom; für eine bestimmte Verzögerung ist eine bestimmte Spannungsänderung am Kondensator erforderlich, so daß dieser eine im Hinblick auf den Strom bemessene Kapazität haben muß.

Der Erfindung liegt die Aufgabe zugrunde, die Schaltung so auszubilden, daß man mit einem Kondensator erheblich geringerer Kapazität auskommt insbesondere, damit die Schaltung auch in einfacher Weise in integrierter Technik ausgeführt werden kann.

Diese Aufgabe wird gelöst, wenn gemäß der Erfindung der Kollektor des dritten Transistors mit den Emittern des ersten und des zweiten Transistors verbunden ist und wenn ein Kondensator zwischen Basis und Kollektor des dritten Transistors eingeschaltet und so bemessen ist, daß die Verzögerung durch die Umladung des Kondensators durch den Steuerstrom für den dritten Transistor bedingt ist.

Die Erfindung wird nachstehend an Hand der Zeichnung beispielsweise näher erläutert, in der

Fig. 1 eine Schaltung nach der Erfindung mit pnp-Transistoren zeigt, während die

Fig. 2a und 2b den Verlauf von Spannungen und Strömen über der Zeit in der Schaltung nach Fig. 1 wiedergeben.

Die pnp-Transistoren 1 und 2 bilden einen Differenzverstärker, dem an der Basis des Transistors 1 eine feste Spannung U von 7 V zugeführt wird, die mittels eines durch die Widerstände 5 von 5 kOhm und 6. von 7 kOhm gebildeten Spannungsteilers erhalten wird, der

78-027 909840/0200

- y-

zwischen dem positiven Pol + der Speisequelle U_n von 12V und ihrem an Masse liegenden negativen Pol angeschlossen ist. Ein impulsförmiges Eingangssignal U , das entweder 4,5 V oder 8 V gegen Masse beträgt, wird der Basis des Transistors 2 zugeführt; die impulsförmige Ausgangsspannung U wird vom Kollektor des Transistors

an einem in den Kollektorzweig gegen Masse eingeschalteten Arbeitswiderstand 7 von 1,8 kOhm abgenommen.

Die Emitter der Transistoren 1 und 2 sind verbunden und an den Kollektor eines pnp-Transistors 3 angeschlossen, dessen Emitter an +U_R liegt. Über einen Längswiderstand 10 ist der Kollektor eines mit dem Emitter an +U_R liegenden pnp-Transistors 4 an Masse angeschlossen und außerdem über einen Widerstand 11 von 10 kOhm mit seiner eigenen Basis sowie über einen Widerstand 12 von 10 kOhm mit der Basis des Transistors 3 verbunden. Über den Widerstand 10 (oder eine Stromquellenschaltung) wird dem Transistor 4 ein Strom zugeführt, der im wesentlichen konstant ist. Infolge des Widerstandes 11 stellen sich Kollektorspannung und Basisstrom des Transistors 4 auf die erforderlichen Werte ein. Die Kollektorspannung bewirkt über einen, vorzugsweise gegenüber dem Widerstand 11 gleich großen, Widerstand 12 einen entsprechenden Strom I , der der Basis des Transistors 3 zufließt, so daß dessen Kollektor einen Strom I₃ führt, der zum Kollektorstrom des Transistors 4 wenigstens nahezu proportional, vorzugsweise gleich groß, ist,weitgehend unabhängig davon, welche Spannung sich am Kollektor des Transistors 3 ergibt.

Die in Fig. 2a durch eine ausgezogene Linie dargestellte Eingangsspannung ü_e an der Basis des Transistors 2 ändert sich impulsartig zwischen einem Wert U₁ von 4,5 V und einem Wert U- von 8 V, welche

009840/0200

PHD 78-027 - 5 -

Werte mehr als 1 V unterhalb bzw. oberhalb der Basisspannung U von 7 V des Transistors 1 liegen. Hat die Eingangsspannung U den unteren Wert U-, so ist der Transistor 1 gesperrt, die Ausgangsspannung U ist Null, der Transistor 2 führt den vollen vom Transistor 3 gelieferten Strom I₃, und die Spannung am Emitter des Transistors 2 und damit am Kollektor des Transistors 3 liegt um die Basis-Emitter-Spannungsdifferenz von etwa 0,7 V höher als U . Hat dagegen die Eingangsspannung U den größeren Wert U₉, so ist der Transistor 1 leitend und führt den Strom I^ vom Transistor 3, während der Transistor 2 gesperrt ist; die Spannung am Emitter des Transistors 1 ist um die Basis-Emitter-Spannungsdifferenz von etwa 0,7 V höher als die Spannung U_Q, wobei die Kollektorspannung des Transistors 3 den gleichen Wert aufweist. Am Kollektor des Transistors 1 tritt eine Ausgangsspannung auf, die dem Spannungsabfall am Widerstand 7 entspricht. Die Spannung U- an den verbundenen Emittern der Transistoren 1 und 2 und damit am Kollektor des Transistors 3 ändert sich dabei zwischen zwei Werten U- und U_Q2, die je um einen Basis-Emitter-Spannungsabfall höher sind als U bzw. U₁. Die Werte U_D2 und U_Q1 sind in Fig. 2a durch gestrichelte Linien unterhalb des auf U₂ liegenden Scheitels der Eingangsspannung U bzw. unterhalb der Spannung U im Zeitbereich des Impulsfußes U₁ angegeben.

In der bisher beschriebenen Schaltung ändert sich die Spannung U momentan und unmittelbar bei Änderung der Eingangsspannung U von U₂ nach U₁ bzw. U₁ nach U₂. Um eine Flanke des Ausgangsimpulses gegenüber der entsprechenden Flanke des Eingangsimpulses zu verzögern, ist in einer bekannten Schaltung der Kollektor-Emitter-Strecke des Transistors 3 ein Kondensator parallel geschaltet, der

PHD 78-027

also an der Spannung U liegt. Wenn zunächst der Transistor 2 gesperrt ist und dann durch IL leitend gesteuert wird, ist zwar die Spannung U_ß durch den Kondensator zunächst gespeichert; der Transistor 2 wird jedoch stark geöffnet, so daß die Flanke von Ü_D praktisch unmittelbar der Flanke von U folgt. Wird dagegen die Eingangsspannung U von U- nach U₂ in Sperrichtung für den Transistor 2 heraufgesetzt, so bleibt durch die Speicherwirkung des Kondensators C die Spannung U_n zunächst erhalten, so daß auch der Transistor 1 noch gesperrt bleibt. Der Transistor 3 führt jedoch nach wie vor Strom und entlädt damit den Kondensator C. Die Spannung U_ steigt somit etwa zeitproportional an, wie es in Fig. 2a rechts von der in der Mitte dargestellten, von U₂ nach U₁ überwechselnden Flanke gestrichelt angedeutet ist. Wenn die Spannung U_n dann soweitangestiegen ist, daß der Transistor 1 geöffnet wird, tritt eine entsprechende Stromänderung am Widerstand 7 und eine entsprechende ansteigende Flanke der Ausgangsspannung U auf, wie es in der aus-

gezogenen Linie der Fig. 2b dargestellt ist.

In der bekannten Schaltung wird der Kondensator mit dem vollen Strom des Stromquellentransistors 3 umgeladen; für eine bestimmte Verzögerung muß er also auch einen bestimmten höheren Kapazitätswert aufweisen. Die Verzögerungszeit T ist dabei etwa

Nach der Erfindung wird ein Kondensator C von z.B. 5 pF zwischen Basis und Emitter des Transistors 3 eingeschaltet.

Wenn dann die Eingangsspannung U von U„ nach U₁ übergeht, wird der Transistor 2 stark geöffnet, und es wird ein kurzer Stromstoß

909840/0200

pwn f" , - 7 -

- V-

7. 211312?

für die Umladung des Kondensators C geliefert, wie es in Fig. 2b in der gestrichelten Kurve durch eine nach oben gerichtete Spitze angedeutet ist. Die abfallende Flanke des in Fig. 2b durch eine ausgezogene Linie dargestellten Ausgangsimpulses U tritt somit praktisch gleichzeitig mit der entsprechenden Flanke der Eingangsspannung U auf. Wenn dagegen die Eingangsspannung U von dem Wert U₁ auf U₂ ansteigt, wird auch der Transistor 2 gesperrt, und die Spannung U_Q bleibt, wie Fig. 2a zu entnehmen ist, infolge der Aufladung des Kondensators C zunächst erhalten. Über den Widerstand 12 fließt weiter ein geringer Strom I , der den Kondensator C über die Kollektor-Emitter-Strecke des Transistors 3 entlädt. Die Basisspannung am Transistor 3 stellt sich dabei so ein, daß ein kleinerer Bruchteil des zugeführten Stromes I den Transistor 3 an der Basis öffnet, so daß der überwiegende Hauptteil des zugeführten Stromes I als Entladestrom über den Kondensator C und über die Kollektor-Emitter-Strecke nach Erde fließen kann.

Wenn einige Zeit später infolge der Entladung des Kondensators C die Spannung U_Q soweit angestiegen ist, daß der Transistor 1 öffnet, tritt in der Spannung U eine ansteigende Flanke auf, und das weitere

CL

Verhalten bis zur nächsten Impulsflanke entspricht den Gleichstromverhältnissen, da sich die Spannung des Kondensators C nicht mehr ändert.

Da bei einer Schaltungsanordnung nach der Erfindung für die Umladung des Kondensators nicht der im statischen Betrieb fließende Strom des Transistors 3, sondern nur der über den Widerstand 12 zugeführte wesentlich geringere Steuerstrom dient, kann für eine gleiche Zeitverzögerung der Wert des Kondensators C sehr viel

PHD 78-027

kleiner sein als in der bekannten Schaltung.

Die Verzögerungszeit berechnet sich nun zu

I₃ -i_s·

hierbei kann der Quotient 1,/I als Verlängerungsfaktor angesehen werden, den man bei Anwendung der Schaltung nach der Erfindung gewinnt .

Für hohe Stromverstärkung läßt sich I näherungsweise aus der Gleichung

ΪΓ ^ln (V¹S -D-I₃-O
errechnen. (IL, ist die Temperaturspannung.)

Bei geringerer Stromverstärkung ist I grosser, d.h. der Ver-

langerungsfaktor ist kleiner.

Bei einer Schaltung nach Fig. 1 wurde bei einem Stromverstärkungsfaktor 20 des Transistors 3 ein Verlängerungsfaktor von etwa 12 erzielt; die Verzögerungszeit T betrug etwa 0,6 Mikrosekunden.

In der dargestellten Schaltung wird die nach oben gehende Flanke des Eingangsimpulses verzögert. Wenn die Schaltung nach der Erfindung jedoch in äquivalenter Weise mit npn-Transistoren aufgebaut wird, so ergibt sich bei analoger Wirkung eine Verzögerung der abfallenden Flanke.

PHD 78-027

909340/0200

Claims

PHILIPS PATENTVERWALTJdG GMBH., Steiudaiam 94, 2000 Hamburg 1,

Patentansprüche:

Schaltungsanordnung zum Erzeugen eines Ausgangsimpulses, von dem eine Flanke verzögert ist gegenüber der entsprechenden Flanke eines Eingangsimpulses, der der Basis eines ersten Transistors zugeführt wird, der mit einem zweiten Transistor einen Differenzverstärker bildet, bei dem die verbundenen Emitter von einem dritten Transistor gespeist werden, der durch einen seiner Basis zugeführten, ggf. stabilisierten, Strom so gesteuert wird, daß er im statischen Zustand einen praktisch konstanten Strom liefert und der mit einem Kondensator zusammengeschaltet ist derart, daß er während des durch eine Flanke der Eingangsimpulse verursachten Zustandes vorübergehend keinen Strom an die verbundenen Emitter abgibt, dadurch gekennzeichnet, daß der Kollektor des dritten Transistors (3) mit den Emittern des ersten und des zweiten Transistors (1,2) verbunden ist und daß ein Kondensator (C) zwischen Basis und Kollektor des dritten Transistors (3) eingeschaltet und so bemessen ist, daß die Verzögerung durch die Umladung des Kondensators (C) durch den Steuerstrom (I_g) für den dritten Transistor bedingt ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speisequelle (U_n) die Reihenschaltung eines Längswiderstandes (10) und der Kollektor-Emitter-Strecke eines Transistors (4) parallel liegt, daß der Kollektor dieses Transistors (4) über einen Vorwiderstand (11) mit der Basis verbunden und an den Widerstand (12) angeschlossen ist, über den der Steuerstrom (I )

für die Basis des dritten Transistors (3) fließt.

78-027 909840/0200 - 2 -