DE2725503A1 - Konsole und datenverarbeitungssystem - Google Patents

Description

KARL LUDWIG SCHIFF DIPL. CHEU. DH. ALEXANDER v. FÜNER DIP¹L. INQ. PETER STREHL DIPL. CHEM. DR. URSULA SCHÜBEL-HOPF DIPL. ING. DIETER EBBINOHAUS DR. ING. DIETER FINCK

TELEFON (OS")) 489O64 TELEX 6-23665 AURO D

TELEORAMME auromarcpat München AMDAHL CORPORATION DA-14150

6. JUNI Wl

Konsole und Datenverarbeitungssystem

709850/1160

2 27255Ü3

Die Erfindung bezieht sich auf befehlsgesteuerte Digitalrechner, insbesondere auf Verfahren und Einrichtungen, mittels deren die Konsole mit dem Rest des Datenverarbeitungssystems in Informationsaustausch steht.

Bei Datenverarbeitungssystemen werden die Steuerfunktionen üblicherweise als feste Folge von als Programm bezeichneten Befehlen ausgeführt, wobei die Befehle sequentiell vom Speicher abgegeben, dekodiert und ausgeführt werden, wodurch die Daten in der gewünschten Weise verarbeitet werden. Es sind zwar Techniken bei bekannten Systemen zum Unterbrechen des Betriebs des Datenverarbeitungssystems durch menschlichen Eingriff zur Wartung oder aus anderen Gründen bekannt, diese Unterbrechungstechniken haben jedoch nicht die Flexibilität, die für eine wirtschaftlichere Nutzung der Datenverarbeitungssysteme wünschenswert ist.

Gegenstand der Erfindung ist ein Datenverarbeitungssystem mit einer Befehlsausführungs- und Verarbeitungseinrichtung, die die Befehle entsprechend dem Befehlsprogramm des Hauptbedienungssystems ausführt und mit der weiter Befehle ausgeführt werden können, die durch ein zweites Bedienungssystem bestimmt werden. In einer bevorzugten Ausführungsform des Systems ist das zweite Bedienungssystem in einer Konsole vorgesehen, durch deren eigenen programmierbaren Digitalrechner die Ausführung der Befehle im Haupt-Datenverarbeitungssystem bewirkt werden kann. Gemäß einem anderen Aspekt der Erfindung ist die Konsole über einen Kanal und eine Steuereinrichtung, beispielsweise eine Eingabe/Ausgabe-Einrichtung mit dem Hauptsystem verbunden.

Bei einer besonderen Ausführungsform der Erfindung ist der sekundäre Digitalrechner über eine Befehlsschiene, eine Adressenschiene und eine Datenschiene mit dem Hauptsystem verbunden.

Die durch das sekundäre System ausführbaren Funktionen umfassen die Änderung des Zustandes der HauptSystemsteuerung, wodurch

7O9BSO/1160

9 27255Ü3

Bauptbefehle unter Steuerung der Primärdaten und -adressen ausgeführt und primäre Informationen ausgegeben werden.

Nach der Erfindung wird das Datenverarbeitungssystem bei der Ausführung eines Hauptprogramms im Hauptsystem durch das Sekundärprogramm im Sekundärsystem unterbrochen, um die Ausführung des Hauptprogramms entsprechend dem Sekundärprogramm zu ändern.

Entsprechend der vorstehenden Zusammenfassung wurde durch die Erfindung das Ziel der Bereitstellung eines Datenverarbeitungssystems erreicht, bei dem die Befehlsverarbeitung in einem Haupt-Befehlsverarbeitungsstrom verantwortlich ist für die Ausführung von Befehlen in einem anderen oder sekundären Befehlsverarbeitungssystern.

Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen anhand der Zeichnung. Es zeigen:

Fig. 1 das Blockschaltbild des gesamten erfindungsgemäßen Datenverarbeitungssystems,

Fig. 2 die schematische Darstellung der Konsoleneinheit der Fig. 1,

Fig. 3 die schematische Darstellung der Schnittstellensteuerung und der Konsolen-Steuerschnittstelle in der Konsoleneinheit der Fig. 2,

Fig. 4 die schematische Darstellung der Befehlseinheit des Datenverarbeitungssytems der Fig. 1 und die Art und Weise, in der sie mit der Konsole der Fig. 2 verbunden ist,

Fig. 5 die schematische Darstellung der Speichereinheit des Datenverarbeitungssystems der Fig. 1 und die Art und Weise, in der sie mit der Konsole der Fig. 2 verbunden ist,

Fig. 6 die schematische Darstellung der Kanaleinheit des Datenverarbeitungssystems der Fig. 1 und die Art, in der sie mit ^.F_nKPJJf⁰J-S ßfr£ JiS· ² verbunden ist,

Fig. 7 die Konsolen-Schnittstellensteuerung (CIC) in der Konsolen-Steuerschnittstelle der Fig. 3,

Fig. 8 die SU-Konsolen-Schnittstellensteuerung (SU CIC), die Teil der Speichereinheit der Fig. 5 ist und

Fig. 9 die IU-Konsolen-SchnittStellensteuerung (IU CIC), die Teil der Befehlseinheit der Fig. 4 ist.

Gemäß Fig. 1 enthält das Datenverarbeitungssystem einen feuptspeicher 2, eine Speicher-Steuereinheit 4, eine Befehlseinheit 8, eine Ausführungseinheit 10, eine Kanaleinheit 6 mit zugehöriger Eingabe/Ausgabeeinrichtung (I/O) und eine Konsoleneinheit 12. Das System der Fig. 1 wird durch Systembefehle gesteuert, wobei eine organisierte Gruppe solcher Befehle ein Systemprogramm bildet. Die Systembefehle und die Daten, die durch die Befehle verarbeitet werden, werden von der Eingabe/Ausgabeeinrichtung über die Kanaleinheit 6 durch die Speicher-Steuereinheit 4 in den Hauptspeicher 2 eingeführt. Vom Hauptspeicher 2 werden die Systembefehle und Daten mit Hilfe der Befehlseinheit 8 über die Speicher-Steuereinheit 4 abgerufen und so verarbeitet, daß die Ausführung in der Ausführungseinheit 10 gesteuert wird. Das System der Fig. 1 ist genauer in der gleichzeitig eingereichten Patentanmeldung (internes Aktenzeichen DA-14149) mit der Bezeichnung "Datenverarbeitungssystem und Informationsausgabe" sowie in den US-PSn 3 840 861, 3 792 362, 3 814 925 und 3 808 475 beschrieben.

Fig. 2 zeigt weitere Einzelheiten der Konsoleneinheit 12 der Fig. 1. Die Konsole 12 enthält einen Digitalrechner 501, der in herkömmlicher Weise mit einem Speicher 502 verbunden ist. Der Digitalrechner 501 ist mit mehreren Steuereinrichtungen verbunden, so mit einer Platten-Steuereinrichtung 516, einer Kanal-Steuereinrichtung 411, einer Konsolen-Steuereinrichtung 513 und einer Schnittstellen-Steuereinrichtung 511. An den Rechner 501 können in herkömmlicher Yteise zusätzliche Steuereinrichtungen angeschlossen werden.

709850/1160

Die Platten-Steuereinrichtung 516 bildet eine Schnittstelle zwischen dem Rechner 501 und dem Platten-Aufzeichnungssystem 528. Die Kanalsteuereinrichtung 411 ist eine der mit der Kanalsteuereinheit 6 der Fig. 1 und 6 verbundenen Kanalsteuereinrichtungen .

Die Konsolen- oder Schalttafel-Steuereinrichtung 513 bildet eine Schnittstelle zwischen dem Digitalrechner 501 und der Steuerkonsole 524. Die Schnittstellen-Steuereinrichtung 511 bildet ihrerseits eine Schnittstelle zwischen der Konsolen-Steuerschnittstelle 525 und dem Digitalrechner 501.

Der Rechner 501 ist typischerweise ein Nova 1200-Rechner der Data General Corporation. Die Einzelheiten der Arbeitsweise eines derartigen Rechners und die Art, in der die Steuereinrichtungen 411, 511, 513 und 516 der Fig. 2 mit dem Rechner 501 zusammenwirken bzw. über Schnittstellen mit diesem verbunden sind, ist in der Veröffentlichung DG NM-5 "How to use the Nova Computers" der Data General Corporation, April 1971, beschrieben.

Die Schnittstellen-Steuereinrichtung 511, die über eine 48-Bit-Schiene 535 mit dem Digitalrechner 501 verbunden ist, ist über die Schiene 533 mit der Konsolen-Steuerschnittstelle (CCI) 525 verbunden, die ihrerseits über eine Ausgabeschiene 436 mit den Sperr- oder Haltespeicherschaltungen und anderen Schaltungen im Datenverarbeitungssystem der Fig. 1 verbunden ist. Die mit I-Einheit, C-Einheit und S-Einheit bezeichneten Verbindungen von und zu der Konsolen-Steuerschnittstelle werden im folgenden noch näher beschrieben.

In Fig. 3 sind die Konsolen-Steuerschnittstelle 525 und die Schnittstellen-Steuereinrichtung 511 und ihre Verbindungen genauer gezeigt. Die Konsolen-Steuerschnittstelle (CCI) 525 enthält ein 16-Bit-Befehlsregister (CR) 551 mit einer 16-Bit-Befehlsschiene (CCB]I 540, die in noch zu beschreibender

709850/1160

Weise als Eingang die Verbindung mit der I-Einheit und der C-Einheit herstellt. Die Schiene 540 hat Bits CCB(O, ..., 15). Die Schnittstelle 525 enthält ferner 16-Bit-Adressierregister 552 und 553, die die 32-Bit-Ausgangs-Konsolenadressenschiene (CAB) 542 bilden, die die Verbindung mit den Adressenwegen in der I-Einheit und der S-Einheit des Datenverarbeitungssystems herstellt. Die Schiene 542 hat Bits CAB (O, ..., 15).

Die Schnittstelle 525 enthält ferner 16-Bit-Datenregister und 555, deren Ausgänge die 32-Bit-Konsolendatenschiene (CDB) 543 speisen, die als Konsolen-Dateneingabe zu den Datenwegen in der C-Einheit, der S-Einheit und der I-Einheit des Datenverarbeitungssystems der Fig. 1 wirkt. Die Schiene 543 hat Bits CDB (0, ..., 31).

Die Konsolenregister 551 bis 556 und die Torschaltungen 561 bis 565 werden durch die dekodierten Ausgangssignale des Dekoders 567 adressiert, der eine dieser 11 Gesamtheiten entsprechend der Adresse im 4-Bit-Wähl-Adressenregister 474 in der Schnittstellen-Steuereinheit 511 dekodiert und wählt.

Die Schnittstelle 525 enthält ferner ein 9-Bit-Ausgabe-Adressenregister 556, das über die 9-Bit-Ausgabeadressenschiene (SAB) 590 die Schaltungen im Datenverarbeitungssystem bestimmt, die abgefragt werden sollen. Die Schiene 590 enthält Bits SAB (0, ..., 8). Weitere Einzelheiten der Ausgabeanordnung und der Arbeitsweise derselben sind in der oben genannten gleichzeitig eingereichten Anmeldung beschrieben.

Die Schnittstelle 525 enthält ferner die 64-Bit-Ausgabe-Datenschiene (SDB)591, die an Je 16 Bits umfassende Abtastgatter 561 bis 564 angeschlossen ist. Die 12-Bit-Zustandsgatter empfangen die Signale von der gesteuerten Zustandeschiene (GSB) 592.

Wenn eines der Gatter 561 bis 565 durch den Dekoder 567 angewählt wird, wird die Ausgabeinformation über die Eingabe-

709850/1160

/13 27255Ü3

gatter (IG) 572 zum Konsolenrechner 501 gegeben, und zwar über eine Wählschaltung 576 und die Schiene 535.

Die Schnittstelle 525 enthält ferner die Konsolen-Schnittstellensteuerung (CIC) 570, die eine den Eingangssignalen entsprechende Ausgangssignale erzeugende Logikschaltung enthält. Im einzelnen gibt die START CLK-Leitung Taktsignale für die I-Einheit und für das ganze System der Fig. 1 vor. Die S-, die I- und die C- VALID-Leitungen, von denen Je eine für die S-, die I- und die C-Einheit vorgesehen ist, bilden die 3-Bit-Schiene 545, die ein Signal gibt, wenn eine oder mehrere der gewählten Einheiten erregt werden soll bzw. sollen, um die Steuerbefehle von der Konsoleneinheit zu übernehmen. Wenn die S-, die I- bzw. .die C-Einheit ein VALID-Signal empfangen hat, zeigen sie den Empfang dieses Signals über die S-, I- und C COMP-Leitungen an,(die die 3-Bit-Schiene 544 bilden) und zwar je für eine der Einheiten S, I bzw. C. Die 4-Bit-STATE-Schiene 628 führt Signale zur Anzeige der Zustände des Haupt-Datenverarbeitungssystems. Drei der Leitungen in der 4-Bit-Schiene 628 geben ein Signal, wenn ein System-STOP-Signal, ein PSW WAIT-Signal bzw. ein CHECK STOP-Signal im System der Fig. 1 auftritt. Die vierte Leitung ist für andere Steuersignale vorbehalten, die im Zusammenhang mit der Erfindung unwichtig sind.

Die Leitung OP END führt ein Steuersignal zur Anzeige, wenn eine Operation in der Leitung bzw. im Kanal 350 der Fig. 4 die letzte Stufe, die Stufe W erreicht hat. Falls die Verzögerung zwischen aufeinanderfolgenden Signalen OF END eine vorbestimmte Dauer übersteigt, und sich das System nicht im Zustand STOP PSW WAIT oder CHECK STOP befindet, liegt ein Fehlerzustand im System der Fig. 1 vor. Die Leitung OP END führt zu einer Unterbrechungs-Erfassungsschaltung 581, die die vergangene Zeitdauer seit dem letzten Signal OP END erfaßt und ein Fehler-Ausgangssignal zu den Aktivzustandsgattern 582 erzeugt, wenn das nächste Signal OP END nicht vor der festen Zeitdauer einläuft. Die Schalung 581 ist ein

709850/1160

freilaufender Zähler, der durch jedes OP END-Signal rückgesetzt wird. Läuft das Signal OP END nicht vor einer Ausführung ein oder wird ein Fehlersignal erzeugt, so halten die Signale STOP PSW WAIT und CHECK STOP den Zähler im rückgesetzten Zustand.

Die Steuereinheit 570, die STOP- oder Unterbrechungs-Erfassungsschalter 581 und die Zustandsschiene 628 sind über die Aktivzustandsgatter (AS>Gatter 582 über Leitungen 584 an die Wählschaltungen 576 angeschlossen. Die Gatter 583 fragen die 8-Bit-Aktivzustandsgatter 582 in Kombination mit dem 8-Bit-Unterbrechungsmaskenregister (IMR) 579 ab. Die Gatter 582 und das Register 579 haben eine Bit-Bit-Beziehung, d.h., daß die Bits O, 1,...,7 den Steuerbefehlen S COMP, I COMP, C COMP, STOP, PSW WAIT, CHECK STOP STATE, HANG DETECTOR bzw. METERING entsprechen.

Das Unterbrechungs-Maskenregister 579 bestimmt die Signale auf der 1-Bit-Ausgangsleitung DONE, die das Gatter 583 mit der Schiene 584 verbindet. Wegen der bitweisen Entsprechung zwischen den Bits im Register 579 und den Bits in den Aktivzustandsgattern 582 wird durch die Aktivierung eines Bits in den Aktivzustandsgattern die Leitung DONE gesetzt, wenn das entsprechende Bit im Register 579 nicht gesetzt ist. Ist das entsprechende Bit im Register 579 gesetzt, so ist die Ausgangsleitung DONE des Gatters 583 nicht gesetzt.

Das Einschaltregister 578 speichert drei Bits der Information, die festlegen, welche der S, I und C VALID-Leitungen 545 erregt werden soll bzw. sollen. Das Bit 0 bezeichnet die Wahl der S-Einheit, das Bit 1 die Wahl der I-Einheit und das Bit 2 die Wahl der C-Einheit.

Die Steuerschaltung (CIC) 570 spricht auf eine Eingabe-START CLK-Leitung an, die ebenfalls die Ausgabe-CON START CLK-Leitung erregt. Zusätzlich leitet die START CIC-Eingabeleitung

709850/1160

von der Schiene 584 die Operation der Steuerschaltung 570 ein. Die Eingabeleitung CLEAR CIC von der Schiene 584 löscht die CIC-Logikschaltung 570 vor dem Einlaufen eines neuen Befehls für das System der Fig. 1 am Rechner 501.

Fig. 7 zeigt weitere Einzelheiten der Konsolen-Schnittstellensteuerung (CIC) 570. Die Eingangs-START-Leitung 626 für die Schiene 584 wird über ein Gate 710 erregt, das in eine Leitung 624 mit der Bezeichnung CON START CLK einspeist.

Die Steuereinrichtung 570 enthält drei Paare von Sperr- oder Halteschaltungen 701, 702 und 703, die mit der Einheit S, der Einheit I bzw. der Einheit C verbunden sind.

Die Halteschaltungen der S-Einheit enthalten die Halteschaltungen 701A und 701B. Die Halteschaltungen der I-Einheit umfassen die Halteschaltungen 702A und 702B. Die Halteschaltungen der C-Einheit umfassen die Halteschaltungen 703A und 7O3B. Sämtliche Halteschaltungen sind herkömmlicher Art; sie weisen einen Setz-(S) und einen Rücksetzeingang (R) auf. Ähnlich hat jede Halteschaltung einen Ausgang Q und einen komplementären Ausgang Q*.

Die Leitung 622 START CIC verbindet die Eingänge S der Halteschaltungen 701A, 702A und 7O3A. Die Rücksetzeingänge R der Halteschaltungen 701A, 702A und 7O3A sind an ein ODER-Gatter 707, 708 bzw. 709 angeschlossen. Die ODER-Gatter 707, 708 und 709 sind weiter an die Leitung 623 CLR CIC angeschlossen. Der andere Eingang der ODER-Gatter 707, 708 und 709 ist an den Ausgang Q der Halteschaltungen 701B, 702B bzw. 703B angeschlossen. Der Setzeingang S der Halteschaltungen 701B, 702B und 703B ist an die Leitung S COM, I COM bzw. C COM angeschossen. Der RUcksetzeingang R der Halteschaltungen 701B, 702B und 7O3B ist direkt an die Leitung CLR CIC angeschlossen. Jedes der Halteschaltungspaare 701, 702 und 703 ist mit einem Ausgangs-NOR-Gatter 704, 705 bzw. 706 verbunden. Die Eingänge

709850/1160

des NOR-Gatters 704 sind an den Ausgang _Q* der Halteschaltung 701A, den Ausgang Q der Halteschaltung 701B bzw. an die Leitung ER(O)* von der Schiene 625 angeschlossen. Der Ausgang des NOR-Gatters 704 ist mit der Leitung S VALID verbunden.

Das NOR-Gatter 705 ist an die Leitung ER(1)*, den Ausgang Q* der Halteschaltung 7&3A und den Ausgang Q der Halteschaltung 703B angeschlossen. Das Gatter 706 speist auf die Ausgangsleitung C VALID. Die Leitungen S VALID, I VALID und C VALID bilden eine 3-Bit-Schiene 545.

Die Ausgänge Q der Halteschaltungen 701B, 702B und 703B bilden die 3-Bit-Schiene 627.

Die Schaltung der Fig. 7 arbeitet folgendermaßen: sämtliche Halteschaltungen werden mit einem Signal auf der Leitung CLR CIC gelöscht. Darauf setzt ein Signal auf der Leitung START CIC die Halteschaltungen 701A, 702A und 7O3A. Zu dieser Zeit wird durch jedes der Bits ER(0-2), das den logischen Pegel 0 führt, das entsprechende NOR-Gatter 704, 705 oder 706 gewählt. Ist beispielsweise das Signal ER(I)* gleich Ö, so führt die Leitung I VALID den logischen Pegel 1. Das Signal wird zur I-Einheit übertragen, in der daraufhin eine Operation stattfindet. Wenn die Operation in der I-Einheit vollendet ist, führt die Leitung I COM eine logische 1 zurück, so daß das Flip-Flop 702B gesetzt wird. Das Signal 1 auf dem Ausgang Q der Halteschaltung 702B sperrt das NOR-Gatter 705, so daß die Leitung I VALID auf den Pegel 0 kommt. Die Halteschaltungen 701 der S-Einheit und die Halteschaltungen 703 der C-Einheit arbeiten in der gleichen Weise wie die Halteschaltung 702.

Fig. 4 zeigt die Einzelheiten der Befehlseinheit (I) 8 der ^ig. 1. Sie enthält mehrere Adressierregister, die ihrerseits 32-Bit-D-Register 310 zur Speicherung der Verschiebung D1 oder D2 enthalten, die von den verschiedenen Befehlsfeldern

709850/1160

27255Ü3

erhalten werden, sowie weiter 32-Bit-WA-Register 311 zur Speicherung einer Arbeite- oder Betriebsadresse, ein 32-Bit-K-Register 312 zur Speicherung einer Adressenkonstanten K, ein 32-Bit-X-Register 313 zur Speicherung des Feldes X1 oder X2 des Befehls, ein 32-Bit-B-Register 314 zur Speicherung des Inhalts der vom B-FeId gekennzeichneten Register, und ein 24-Bit-Register 316 zur Speicherung des Befehls in der Speicheradresse. Das K-Register 312 wird mit dem Inhalt der 32-Bit-Konsolenadressenschiene CAB (Ο,..., 31) 542 geladen, und zwar gesteuert durch das Signal LD K. Das Signal LD K wird durch Dekodierung bestimmter Befehle (z.B. STCSiE ST(MlAGE) in der R-Stufe in 301 der Leitung 350 erzeugt. Bei der Entschlüsselung wird das Signal LD K zur Zeit C6 erzeugt.

Während der anfänglichen Befehlsabfragesequenz speichert das LA-Register 316 die Bits 40 bis 63 des 64 Bit umfassenden Programmzustandswortes (PSW). Die Bits 32 bis 39 des PSW werden im PSW-1-Register 315 gespeichert. Die Bits 0 bis des PSW werden im PSW-2-Register 348 gespeichert.

Die Adressierregister sind mit Eingängen zu dem Effektiv-Adressenaddierer 318 verbunden, der ausgewählte Inhalte der Adressenregister addiert und eine wirksame Adresse bildet, die das Eingangssignal zum wirksamen Adressenregister (EAR) 322 bildet. Z.B. wird die Wahl des Inhalts des K-Registers 312 durch die Leitung SEL K gesteuert, die die Steuerung für den Addierer 318 ausführt. Das Signal SEL K wird zur Zeit C7 zusammen mit dem Signal LD EAR erzeugt, und zwar als Ergebnis einer Entschlüsselung bestimmter Befehle (z.B. DIAGNOSE) im OA-Segment der Stufe 302. Das Signal LD EAR speist das Ausgangssignal vom Addierer 318 in das Register 322 ein.

Die wirksame, im Register 322 gespeicherte Adresse wird zusätzlich zur Rückführung der Eingangssignale zurück in die Adressierregister als Eingangssignal der Speichersteuereinheit

709850/1180

4 zugeführt, und zwar über die Schiene 362 dem Pufferadressenregister (BAR) 363. Vom Register 363 steuert die effektive Adresse den Hochgeschwindigkeitspuffer (HSB) 355 an, um die gewünschte Information abzufragen. Die abgefragte Information entspricht in ihrer Länge einem Wort; sie wird im IW-Register 388 gespeist, von dem sie in das Befehlspufferregister (IB) 330 oder direkt über die Wählgatter 322 in die Befehlsleitung 350 eingespeist wird.

Zur Verwendung bei der Erzeugung der geeigneten Adressen und beim Laden der Adressierregister sowie zur Speicherung von Operanden und anderen Informationen enthält die I-Einheit 8 einen geradzahligen Registerstapel (ERS) 338 und einen ungeradzahligen Registerstapel (ORS) 339. Die Registerstapel 338 und 339 enthalten je vier 32 Bits umfassende schnelle Hilfsregister und acht 32 Bits umfassende Register für allgemeine Zwecke für insgesamt acht schnelle Hilfsregister und sechzehn Register für allgemeine Zwecke. Zusätzlich enthalten der geradzahlige und der ungeradzahlige Stapel 338 und 339 Je vier 32-Bit-Register, die zusammen vier 64-Bit-Gleitkommaregister. Die Ausgänge jedes Registers in den Stapeln 338 und 339 sind über geeignete Gatter mit Ausgabeschienen R0B1 und R0B2 verbunden. Die Schiene R0B1 ist als Eingang an das 1R-Register 342 und die Schiene R0B2 als Eingang an das 2R-Register 341 angeschlossen. Das 1R-Register 342 und das 2R-Register 341 sind mit ihren Ausgängen über Schienen 285 und 286 an die Ausführungseinheit 10 angeschlossen, und zwar als Eingänge zur LUCK-Scha ltung 20. Der Ausgang des 1R-Registers 342 ist weiter über die Schiene 352 als Eingang zu den Speicherdaten-Wählgattern 386 an die Speichersteuereinheit 4 angeschlossen. Die Schienen R0B1 und R0B2 von den Registerstapeln 338 und 339 dienen ferner als Eingänge zu den Adressierregistern. Um Informationen in die Register der Stapel 338 und 339 einzuspeisen, ist das Ergebnisregister RR in der Ausführungseinheit 10 als Eingang an das geradzahlige Eingaberegister WRE 334 und an das ungeradzahlige Eingaberegister WRO

709850/1160

- Λ3 -

335 angeschlossen, die ihrerseits an die Eingänge des geradzahligen Registorstapels 338 bzw. des ungeradzahligen Registerstapels 339 angeschlossen sind. Zusätzlich ist der Ausgang des ungeradzahligen Eingabe- oder Schreibregisters 335 an die Eingänge der Steuerregister 344 bis 348 angeschlossen.

Die Ausgangssignale der Steuerregister 344 bis 348 laufen durch Wählgatter 343, deren Ausgang die Ausgabeschiene ROB3 ist, die ihrerseits an den Eingang des 1R-Registers 342 angeschlossen ist. Die Register 344 bis 348 bilden eine Einrichtung, durch die die im allgemeinen von der Leitung 350 erhaltenen Steuerfunktionen ihre Steuerzustände in den Datenstrom des Datenverarbeitungssystems einführen.

Die Befehlsabfrage- und Befehlsdarstellungsteile der Befehlssequenz sind Segmente PRO, IA, IB1 und IB2. Die anfängliche Folgeverarbeitung wird durch die Folgesteuereinrichtung 325 der Fig. 3 gesteuert. Die Folge-Steuereinrichtung 325 steuert die sequentielle Befehlsabfrage, bestimmt den nächsten sequentiellen Befehl und bestimmt die Abfrage des Zielbefehls. Nach dem Vorabfrage-Absetzbefehl (PFO) ist die sequentielle Befehlsabfrageverarbeitung der Sequenzsteuerschaltung 325 in einem von vier Zuständen, dem Zustand IA, dem Zustand IB1, dem Sperrzustand oder dem Wartezustand. Die Zustände werden durch die logischen Bestimmungen entsprechend der Priorität und anderen Steuersignalen im Datenverarbeitungssystem bestimmt.

Bei der nächsten sequentiellen Befehlswahl durch die Folgesteuerschaltung 325 wird festgelegt, ob der nächste in die Leitung 350 eingeführte Befehl vom Befehlswortregister IW 388, von der S-Einheit der Fig. 5 oder vom Instruktionspufferregister IB 330 erhalten wird. Die Bestimmung des nächsten in die Leitung 350 einzugebenden Befehls durch die Folgesteuerschaltung 355 wird unter üblichen Bedingungen durch verschiedene Steuersignale beeinflußt, die im Datenverarbeitungssystem

709850/1160

- ΛΜ -

erzeugt werden. Die Folgesteuerschaltung 325 arbeitet nur, wenn auf der START-Leitung ein Einschaltsignal und auf der STOP-Leitung kein Sperrsignal auftritt.

Die Ziol- oder Objektabfrage (TF) bestimmt, welcher Befehl in das IV/- oder IB-Register zur Einspeisung in die Befehlsleitung 350 als nächster Befehl zur Verfügung gestellt werden soll. Die Zielabfrage spricht auf verschiedene durch das Datenverarbeitungssystem erzeugte Steuersignale an.

Die Logikschaltung zur Steuerung der Zustände in der Folgesteuerschaltung 325 ist unter Anwendung von Standard-Datenverarbeitungstechniken ausgeführt. Z.B. ist die Folgesteuerschaltung typischerweise ein Serienzähler, der durch die START-Leitung eingeschaltet und durch die STOP-Leitung stillgesetzt wird, der festlegt, daß Befehle in einer sequentiellen Reihenfolge abgefragt werden, bis die vorgegebene Folge unterbrochen wird, beispielsweise durch einen Sprungbefehl. Derartige Vorgänge sind in der Datenverarbeitung bekannt.

Die Anfangssegnente PFO, IA, IB1 und IB2 der Befehlssequenz werden unter Steuerung durch die Befehlsfolgeschaltung 325 (Fig. 3) verarbeitet. Die Befehlsfolgeschaltung 325 arbeitet über Zyklen CO, C1, C2 und C3. Das Vorabfrage-Absetzsegment PFO wird v/ährend der Zeit CO bis C1 ausgeführt, die eine Taktperiode und ein Zyklus des Datenverarbeitungssystems ist. Während des PFO-Segments wird das IA-Register 316 mit einer erhöhten (incremented) Adresse geladen, während die anderen Register 310 bis 315 bei typischer Arbeitsweise zur Zeit C1 in geeigneter Weise geladen und eingespeist werden können.

Während der Adressenbildung, ΙΑ-Segment, werden die Register 310 bis 316 in zweckmäßiger Weise in den effektiven Adressenaddierer EAA 318 eingegeben und zwar über herkömmliche, niht gezeigte Eingabegatter und ebenfalls nicht gezeigte Wähl-Steuerleitungen von der Folgesteuerschaltung 325. Der Addierer

709850/1160

318 addiert bis zu drei Eingangssignale und bildet eine effektive Adresse, die in das Effektivadressenregister EAR 322 eingegeben wird, wo diese Adresse unter typischen Arbeitsbedingungen zur Zeit C2 eingegeben wird. Während des Befehls-Puffersegments IBI wird die effektive Adresse vom Register 322 über die Schiene 362 in das Pufferadressenregister BAR 363 eingegeben, das die S-Einheit der Fig. 5 ist. Das Register 363 wird unter typischen Arbeitsbedingungen zur Zeit C3 eingegeben. Durch die Dateneingabe zur Zeit C3 wird der Hbchgeschwindigkeitspuffer (HSB) 355 adressiert. Während des Puffersegments IB2 wird die adressierte Information vom Puffer 355 abgerufen und unter typischen Arbeitsbedingungen zur Zeit C4 ins Instruktionswortregister (IW) 388 eingegeben. Die iLfcht besonders gezeigten Steuersignalleitungen führen in herkömmlicher Weise Ausgangssignale von der Folgesteuerschaltung 325 zu den Schaltungen der Fig. 4.

Zur Zeit C4 werden die Daten in die Leitung 350 eingespeist. Die Leitung 350 enthält die Register- und Steuerstufen 301, 302, 303, 304, 305 und 306. Die Stufen 301, 302 und 303 sind Je für zwei Segmente aktiv. Diese Stufen speichern je Informationen von der Leitung 350 und erzeugen während zweier Zyklen des Datenverarbeitungssystems für jeden Befehl Steuersignale. Die Stufen 304, 305 und 306 sind je für ein Segment aktiv und speichern je Informationen der Leitung 350 und erzeugen Steuersignale wöhrend eines Zyklus des Datenverarbeitungssystems für jeden Befehl.

Die Befehlsleitung 350 in Fig. 3 enthält Register zur Speicherung der Leitungsinformationen in jeder der Stufen 301 bis 305. Die erste Stufe 301 wird zur Zeit C6 nach der Dekodierung des Segments D und dem Lesen des Segments R eingespeist. Das Segment D ist während des Zyklus von dem Taktimpuls C4 bis zum Taktimpuls C5 und das Segment R während des Zyklus zwi sehen den Takt impuls en C5 und C6 aktiv. V/ährend der Segmente D und R wird dio im IB-Register 330 der Fig. 3

7098 5 0/1160

oder im IW-Register 388 der Fig. 5 gespeicherte Information verwendet. Die Daten werden zur Taktimpulszeit C4 in die Register 330 oder 338 eingegeben und bleiben dort, bis sie zur Zeit C6 übertragen und in das Register der Stufe 301 eingespeist werden. Die den Segmenten OA und 0B1 zugeordnete Stufe 302 enthält ein Register, das zur Taktperiode C8 mit der gleichen Information gespeist wird, die vom Register der Stufe 301 ausgegeben wurde.

Ähnlich empfängt die Stufe 303 Informationen vom Register in der Stufe 302 und ist während der Taktperioden von C8 bis C10 in Betrieb. Zur Zeit C10 wird die Information in der Leitung 350, die von der Stufe 302 empfangen wurde, in das Register in der Stufe 303 eingegeben. V/ährend zweier Taktperioden von C8 bis C10 sind die Segmente 0B2 und E1 des Befehlsstromes aktiv und erzeugen Steuersignale für das System. Nach der Eingabe ins Register der Stufe 303 zur Zeit C10 wird die Leitungsinformation während des E2-Segments für die Periode von C10 bis C11 verwendet und zur Zeit C11 ins Register der Stufe 304 eingegeben. Die ins Register der Stufe 304 eingegebene Information wird während der Periode von C11 bis C12 zur Erzeugung von Steuersignalen zur Ausführung des Prüfsegments der Befehlsfolge verwendet. Beim Taktimpuls C12 wird das Informationssegment der Stufe 304 ins Register der Stufe 305 eingegeben. Schließlich wird während des Segments W die Information im Register der Stufe 305 während der Periode von C12 bis C13 zur Erzeugung von Steuersignalen zum Eingeben bzw. Einschreiben von Informationen verwendet. Danach wird die Information in der Leitung 350 vernichtet und nicht länger aufrechterhalten.

Gemäß Fig. 4 hat die I-Einheits-Steuerung 308 Eingangs/Ausgangsleitungen 541 einschließlich STATE-Leitungen 528, die I VAL-Leutung 5*5 und die I COM-Leitung 544 sowie die CON START-Leitung. Der Steuerung 308 ist die Konsolenbefehlsschiene 540 (CCB(0-7) zugeführt. Weitere Einzelheiten der

709850/1160

-Vf-

Steuerschaltung 308 sind in Fig. 9 gezeigt.

Gemäß Fig. 4 ist die Konsolen-Adressenschiene 542, CAB(O,...,31) an den Eingang des K-Registers 312 angeschlossen. Das Register wird durch das Signal LD K von der Schiene 542 mit Daten geladen. Die Konsolen-Datenschiene 343, CDB(O,..., 31) läuft zur Wählschaltung 343, die die Wahl der Datenregister 554 und 455 (Fig. 3) zur Übertragung ihres Inhalts in das 1R-Register 342 der I-Einheit 8 der Fig. 4 ermöglicht, wenn SEL CDB und LD 1R eingeschaltet werden.

In Fig. 4 empfängt das Segment D der Stufe 301 die 0VAL-Leitung zur Einschaltung der Dateneingabe. Zusätzlich umfaßt das Segment D herkömmliche Logikschaltungen zur Dekodierung des Diagnosebefehls, der einen Hexalwert von 83EBXXXX hat. Wenn in D durch 0A VAL ein Befehl eingegeben wird, wenn der Befehl DIAGNOSE ist, so wird die DIAG-Leitung auf 1 gesetzt. Die DIAG-Leitung bewirkt dann das Setzen der Halteschaltung 757. Das Signal 0 von 757Q* läßt das Ausgangssignal des UND-Gatters 786 in Fig. 9 den Zustand 0 annehmen. Durch diese 0 wird 0A VAL vom Gatter 787 gleich 0, wodurch jegliche weitere Eingangssignale zum D-Register gesperrt und somit jegliche weiteren Befehle daran gehindert werden, infolge normaler Bearbeitung in die Leitung 350 einzulaufen. Der Diagnosebefehl läuft dann die Leitung hinab, bis er die Stufe CK erreicht, wo er dekodiert wird und ein STOP DEC-Signal als Ausgangssignal von C12 bis C13 ergibt. Durch das Auftreten des Ausgangssignals STOP DEC wird durch das Setzen der Halteschaltung 755 in Fig. 9 das Signal STOP STATE erzeugt, das den Konsolenwählteil (CON SEL) der Wählschaltxng 332 einschaltet, wodurch die Konsolenbefehlsschiene 540, CCB (8-15) als Eingang zur Leitung 350 gewählt wird.

Wenn in Fig. 4 das einen Hexalwert CO aufweisende Signal CCB (8-15) (das einen STORE STORAGE-Befehl bestimmt) in das R-Segment eingegeben wird, so wird dieser Befehl zur Zeit C6

709850/1160

2725SÜ3

dekodiert. Das Segment R umfaßt einen herkömmlichen Dekoder, der das Signal LDK zum Laden der Schiene 543 CAB (0,..., 31) ins K-Register 312 liefert. Das Segment R wirkt weiter in herkömmlicher Weise oder auf einen STORE STORAGE-Code und auf das Taktsignal C6, so daß eine Speicheranforderung zur S-Einheit der Fig. 5 ausgelöst wird. Die Wahl des K-Registerinhalts in den Effektivadressenaddierer 318 zur Eingabe ins Register 322 wird durch das Segment OA der Stufe 302 gesteuert. Das Segment OA enthält einen herkömmlichen Dekodierer zur Erkennung des CO-Codes und, hierauf ansprechend, zur Erzeugung der Signale SEL K und LD EAR. Am Ende der Phase A, das OA END-Signal tritt zur Zeit C7 auf, wird der Inhalt von CAB (0,..., 31) ins Effektivadressenregister 322 eingegeben.

Das Segment 0B2 zwischen den Zeiten C8 und C9 dekodiert CO, so daß SEL CDB erzeugt und hierdurch die Konsolen-Datenschiene 543 durch die Wählschaltung 343 auf die Schiene R0B3 als Eingang zum 1R-Register 342 gewählt wird. Zur Zeit C9 dekodiert 0B2 den Code CO und bildet LD1R, so daß das 1R-Register mit der Information auf der Konsolen-Datenschiene 543 geladen wird.

Während der Phasen E1 und E2 werden die Daten vom 1R-Register durch die S-Einheit in die im EAR-Register 322 bestimmte Adresse geladen. Im Segment CK ist eine herkömmliche Logik vorhanden, die 83EB dekodiert und zwischen C12 und C13 ein Signal DIAC erzeugt. Weiter ist im CK-Segment eine auf Befehle ansprechende Logik vorhanden, durch die zwischen C12 und C13 ein Signal OP END erzeugt wird.

Die Speicher (S)-Steuereinheit 4 in Fig. 5 enthält einen Puffer 355 zur Speicherung von Informationen, zu dem der Zugriff mit verhältnismäßig hoher Geschwindigkeit erfolgen kann. Der Puffer wird durch die Adresse im Pufferadressenregister (BAR) 363 adressiert, der durch die Eingabeschiene

709850/1160

362 voa Effektivadressenregister (EAR) 322 In der I-Einheit der Fig. 3 geladen wird. Die ie Paffer 355 abgefragten Inforaationen führen zur Abfrage oder Speicherung von entsprechenden Informationen von bzw. in den Hauptspeicher (HS), die Ε-Einheit, die C-Einheit oder die I-Einheit. Der Informationsaustausch zuB Hauptspeicher erfolgt über Schienen 351, die als Eingänge und Ausgänge des Hauptspeicherdaten(MSD)-Registers 384 geschaltet sind. Jede der Schienen 351 umfaBt acht Bytes (64 Bits) wie das Register 384. Das Register 3(84 hat ebenfalls Eingänge von vier Bytes vom primären Hochgeschwindigkeitspuffer (FHB) 367 und vom alternativen Hochge schwindigkeit sspe icher (AHSB) 368. Das Register 384 hat einen vier Bytes umfassenden Ausgang, der an das Speicherdatenre gister (SD) 385 angeschlossen ist, dessen vier Bytes umfassender Ausgang seinerseits an den Eingang der Pufferspeicher 367 und 368 angeschlossen ist. Der Informationsaustausch vom Hauptspeicher 2 der Fig. 1 zur SpeicherSteuereinheit 4 erfolgt auf der Basis von acht Bytes, während der Informationsaustausch zwischen der Speichersteuereinheit 4 und der Ε-Einheit zur S-Einheit über die Eingabeschiene 352 von der Ε-Einheit ausgeführt wird, die zur Speicherung im 4-Bytes-Register (SD) 385 an die Speicherdatenv/ählgatter 386 angeschlossen ist.

Der Informationsaustausch zwischen der S-Einheit und der E-Einheit 10 der Fig. 1 erfolgt über die Eingangsschienen 352 durch die Speicherdatenwählgatter 386 zur Speicherung von Daten in den Speicherdatenregistern (SD) 385 in der S-Einheit 4. Die Datenausgabe zur E-Einheit 10 erfolgt über die Schiene 395, die ebenfalls vier Bytes umfaßt. Der Informationsaustausch zwischen der C-Einheit 6 und der S-Einheit 4 in Fig. 1 erfolgt über die Eingangsschiene 353 zu den Wählgattern 386 und die Ausgangsschiene 394, die ebenfalls beide vier Bytes umfassen. Der Informationsaustausch zwischen der S-Einheit 4 und der I-Einheit 8 der Fig. 1 erfolgt über die Eingabeadressenschiene 362 und die Ausgabeschiene 396, die je vier Bytes .umfassen.

709850/1160

-ψ-

27255Ü3

Aus der vorstehenden Beschreibung ergibt sich, daß die S-Einheit 4 mit dem Hauptspeicher auf der Basis von acht Bytes umfassenden Datenübertragungen in Verbindung steht, während der Informationsaustausch mit dem Rest des Datenverarbeitungssystems einschließlich der I-Einheit 8, der E-Einheit 10 und der C-Einheit 6 auf der Basis von Datenübertragungen mittels vier Bytes erfolgt.

Der Puffer 355 wird durch das Pufferadressenregister (BAR) 363 adressiert. Das Register 363 wird mit einem Eingangssignal von der Schiene 362 geladen, die mit dem Effektivadressenregister (EAR) in der I-Einheit der Fig. 3 verbunden ist. Zusätzlich wird das Register 363 durch das Ausgangssignal des Byte-Addierers 361 der S-Einheit oder vom Leitungsadditionsaddierer 360 geladen. Mit der Pufferadresse im Register 363 wird die Adresse gleichzeitig zur Primär-Pufferadresseneinheit (PBA) 365 oder zur alternativen Pufferadresseneinheit (ABA) 366 geleitet. Die Adresseneinheiten 365 und dekodieren die Bits höherer Ordnung und wählen zwei bestimmte Speicherplätze, nämlich einen im primären Hochgeschwindigkeitspuffer (PHSB) 367 und einen im alternativen Hochgeschwindigkeitspuffer (AHSB) 368. Die Bits niedrigerer Ordnung vom Register 363 werden direkt zu den Puffern 367 und 368 geleitet. Die aus jedem Puffer 367 und 368 abgegriffenen Wörter werden zum Primärdatenmanipulator 370 bzw. zum alternativen oder Hilfsdatenmanipulator 371 geleitet. Durch Vergleich in den Manipulatoren 370 und 371 mit dem Komparatorregister werden entweder die Daten vom Primärpuffer 367 im Manipulator

370 oder die Daten vom Hilfspuffer 368 im Hilfsmanipulator

371 gewählt. Die Datenmanipulatoren 370 und 371 verschieben ferner die Daten, um die richtige Ausrichtung sicherzustellen. Ansonsten manipulieren oder leiten sie die abgefragten Daten für den Informationsaustausch mit anderen Einheiten im Datenverarbeitungssystem. Der gewählte Manipulator 370 oder 371 steuert die vom Puffer 355 abgefragte Information zu einem der Register 388 bis 391. Wenn ein Befehlsvort zur I-Einheit

709850/1 160

27 27255J3

gesteuert werden soll, wird es im IW-Register 388 gespeichert. Wenn ein Operandenwort zur E-Einheit geleitet werden soll, so wird es im OW-Register 389 gespeichert. Wenn ein Kanalwort der Kanaleinheit übermittelt werden soll, so wird es im CW-Register 390 gespeichert. Das Register 391 wird in Zusammenhang mit der Fahlererfassungsinformation verwendet und speichert das Ausgangssignal des Puffers 355. Das Register 391 wird in Kombination mit der nicht gezeigten Fehlerkorrekturschaltung zur Korrektur von Fehlern in der vom Puffer 355 abgefragten Information verwendet.

Die Register 374 bis 378 werden in Zusammenhang mit der Adressierung und Adressenberichtigung im Pufferspeicher verwendet. Das Register 374 wird in Verbindung mit der Befehlsabfrage (IF) und das Register 375 in Verbindung mit einer Operandenabfrage (OP) verwendet, das Register 376 in Zusammenhang mit einer Kanalabfrage (CU), das Register 377 in Zusammenhang mit einer Vorabfrage (PF) zur Identifizierung des nächsten erforderlichen Zugriffs des Speichers 355. Das Vergleichsregister (COMP) 378 wird in Zusammenhang mit der im Register 377 gespeicherten Vorabfrageadresse und bei dem im Datenmanipulator 371 ausgeführten Vergleich benutzt.

Die Ausgangssignale der Register 374 bis 377 werden durch die Wählgatter 380 zur Eingabe in den Leitungsadressenaddierer 360 gewählt, der die vorherige Adresse auf die nächst erforderliche Adresse aufaddiert, oder in den S-Byte-Addierer 361, der den Byte-Teil der Adresse aufaddiert. Die Eingangssignale von den Addierern 360 und 361 bilden zusammen mit den Eingangssignalen des Effektivadressenregisters der I-Einheit die volle Adresse im Pufferadressenregister 363.

Weitere Einzelheiten der Arbeitsweise der Steuereinheit im Datenverarbeitungssystem der Fig. 1 sind in den US-PSn 3 858 183, 3 898 624 und 3 902 163 beschrieben.

7098 5 0/1160 ORIGINAL INSPECTED

In Fig. 8 ist die Konsolenschnittstellensteuerung 713 der Speichereinheit gezeigt, die einen Teil der Steuerung 712 der Speichereinheit der Fig. 6 bildet. Die S VALID-Leitung der Konsolenschnittstellensteuerung der Fig. 7 ist an die Schnittstellensteuerung 713 angeschlossen. Weiter ist an die Steuerung 713 der Haupttakt CLK des Systems der Fig. 1 angeschlossen. Der Steuerung 713 werden ferner von der Konsolenbefehlsschiene 540 der Fig. 3 drei Bits zugeführt, nämlich die Bits CCB4*, CCB5* und CCB6*.

An den Ausgang der Steuerung 713 ist die Leitung S COM der S-Einheit angeschlossen, die auf die Konsolenschnittstellensteuerung der Fig. 7 rückgeführt ist. Die Steuerung 713 speist ferner auf eine Leitung LD 0S1, die in Fig. 5 dazu dient, das OS-1-Register 726 mit den Informationen der Konsolendatenschiene (CDB) 543 zu laden. Die Steuerung 713 speist die Leitung LD 0S2, die das OS2-Register 727 in Fig. 5 mit den Informationen von der CDB-Schiene 543 speist. Die Steuerung 713 speist weiter die Leitung LD STOP ADDR REG, die das Stopadressenregister 729 der Fig. 5 mit den Informationen von der Schiene 543 speist.

Die Konsolenschnittstellensteuerung 713 der Speichereinheit wird durch herkömmliche Setz/Rücksetz-Halteschaltungen 714A und 714B in Kombination mit mehreren herkömmlichen Gattern gesteuert. Die Arbeitsweise und die Verbindung der Gatter und HalteschaTtungen in der Steuerung 713 ist in der folgenden Tafel I dargestellt.

709850/1160

- 93 -

aa

27255Ü3

to

OOOOOOO.-l.H0O0

Ok

I·»

. ι

HHHOOOOHHHH< HHr(HHOOOOHHH

Q H

(O

OOHHHHHOOOOO

Ο—ΙΟΗΟΗΟΗΟΗΟΗ

709850/1160

- 2Μ -

In der Tafel I entspricht die Spalte ZEIT den zwölf aufeinanderfolgenden Taktimpulsübergängen des Systems auf der CLK-Leitung. Die Spalte S VALID entspricht der Eingangsleitung von der Fig. 7 und die Spalte S COM entspricht der Ausgangsleitung nach Fig. 7. Die Spalte 714AQ* entspricht dem Ausgang Q* der Halteschaltung 714A, die Spalte 714BQ* dem Ausgang Q* der Halteschaltung 714B' und die Spalte 719 dem Ausgangssignal des ODER-Gatters 719.

Für die Zeit ti in Tafel I sei angenommen, daß S VALID für einige vergangene Zeit gleich O war. Mit S VALID O gelangt das Signal auf den Rücksetzeingang R der Halteschaltung 714A, so daß 714AQ* gleich 1 wird. Gleichzeitig wird die 0 auf S VALID im Gatter 717 invertiert und es entsteht ein Eingangssignal der Ziffer 1 am NOR-Gatter 716. Die 1 zum Gatter bewirkt eine O zum Setzeingang S der Halteschaltung 714B. Entsprechend wird der Ausgang 714BQ* des Flip-Flops 714B auf 1 geschaltet. Da die Signale 714AQ* und 714BQ* beide 1 sind, wird am Ausgang des NOR-Gatters 718 ein Signal 0 für das Signal S COM abgegriffen.

Wenn zur Zeit t2 CLK nach 1 geht, bleibt S VALID auf 0, so daß sich die anderen Signale nicht ändern.

Zur Zeit t3 ist CLK gleich 0 und es ist angenommen, daß S VALID nach 1 geht. Zu dieser Zeit ändern sich die anderen Signale der Tafel I nicht.

Zur Zeit t4 geht CLK nach 1 und steuert die Halteschaltung 714B an. Die 1 auf S VALID wird in der Umkehrstufe 717 zu O invertiert, so daß das NOR-Gatter 716 EingangsSignale O empfängt und an seinem Ausgang ein Signal 1 erzeugt, das zum Eingang der Halteschaltung 714B gelangt, die, wenn sie bei t4 das Taktsignal empfängt, ihr Ausgangssignal 714BQ* nach O gehen läßt.

709850/1160

- 25 -

^3>I 2725SU3

Bei t5 ändern sich die Signale der Tafel I nicht.

Zur Zeit t6 lassen die O von 714BQ* und die O von der Umkehrstufe 717 den Ausgang des NOR-Gatters 715 auf 1 umschalten. Diese dem Setzeingang S der Halteschaltung 714A zugeführte 1 läßt im Augenblick der Taktsteuerung 714AQ* nach O gehen. Mit dem Signal O auf den beiden Ausgängen 714BQ* und 714AQ* wird das Ausgangssignal vom ODER-Gatter 719 gleich O, wodurch die NOR-Gatter 720, 721 und 722 zur Zeit t6 durchgeschaltet werden. Wenn zu dieser Zeit sämtliche Bits CCB5*, CCB6* oder CCB4* mit einer O eingeschaltet oder erregt werden, dann werden die entsprechenden Ausgänge LD 0S1, LD 0S2 bzw. LD STOP ADDR REG mit 1 eingeschaltet. Führt einer der Ausgänge LD 0S1, LD 0S2 oder LD STOP ADDR REG eine 1, so führt das Gatter 723 dem Rücksetzeingang R der Halteschaltung 714B eine 0 zu.

Zur Zeit t7 geht das Signal CLK nach 0 und es ergibt sich keine weitere Änderung in den Signalen der Tafel I.

Zur Zeit t8 wird das Ausgangssignal 714BQ* gleich 1 und das Ausgangssignal des Gatters 724 gleich 0. Die 0 am Ausgang des Gatters 724 und die 0 am Ausgang 714AQ* erzeugen am Ausgang vom Gatter 718 für S COM eine 1, die der CIC-Schaltung 570 der Fig. 7 zugeführt wird, wodurch die Halteschaltung 701B gesetzt und S VAL gleich 0 wird.

Zur Zeit t9 ändert sich das Signal CLK, in der Tafel I tritt Jedoch keine weitere Änderung ein.

Zur Zeit tiO wird durch die 0 auf S VAL das Ausgangssignal 714AQ* gleich 1, so daß der Ausgang des NOR-Gatters 718 eine 0 auf S COM erzeugt.

Zu den Zeitpunkten t11 und t12 tritt keine Änderung ein und die Steuerung 713 bleibt im gleichen Zustand wie zu den Zeiten ti und t2.

7098 BO / 1160

- 36 -

32 27255Ü3

Die Konsolenschnittstellensteuerung 713 der Speichereinheit (Fig. 8) spricht also auf ein Signal S VALID an und wird bereit zur Aufnahme von Befehlen auf der Konsolenbefehlsschiene 540. Diese Befehle werden während der Taktzelten t6 und t7 der Tafel I übernommen. Danach signalisiert die Konsolenschnittstellensteuerung 713 der Speichereinheit die Beendigung des Empfangs dieser Befehle durch Erzeugung des Signals S COM während der Zeiten t8 und t9. Während der Zeiten t6 und t7 lassen die geeignet vorgegebenen Ladesignale Operationen in der Speichereinheit der Fig. 5 eintreten.

Die Leitung C VALID der Schiene 545 von CCI 525 ist an das Befehls-Halteregister 450 in der Kanalsteuerlogik CCL 403 in der Kanaleinheit angeschlossen. Ein Signal auf der Leitung 545 schaltet das Register 450 so, daß es die Eingabe der Daten auf der Konsolenbefehlsschiene 540 in das Register zuläßt. Die Daten auf der Schiene 540 werden vom Befehlsregister 551 in der Schnittstelleneinheit 525 der Fig. 3 erhalten. Wenn die Daten auf den Bits 540 in das Register 540 eingegeben sind, wird das Signal C COM auf der Schiene 544 zurück zur Schnittstelleneinheit 525 als Eingangssignal zur KonsolenschnittStellensteuerung 570 übertragen. Das Befehlshalteregister 450 ist an eine Ausgangsschiene 455 angeschlossen, die verschiedene Steuerfunktionen wählt, die mit dem Betrieb der Kanaleinheit 6 in Verbindung stehen.

Wenn das Bit 0 erregt ist, wird es einer Registerzutrittsschaltung 452 zugeführt, die den Zugriff zu den Registern der C-Einheit 6 einleitet. Das Bit 2 wird dem Zustandsspeicher STATE zugeführt, nämlich in den Schiebekanalzustandsspeicher 15. Das Bit 3 wird im Falle der Erregung der IPL-Modus-Schaltung 453 zugeführt, die den Kanal für ein anfängliches Ladeprogramm iniliiert. Die Bits 4, 5 und 6 werden im Falle der Erregung der Taktschaltung (C) 454 zur Erregung der Taktsignale zugeführt, die die Zeitsteuerung der Kanaleinheit 6 bewirken. Die Bits 7, 8 und 9 werdenden Registern 404 zugeführt, das Bit den örtlichen Kanalspeichern 406 und die Bits 11 und 12 aemf §\4b£$n^sjpf $qjier 408.

ORIGINAL INSPECTED

- 97 -

Das Zusammenwirken der Einheit C der Fig. 6 mit der Konsole ist analog dem der I- und der S-Einheit.

Fig. 9 zeigt die Konsolenschnittstellensteuerung der Befehlseinheit, die Teil der Steuerung 308 der I-Einheit (Fig. 4)
ist. Die Steuerung der Fig. 9 enthält Zustands-Halteschaltungen 751, 752, 753 und 754. Zusätzlich sind eine Stop-Halteschaltung 755, eine Start-Halteschaltung 756 und eine Diagnose-Halteschaltung 757 vorgesehen. Die Schnittstellensteuerung der I-Einheit (Fig. 9) empfängt Eingangssignale und
liefert Ausgangssignale von bzw. zur Konsolensteuerschnittstelle 725 (Fig. 3). Zusätzlich empfängt die Steuerung der
Fig. 9 Signale von einem Ausgangssignal zum Rest der Schaltung der I-Einheit (Fig. 4).

Die Arbeitsweise und die Verbindung der verschiedenen Gatter in Fig. 9 wird anhand der folgenden Tafel II beschrieben.

709850/1160

Tafel

II

ZEIT

CLK

VAL I COM

LBQ

LCQ

IDQ

PROC VAL

JSA

END

STOP

STATE

OP END

ti	O	O
t2	CD	1
t3	cn	O
t4	CD	1
t5		O
t6	—*	1
t7		O
t8		1
t9	O
tio	1
til	O
ti?	1
tl3	O

.0

1
1
1
1
1
1
1
1
1

0
0
0

0
0
0
0
0
0
0
0
0

0 0 0 0 0 1 1 1 1 1 1 1

0
0

1 1 1 1

1 1 1 1 1

0 0 0 0 0 0 0 0 0 0 "0 1

0 0 0 0 0 0 1 1 1 1 1

0
0
0
0
0
0
0
1 1 1 1 Ö

0
0
0
0
0
0
0
0
0
0
1
0

1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 0 0 0 0 0

tl4 .	1	1	0	1	1	1	1	0	0	1	ro	0
tl5	0	1	0	1	1	1	1	0	0	1	-»J	1
tl6	1	1	0	1	1	1	1	0	0	1	NJ	1
tl7	0	1	0	1	1	1	1	0	0	1	cn	0
tl8	1	1	0	1	1	1	0	0	0	1	cn	0
tl9	0	1	0	1	1	1	0	0	0	1		0
t20	1	1	0/1	1	0	1	0	0	0	1		Q
t21	0	i/o	i/o	i/o	0 ~~	1 .	0	0	0	1	0
t22	1	0	0	0	0	. 0	0	0	0	1	0
t23	0	0	0	0	0	0	0	0	0	1	0
t24	1	0	0	0	0	0	0	0	0	1

3£ 2725BU3

In Tafel II sind in der Spalte ZEIT die Taktübergänge von ti bis t24 mit einer Unterbrechung zwischen t13 und t14 angegeben. In der Spalte I VAL sind die Signale mit der gleichen Bezeichnung angegeben, die angeben, daß ein Befehl von der Konsole zur I-Einheit ausgegeben wird, das von der Schaltung der Fig. 7 zur Schaltung der Fig. 9 übertragen wird. Die Spalte I COM bezeichnet die Signale, auf der die Schaltung der Fig. 9 als Rückführung mit der Fig. 7 verbindende Leitung, um anzuzeigen, wenn ein durch die Konsole eingeleiteter Befehl vollendet ist. Die Spalten LAQ, LBQ, LCQ und LDQ bezeichnen die Ausgänge Q der Halteschaltungen 751 bis 754. In der Spalte PROC VAL sind die Signalpegel am Ausgang des NOR-Gatters 780 (Fig. 9) angegeben. Die Spalte 0Λ END enthält die Ausgangssignale vom R-Segment der Stufe 301 der Leitung 350 in der Befehlseinheit der Fig. 4.

In der Spalte STOP STATE sind die Pegel des Ausgangs Q der STOP-HaIteschaltung 755 der Fig. 9 angegeben, in der Spalte OP END die Zustände der Ausgangsleitung von der CK-Stufe der Leitung 350 der Befehlseinheit der Fig. 4 zur Anzeige, wenn das Ende einer Leitungsoperation eingetreten ist.

Soweit sie die vorliegende Erfindung betrifft, beginnt die Operation der Schalung der Fig. 9 zur Zeit ti, wenn sämtliche in Tafel II angezeigten Pegel mit Ausnahme der Spalte STOP STATE (gleich 1) gleich O sind. Unter diesen Bedingungen bleibt die Haupt-Datenverarbeitungsmaschine im Stop-Zustand. Die Maschine wird durch Setzen der STOP-Halteschaltung 755 auf 1 in den Stop-Zustand gebracht. Diese Operation kann beispielsweise durch das Signal STOP DEC auftreten, das als Ergebnis besonderer Befehle (z.B. DIAGNOSE) in der CK-Stufe 305 der Leitung 350 der Fig. 4 dekodiert wird.

Alternativ kann das Datenverarbeitungssystem der Fig. 1 durch einen Befehl vom Konsolenrechner 501 der Fig. 2 über die CCB-Schiene 540, das NOR-Gatter 776 und das ODER-Gatter 778 in

709850/1160

- 30 -

den Stop-Zustand gebracht werden. Bei der Aufstellung der Tafel II wurde angenommen, daß die Halteschaltung 755 gesetzt war, um das Datenverarbeitungssystem, wie bei ti der Tafel II gezeigt, in den Stop-Zustand zu bringen.

Zur Zeit t2 ändert sich nur das Taktsignal. Zur Zeit t3 wird von der Konsolenschnittstellensteuerung 570 der Fig. das Signal I VAL empfangen. Dieses Signal zeigt, daß ein Befehl von der Konsole zum Hauptdatenverarbeitungssystem und besonders zur I-Einheit der Fig. 4 übertragen werden soll. Andere Änderungen treten in der Tafel II nicht ein.

Zur Zeit t4 wird das Signal I VAL im Gatter 774 zu 0 invertiert und als Eingangssignal dem NOR-Gatter 772 zugeführt, das vom NOR-Gatter 785 eine weitere 0 empfängt. Das Gatter 772 liefert eine 1 zum Setzeingang S der LB-Halteschaltung 752. Daher geht zur Zeit t4 das Signal LBQ nach 1. Weitere Änderungen treten bei t4 in Tafel II nicht ein.

Zur Zeit t5 ändert sich in der Tafel II nur das Taktsignal.

Zur Zeit t6 liefert der Ausgang LBQ* (bei t5 nach 0 geschaltet) ein Eingangssignal 0 zum NOR-Gatter 775. Die 0 vom Gatter 774 wird ebenfalls dem NOR-Gatter 755 zugeführt, so daß am S-Eingang der LA-Halteschaltung 751 eine 1 erzeugt wird. Die Halteschaltung 751 wird daher bei t6 nach 1 geschaltet. Weitere Änderungen treten in Tafel II bei t6 oder während des nächsten Taktüberganges t7 nicht auf.

Nach t7 ist die Steuerung gemäß Tafel II die gleiche wie die Steuerung der Leitung 350 gemäß Fig. 4 beginnend zur Zeit t4. Die Taktporiode C4 ist durch t8 und t9 der Tafel II dargestellt.

Zur Zeit t8 sind die Ausgänge LAQ* und LBQ* beide auf 0, so daß über das ODER-Gatter 783 dem NOR-Gatter 760 ein Eingangs-

709850/1 160

31 27255Ü3

signal O zugeführt wird. Das Ausgangssignal vom Gatter 783 1st ein Befehl zum Abtasten der CCB-Schiene 540. Das CCB5*- BIt von der Schiene 5AO ist ein zweites Eingangssignal zum Gatter 760. Das dritte Eingangssignal zum Gatter 740 wird
von der umkehrstufe 781 zugeführt. Da der Ausgang LCQ* auf 1 ist, die in der Umkehrstufe 781 zu O invertiert wird,
wird das NOR-Gatter 760durchseschaltet_f so daß auf der Leitung CCB5* ein Befehl 0 empfangen wird. Daher ist das Ausgangssignal vom NOR-Gatter 760 gleich 1; es wird dem Setzeingang S der LD-IIalteschaltung 754 zugeführt. Die Halteschaltung 754 wird daher zur Zeit t8 so gesteuert, daß
LDQ auf 1 geht. Entsprechend geht LDQ* auf 0, was zusammen mit der 0 auf LCQ das NOR-Gatter 780 auf 1 gehen läßt. Die 1 vom Gatter 780 wird als 0A VAL durch den ODER-Ausgang
des Gatters 787 weitergegeben.

709850/1160

- 52 -

Das Signal 0A VAL wird aus der Schaltung der Fig. 9 als Einschalt-Eingangssignal dem Segment D der Stufe 301 zugeführt. Das 0A VAL-Signal schaltet ein Register im Segment D ein, dem durch den Taktimpuls C4 Daten eingegeben werden sollen. Die in das Segment D eingegebenen Daten werden von der Wählschaltung 332 erhalten. Die Wahl erfolgt über LO SEL, HI SEL oder CON SEL. Der Teil CON SEL der V/ählschaltung 332 wählt die Daten aus der CCB (8-15)-Schiene 540 von der Konsolen-Steuerschnittstelle 525 der Fig. 3.

Während des normalen Betriebs, wenn das Datenverarbeitungssystem sich nicht im STOP-Zustand befindet, liefert das UND-Gatter 786 bei Abwesenheit eines Diagnosebefehls ein Eingangssignal zum ODER-Gatter 787, das das Signal 0A VAL erzeugt, durch das in herkömmlicher Weise Befehle in die Leitung 350 eingeführt werden können.

Bei t9 ändert sich nur das Signal CLK.

Die Zeiten t10 und t11 stellen die Periode des Taktimpulses C5 des Segments 301 dar. Zur Zeit t10 ändert sich in der Tafel II nur das Taktsignal CLK.

Zur Zeit t11 wird die in das Segment D bei C4 eingeführte Information in das R-Segraent bei C5 eingegeben.

Bei t11 wird das Signal 0A END als Ausgangssignal vom Segment R der Stufe 301 der Leitung 350 in Fig.4 erzeugt. Die 1 vom 0A EMD-Signal wird dem NOR-Gatter 765 als Eingangssignal zugeführt, so daß an dessen Ausgang das Signal 0 entsteht. Die 0 vom Gotter 765 schaltet zusammen mit der von LDQ* dar, NOR-Gatter 763 durch, so daß am Setzeingang S der LC-Haltecchaltung 753 eine 1 ansteht.

Zur Zeit t.12 wird das Aus/^an^ssignal 1 des NOR-Gatters in dio Hn 1 ivi; ehr:.1^ uv\f ΊΎί ο in."^r!_t-oben, no daß auf LCQ eins 1 ansteht, dio das Ausgangssignal des Gatters 700, PROC VAL auf 0 gehen läßt. Die 0 vorn Gatter 7CO läßt das Aus-

709RB η/1160

ORIGINAL INSPECTED

- 53 -

³^ 27255U3

gangssignal des OR-Gatters 787 auf O gehen. Bei t12 kehrt das 0A END-Signal auf O zurück.

Zur Zeit t13 ändert sich in der Tafel II nur das Taktsignal CLK.

Die Zeiten t12 und t13 entsprechen dem Taktzyklus C6 der Leitung 350 in Fig. 4. Nach t13 ist in der Zeitsteuerung der Tafel II eine Unterbrechung gezeigt, die die Taktzeiten C7, C8 und C9 zur schrittweisen Durchschaltung von Befehlen durch die Leitung 350 darstellt.

In Tafel II stellen die Zeiten ti4 und t15 die Taktperiode C10 dar; gegenüber t12 und t13 ist keine Änderung eingetreten.

Zu den Zeiten ti6 und t17, der Taktperiode C11, wird das Signal OP END als Ausgangssignal von der CK-Stufe 305 der Fig. 4 erzeugt. In Fig. 9 bringt das Eingangssignal 1 zum Gatter 762 seinen Ausgang auf 0.

Zur Zeit t10 setzt das Ausgangscignal 0 vom Gatter 762 die LD-Halteschaltung 754 zurück. Zur Zeit t19 ändert sich in der Tafel II nur das Taktsignal CLK.

Zur Zeit t20 sind die Eingangssignale LDQ und LCQ* zum NOR-Gatter 782 beide auf 0, so daß am Ausgang des Gatters 782 eine 1 entsteht und das Ausgangssignal des NOR-Gatters 773 auf 0 gebracht v/ird. Das Aungangssignal 0 vom Gatter 753 setzt die LB-Halteschaltung 752 zurück, wodurch auf LBQ* eine 1 erscheint, die in der Umkehrstufe 784 in 0 invertiert \vird. Diese 0 schaltet zusammen mit der 0 von LAQ* das Ausgangssignal des NOR-Gatters 785 auf 1.

In Tafel II bedeutet die Angabe 0/1 für I COM die nicht synchrone Schaltung des Signals I COM in Bezug auf das Taktsignal CLK. Zu einer unbestimmten Zeit danach, die in Tafel II beispielsweise mit 121 bezeichnet ist, schaltet das Signa] I VAL von 1 auf 0. Die 0 für I VAL wird der LA-Haltescha]tung 753 zugeführt, um diese rückzusetzen.

7098 50 / 1 160

ORIGINAL INSPECTED

- 3A -

Wenn die Halteschaltung 753 rückgesetzt ist, geht der Ausgang LAQ* auf 1, die zusammen mit der 1 von der Umkehrstufe 784 das Ausgangssignal des NOR-Gatters 705 auf O bringt. Daher geht I COM zur Zeit t21 in der in Tafel II gezeigten asynchronen Weise auf O.

Zur Zeit t22 ist der Ausgang LAQ gleich 0. Diese O wird zusammen mit einer O von der Umkehrstufe 771 dem NOR-Gatter 767 zugeführt, das dem NOR-Gatter 764 ein Eingangssignal 1 zuführt, so daß das Ausgangssignal des NOR-Gatters 764 0 wird und so die LC-HaIteschaltung 753 rückgesetzt wird.

In Fig. 2 entsprechen die Zeiten t18 und t19 der Periode C12 in der Leitung 350 der Fig. 4, die Zeiten t20 und t21 der Periode C13 und die Zeiten t22 und t23 der Periode C14 in der Leitung.

Das Primärsystem der Fig. 1 und das Primärbefehlsprogramm können das Sekundärsystem (Rechner 501, Fig. 2) und die Sekundärbefehle veranlassen, eine Funktion auszuführen, die das Sekundärprogramm ausführen kann. Diese Funktionen umfassen, ohne hierauf beschränkt zu sein:

1. Änderung des Steuerzustandes der Primärvorrichtung,

2. Veranlassung der Ausführung von Befehlen durch die Primäranordnung ,

3· Steuerung von Daten und Adressenleitungen der Primäranordnung oder

4. Bereitstellung von Befehlsausgabeinformationen für das Primärprogramm, die den vergangenen internen Zustand des Primärsystems anzeigen.

Die Einrichtung, die Anforderungen vom Primärbefehlsprogramm an das Sekundärbefehlsprogramm zuläßt, wird durch das Primärbefehlsprogramm unter Verwendung des Befehls DIAGNC3E nit Ilex-Format, 83EDX000, aktiviert, worin X eine einzelne Hexadezimalziffer ist, die ein Register für

709850/1160

- 35 -

allgemeine Zwecke (GPR) in der Hauptanordnung bezeichnet. Der Inhalt des Registers GPR ist eine Speicheradresse in der Primäranordnung. Ausgehend von diesem Platz ist eine Parameterliste von Sekundärprograrnmoperationen und ein Datenbereich für Eingangssignale zu und Ergebnisse von diesen Operationen.

Nach Ausführung eines Befehls des Formats G3EBXOOO leitet die Primäranordnung in der oben beschriebenen Weise den STOP-Zustand ein, wodurch die STOP-Leitung 628 in Fig. 9 aktiviert wird. Das Stop-Zustandssignal ist auf Bit 3 der Aktivzustandsschiene vom Gatter 5^2 der Schnittstelle 525 der Fig. 3 erhältlich und daher für die Schnittstellensteuerung 511 der Fig. 3 zugänglich. Hat das Sekundärbefehlsprogramm das Bit 3 im IMR-Register 579 rückgesetzt, so wird die Leitung DONE vom Gatter 583 gesetzt und daraufhin das Sekundärbefehlsprogramm unterbrochen. Das Sekundärbefehlsprogramm fragt dann die Primäranordnung ab, um die Ursache der Unterbrechung zu bestimmen. Diese Abfrage erfolgt z.B. unter Verwendung der Ausgabeanordnungen, die in der genannten, gleichzeitig eingereichten Patentanmeldung beschrieben sind. Nach der Feststellung, daß diese Unterbrechung durch einen Befehl vom Hex-Format 83EBX000 in der Primäranordnung hervorgerufen v/urde, benutzt das Sekundärbefehlsprogramm die Ausgabeeinrichtungen zur Bestimmung des Wertes von "X". Dann wird unter Anwendung von Operationen ähnlich den in Tabelle II gezeigten in Kombination mit der Ausgabeeinrichtung durch das Sekundärbefehlsprogramm die Adresse der Parameterliste gesucht, die im Register ¹¹X" für allgemeine Zwecke angegeben ist, und die Parameterliste vom Speicherbereich der Primäranordnung abgerufen. Die Parameterliste wird dann durch das Sekundärbefohlsprogramm interpretiert und ausgeführt.

Ein erstes Ausführungsbeispiel ist der Fall, in dem die Parameterliste die Ausführung einer Ladung des Operationszustandsregisters verlangt. Bei diesem Ausführungsbeispiel

709850/1160

27255Ü3

enthält das Sekundärbefehlsprogramm den Code der folgenden Tabelle I, der mit Akkumulatoren 1 und 2 im Sekundärprogramm ausgeführt wird, die V/erte enthalten, die durch die Parameterliste vorgegeben sind, die ihrerseits durch das Primärbefehlsprogramm bestimmt ist. In dem besonderen beschriebenen Fall wird das Operationszustandsregister in Fig. 5 für den Zweck der Änderung des Vorabfragealgorithmus geändert. Der zu verwendende Vorabfragealgorithmus wurde durch das Primärbefehlsprogramm bestimmt.

709850/1 160

- 37 -

T a b e 1

I:

LDOSR:

517 DRH:

518 DRL:

519 CR: S20

CMD: SCMD:

LDA 0, DRII DOA 0, CCIl COM 1, DOBP 1_# CCIl LDA 0, DRL DOA 0, CCIl COM 2, DOBP 2, CCIl LDA 0, CR DOA C, CCIl LDA C. CMD DOBP 0, CCIl NIOC CCI2 LDA O₁ SCMD DOBP 0, CCI2 JMP 0, 030000 150000 170000 002000 070000

7098 5 0/1160

- 30 -

2 7 2 b S J

Bei der Bearbeitung der Tabelle I verwendet das Sekundärbefehlsprogramm das Operationszustandsregister (OS-1) der S-Einheit (s. US-PS 3 898 624). In einer bevorzugten Ausführungsform ist der Rechner 501 der Fig. 2 ein Nova-Rechner, bei dem Standard-Nova-Befehle verwendet werden. Zur Eingabe des Programms der Tabelle I wird eine Sprung-Subroutine (JSR) angewendet. Der Rechner springt zur Adresse LDOSR (Anweisung S1 der Tabelle I). Vor der Anweisung S1 wurde der Akkumulator 1 mit dem für die Bits 0 bis 15 des Operationszustandsregisterteils OS-1 bestimmten Befehl und der Akkumulator mit der für die Bits 16 bis 31 des Operationszustandsregisterteils OS-1 bestimmten Information geladen.

Bei der Anweisung S1 wird der Akkumulator 0 mit dem Inhalt einer festen Adresse DRH bei S17 geladen. Wie bei Anweisung S17 angegeben, ist der Wert im Oktalcode 030000.

Bei der Anweisung S2 wird der Inhalt des Akkumulators 0 zur Schnittstellensteuereinrichtung 511 übertragen und in SAR 574 eingegeben. Der Decoder 567 decodiert den Oktalcode 030000, so daß über die Leitung 621-4 das Eingangsgatter 548 zum DRH-Register 554 eingeschaltet wird.

Bei der Anweisung S3 wird der Inhalt des Akkumulators 1 komplementiert, um einen Umkehrpegel zwischen 554 und dem OSR-Teil OS-1 zu kompensieren.

Bei der Anweisung S4 wird der Inhalt des Akkumulators 1 zur Schnittstellensteuereinrichtung 511 übertragen und in das ODR-Register 575 eingegeben. Weiter wird bei der Anv/eisung S4 ein Signal auf der Leitung 549 erzeugt, das die Gatter 548 durchschaltet, das zusammen mit dem Signal auf der Leitung 621-4 die 16 Bits vom ODR-Register 575 in das DRH-Register 554 eingibt.

Bei den Anweisungen S5 bis S8 werden ähnlich wie bei S1 bis S4 die 16 Bits vom Akkumulator 2 komplementiert und ins DRL-Register 555 eingegeben.

70985Π/1160

^ 5 27255G3

Bei den Anweisungen S9 bis S12 wird ähnlich wie bei den Anweisungen S1 bis S4 der 16 Bits umfassende Inhalt einer festen Adresse, CMD bei S20 (wie bei S20 angegeben, ist der Wert im Oktalcode 002000), ins CR-Register 551 eingegeben.

Bei der Anv/eisung S13 wird auf der Leitung 623 ein Signal CLEAR CIC erzeugt, durch das die Konsolen-Schnittstellensteuerung 570 die S, I und C VALID-Leitungen 545 entregt.

Bei der Anv/eisung S14 wird der Akkumulator 0 vom Platz SCMD mit dem Oktalcodevert 070000 geladen.

Bei S15 wird der Inhalt des Akkumulators 0 zur Schnittstellensteuereinrichtung 511 übertragen und in ER 570 eingegeben. Bei S15 wird weiter auf der Leitung 622 ein Signal erzeugt. Die Kombination des ER-Bits 0 gleich Null und des Signals auf der Leitung 622 (START CIC) bewirkt, daß CIC die S VALID-Leitung auf der S-, der I- und der C-VALID-Schiene 545 erregt.

Die Konsolensteuerlogik der S-Einheit wird durch die Leitung S VALID erregt. Zwei Zyklen nach Eingang des Signals S VALID wird das OS-1-Register von der Konsolendatenschiene geladen. Nach Vollendung ruft die Konsolensteuerlogik der S-Einheit die Erzeugung eines Signals auf der Leitung S COM der S-, I-, C COM-Schiene 544 hervor.

Nach Erfassung des Signals SCOM wird durch CIC 570 S VALID entregt.

Bei S16 wird das Programm beendet,und das Sekundärdatenverarbeitungssystem kehrt auf die im Akkumulator 3 angegebene Rückkehradresse zurück.

Ein zweites Ausführungsbeispiel der Erfindung wird anhand der folgenden Tabelle II beschrieben.

7098ΒΠ/1 160

Tabelle

II:

Sl	OP:	LDA 0,	CR	ICMD
S2	ADDH:	DOA 0,	CCIl	, CCI2
S3	ADDL:	LDA 0,	OP	3
S4	DATH:	LDA 1,	CMD
S5	DATL:	ADD 1,	0
S6	XOP:	DOCP 0	, CCIl
S7		LDA 0,	ARH
S8		DOA 0,	CCIl
S9		LDA 0,	ADDH
SlO		DOBP 0	, CCIl
SIl		LDA 0,	ARL
S12		.DOA 0,	CCIl
S13		LDA 0,	ADDL
Sl 4		DOBP 0	, CCIl
S15		LDA Ό,	DRH
S16		DOA 0,	41
S17		LDA 0,	DATH
S18		DOCP 0	, CCIl
S19		LDA 0,	DRL
S20		DOA 0,	CCIl
S21		LDA 0,	DAT 6
S22		DOCP 0	, CCIl
S23			NIOC CCI2
S24			LDA O1
S25			DOBP 0
S26			JMP 0,
S27			170000
S28		002000
S29		160000
S30		140000
S31		030000
S32	CR:	150000
S33	CMD:	130000
S34	ARH:
S35	ARL:
S36	DRH:
S37	DRL:
S38	ICMD:

709850/1160

kl

Die Bearbeitung des Sekundärbefehlsprogramms der Fig. 2 wird im Zusammenhang mit der Ausgabe eines Steuerbefehls zu einem Teil des Hauptrechners beschrieben. Dieser Befehl bewirkt

1. eine durch den Primärrechner unabhängig vom Primärprogramm auszuführende Operation und

2. die Steuerung der Adressen- und Datenleitungen des Hauptrechners durch das Sekundärbefehlsprogramm.

Zur Einführung des Programms der Tabelle II wird ein Sprung-Subroutine-Befehl verwendet. Der Rechner springt zur Adresse XOP (Anweisung S6 der Tabelle II). Vor der Anweisung S6 hat das Sekundärbefehlsprogramm die festen Plätze gestartet:

OP (Anweisung S1) wird mit Bits 0 bis 7 gleich 0 und Bits 8 bis 15 gleich Operationscode gestartet, wobei der Operationscode jeder gewünschte Wert sein kann. Für dieses Beispiel der vorliegenden Erfindung wird OP in 300 im Oktalcode gestartet, entsprechend einer Speicher-Operation, bei der Daten von der Konsolendatenschiene 5^3 in einem Speicherplatz des Hauptrechners gespeichert v/erden sollen, der durch die Konsolenadressenschiene 5^2 bestimmt ist.

ADDH (Anweisung S2) wird mit dem auf die Bits 0 bis 15 der Konsolenadressenschiene 5^2 zu setzenden Wert gestartet. Für dieses Ausführungsbeispiel der Erfindung ist dieser Wert das Komplement der Bits 0 bis 15 der gewünschten Speicheradresse im Hauptrechner.

ADDL (Anweisung S3) wird mit dem auf die Bits 16 bis 31 der Konsolenadressenschiene 5^2 zu setzenden Wert gestartet. Für dieses Ausführungsbeispiel der Erfindung ist dieser Viert das Komplement der Bits 16 bis 31 der gewünschten Speicheradresse im Primärrechner.

709850/1 160

- 42 -

DATH (Anweisimg S4) wird mit dem auf die Bits O bis 15 der Konsolendatenschiene 543 zu setzenden Wert gestartet. Für dieses AusfUhrungsbeispiel der Erfindung sind dieser Wert die ersten beiden Bytes der sequentiell einzugebenden Daten, ausgehend von der gewünschten Speicheradresse im Primärrechner.

DATL (Anweisung S5) wird mit dem auf die Bits 16 bis 31 der Konsolendatenschiene 543 zu setzenden Wert gestartet. Für dieses Ausführungsbeispiel der Erfindung sind dieser Wert die dritten und vierten Byten der sequentiell einzugebenden Daten, ausgehend von der gewünschten Speicheradresse im Primärrechner.

Wie das Programm der Tabelle I zeigt, kann das Sekundärprogramm den Steuerzustand des Primärrechners steuern. Yor der Anweisung S6 hat das Sekundärprogramm den Primärrechner stillgesetzt und das Befehlsprogramm im Primärrechner unterbrochen. Ein Sekundärprogramm ähnlich Tabelle I wird typischerweise in Tabelle II eingeführt, um das Primärsystem anzuhalten.

Bei S6 wird der Akkumulator 6 mit dem Inhalt einer festen Adresse, CR bei S32, geladen. Der Wert ist im Oktalcode 170000.

Bei S7 wird der Inhalt des Akkumulators 0 zur Schnittstellensteuereinrichtung 511 übertragen und in SAR 574 eingegeben. Der Dekodierer 567 dekodiert den Oktalcode 170000, so daß das Eingangsgatter 548 zum CR-Register 551 über die Leitung 621-eingeschaltet wird.

Bei S8 wird der Akkumulator 8 mit dem Inhalt des festen Platzes OP geladen, der zuvor für dieses AusfUhrungsbeispiel der Erfindung auf den Oktalwert 000300 gestartet wurde.

Bei S9 wird der Akkumulator 1 mit dem Inhalt des festen Platzes CMD mit dem Oktalwert 002000 geladen.

709850/1160

- 45 -

Bei S1O wird der Inhalt des Akkumulators 1 zu dem des Akkumulators 0 addiert und das Ergebnis im Akkumulator O erhalten. Für dieses AusfUhrungsbeispiel der Erfindung erhält der Akkumulator 0 den Oktalwert 002300.

Bei S11 wird der Inhalt des Akkumulators 0 auf die Schnittstellensteuereinrichtung 511 übertragen und in das ODR-Register 575 eingegeben. Weiter wird bei S11 auf der Leitung 549 ein Signal erzeugt, das das Gatter 548 durchschaltet, das zusammen mit dem Signal auf der Leitung 621-4 die 16 Bits vom ODR-Register 575 ins CR-Register eingibt. In dieser Ausführungsform der Erfindung hat nun die Konsolenbefehlsschiene 540 den Oktalwert 002300.

Bei S12 und SI3 wird das Eingangsgatter 548 zum ARH-Register

552 über die Leitung 621-2. durchgeschaltet.

Bei S14 und S15 wird der Wert des festen Platzes ADDH auf die Bits 0 - 15 der Konsolenadressenschiene 542 gesetzt.

Bei S16 und SI7 wird das Eingangsgatter 548 zum ARL-Register

553 über die Leitung 621-2 durchgeschaltet.

Bei S18 und SI9 wird der Wert des festen Platzes ADDL auf die Bits 16 - 31 der Konsolenadressenschiene 542 gesetzt.

Bei S20 und S21 wird das Eingangsgatter 548 zum DRH-Register

554 über die Leitung 621-4 durchgeschaltet.

Bei S22 und S23 wird der Wert des festen Platzes DATH auf die Bits 0-15 der Konsolendatenschiene 543 gesetzt.

Bei S24 und S25 wird das Eingangsgatter 548 zum DRL-Register

555 über die Leitung 621-5 durchgeschaltet.

Bei S26 und S27 wird der Wert des festen Platzes DATL auf die Bits 16-31 der Konsolendatenschiene 543 gesetzt.

709850/1160

Bei S28 wird auf der Leitung 623 ein Signal CLEAR CIC erzeugt, wodurch die Konsolenschnittstellensteuerung 570 die S-, I- und C-VALID-Leitungen 545 entregt.

Bei S29 wird der Akkumulator 0 vom festen Platz ICMD S38 mit dem Oktalwert 150000 geladen.

Bei S30 wird der Inhalt des Akkumulators 0 auf dio Schnittstellensteuereinrichtung 511 übertragen und ins ER-Register 578 eingegeben. Weiter wird bei S30 ein Signal START CIC auf der Leitung 622 erzeugt. CIC 570 entregt die I VAL-Leitung auf den S, I, und C VALID-Leitungen 545.

Die Steuerlogik der I-Einheit wird bei Empfang des Signals von der I VAL-Leitung in der vorher beschriebenen Weise wirksam.

Die Steuerlogik 308 der I-Einheit empfängt das Signal CCB (0,...,7) der Konsolenbefehlsschiene und läßt verschiedene St euer leitungen wirksam v/erden.

T. Bei diesem Ausführungsbeispiel der Erfindung werden die Signale der Konsolenadressenschiene 542 ins K-Register 312 eingegeben und EAA 318 steuert die K-Register-Ausgangssignale ins EAR-Register 372, wo die Adresseninformation gehalten wird. Das Ausgangssignal des EAR-Registers 372 gelangt über die Adressenschiene 362 zur Speichereinheit. Dies zeigt die Fähigkeit des in den Sekundärprozessor laufenden Sekundärprogramms, die Adressierleitungen im Hauptprozessor zu steuern.

2. Bei dieser Ausführungsform der Erfindung wird die Konsolendatenschiene 543 durch den Multiplexer SEL 343 auf die Schiene ROB 3 gewählt und ins IR-Register 342 eingegeben. Die Ausgänge des IR-Registers 342 sind die Datenschienen

709850/1160

zur Ε-Einheit und die Datenschiene 352 zur S-Einheit. Dies zeigt die Fähigkeit des in den Sekundärprozessor laufenden Sekundärprogramms, die Datenleitungen im Primärprozessor zu steuern.

3. Bei dieser Ausführungsform der Erfindung v/erden die CCB (8,..., 15) der Konsolenbefehlsschiene durch den Multiplexer 332 in das Segment D der Instruktionsleitung 350 gewählt. Der OP CODE 300 (Oktalcode) wird in der Leitung dekodiert, so daß die S-Einheit die Daten von der Konsolendatenschiene in dem Speicherplatz des Primärprozessors gespeichert wird, die durch die Konsolenadressenschicne bezeichnet ist. Dies zeigt die Fähigkeit des in den Sekundärprozessor laufenden Sekundärprogramms, die Ausführung der Befehle im Primärprozessor zu bewirken.

Bei S31 endet das Sekundärprogramm und läuft zu dem im Akkumulator 3 bezeichneten Platz zurück, wenn das Programm bei S6 eingegeben wurde.

Wie das Programm der Tabelle I zeigt, hat das Sekundärprogramm die Fähigkeit, die Steuerzustände des Primärrechners zu steuern. Nach der Anweisung S31 kann das Sekundärbefehlsprogramm einen Startbearbeitungsbefehl zum Primärrechner abgeben, und zwar analog zu der Art der Tabelle I, wobei das Primärbefehlsprogramm dann in normaler Weise weiterläuft, wo es verlassen wurde, wenn es bei S6 eingegeben wurde.

Ein drittes Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Tabelle III beschrieben. Soll das Sekundärprogramm die Ausführung des Primärprogramms innerhalb des Primärrechners ändern, so werden durch das Sekundärprogramm der Tabelle II Daten in den Speicher des Primärrechners eingegeben. Die eingegebenen Daten können ein beliebiger Befehl oder eine Gruppe von Befehlen sein. V/enn die Plätze des

709850/1160

- 46 -

Speichers des Primärrechners, die geändert werden, im primären Befehlsfluß liegen, dann ist das Ergebnis eine Änderung der Ausführung des Primärbefehlsprogramms.

Ein Teil eines Primärbefehlsprogramms ist in Tabelle III gezeigt. Dieser Teil stammt vom Appendix C des "OS Assembler (F) Programmer's Guide" der IBM System Reference Library, Order No. GC26-3756-7. Dieser Teil des Befehlsprogramms umfaßt eine Binärsuche einer Tabelle oder Liste mit 15 Eingängen. Das Befehlsprogramm befindet sich im Primärspeicher ausgehend vom Platz in 5000 im Hexadezimalcode. Während es läuft, ist der Inhalt im Register 13 für allgemeine Zwecke 5010 im Hexadezimalcode. Dieser Teil befindet sich im Hauptspeicher ausgehend vom Platz 5OCE im Hexadezimalcode und wird beim Zustand S1 eingeführt, wobei das Register 14 für allgemeine Zwecke (oder Allzweck-Register) die Rückkehradresse enthält. Das Sekundärbefehlsprograram ändert das Primärbefehlsprogramm so, daß nur vier der fünfzehn Tabellenplätze durch Änderung des Inhalts des Primärspeicherplatzes 50E4 im Hexadezimalcode (Anweisung S6) gesucht werden. Wird durch das Sekundärprogramm (wie Tabelle II) der Primärspeicherplatz 50E4 mit 4760 C0E4 im Hexadezimalcode geladen, so v/erden die Anweisungen S8, S9 und S10 nicht ausgeführt. Die Anweisungen S11 und S12 werden ausgeführt, wenn LNAME und TNAME nicht angeglichen sind. Für die Tabelleneingänge 1 bis 15 bedeutet dies, daß nur die Tabelleneingänge 8, 12, 14 und 15 zur Angleichung aufgesucht werden.

709R50/ 1 160

Tabelle

III

947F COBC OOOCC

9813 C39C 003AC

4111 COEO 000F0

8830 0001 , 00001

E607 5000 1008J00000 00008
SG 4720 C0E4 OO0F4
S7 07SE

SS 11313

4620 COCA 000DA

£10 47F0 COEA ' 000FA

LM3

4 620 COCa OOODA

96"0 CODC OOOCC

Ü7FE

118 119 120 121 122 123 124 125

126 127 128 129 130 131

SEARCH

LCOP

HIGHER

NOTPOUND

118 119 120 121 122

123

124

125 125

127 128

SWITCH, 255-NCNE TURN OFF NOT FOUND St-JITCH

SUCHE

SCHLSIFS

HCKER

129

130 KDIiP CSRIi

131 Rl,P3,=F'123,4,123'
R1,TABLAREA-16(R1)

LN/uVE, TNAME
HIGHER
B,R14
R1,R3

E2,LO0P

NOTFCuND

R 2,
SWITCi^NCN

44000019

LOAD TABLE PARAMETERS 44500019

GET ADDRESS OF MIDDLE ENTRY 45000019

DIVJiDE INCREMENT BY 2 45500019

COMPARE LIST ENTRY WITH TABLE ENTRY 4C000019 BRANCH IF SHOULD BE HIGHER IN TABLE 46500019 EXIT IF FOUND 47000019

OTiIERWISE IT IS LOWER IN THE TABLE X47500019

SO SUBTRACT INCREMENT

LOOP 4 timas 48500019

ARGUf-ENT IS NOT ΓΝ TtE TAELE 49000019

ADD INCREMIiNT 49500019

LOOP 4 TIMES 5000001b

'I¹URN ON NOl' FOUND SWITCH 50500019

EXIT 51000019

SCKALTER, 255-ICEINE A3SCHALTG-NICKT GEF, SCHALTER

LADS TABELLENPARAMETER

SUCHE ADR. DES MITTL. EING.

TEILE INCREMENT DURCH 2

VSRGL. LISTENEING. MIT TAEELLENEING. HÖHER ABZVJEIG. WENN TABELLE HÖHER

AUSGANG TONN GEFUNDEN

SUBTRAHIERE INCREMENT VENN TAB. NIEDRIGER ■R2 SCHLSIFS 4x SCHLEIFE ^₀

JEH¹GEFUI^N' ARGUI-ENT NICHT IN TABELLE ^j

ADDIERE INCREMENT NJ

4x SCHLEIFE on

SCHALTSR, ISH? EINSCHALIG. NICHT GEF. SCHALTER ^

AUSGANG

Leerseite

Claims (13)

1. PATENTANSPRÜCHE

   Datenverarbeitungssystem, gekennzeichnet durch ein Primärsystem mit einer Primärspeichereinrichtung, einer Primärbefehlsverarbeitungseinrichtung, einer Primärbefehlsausführungseinrichtung, wobei das Primärsystem, gesteuert durch ein Primärbefehlsprogramm, Datenmanipulationen ausführt, wobei das Primärbefehlsprogramm in der Primärbefehlsverarbeitungseinrichtung bearbeitet wird, und wobei das Primärsystetn Primärschnittstellensteuereinrichtungen mit Einrichtungen zur Erzeugung von Eingangs- und Ausgangssignalen vom Primärsystom unabhängig vom Primärprogramm enthält, und durch ein einen programmierbaren Sekundärrechner enthaltendes Sekundärsystem, wobei der Sekundärrechner ein Sekundärbefehlsprogramm bearbeitet, wobei das Sekundärsystem eine Sekundärschnittstellensteuereinrichtung enthält, die an den Sekundärrechner angeschlossen ist und durch das Sekundärprogramm steuerbar ist, und wobei die Sekundärschnittstellensteuereinrichturig an die Primärschnittstellensteuereinrichtung zur Steuerung der Primärschnittstellensteuereinrichtung und des Primärsystems entsprechend dem Sekundärprogramm angeschlossen ist, wodurch das Primärsystem durch das Sekundärsystem gesteuert wird.
2. 2. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß das Primärsystem eine Kanaleinrichtung enthält, die an mehrere Kanalstsuereinrichtungen angeschlossen ist, die an Eingabe/Ausgabe-Einrichtungen angeschlossen

   7098SD/1 160 ORIGINAL INSPECTED

   sind, und daß das Sekundärsystem eine der Kanalsteuereinrichtungen enthält, die als Eingabe/Ausgabe-Einrichtung an den Sekundärrechner angeschlossen ist, so daß der Sekundärrechner als Eingabe/Ausgabe-Einrichtung an das Primärsystem angeschlossen ist.
3. 3. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Sekundärsteuerschnittstelleneinrichtung durch das Sekundärprogramm gesteuerte Sekundäradresseneinrichtungen zur Adressierung von Teilen des Primärsystems sowie Sekundärdateneinrichtungen zur übertragung von Daten, gesteuert durch das Dekundärprogramm, zu Teilen des durch die Sekundäradressiereinrichtung adressierten Primärsystems enthält.
4. 4. Datenverarbeitungssystem nach Anspruch 1 , dadurch g e kennze ichnet , daß die Schnittstellensteuereinrichtung Stopeinrichtungen zum Stillsetzen des Primärsystems von der Bearbeitung des Primärprogramms enthält, und daß die Sekundärschnittstellensteuereinrichtung an die Primärschnittstellensteuereinrichtung angeschlossene Einrichtungen zur Adressierung der Stopeinrichtung enthält, wodurch das Primärsystem, gesteuert durch das Sekundärprogramm, stillgesetzt werden kann.
5. 5. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet , daß die Primärschnittstellensteuereinrichtung Starteinrichtungen zum Starten der Bearbeitung des Primärprogramms durch das Primärsystem enthält, und daß die

   709850/1160

   - 50 -

   Sekundärschnittstellensteuereinrichtung Einrichtungen zum Adressieren, gesteuert durch das Sekundärprogramm, der Starteinrichtungen enthält, so daß die Bearbeitung des Primärprogramms durch das Primärsystem durch das Sokundärprogramm gesteuert wird.
6. 6. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Primärbefehlsverarbeitungseinrichtung Einrichtungen zur Erfassung der Verarbeitung eines Diagnosebefehls vom Primärprogramm enthält, daß die Primärschnittstellensteuereinrichtung Einrichtungen zur Sperre der Bearbeitung der nachfolgenden Primärprogrammbefehle enthält, und daß die Sekundärschnittstellensteuereinrichtung Unterbrechungserfassungseinrichtungen zur Erfassung von Befehlen vom Primärsystem enthält, wobei die Sekundärschnittstellensteuereinrichtung Einrichtungen zur Signalisierung des Sekundärsystems auf die Unterbrechungserfassung aufweist, so daß das Sekundärprogramm unterbrochen wird, das Primärsystem zu steuern.
7. 7. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Primärbefehlsverarbeitungseinrlchtung eine Befehlsleitung mit mehreren Befehlsdecodierstufen zur Steuerung des Primärsystems aufweist, und daß die Primärschnittsteilensteuereinrichtung Wähleinrichtungen zur Steuerung der Wahl der Befehle zur Eingabe in die Leitung enthält, wobei die Sekundärsteuerschnittstelleneinrichtung Einrichtungen zur Steuerung der Wähleinrichtungen, gesteuert durch das Sekundärprogramm, enthält, so daß das Sekundärprogramm die Ein-

   709850/1160

   27255Ü3

   gäbe von Befehlen in die Leitung des Primärsystems steuert.
8. 8. Datenverarbeitungssystem nach Anspruch 7, dadurch g e kennze ichnet , daß die Primärbefehlsverarbeitungseinrichtung Adresseneinrichtungen zur Speicherung und Bearbeitung von Adressen bestimmenden Plätzen im Primärdatenverarbeitungssystem enthält, und daß die Sekundärschnittstellensteuereinrichtung Einrichtungen zum Laden, gesteuert durch das Sekundärprogramm, von Adressen in die Adresseneinrichtung enthält.
9. 9. Datenverarbeitungssystera nach Anspruch 7, dadurch g ekennzeichnet, daß das Primärsystem Dateneinrichtungen zur Speicherung von Daten zur Verwendung bei der Bearbeitung des Primärsystems enthält, und daß die Sekundärschnittstelleneinrichtung Sekundärdateneinrichtungen enthält, die an die Primärdateneinrichtung angeschlossen sind, und durch das Sekundärprogramm zur Eingabe von Daten in die Primärdateneinrichtung, gesteuert durch das Sekundärprogramm, gesteuert werden.
10. 10. Datenverarbeitungssystem nach Anspruch 7» dadurch gekennzeichnet, daß das Primärsystem Primärzustandseinrichtungen zur Speicherung von Zustandsinformationen für das Primärsystem enthält, und daß die Sekundärschnittstellensteuereinrichtung Einrichtungen enthält, die, gesteuert durch das Sekundärprogramm, an die Primärzustandseinrichtung für die Ladezustandsinformation in das Primärsystem, gesteuert durch das Sekundärprogramm, angeschlossen sind.

    709850/1160

    - se -

    ⁵ 27255U3
11. 11. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet , daß das Primärsystem unter Verwendung mehrerer integrierter Schaltungschips aufgebaut ist, die Je mehrere Hauptschaltungen enthalten, daß das Priraärsystem Wähleinrichtungen auf jedem Chip zur Wahl der Hauptschaltungen unabhängig vom Betriebszustand der Schaltungen im Primärsystem enthält, sowie Einrichtungen, die an die Hauptachaltungen angeschlossen sind, zum Empfang von AusgangsSignalen von den durch die Wähleinrichtung gewählten Hauptschaltungen, und daß die Sekundärschnittstellenstouereinrichtung Adressiereinr ichtun.f?en enthält, die, entsprechend dem Sekundärprogramm, zur Adressierung der Hauptschaltungen durch die Wähleinrichtung angeschlossen sind, sowie Ausgabeeinrichtungen zum Empfang von Informationen von den von der Adressiereinrichtung adressierten Hauptschaltungen.
12. 12. Vorrichtung nach Anspruch 11, dadurch g e k e η η ze lehnet , daß die Sekundärschnittstellensteuereinrichtung ein Ausgabeadressendatenregister enthält, das zum Empfang von Ausgabeadressen entsprechend dem Sekundärprogramm angeschlossen ist, sowie ferner Tastgatter, die zum Empfang von Informationen von der Ausgabedatenschiene, gesteuert durch das Sekundärprogramm, angeschlossen sind.
13. 13. Datenverarbeitungssystem nach Anspruch 12, gekennzeichnet durch mehrere integrierte Schaltungschips, die je mehrere Hauptschaltungen enthalten, durch mehrere Chipti^äger,

    709850/1160

    - 55 -

    die je eine zugehörige Anzahl von Chips enthalten und je so geschaltet sind, daß sie Signale von der Adressenschiene empfangen und ein Eingangssignal auf die Ausgabedatenschiene erzeugen, durch mit jedem Chipträger verbundene Einrichtungen zum Adressleren eines der zugehörigen Chips auf die Information auf der Adressenschiene, und durch Einrichtungen auf jedem der Chips, die auf die Adressenschiene zum Adressieren einer bestimmten Hauptschaltung auf dem Chip und zur Verbindung jeder adressierten Hauptschaltung mit der Ausgabedatenschiene ansprechen.

    709850/1160