DE2718551A1 - Adressenumsetzvorrichtung in einer datenverarbeitungsvorrichtung - Google Patents
Adressenumsetzvorrichtung in einer datenverarbeitungsvorrichtungInfo
- Publication number
- DE2718551A1 DE2718551A1 DE19772718551 DE2718551A DE2718551A1 DE 2718551 A1 DE2718551 A1 DE 2718551A1 DE 19772718551 DE19772718551 DE 19772718551 DE 2718551 A DE2718551 A DE 2718551A DE 2718551 A1 DE2718551 A1 DE 2718551A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- information
- logical
- physical
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Computer And Data Communications (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
Description
BLUMBACH ■ WESER . BERGEN · KRAMER
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Postadresse München: Petentconsiilt 8 München 60 Radedrestraße 43 Telefon (089) 883603/883604 Telex 05-212313
Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/S61998 Telex 04-186237
FUJITSU LIMITED
1015, Kamikodanaka, Nakahara-ku
Kawasaki, Japan 77/8720
Adressenumsetzvorrichtung in einer Datenverarbeitungsvorrichtung
709845/0086
München: Kramer. Or. Weser ■ Hirsch — Wiesbaden: Blumbach · Df. Bergen · Zwirner
Die Erfindung betrifft eine Datenverarbeitungsvorrichtung mit einer Adressenumsetzvorrichtung, die Information logischer
Adressen in Information physikalischer Adressen und umgekehrt Information physikalischer Adressen in Information logischer
Adressen umsetzen kann und die die Hardware der Datenverarbeitungsvorrichtung effektiv ausnutzen kann. Bei der folgenden
Erläuterung der Erfindung werden die im Software-Bereich verwendeten Kanaladressen logische Adressen genannt. Außerden
werden die im Hardware-Bereich verwendeten Kanaladressen physikalische Adressen genannt. In letzter Zeit sind verschiedene
kleine und große Computersysteme in der Computerindustrie verwendet worden. Die wechselnden Größen der Computersysteme erfordern
generell ein Operationssystem, das sowohl für große als auch für kleine Computersysteme angewendet werden kann. In
allen mit Kanälen versehenen herkömmlichen Computersystemen sind solche Kanäle spezifisch mit Kanaladressen versehen. Da
sich jedoch die Anzahl der Kanäle für kleine und große Systeme unterscheidet und da das herkömmliche Operationssystem so ausgelegt
ist, daß es für das größte System anwendbar ist, können die Kanaladressen der meisten Operationssysteme in den meisten
Fällen nicht geeignet für kleine Computersysteme benutzt werden, da die Anzahl der Kanäle in diesen viel kleiner als die
großer Systeme ist. Für den Fall, daß Kanaladressen, die spezi-
709845/0985
'*-
271855t
fisch für die Kanäle vorgesehen sind, nicht bei einem Operationssystem angewendet werden können, müssen diese Kanaladressen geändert
werden, so daß sie bei dem Operationssystem angewendet werden können. Wenn es beim Stand der Technik erforderlich ist,
die logische Adresse in die physikalische Adresse umzusetzen oder umgekehrt, kann eine Tabelle zum Umsetzen logischer Adressen
in physikalische Adressen und kann eine Tabelle zum Umsetzen physikalischer Adressen in logische Adressen verwendet werden.
Wenn diese Tabellen in einer Speicheranordnung in der Datenverarbeitungsvorrichtung
gespeichert sind, kann, wenn eine Wortlänge als Zugriffseinheit in der Speicheranordnung langer
als eine Bitlänge der physikalischen Adresse oder langer als eine Bitlänge der logischen Adresse in den Tabellen ist, eine
in der Speicheranordnung angeordnete Bitzone nicht effektiv genutzt werden. Wenn beispielsweise die V/ortlänge in der Speicheranordnung
32 Bits pro Wort und die Bitlänge der logischen Adresse
und der physikalischen Adresse je 8 Bits pro V/ort ist, dann können 2.k Bits pro Wort in der Speicheranordnung nicht verwendet
werden.
Aufgabe der vorliegenden Erfindung 1st es, die Hardware der Speicheranordnung effektiv auszunutzen, wenn die erwähnte
Adressenumsetzung ausgeführt wird.
Diese Aufgabe wird gelöst bei Verwendung einer Datenverarbeitungsvorrichtung
mit einem Adressenumsetzer zum Umsetzen einer Information einer logischen Adresse in eine Information einer
709845/0985
physikalischen Adresse und umgekehrt zum Umsetzen der Informa-
- 5 - ■
tion einer physikalischen Adresse zurück in die Information einer logischen Adresse; ein solcher Adressenumsetzer umfaßt
eine Adressenumsetztabelle, eine Adressengattereinrichtung und eine Ausgangsgattereinrichtung, wobei die Adressenumsetztabelle
eine einzige logische Adresse, eine einzige physikalische Adresse, mehrere logische Adressen oder mehrere physikaiische
Adressen in derselben Adressenposition speichert und die Information logischer Adressen und die Information physikalischer
Adressen gleichzeitig ausgelesen werden kann; wobei die Adressengattereinrichtung entweder die Information einer
logischen Adresse oder die Information einer physikalischen Adresse als Zugriffsinformation für den Zugriff zur Adressenumsetztabelle
wählt; und wobei die Ausgangsgattereinrichtung (l) von der Information der logischen Adresse und der Information
der physikalischen Adresse, die aus der Adressenumsetztabelle ausgelesen worden sind, eine auswählt,(2) die Information
der physikalischen Adresse auswählt, die aus der Adressenumsetztabelle ausgelesen worden ist, wenn die Adressengattereinrichtung
die Information einer logischen Adresse als die Zugriffsinformation wählt, und (3) die Information der logischen
Adresse auswählt, die von der Adressenumsetztabelle ausgelesen worden ist, wenn die Adressengattereinrichtung die Information
der physikalischen Adresse als Zugriffsinformation wählt.
Im folgenden wird die Erfindung anhand von AusfUhrungsformen
näher erläutert. In der zugehörigen Zeichnung zeigen:
709845/0985
Fig. 1 ein Blockschaltbild einer Datenverarbeitungsvorrichtung, die eine Vielzahl Kanäle aufweist;
Fig. 2 eine Ausführungsform eines erfindungsgemäßen Adressenumsetzers;
und
Fig. 3 ein Beispiel einer Kanaladressenumsetztabelle, die in
dem in Fig. 2 gezeigten Adressenumsetzer verwendbar ist.
Kanalvorrichtungen werden im Datenverarbeitungssystem zurBestimmung
oder Kennzeichnung vorgesehen. Ähnliche physikalische Bedingungen für die verschiedenen Arten von Peripherievorrichtungen
gelten im Hinblick auf die Zentralverarbeitungsvorrichtung.
Fig. 1 zeigt ein Blockschaltbild eines Datenverarbeitungsgeräts
mit Kanalvorrichtungen.
In Fig. 1 besitzt eine Zentraleinheit 11 mehrere Kanalvorrichtungen
12a, 12b, ..., 12n. Jede der Kanalvorrichtungen 12a, 12b, ..., 12n weist Eingang-Ausgang-Steuereinheiten, beispielsweise
14a und 14b, und Eingang-Ausgang-Einheiten, beispielsweise
15a und 15b auf. Der Zentraleinheit 11 ist eine Speichervorrichtung
15 zugeordnet.
- 7 -709845/0985
Beim Stand der Technik sind gewöhnlich viele Kanalvorrichtungen
vorgesehen. Jede Kanalvorrichtung hat eine spezifische Adresse, bei der es sich um eine Kanaladresse handelt zum Auswählen des
Kanals, der von der Zentraleinheit zu verwenden ist, wenn die Zentraleinheit diese Kanalvorrichtungen benutzt. Zwischen der
Zentraleinheit und den Kanal vorrichtungen v/ird unter Verwendung der Kanaladresse eine Eingang-Ausgang-Steueroperation ausgeführt.
Bei dieser Eingang-Ausgang-Steueroperation wird eine Kanaladressenumsetztabelle
verwendet, um eine Korrespondenz zwischen der in ein Programm geschriebenen logischen Adresse und der die Kanalvorrichtungen
betätigenden physikalischen Adresse zu schaffen.
Fig. 2 zeigt ein Beispiel des erfindungsgemäßen Kanaladressen-Umsetzsystems.
Die Fig. 2 zeigt die Zentraleinheit 11, Kanalvorrichtungen 12a, 12b ...., 12n, eine Hauptspeichervorrichtung
1^a, ein Instruktionsregister 22, eine Steuerspeichervorrichtung
25, eine Mikroprogrammausführvorrichtung 24, eine Lokalspeichervorrichtung
25, ein Lokalspeicheradressenregister 26, ein Lokalspeicherdatenregister
27, UND-Gatter 28 bis 31 und ODER-Gatter
yz. und 53.
Fig. 3 zeigt eine Kanaladressenumsetztabelle, die im Lokalspeicher
25 in der AusfUhrungsform gemäß Fig. 2 gespeichert ist.
In der Kanaladressenumsetztabelle der Fig. J5 zeigt ein Teil V,
ob die Kanalvorrichtung im System installiert ist und welcher Art die hierin installierte Kanalvorrichtung ist. Zum Beispiel:
709845/0985
(1) \Ienn der Teil V einen Wert 11O" aufweist, zeigt er an, daß
der der Kanaladresse entsprechende Kanal nicht vorgesehen ist.
(2) Wenn der Teil V einen Wert "l" hat, zeigt er, daß der der
Kanaladresse entsprechende Kanal ein (in Fig. 3 nicht gezeigter) Wählerkanal (WK) ist.
(2) Und wenn der Teil V einen Wert (2) hat, zeigt er, daß der
der Kanaladresse entsprechende Kanal ein (in Fig. 3 nicht gezeigter)
Blockmultiplexerkanal (BMK) ist.
Ein Teil P in Fig. J> zeigt die Korrespondenz zwischen dem logischen
Kanal und dem physikalischen Kanal, wenn die Logikkanaladresse in die physikalische Adresse umgewandelt ist. D. h.,
wenn die Logikkanaladresse "i" als die Adresse gegeben ist,
ist die der Logikkanaladresse "i" entsprechende physikalische
Adresse "j".
Ein Teil L in Fig. 3 zeigt die Korrespondenz zwischen der Adresse
eines physikalischen Kanals und der Adresse eines logischen Kanals, wenn der physikalische Kanal in den logischen Kanal
umgesetzt wird. D. h., wenn die Adresse des physikalischen Kanals "in als Adresse gegeben ist, dann wird die der Adresse
"i" des physikalischen Kanals entsprechende logische Adresse
"k".
Sowohl zur Adresse eines physikalischen Kanals als auch zur Adresse eines logischen Kanals in der Kanaladressenumsetztabelle
kann vom Lokalspeicheradressenregister 26 Zugriff genommen werden. Wenn die zugriiTsoperaEion mit der logischen
Adresse ausgeführt wird, wird der Inhalt des Teils P verwendet.
Und. wenn die Zugriffsoperation mit der physikalischen Adresse ausgeführt wird, wird der Inhalt des Teils L benutzt.
Ein Teil C in Fig. 5 stellt ein Datenfeld zum Ausdehnen der
Länge des Inhalts der Kanaladresse dar. Wenn beispielsweise der Teil L zum Teil C hinzugefügt wird, kann man erreichen,
daß eine Vielzahl physikalischer Kanäle einem logischen Kanal entspricht.
Es wird nun das in Fig. 2 gezeigte Blockschaltbild erläutert. Eine Instruktion wird vom Hauptspeicher \J>
abgerufen. Sowohl ein Instruktionsteil (IT) als auch eine Logikkanaladresse (LKA)
und eine Einheitsadresse (EA) werden dem Instruktionsregister 22 zugeführt. Der Inhalt des Instruktionsteils (IT) nimmt Zugriff
zum Steuerspeieher 23, und die Instruktion wird in der
Mikroprogrammausführvorrichtung 24 ausgeführt. Gleichzeitig wird die Logikkanaladresse (LKA) im Instruktionsregister 22
über die UND-Gatterschaltung 29 dem Lokalspeicheradressenregister
26 zugeführt. Der Inhalt des Lokalspeicheradressenregisters 26 nimmt Zugriff zu der im Lokalspeicher 25 gespeicherten
Adressenumsetztabelle, und das entsprechende Wort wird in das Lokalspeicherdatenregister 27 ausgelesen.
Die in Fig. J5 gezeigten Teile V, P, L und C werden in das
Lokalspeicherdatenregister 27 gesetzt. Als nächstes wird be-
7 0 984 5/0985
- 10 -
->r- 2718S51
/M
züglich des Inhalts des Lokalspeicherdatenregisters 27 geprüft,
ob der Teil V den Wert 11O" hat oder nicht. Wenn der
Wert "0" ist, d. h., wenn die Kanalvorrichtung nicht installiert ist, ist die derzeitige Instruktion zu Ende geführt
und die nächste Instruktion wird empfangen. Wenn die Adresse des physikalischen Kanals im Datenregister 27 vorgesehen ist,
wird der Kanal durch die Adresse P des physikalischen Kanals, die über das UND-Gatter 30 zur Mikroprogrammausführvorrichtung
24 gesendet wird, angesteuert.
Als nächstes wird eine Unterbrechungsoperation der Kanalvorrichtung
erläutert.
Die Adresse eines physikalischen Kanals von der Kanalvorrichtung wird über das ODER-Gatter 33 und das UND-Gatter 28 im
Lokalspeicheradressenregister 26 gesetzt. Der Inhalt des Lokalspeicheradressenregisters
26 verschafft Zugriff zu der im Lokalspeicher 25 gespeicherten Adressenumsetztabelle, und das
entsprechende Wort wird in das Lokalspeicherdatenregister 27 ausgelesen. Zusätzlich werden die Teile V, P, L und C gemäß
Fig. 3 dem Lokalspeicherdatenregister 27 in ähnlicher Weise zugeführt wie sie auftritt, wenn die Instruktion, d. h. der
Befehl;ausgeführt wird. Wenn die Operation der Unterbrechung
von der Kanalvorrichtung zur Zentraleinheit ausgeführt wird, wird das UND-Gatter 31 geöffnet, wird die Logikkanaladresse
709845/098S
ΛΧ
(L) zur Mikroprogrammausführvorrichtung 24 gesendet und wird
dann die Kanalvorrichtung dazu gebracht, die Operation der Zentraleinheit zu unterbrechen.
Wie zuvor erwähnt, können beim erfindungsgemäßen Adressenumsetzer
sowohl die logische Adresse als auch die physikalische Adresse in derselben Adresse der Adressenumsetztabelle gespeichert
werden. Ferner kann die Adressenumsetztabelle zur Umsetzung von der logischen zur physikalischen Adresse und umgekehrt
von der physikalischen zur logischen Adresse verwendet werden. Deshalb kann die Anzahl der in der erfindungsgemäßen Adressenumsetztabelle
verwendeten Wörter beträchtlich verkleinert werden, wenn man sie mit demjenigen System vergleicht, das zwei
Umsetztabellen verwendet, d. h., eine Tabelle zur Umsetzung von der logischen in die physikalische Adresse und die andere
Tabelle zur Umsetzung von der physikalischen in die logische Adresse. Zudem kann der die Adressenumsetztabelle speichernde
Speicher bei der vorliegenden Erfindung effektiv ausgenutzt werden.
7098A5/098S
Leerseite
Claims (1)
- PatentanspruchDatenverarbeitungsvorrichtung mit einem Adressenur.isetzer zum Umsetzen einer Information einer logischen Adresse in eine Information einer physikalischen Adresse und umgekehrt zum Umsetzen einer Information einer physikalischen Adresse in eine Information einer logischen Adresse, welcher Adressenumsetzer eine Adressenumsetztabelle, eine Adressengattereinrichtung und eine Ausgangsgattereinrichtung umfaßt, dadurch gekennzeidinet, daß die Adressenumsetztabelle eine einzige logische Adresse, eine einzige physikalische Adresse, mehrere logische Adressen oder mehrere physikalische Adressen in derselben Adressenposition speichert und die Information logischer Adressen und die Information physikalischer Adressen gleichzeitig auslesbar sind, daß die Adressengattereinrichtung entweder eine Information einer logischen Adresse oder eine Information einer physikalischen Adresse als Zugriff sinformation für den Zugriff zir Adressenumsetztabelle wählt; und daß die Ausgangsgattereinrichtung(1) von der Information einer logischen und einer physikalischen Adresse, die aus der Adressenumsetztabelle ausgelesen worden sind, eine auswählt,(2) die Information einer physikalischen Adresse auswählt, die aus der Adressenumsetztabelle ausgelesen worden ist, wenn die Adressengattereinrichtung die Information einer logischen Adresse als die Zugriffsinformation wählt, und709846/0985-2- 27 7 86b(3) die Information einer logischen Aaresse ausv/ählt, die von der Adressenumsetztabelle ausgelesen v/ordon ist, wenn die Adressengattereinrichtunr; die Information der physikalischen Adresse als Zugriffsinforrr.ation wählt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4825976A JPS52130532A (en) | 1976-04-27 | 1976-04-27 | Address conversion system |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2718551A1 true DE2718551A1 (de) | 1977-11-10 |
DE2718551B2 DE2718551B2 (de) | 1980-09-04 |
DE2718551C3 DE2718551C3 (de) | 1981-06-19 |
Family
ID=12798433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2718551A Expired DE2718551C3 (de) | 1976-04-27 | 1977-04-26 | Adressenumsetzer |
Country Status (9)
Country | Link |
---|---|
US (1) | US4188662A (de) |
JP (1) | JPS52130532A (de) |
AU (1) | AU506271B2 (de) |
BR (1) | BR7702671A (de) |
CA (1) | CA1083727A (de) |
DE (1) | DE2718551C3 (de) |
ES (1) | ES458213A1 (de) |
FR (1) | FR2349885A1 (de) |
GB (1) | GB1555054A (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5454536A (en) * | 1977-10-08 | 1979-04-28 | Fujitsu Ltd | Data processor |
JPS5473531A (en) * | 1977-11-24 | 1979-06-12 | Hitachi Ltd | Unit selecting equipment |
FR2472231B1 (fr) * | 1979-12-20 | 1986-02-21 | Cii Honeywell Bull | Dispositif d'adressage d'elements d'informations dans une table a plusieurs entrees, enregistree dans une memoire |
JPS5734251A (en) * | 1980-08-07 | 1982-02-24 | Toshiba Corp | Address conversion and generating system |
JPS5843024A (ja) * | 1981-09-08 | 1983-03-12 | Hitachi Ltd | チヤネル・アドレツシング方式 |
JPS59112325A (ja) * | 1982-12-20 | 1984-06-28 | Hitachi Ltd | 電子計算機システム |
JPH06105435B2 (ja) * | 1985-10-25 | 1994-12-21 | 株式会社日立製作所 | 情報処理装置による記憶管理機構 |
JPS63318643A (ja) * | 1987-06-22 | 1988-12-27 | Yokogawa Hewlett Packard Ltd | アドレス表示方式 |
EP0618535B1 (de) | 1989-04-13 | 1999-08-25 | SanDisk Corporation | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
US5245594A (en) * | 1989-05-17 | 1993-09-14 | Fuji Electric Co., Ltd. | Data read/write system for a disc storage unit |
JPH04310157A (ja) * | 1991-04-09 | 1992-11-02 | Chubu Nippon Denki Software Kk | 分散処理システムのメッセージ中継方式 |
US5341485A (en) * | 1991-05-07 | 1994-08-23 | International Business Machines Corporation | Multiple virtual address translation per computer cycle |
US6003041A (en) * | 1998-01-05 | 1999-12-14 | Gateway 2000, Inc. | Method and managing multiple channel maps from multiple input devices in a multimedia system |
US20100058025A1 (en) * | 2008-08-26 | 2010-03-04 | Kimmo Kuusilinna | Method, apparatus and software product for distributed address-channel calculator for multi-channel memory |
CN115499268B (zh) * | 2021-08-02 | 2024-10-18 | 上海同星智能科技有限公司 | 用于汽车总线的映射管理器及总线适配器连接系统 |
MX2023010696A (es) * | 2021-08-02 | 2023-09-19 | Shanghai Tosun Tech Ltd | Metodo de enlace y configuracion para un adaptador de bus y un canal, gestor de mapeo y sistema de conexion. |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3725864A (en) * | 1971-03-03 | 1973-04-03 | Ibm | Input/output control |
US3786427A (en) * | 1971-06-29 | 1974-01-15 | Ibm | Dynamic address translation reversed |
US3693165A (en) * | 1971-06-29 | 1972-09-19 | Ibm | Parallel addressing of a storage hierarchy in a data processing system using virtual addressing |
US3761881A (en) * | 1971-06-30 | 1973-09-25 | Ibm | Translation storage scheme for virtual memory system |
US3723976A (en) * | 1972-01-20 | 1973-03-27 | Ibm | Memory system with logical and real addressing |
US3781808A (en) * | 1972-10-17 | 1973-12-25 | Ibm | Virtual memory system |
US3839706A (en) * | 1973-07-02 | 1974-10-01 | Ibm | Input/output channel relocation storage protect mechanism |
FR130806A (de) * | 1973-11-21 | |||
US3949380A (en) * | 1974-04-22 | 1976-04-06 | Honeywell Information Systems, Inc. | Peripheral device reassignment control technique |
-
1976
- 1976-04-27 JP JP4825976A patent/JPS52130532A/ja active Granted
-
1977
- 1977-04-14 GB GB15445/77A patent/GB1555054A/en not_active Expired
- 1977-04-14 CA CA276,207A patent/CA1083727A/en not_active Expired
- 1977-04-14 US US05/787,493 patent/US4188662A/en not_active Expired - Lifetime
- 1977-04-21 AU AU24509/77A patent/AU506271B2/en not_active Expired
- 1977-04-26 DE DE2718551A patent/DE2718551C3/de not_active Expired
- 1977-04-27 FR FR7712814A patent/FR2349885A1/fr active Granted
- 1977-04-27 BR BR7702671A patent/BR7702671A/pt unknown
- 1977-04-27 ES ES77458213A patent/ES458213A1/es not_active Expired
Non-Patent Citations (1)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 14, Nr. 12, Mai 1972, S. 3827 * |
Also Published As
Publication number | Publication date |
---|---|
AU2450977A (en) | 1978-10-26 |
DE2718551C3 (de) | 1981-06-19 |
ES458213A1 (es) | 1978-02-16 |
DE2718551B2 (de) | 1980-09-04 |
AU506271B2 (en) | 1979-12-20 |
FR2349885A1 (fr) | 1977-11-25 |
CA1083727A (en) | 1980-08-12 |
GB1555054A (en) | 1979-11-07 |
FR2349885B1 (de) | 1980-09-05 |
BR7702671A (pt) | 1978-02-21 |
US4188662A (en) | 1980-02-12 |
JPS52130532A (en) | 1977-11-01 |
JPS566018B2 (de) | 1981-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2718551A1 (de) | Adressenumsetzvorrichtung in einer datenverarbeitungsvorrichtung | |
DE2260353C2 (de) | Schaltungsanordnung für die Adressenumsetzung in einer Datenverarbeitungsanlage | |
DE3011552C2 (de) | ||
DE3724317C2 (de) | ||
DE3687724T2 (de) | Digitalprozessorsteuerung. | |
DE2515696C2 (de) | Datenverarbeitungssystem | |
DE2944419C2 (de) | ||
DE2364408A1 (de) | System zur erstellung von schaltungsanordnungen aus hochintegrierten chips | |
DE3224034A1 (de) | Mehrprozessorensystem | |
DE1956604A1 (de) | Datenverarbeitungsanlage mit einem Speichersystem | |
DE2819571A1 (de) | Datenverarbeitungsanlage mit mehreren prozessoren | |
DE2523372B2 (de) | Eingabe-ZAusgabe-Anschlußsteuereinrichtung | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE2059917B2 (de) | Hybridadressierter datenspeicher | |
DE69229423T2 (de) | Datenübertragungssystem | |
DE2164793A1 (de) | Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/ Ausgabe-Einheiten mittels eine Zentraleinheit | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE69029815T2 (de) | Zentralisierte referenz- und änderungstabelle für eine virtuelle speicheranordnung | |
DE3685844T2 (de) | Elektronische schaltung zur verbindung eines prozessors mit einem leistungsfaehigen speicher. | |
DE2134816A1 (de) | Einrichtung zur adressenuebersetzung | |
DE2149200A1 (de) | Anordnung zum Steuern der Informationsuebertragung zwischen einerseits dem Zentralteil und andererseits entweder einem beliebig zugreifbaren Schnellspeicher oder einem beliebig zugreifbaren direkt adressierbaren Grossspeicher einer elektronischen Datenverarbeitungsanlage | |
DE2749884C2 (de) | ||
DE3025167C2 (de) | Datenverarbeitungseinrichtung | |
DE2349253A1 (de) | Programmgesteuerte rechenanlage | |
DE3236524A1 (de) | Byteweise adressierbare speicheranordnung fuer befehle und daten mit variabler laenge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |