DE2645621C2 - Verfahren und Vorrichtung zur Kompression und Expansion einer Folge von bereits momentan komprimierten Digitalcodewörtern - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Kompression und Expansion einer Folge von bereits momentan komprimierten Digitalcodewörtern, die aus Segment- und Mantissenbits bestehen, mit den Verfahrensschrit

Feststellen und Speichern des maximalen Segmentwertes innerhalb eines Blockes mit einer vorgegebenen Anzahl von Codewörtern;
Ermitteln und Codieren der Differenz zwischen dem maximalen Segmentwert und dem jeweiligen Segmentwert jedes Codewortes und Kombinieren der codierten Differenz mit Mantissenbits zu einem Code wort reduzierter Länge;
c) Expandieren der Codewörter reduzierter Länge,
sowie eine Vorrichtung zur Durchführung des Verfahrens.

In einem Pulscodemodulationssystem (PCM-System dient ein Analog/Digital-Codierer zur Quantisierung eines analogen Abtastivertes und zur Erzeugung eines digitalen Zeichens. Bei einer nichtgleichförmigen PCM-Codierung, bei der beispielsweise entsprechend einem μ = 255-Kompandierungsgesetz codiert wird, wird jeder Analogabtastwert in ein 8-Bit-Digitalzeichen umgesetzt. Das Anfangsbit des digitalen Zeichens repräsentiert das Vorzeichen oder die Polarität der Analogabtastung, während die Grobamplitude des Analogabtastwertes durch die dem Vorzeichenbit folgenden drei Bits dargestellt wird. Jeder Wert dieser drei Bits, der als Segment- oder Abschnittswert bekannt ist, repräsentiert einen von acht Amplitudenbereichen. Aufeinanderfolgende Segmentwerte entsprechen jeweils einer Amplitudenverdopplung der Analogabtastwerte. Schließlich repräsentieren die Mantissenbits genannten, restlichen vier Bits eines von sechszehn gewöhnlichen gleich langen Intervallen in jedem der Segmente.

Bei einem bereits vorgeschlagenen Verfahren der eingangs genannten Art (DE-OS 25 47 579) wird ein Digitalblockprozessor zum Komprimieren einer vorbestimmten Anzahl nicht gleichförmig codierter, digitaler PCM-Zeichen verwendet, die PCM-Block genannt werden. Der PCM-Block wird in einer digitalen Verzögerungseinrichtung gespeichert, während der im Block vorhandene maximale 3-Bit-Maximalwert bestimmt wird, der dann zur Empfangsstation übertragen wird. Danach wird jedes PCM-Zeichen im Block so codiert, daß man ein Zeichen mit weniger Bits erhält Ein solches Zeichen wird als NIC-Zeichen (Nearly Instantaneous Companded, d. h. nahezu augenblicklich kompandiert) bezeichnet, und eine Vielzahl von NIC-Zeichen bildet einen NIC-Block.

Das NIC-Verfahren ist in der Form bekannt (Elektronic Letters, 9 (1973), Nr. 14 vom 12. Juli, Seiten 298-300), daß für jeweils 30 Signalabtastwerte ein Maßstabsfaktor abgeleitet wird, der durch die Position der höchstwertigen Eins in dem Block von Digitalwör-

tern bestimmt ist, die die Abtastwerte darstellen. Durch das NIC-Verfahren läßt sich die Zahl der jeweils zu übertragenden Bits verringern.

Bei dem obengenannten älteren Vorschlag besteht jedes NIC-Zeichen in einem NIC-Block aus 6 Bits. Das Anfangsbit ist dasselbe wie das Vorzeichenbit im PCM-Zeichen. Das zweite Bit vird folgendermaßen bestimmt:

(1) Wenn das PCM-Zeichen einem dem maximalen Segmentwert gleichen Segmentwert aufweist und der inaxinr.de Wert nicht »000« ist, werden die drei den Segmentwert repräsentierenden Bits einfach durch eine logische Eins ersetzt, so daß das zweite Bit im NIC-Zeichen eine logische Eins wird.

(2) Wenn entweder das PCM-Zeichen einen Segmentwert hat, der nicht gleich dem maximalen Segmentwert ist, oder der maximale Segmentwert »000« ist, wird das zweite Bit im NIC-Zeichen eine logische Null.

Die restlichen vier Bits im NIC-Zeichen werden entsprechend der folgenden Schiebeoperation gewonnen. Die Mantissenbits für ein gespeichertes PCM-Zeichen werden in ein Schieberegister gegeben. Der Registerinhalt wird danach um einen Betrag nach rechts verschoben, der abhängt von der Differenz zwischen dem maximalen Segmentwert und dem Segmentwert des gespeicherten PCM-Zeichens. Das resultierende 6-Bit-NIC-Zeichen wird dann zur Empfangsstation übertragen. Dort werden unter Verwendung des maximalen Segmentwertes die NIC-Zeichen expandiert und so die PCM-Zeichen rekonstruiert, die den jo komprimierten PCM-Zeichen gleich sind. Natürlich ist eine weitere Kompression, Expansion, Kompression, Expansion usw. möglich. Dies wird hier Tandem-PCM-NIC-PCM-Verarbeitung genannt

Für den obengenannten älteren Vorschlag wird angenommen, daß 8 Digitalzeichen mit je 8 Bits in jedem PCM-Block vorhanden sind. Demzufolge müßte ohne Komprimierung ein PCM-Block mit 64 Bits zur Empfangsstation übertragen werden. Wenn dagegen die 6-Bit-N IC-Kompression nach dem älteren Vorschlag verwendet wird, braucht nur ein N IC-Block und ein maximaler Segmentwert mit insgesamt 51 Bits übertragen zu werden, was eine entschiedene Reduzierung der Bitrate und eine damit einhergehende Bandbreitenreduzierung bedeutet, allerdings nicht ohne eine bestimmte Signalverschlechterung.

Bei einer Tandem-PCM-NIC-PCM-Verarbeitung kann die PCM-Blockphase, d. h. die relative Lage des Blockanfangs, bei einer nachfolgenden PCM-NIC-Komprimierung von derjenigen verschieden sein, die für die ursprüngliche PCM-NIC-Komprimierung verwendet worden ist. Dann kann sich eine weitere Signalverschlechterung ergeben, da während der nachfolgenden Komprimierung dann unter Umständen der unrichtige maximale Segmentwert verwendet wird.

Ferner kann bei der Tandemverarbeitung eine Akkumulierung von Signalverzögerungen auftreten. Dieses Problem ergibt sich bei den Anordnungen nach dem obengenannten älteren Vorschlag deswegen, weil der maximale Segmentwert erst bekannt ist, wenn alle PCM-Zeichen empfangen worden sind, die unter Bildung des NIC-Blocks zu komprimieren sind.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, das Verfahren und die Vorrichtung nach dem obengenannten älteren Vorschlag so zu verbessern, daß b5 auch.bei einer Tandem-PCM-NIC-PCM-Verarbeitung keine zusätzliche Signalverschlechterung und keine Akkumulierung von Signalverzögerungen auftritt.

Die Lösung der Aufgabe ist im Anspruch 1 bzw. 3 angegeben.

Durch das vorbestimmte Codewort ist dann für nachfolgende PCM-NIC-PCM-Umwandlungen der maximale Segmentwert eines Blocks schon vorgesehen, so daß keine Signalverzögerungsakkumulierung auftritt Ferner kann an Hand des vorbestimmten Codewortes und der Segmentwerte der weiteren Codewörter im rekonstruierten Block geprüft werden, ob der Block in Phase ist, also kein Codewort mit einem größeren Segmentwert als der durch das vorbestimmte Codewort angegebene Segmentwert auftritt und außerdem wenigstens ein Codewort im rekonstruierten Block den maximalen Segmentwert hat Sind diese Bedingungen nicht erfüllt kann die Blockphase durch Vor- oder Rückschieben schnell wieder hergestellt werden, so daß Signalverschlechterungen vermieden werden.

Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Im folgenden wird die Erfindung an Hand der Zeichnungen erläutert Es zeigt

F i g. 1 das Blockschaltbild eines Ausführungsbeispiels für einen PCM-NIC-Kompressornach der Erfindung,

F i g. 2 das Blockschaltbild eines Ausführungsbeispiels für einen NIC-PCM-Expander nach der Erfindung,

F i g. 3 Taktsignale, die im Kompressor nach F i g. 1 und im Expander nach F i g. 2 verwendet werden,

Fig.4 eine e-zu-ö-zu-S-Bit-Codeumsetzungstabelle zur Erläuterung der Erfindung,

Fig.5 eine weitere Codeumsetzungstabelle zur Erläuterung der Erfindung,

Fig.6 eine Verletzungsüberwachungsschaltung, die im PCM-NIC-Kompressor nach F i g. 1 verwendet werden kann,

F i g. 7 eine Rahmenbildungsschaltung, die im PCM-NIC-Kompressor nach Fig. 1 verwendet werden kann.

Das Verfahren zum Kompremieren und Expandieren von Daten bei der Tandemverarbeitung digitaler Zeichen wird an Hand von F i g. 4 erläutert.

Bei der PCM-NIC-Komprimierung nach dem älteren Vorschlag wird der Eingangsblock mit PCM-Zeichen, der in einer digitalen Verzögerungsvorrichtung gespeichert ist, zum Erhalt des maximalen Segmentwertes untersucht. Der maximale Segmentwert mit 3 Bits wird dann zur Empfangsstation übertragen. Danach wird der NIC-Block übertragen, wobei die Umsetztabelle der Fig.4 verwendet wird, um die Korrespondenz zwischen einem 8-Bit-Eingangszeichen und dessen komprimiertem Gegenstück, d. h. des übertragenen 6-Bit-NIC-Zeichens, zu erläutern. Die erste Spalte ist so angeordnet, daß die Zeilen der Umsetztabelle in so viele Gruppen eingeteilt werden, wie maximale Segmentwerte möglich sind, hier beispielsweise 8. Jede Zeilt innerhalb einer Gruppe entspricht einem möglichen Eingangsdigitalzeichen. Die zweite Spalte, in der S das Vorzeichen darstellt, die nächsten drei Bits die Segmentbits sind und WXYZ die 4 Mantissenbits darstellen, zeigt für jeden möglichen maximalen Segmentwert alle möglichen Eingangsdigitalzeichen in einem PCM-Block. Es ist klar, daß der PCM-Block kein Zeichen mit einem Segmentwert umfaßt, der den maximalen Segmentwert im Block übersteigt Die dritte Spalte der F i g. 4 zeigt das komprimierte 6-Bit-NIC-Zeichen, das in Abhängigkeit von dem in Spalte 2 dargestellten Eingangszeichen erzeugt worden ist Das erzeugte NIC-Zeichen wird danach an die Empfangsstation übertragen. Das Verfahren zur Erzeugung von NIC-Zeichen wiederholt sich für jedes verbleibende

Eingangszeichen des PCM-Blocks.

Für den NIC-PCM-Expander nach dem obengenannten älteren Vorschlag zeigt die vierte Spalte der F i g. 4 das 8-Bit-PCM-Zeichen, das in der Empfangsstation rekonstruiert worden ist. Die Expanderanordnung zur Rekonstruktion des PCM-Zeichens stellt den maximalen Segmentwert fest, und in Abhängigkeit von diesem wird die jeweilige Gruppe von Zeilen in F i g. 4 ausgewählt. Danach entspricht jedes empfangene 6-Bit-NIC-Zeichen eine Zeile innerhalb der gewählten Gruppe. Jedes komprimierte N IC-Zeichen in Spalte 3 führt also zu einem expandierten, rekonstruierten 8-Bit-Zeichen gemäß Spalte 4. Es sei bemerkt, daß die Expansion zu einer Signalverschlechterung führt, wie ein Vergleich zwischen dem ursprünglichen Zeichen in der zweiten Spalte und den rekonstruierten 8-Bit-Zeichen in der vierten Spalte zeigt, d. h. zu einem Verlust wenigstens eines niedrigstwertigen Bits in jedem der rekonstruierten Zeichen mit einem Segmentwert, der kleiner als der festgestellte maximale Wert ist.

Wie bereits erwähnt, besteht bei der Komprimierung nach dem obengenannten älteren Vorschlag das Problem einer Signalverzögerungsakkumulierung. Der maximale Segmentwert ist erst bekannt, wenn die Vielzahl von PCM-Zeichen, die zur Erzeugung des NIC-Blocks umgesetzt werden müssen, empfangen worden sind. Als Folge davon wird die nachfolgende Übertragung sowohl des maximalen Segmentwertes als auch jeden NIC-Zeichens verzögert, bis alle Eingangszeichen empfangen worden sind. Außerdem akkumuliert sich bei der Tandemverarbeitung von digitalen Zeichen die Verzögerung für jede PCM-NIC-Komprimierung in einer Kette, d. h. die Verzögerungen addieren sich normalerweise.

Erfindungsgemäß ist der maximale Segmentwert eines Blocks an Hand des vorbestimmten rekonstruierten Codewortes oder Zeichens feststellbar, beispielsweise an Hand des ersten Zeichens eines rekonstruierten PCM-Blocks. Dadurch können die nachfolgenden PCM-NIC-Kompressionen, ohne abzuwarten, bis alle PCM-Zeichen, die zu einem PCM-Block gehören, empfangen worden sind, durchgeführt werden. Die Signalverzögerung ist somit beträchtlich herabgesetzt.

Zur Erläuterung wird dazu auf die fünfte Spalte der Fig.4 Bezug genommen, die bezeichnet ist mit »verbessert rekonstruiertes 8-Bit-Zeichen«. Als Beispiel weist jeweils das erste verbessert rekonstruierte Zeichen oder Codewort eines PCM-Blocks ein vorbestimmtes Bitmuster auf, an Hand dessen während einer nachfolgenden Kompression der maximale Segmentwert des Blocks bestimmt werden kann. Im einzelnen ist beim Ausführungsbeispiel der maximale Segmentwert gleich dem Segmentwert des ersten rekonstruierten Zeichens, außer wenn dieser Wert »000« ist, zugänglich der Anzahl von logischen Nullen in den niedrigstwertigen Mantissenbits, die der ersten logischen Eins vorangehen, also rechts von dieser stehen. Wenn der Segmentwert »000« ist, wird er so behandelt, als wäre er »001«.

Als Beispiel sei auf Zeile 2 in Fig.4 Bezug genommen. Das entsprechende Zeichen »SllOWXlO« in Spalte 5 enthält die Segment-Bits 110, die dem Dezimalwert 6 entsprechen. Der ersten logischen Eins in der Mantisse, also der 1 in der zweiten Ziffernstelle von rechts, geht eine 0 voraus (wenn man von den niedrigerstelligen Ziffernstellen zu den höherstelligen Ziffernstenen blickt). Addiert man die Zahl der 0-Werte, also 1. zum Wert 6. so erhält man den maximalen Segmentwert 7. Entsprechend ist für das Zeichen in Zeile 3 von Spalte 5 zum Segmentwert 5 die Zahl 2 zu addieren, weil 2 Nullen dem Bit 1 vorausgehen. Für das Zeichen in Zeile 8 gilt dann, daß zum Segmentwert 3 eine 4 entsprechend 4 Nullen addiert wird.

Die weiteren rekonstruierten Zeichen im PCM-Block

können die gleichen wie nach dem obengenannten älteren Vorschlag sein, d. h. die gleichen wie in Spalte 4.

Da das erste rekonstruierte Zeichen im PCM-Block

ίο eine Information enthält, aus der ein Datenkompressor den maximalen Segmentwert erhält, kann die Verzögerung an jedem nachfolgenden PCM-NIC-Kompressionspunkt in einer Kette beträchtlich verringert werden.

Γ) Vergleicht man die Spalten 4 und 5 der Fig.4, so zeigt sich, daß man die erläuterten Vorteile um den Preis erhält, daß ein Bit des ersten rekonstruierten PCM-Zeichens verloren geht. Bei dem beispielsweisen Block mit 8 Zeichen geht also 1 Bit von 64 Bits verloren. Dieser Verlust führt deshalb zu einer leichten Signalverschlechterung gegenüber der beschriebenen Anordnung nach dem obengenannten älteren Vorschlag. Die zusätzliche Verschlechterung, die sich durch eine Verringerung des Signal/Quantisierungsrauschverhältnisses darstellt, beträgt etwa

10 log ( 1 + -i- ) dB ,

jo wobei N die Anzahl der Zeichen in einem Block darstellt. Für einen Block aus 8 Zeichen ist beispielsweise die Signal Verschlechterung etwa 138 dB.

Der erläuterte Bit-Verlust führt aber auch zu folgendem Umstand. Während einer nachfolgenden Kompression führt jedes verbessert rekonstruierte Zeichen gemäß Spalte 5, wenn es einem Kompressor als Eingangszeichen gemäß Spalte 2 zugeführt wird, zu einem N IC-Zeichen der Spalte 3, und dieses NIC-Zeichen weist immer eine logische Eins als niedrigstwerti-

ges Bit auf. Diese Tatsache wird in einer nachfolgend beschriebenen Vorrichtung ausgenutzt

Wie erwähnt, ergibt sich auch das Problem einer verstärkten Signalverschlechterung, wenn ein PCM-Block nachfolgend auf solche Weise komprimiert wird, daß er gegenüber einer ursprünglichen PCM-NIC-Kompression außer Phase, d. h. verschoben, ist. Entsprechend einem Aspekt der Erfindung kann der Phasenzustand eines PCM-Blocks dadurch bestimmt werden, daß der vom ersten rekonstruierten Zeichen

so erhaltene maximale Segmentwert mit dem Segmentwert anderer Zeichen im Block verglichen wird. Eine Erläuterung dieses Aspektes soll sn Hand von F: g. 5 gegeben werden. Um eine Verwechselung mit dem oben beschriebenen Problem der Verzögerungsakkumulierung zu vermeiden, sei auf folgendes hingewiesen. Die in Fig.5 angegebenen rekonstruierten Zeichen entsprechen den Zeichen, die man gemäß Spalte 4 in Fig.4 erhält Die Zeichen in der zweiten Spalte von F i g. 5, die mit »ursprüngliche PCM-Zeichen« gekennzeichnet sind, sind in der ersten Spalte mit den Zeichennummern 1 bis 9 gekennzeichnet Diese Zeichen sind überlegt gewählt worden, um das Außer-Phase-Problem zu erläutern. Wie zuvor wird angenommen, daß ein Block 8 digitale Zeichen aufweist. Die mit 1 bis 8 numerierten PCM-Zeichen soDen diesen Block biden. Es sei bemerkt, daß der maximale Segmentwert in dem Block »110« ist und sich im Zeichen Nr. 8 befindet Unter Verwendung dieses maximalen Segmentwertes Fig.4

erhält man gemäß ein 6-Bit-NlC-Zeichen für jedes der PCM-Zeichen. Nachdem der maximale Segmentwert übertragen worden ist, werden diejenigen NIC-Zeichen, die in der mit »ursprüngliche NIC-Zeichen« gekennzeichneten dritten Spalte in F i g. 5 erscheinen, zur Empfangsstation übertragen. Dort rekonstruiert ein NIC-PCM-Expander die PCM-Zeichen. Wenn die Blockphase korrekt ist, erhält man die in Spalte 4 der F i g. 5 gezeigten, rekonstruierten Zeichen nach dem oben angegebenen, älteren Vorschlag. Mit Ausnahme der erwähnten Signalverschlechterung auf Grund des Verlustes wenigstens eines Bits in jedem rekonstruierten Zeichen mit einem Segmentwert, der kleiner als das festgestellte Maximum ist, erweist sich Spalte 4 als identisch mit Spalte 2. Diese Identität zeigt, daß die zweiten und nachfolgenden PCM-NIC-Kompressionen keine weitere Signalverschlechterung erzeugen, solange zwischen den ursprünglichen und den nachfolgenden Kompressionen die richtige Phase aufrechterhalten bleibt. Wenn zwischen den ursprünglichen und den rekonstruierten Blöcken jedoch eine Phasenverschiebung auftritt, erhält man eine weitere Signalverschlechterung. Beispielsweise sei angenommen, daß sich der rekonstruierte Block aus den Zeichen 2 bis 9 zusammensetzt, wie es in Spalte 6 gezeigt ist, während der ursprüngliche PCM-Block aus den Zeichen 1 bis 8 besteht, wie es Spalte 2 zeigt. Der PCM-Block ist also um ein Zeichen vorgerückt worden, anders gesagt, er ist außer Phase. Man kann sehen, daß der maximale Segmentwert des mit unrichtiger Phase rekonstruierten Blocks »111« ist. Da nachfolgende PCM-N IC-Kompressionen zu den in Spalte 7 gezeigten NIC-Zeichen führen, ergibt sich eine weitere Signalverschlechterung. Dies zeigt sich beispielsweise durch einen Vergleich der auf bekannte Weise rekonstruierten PCM-Zeichen in Spalte 4 der F i g. 5 mit jenen in Spalte 6 der F i g. 5.

Nach dem vorliegenden Ausführungsbeispiel der Erfindung enthält das erste besser rekonstruierte Zeichen eines PCM-Blocks ausreichende Informationen, um den maximalen Segmentwert zu bestimmen. Nachfolgend rekonstruierte Zeichen in dem Block dürfen keinen Segmentwert aufweisen, der den aus dem ersten rekonstruierten Zeichen bestimmten Segmentwert übersteigt. Ferner muß der Block wenigstens ein rekonstruiertes Zeichen mit dem aus dem ersten Zeichen bestimmten maximalen Segmentwert aufweisen. Bei Feststellung entweder eines größeren maximalen Segmentwertes oder bei NichtVorhandensein eines Zeichens mit dem maximalen Segmentwert gibt eine Verletzungsüberwachungsschaltung (im folgenden Verletzungsmonitor genannt) ein sogenanntes Außer-Phase-Steuersignai an eine Biock- oder Rahmenbiidungsvorrichtung. Auf das Steuersignal hin wird die Blockphase dann durch die Rahmenbildungsvorrichtung eingestellt, beispielsweise jeweils um ein Zeichen vorgerückt, um die Phasenübereinstimmung mit der ursprünglichen PCM-NIC-Kompression wiederzugewinnen, also den Block wieder mit dem gleichen Zeichen beginnen zu lassen. Diese Einstellung wird fortgeführt bis das Außer-Phase-Steuersignal nicht mehr vorhanden ist. Danach ist die richtige Blockphase wiedergewonnen.

Es wird nun ein Beispiel für eine Vorrichtung erläutert, mit welcher sich das beschriebene Verfahren zum Komprimieren und Expandieren von Daten bei der Tandem verarbeitung von digitalen Zeichen durchführen läßt. Es sei daran erinnert, daß ein Analogsignal typischerweise über einen Analog/Digital-Kodierer zugeführt wird, der ein PCM-Zeichen erzeugt. Das

PCM-Zeichen wird dann einer ursprünglichen PCM-N IC-Komprimierung unterzogen. Diese ursprüngliche Komprimierung kann durchgeführt werden unter Verwendung eines PCM-NIC-Kompressors nach dem oben genannten älteren Vorschlag. Die gewonnenen NIC-Blöcke werden dann an einen NIC-PCM-Expander der in F i g. 2 dargestellten Art gegeben. Jede anschließende PCM-NIC-Kompression erfolgt unter Verwendung des in Fig. 1 gezeigten PCM-NIC-Kompressors, während jede anschließende NIC-PCM-Expansion unter Verwendung des in Fig.2 gezeigten Expanders durchgeführt wird.

In F i g. 2 erzeugt die Schaltung 400 das besser rekonstruierte 8-Bit-Zeichen (das vorbestimmte Codewort) als das erste Zeichen des rekonstruierten PCM-Blocks. Ein Taktsignal C3 (vgl. auch F i g. 3) wird von einem Taktgeber 280 über die Leitung 283 an ein ODER-Gatter 410 und an einen Inverter 420 in der Schaltung 400 gegeben. Die Beziehung zwischen den Taktsignalen ist in F i g. 3 gezeigt und nachfolgend beschrieben. Beispielsweise ist angenommen, daß ein positiver Pegel des C3-Taktsignals eine logische Eins darstellt und während des ersten Bits eines NIC-Blocks auftritt. Ansonsten ist das Signal Ci eine logische Null. Auf Grund einer logischen Eins von C3 wird in die beiden niedrigstwertigen Bits eines 6-Bits-Schieberegisters 216 über Leitungen 266 bzw. 273 die Logiksignalfolge »10« eingeschrieben. Danach wird der Inhalt des Schieberegisters 260 auf Grund eines über ein UND-Gatter 271 zugeführten Freigabesignals um eine vorbestimmte Bitzahl nach links verschoben. Bei jeder Verschiebung wird über eine Leitung 258 eine logische Null in das niedrigstwertige Bit eingegeben. Die so verschobene Bitzahl entspricht der Anzahi der logischen Nullen, die im 6-Bit-NIC-Zeichen zwischen dem Vorzeichenbit und der ersten logischen Eins erscheinen. Diese scheinbar einfache Anordnung führt vorteilhafterweise zum besser rekonstruierten 8-Bit-Zeichen der Spalte 5 in F i g. 4, das später in einer Verbraucherschaltung 299 als erstes Zeichen des rekonstruierten PCM-Blocks benutzt wird.

Taktsignale werden zum Treiben der in den F i g. 1, 2, 6 und 7 gezeigten Schaltungen verwendet. Diese Schaltungen sprechen gewöhnlich auf positive Übergänge eines einem Takt-Eingang CK zugeführten Taktsignals an. Beim Expander der F i g. 2 treibt ein Demultiplexer 290 die Taktschaltung 280 über eine Leitung 284, um die Taktsignale Cl, C2 und CZ auf den Leitungen 281, 282 bzw. 283 zu erzeugen. Beim Kompressor nach Fig. 1 treibt eine Taktschaltung 180 einen Multiplexer 190 über eine Leitung 184. Die Takischaiiung 180 erzeugt außerdem die Taktsignaie Ci und C2 auf Leitungen 181 bzw. 182, während eine auf die Signale Cl und C 2 ansprechende Rahmenbildungsschaltung 700 Taktsignale C3 und C4 auf Leitungen 701 bzw. 702 erzeugt Die Kompressor- und Expander-Taktsignale sind in Fig.3 gezeigt Das im wesentlichen rechteckige Taktsignal Cl wird an einem Ausgang der Taktschaltung 180 bzw. 280 auf die Leitung 181 bzw. 281 gegeben. In den Taktschaltungen 180 und 280 wird das Taktsignal Cl um sechs herabgezählt, um auf den Leitungen 182 bzw. „282 das Rechteck-Taktsignal C2 zu erzeugen. Zudem zählen die Taktschaltung 180 und in die in Fi g. 7 gezeigte Rahmenbildungsvorrichtung 700 das Taktsignal C2 um 8 herab, d. h, um die Anzahl der Zeichen in einem Block, um auf Leitungen 183 und 701 ein Rechteck-Taktsignal C3 gemäß Fi g. 3 zu erzeugen. Ferner erzeugt die Rahmenbildungsvor-

26 45

ίο

richtung 700 in Abhängigkeit von den Taktsignalen C1, C2 und C3 ein Signal C 4 gemäß Fig.3 auf einer Leitung 702.

Der verbesserte Kompressor nach F i g. 1 kann an jedem nachfolgenden Kompressionspunkt in einer Kette verwendet werden, um mittels des ersten rekonstruierten Zeichens im rekonstruierten PCM-Block den maximalen Segmentwert festzustellen. Jedes rekonstruierte 8-Bit-Zeichen wird in Parallelform auf Eingangsleitungen 101 bis 108 gegeben. Das durch den Buchstaben 5 repräsentierte Vorzeichenbit wird auf Leitung 101 gegeben und direkt einem digitalen Multiplexer 190 zugeführt. Die dem Segmentwert entsprechenden drei Bits sind durch die Buchstaben A, B und Cdargestellt und werden auf die Eingangsleitungen 102,103 bzw. 104 gegeben. Die drei Segmentbits werden dann gemeinsam an UND-Gatter 152, 153 bzw. 154 geführt und außerdem an einen 4-Bit-Vorwärtszähler 136, einen Verletzungsmonitor 600 und ein ODER-Gatter 149. Schließlich werden die durch die Buchstaben W, X, Y und Z repräsentierten vier Mantissenbits auf Eingangsleitungen 105, 106, 107 bzw. 108 gegeben und direkt an ein Schieberegister 160 geführt.

Zunächst wird das erste rekonstruierte Zeichen des Blocks betrachtet. Wenn irgendeines der auf den Leitungen 102,103 oder 104 erscheinenden Segmentbits eine logische Eins ist, dann wird eine logische Eins durch das ODER-Gatter 149 über eine Leitung 159 zum höchstwertigen Bit des Schieberegisters 160 gegeben. Ansonsten wird auf diesem Weg eine logische Null geliefert. Sofern nicht das Register 160 geschoben wird, wie später beschrieben ist, wird dieses Bit das zweite Bit des N IC-Zeichens. Da das komprimierte Zeichen in Beziehung zum maximalen Segmentiert steht, muß dieser a'.s nächstes bestimmt werden. Entsprechend dem Ausführungsbeispiel der Erfindung kann dieser Wert ebenfalls an Hand des ersten rekonstruierten Zeichens bestimmt werden. Das heißt, der maximale Segmentwert ist gleich dem Segmentwert des ersten rekonstruierten Zeichens, das auf den Leitungen 102,103 und 104 erscheint (ausgenommen, wenn dieser Wert »000« ist, in welchem Fall ODER-Gatter 134 und 135 den Segmentwert in »001« umsetzen), plus der Anzahl der logischen Nullen, die der ersten niedrigstwertigen logischen Eins, falls vorhanden, in den auf den Leitungen 105 bis 108 erscheinenden Mantissenbits vorausgehen, d. h. rechts von ihr stehen. Auf eine logische Eins von C3 hin wird der Vorwärtszähler 136 geladen; gleichermaßen wird auf eine logische Eins von Cl hin das Schieberegister 160 geladen. Als nächstes werden der Vorwärtszähler und das Schieberegister freigegeben, um die Anzahl derjenigen logischen Nullen zu bestimmen, die der ersten niedrigstwertigen logischen Eins in den Maniissenbits vorausgeht Auf die Freigabe hin wird das Taktsignal CA je an den ersten Eingang von UND-Gattern 170 und 171 gegeben. Dadurch wird während des gesamten ersten rekonstruierten Zeichens des Blocks eine logische Eins an je den ersten Eingang der UND-Gatter gegeben. Der Ausgang des niedrigstwertigen Bits des Schieberegisters 160 ist über eine Leitung 165 gemeinsam mit dem invertierenden zweiten Eingang der UND-Gatter 170 und 171 verbunden. Wie zuvor erwähnt, ist das niedrigstwertige Mantissenbit des sich aus einem besser rekonstruierten 8-Bit-Zeichen ergebenden 6-Bit-NIC-Zeichens immer eine logische Eins. Um solchermaßen die niedrigstwertige logische Eins zu erzeugen, wird das Schieberegister 160 nach rechts verschoben, bis die auf einer der Leitungen 159 oder 105 bis 108 erscheinende logische Eins auf der Leitung 165 erscheint und von da an den zweiten Eingang der UND-Gatter 170 und 171 gelangt. Bis die logische Eins solchermaßen auf der Leitung 165 festgestellt ist, geben die UND-Gatter 170 und 171 ein Freigabesignal über die Leitung 123 zum Aufwärtszähler 136 bzw. über die Leitung 172, über ein NAND-Gatter 173 über die Leitung 174 zum Schieberegister 160. Bei jedem positiven Übergang des an die

iü verschiedenen CK-Eingänge gelieferten Taktsignals CX wird der Zählstand des Vorwärtszählers 136 erhöht und das Schieberegister 160 nach rechts verschoben, wobei eine logische Null über die Leitung 158 in das Bit hoher Ordnung geschoben wird, bis auf der Leitung 165 die logische Eins festgestellt wird. Danach wird der Vorwärtszähler 136 gesperrt, und er enthält den maximalen Segmentwert, es sei dann, der maximale Wert ist »000«, in welchem Fall der Vorwärtszähler 136 den Wert »001« enthält. Der im Zähler enthaltene maximale Segmentwert wird dann über Leitungen 130, 131 und 132 sowohl an einen 3-Bit-Rückwärtszähler 133 als auch den Verletzungsmonitor 600 zum Feststellen eines Außer-Phase-Zustandes und den Multiplexer 190 zur Übertragung an die Empfangsstation gegeben. Das 6-Bit-NIC-Zeichen wird über die Leitungen 101 und 161 bis 165 an den Multiplexer 190 gegeben, um ebenfalls an die Empfangsstation übertragen zu werden. Beim Vorwärtszähler 136 handelt es sich beispielsweise um einen 4-Bit-Zähler, dem über eine Leitung 137 eine

jo logische Null in seine höchstwertige Bitposition eingegeben wird. Bei einem Überlauf wird ein Überlaufsignal über eine Leitung 179 an den Verletzungsmonitor 600 gegeben, um die Abgabe eines Außer-Phase-Signals an die Rahmenbildungsschaltung

ji 700 anzuregen.

Als zweites werden diejenigen rekonstruierten Zeichen betrachtet die in dem Block dem ersten Zeichen folgen. Wie beim ersten rekonstruierten Zeichen werden die Segmentbits über das ODER-Gatter 149 und die Leitung 159 und von dort in das höchstwertige Bit des Schieberegisters 160 geschickt, während die Mantissenbits über Leitungen 105 bis 108 ebenfalls in das Schieberegister 160 gegeben werden. Diese fünf Bits werden danach in Abhängigkeit von einer logischen Eins im Taktsignal C 2 in das Register 160 eingegeben. Da die Taktsignale C3 und C4 während der nachfolgenden Zeichen des Blocks den Wert einer logischen Null beibehalten, erhält der Vorwärtszähler 136 keine erneute Eingabe und bleibt gesperrt Außerdem werden die Segmentbits eines jeden nachfolgenden Zeichens durch den Verletzungsmonitor 600 überwacht und dort mit dem maximalen Segiiiciiiweri verglichen, urn, falls erforderlich, ein Außer-Phase-Steuersignal über Leitung 601 an die Rahmenbildungsschaltung 700 zu geben.

Eine beispielsweise Ausführungsform des Verletzungsmonitors 600 ist in schematischer Form in F i g. 6 gezeigt. Der dargestellte Monitor erzeugt ein Außer-Phase-Signal, wenn kein rekonstruiertes Zeichen im Block einen Segmentwert gleich dem maximalen Segmentwert aufweist, oder wenn wenigstens ein Zeichen im Block einen Segmentwert aufweist, der größer ab der maximale Segmentwert ist Das Auftreten des ersten Falls wird in einem Flipflop 641 und das Auftreten des zweiten Falls in einem Flipflop 642 gespeichert

Im einzelnen wird der maximale Segmentwert über die Leitungen 130, 131, 132 und 179 zu einem

26 45

Komparator 60 gegeben. Der Segmentwert des zu komprimierenden PCM-Zeichens wird auf die Leitungen 102,103 und 104 geschickt, wobei dem höchstwertigen Bit über die Leitung 612 eine logische Null aufgeprägt wird. Wenn andererseits der neue Segmentwert, d. h., der auf den Leitungen 102 bis 104 erscheinende Wert, gleich dem alten Segmentwert ist, d. h., gleich dem maximalen Segmentwert, erzeugt der Komparator 610 ein Gleichheitssignal, hier eine logische Eins, auf der Leitung 611. Ansonsten wird eine logische Null auf die Leitung 611 gegeben. Das Signal auf der Leitung 611 gelangt an einen ersten Eingang eines NAND-Gatters 621 und dann über einen ersten Eingang eines NAND-Gatters 635 an einen /-Eingang des Flipflops 641. Wenn andererseits der neue Segmentwert den alten Segmentwert übersteigt, wird ein übcrschrcitungssignal, hier eine logische Eins, auf die Leitung 614 gegeben; ansonsten wird eine logische Null auf die Leitung 614 gegeben. Das Signal auf der Leitung 614 gelangt über einen ersten Eingang eines UND-Gatters 624 zu einem /-Eingang des Flipflops 642. Das Taktsignal Cl wird über eine Leitung 182 sowohl an einen zweiten Eingang des NAND-Gatters 621 als auch an einen zweiten Eingang des UND-Gatters 624 gegeben. Das Taktsignal C3 wird über eine Leitung 701 einerseits an je einen invertierten dritten Eingang des NAND-Gatters 621 und des UND-Gatters 624 und andererseits an je einen ersten Eingang eines NAND-Gatters 622 und eines UND-Gatters 623 sowie an den A.'-Eingang des Flipflops 642 geführt. Außerdem wird jo das niedrigstwertige Mantissenbit, das hier durch Z gekennzeichnet ist, über die Leitung 108 an den zweiten Eingang des Gatters 622 und den invertierten zweiten Eingang des Gatters 623 geführt. Ein Ausgangssignal des NAND-Gatters 622 wird an einen zweiten Eingang r> des NAND-Gatters 635 gegeben; ein Ausgangssignal des UND-Gatters 623 wird an den ^-Eingang des Flipflops 641 geführt Die (^-Ausgänge der Flipflops 641 und 642 sind an einen ersten bzw. zweiten Eingang eines NAND-Gatters 651 geführt, wobei dessen zweiter to Eingang invertiert ist Ein Ausgangssignal des Gatters 651 wird auf die Leitung 601 als das Außer-Phase-Signal gegeben, wobei beispielsweise eine logische Eins außer Phase und eine logische Null nicht außer Phase bedeutet Während das Signal auf Leitung 601 an die Rahmenbildungsschaltung 700 gegeben wird, wie später beschrieben wird, wird die Rahmenbildungsschaltung 700 bis zur nächsten logischen Eins im Taktsignal C 3, d. h, dem ersten Zeichen des nächsten Blocks, nicht freigegeben. :o

Es sei der erste Fall zur Erzeugung eines Außer-Phase-Signals betrachtet d. h, daß kein Zeichen im Block einen Scgmentwert gleich dem maximalen Scgrncntwert aufweist Wie aus Spalte 5 der F i g. 4 ersichtlich ist gleicht der Segmentwert des ersten Zeichens in einem Block dem maximalen Segmentwert dann und nur dann, wenn das Z-Mantissenbit auf Leitung 108 eine logische Eins ist Auch während des ersten Zeichens gemäß Fig.3 ist das Taktsignal C 3 eine logische Eins. Demgemäß wird eine logische Null vom Ausgang des NAND-Gatters 622 an einen Eingang des NAND-Gatters 635 und folglich eine logische Eins zum /-Eingang des Flipflops 641 gegeben und dadurch das Flipflop 641 gesetzt Es sei daran erinnert, daß das Flipflop 641 immer gesetzt wird, wenn wenigstens ein Zeichen im Block einen Segmentwert gleich dem maximalen Segmentwert aufweist, und hier handelt es sich bei diesem Zeichen um das erste Zeichen des Blocks. Zum Rücksetzen des Flipflops 641 wird eine logische Eins vom UND-Gatter 623 an den K-Eingang von 641 gegeben. Da jedoch der erste Eingang des UND-Gatters 623 das Taktsignal C3 erhält und dieses Signal für alle anderen als das erste Zeichen des Blocks eine logische Null ist, wird das Flipflop 641 während eines Blocks nicht zurückgesetzt, nachdem es für den Block gesetzt worden ist. Wenn es sich bei dem Zeichen, dessen Segmentwert gleich dem maximalen Segmentwert ist, um ein anderes als das erste Zeichen handelt, dann ist das Z-Bit des ersten Zeichens eine logische Null und folglich wird das Flipflop 641 über den invertierenden zweiten Eingang des UND-Gatters 623 rückgesetzt, um vorübergehend als außer Phase zu erscheinen. Nach dem ersten Zeichen ist das Taktsignal C3 eine logische Null, während das Taktsignal C2 eine logische Eins ist. Folglich wird ein auf Ader 611 gegebenes Gleichheitssignal durch das NAND-Gatter 621 als logische Null und somit durch das logische Gatter 635 als eine logische Eins gegeben, wodurch das Flipflop 641 gesetzt wird. Ist kein Gleichheitssignal vorhanden, bleibt das Flipflop 641 zurückgesetzt und folglich. stellt die Rahmenbildungsschaltung 700 beim Beginn des nächsten Blocks, d. h., bei der nächsten logischen Eins im Taktsignal C3, und als Reaktion auf ein solchermaßen erzeugtes Außer-Phase-Signal die Blockphase ein. Ist ein Überschreitungssignal auf der Leitung 614 nicht vorhanden, ist das Flipflop 642 zurückgesetzt. D. h., der Q-Ausgang von 642 wird beim ersten Zeichen des Blocks, d. h., wenn das Taktsignal C 3 eine logische Eins ist, auf eine logische Null gebracht Folglich befindet sich der zweite Eingang des NAND-Gatters 651, der invertiert ist, auf einer logischen Eins, und er bleibt bei dieser, bis das Flipflop 642 bei einem neuen Wert, der einen alten Wert überschreitet, gesetzt wird.

Es wird nun der zweite Fall für die Erzeugung eines Außer-Phase-Signals betrachtet, bei dem wenigstens ein Zeichen im Block einen Segmentwert hat, der größer als der maximale Segmentwert ist. Es ist natürlich klar, daß der Segmentwert des ersten Zeichens des Blocks niemals größer als der maximale Segmentwert des Blocks ist. Folglich ist das Logiksignal beim ersten Zeichen, das über Leitung 614 durch das UND-Gatter 624 gelangt, eine logische Null. Somit bleibt das Flip-Flop 642 rückgesetzt Während der nachfolgenden Zeichen im Block ist das Taktsignal Ci, das dem K-Eingang des Flipflops 642 und dem invertierenden dritten Eingang des UND-Gatters 624 zugeführt wird, eine logische Null, während das Taktsignal Cl eine logische Eins zeigt Folglich wird als Reaktion auf ein vom Komparator 610 über Leitung 614 geliefertes Überschreitungssignal, das anzeigt daß der neue Segmentiert den alten Segmentiert übersteigt, durch das UND-Gatter 624 eine logische Eins übertragen, um das Flipflop 642 zu setzen. Das Ausgangssignal von 642 wird dann am zweiten Eingang des NAND-Gatters 651 invertiert was zu einem Außer-Phase-Signal führt, das auf die Leitung 601 geben wird.

Auf das Außer-Phase-Signal hin können verschiedene Außer-Phase-Strategien verwendet werden. Beispiels weise kann die Rahmenbildungsschaltung 700, von der ein Ausführungsbeispiel in schematischer Form in F i g. 1 gezeigt ist, Schieberegister 710 verwenden, um das Auftreten dreier aufeinanderfolgender Blöcke, die außer Phase sind, festzustellen, bevor die Blockphase eingestellt wird. Eine auf der Leitung 601 erscheinende logische Eins wird in Abhängigkeit von einem Freigabesignal entsprechend einer logischen Eins im

Taktsignal Ci nach rech»s in das Register 710 geschobea Die Ausgänge des Registers 710 sind über ein UND-Gatter 72Q sowohl an einen ersten Eingabeeingang eines 3-Bit-Vorwärtszählers 730 als auch einen ersten Eingang eines UND-Gatters 790 geführt Beim Feststellen dreier aufeinanderfolgender Blöcke, die außer Phase sind, wird die Logikfolge »111« über die Leitung 731 und den Vorwärtszähler 730 an die einzelnen Eingänge eines UND-Gatters 740 gegeben. Daraufhin wird das Taktsignal C 4 vom Ausgang des UND-Gatters 740 sowoh! an eine Ader 702 als auch einen ersten Eingang ein-js UND-Gatters 750 geführt Dieser Gatter dient dazu, bei der gleichlaufenden Feststellung des Taktsignals C2 und C4 an seinem zweiten und ersten Eingang das Taktsignal d auf die Leitung 7*1 zu geben. Dadurch werden die Wellenformen Ci und C 4 vorgerückt und treten beim nächsten Zeichen erneut auf, um wiederum auf einen Außer-Phase-Zustand zu prüfen, d. h, die Blockphase wird um ein Zeichen vorgerückt Als Reaktion auf das Zusammenfallen der logischen Eins am Ausgang des UND-Gatters 720 und einer logischen Eins des Taktsignals Ci, das über die Leitung 701 an einen zweiten Eingang des UND-Gatters 790 gegeben wird, wird die Logikfolge »00« über die Leitung 761 an einen Vorwärtszähler 760 gegeben. Die einzelnen Ausgänge des Vorwärtszählers 760 werden über ein UND-Gatter 780 sowohl an einen ersten Eingang eines UND-Gatters 770 als auch über die Leitung 781 an einen vierten, invertierten Eingang des UND-Gatters 720 gegeben. Der Vorwärtszähler 760 wird innerhalb der Rahmenbildungsschaltung 700 verwendet um die Rahmeneinstellung für drei Blöcke zu sperren und das Schieberegister 710 zu löschen. Das Sperren geschieht dadurch, daß nach Eingabe der Logikfolge »00« in den Vorwärtszähler 760 das Ausgangssignal des NAN D-Gatters 780 eine logische Eins wird. Dieses Ausgangssignal wird über die Leitung 781 gegeben und an einem Eingang des UND-Gatters 720 invertiert dessen Ausgangssignal deshalb eine logische Null ist Die logische Eins am Ausgang des NAN D-Gatters 780 gibt zusammen mit dem am zweiten Eingang des UND-Gatters 770 anliegenden Taktsignal Ci, das eine logische Eins ist den Vorwärtszähler 760 bei jedem C3-Impuls frei. Folglich wird das Phasenschiebeausgangssignal des UND-Gatters 720 verzögert bis der Vorwärtszähler 760 an seinem Ausgang, und folglich an den Eingängen des NAN D-Gatters 780, die Binärfolge »1'« erzeugt.

Hierzu 5 BIaIl Zeichnungen

Claims (9)

Patentansprüche:

1. Verfahren zur Kompression und Expansion einer Folge von bereits momentan komprimierten Digitalcodewörtern, die aus Segment- und Mantissenbits bestehen, mit den Verfahrensschritten:

a) Feststellen und Speichern des maximalen Segmentwertes innerhalb eines Blockes mit einer vorgegebenen Anzahl von Codewörtern;

b) Ermitteln und Codieren der Differenz zwischen dem maximalen Segmentwert und dem jeweiligen Segmentwert jedes Codewortes und Kombinieren der codierten Differenz mit Mantissenbits zu einem Codewort reduzierter Länge;

c) Expandieren der Codewörter reduzierter Länge, gekennzeichnet durch den Verfahrensschritt:

d) Aufbauen wenigstens eines vorbestimmten Codewortes jedes Blockes so, daß dessen Segmentbits zusammen mit ausgewählten Mantissenbits den maximalen Segmentwert des Blockes wiedergeben.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Verfahrensschritt d) die Segmentbits des vorbestimmten Codewortes den tatsächlichen Segmentwert dieses Codewortes wenigstens annähernd wiedergeben.

3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch eine auf das vorbestimmte Codewort ansprechende Einrichtung (136,160) zur Bestimmung des maximalen Segmentwertes an Hand der Segmentsbits und ausgewählter Mantissenbits des vorbestimmten Codewortes.

4. Vorrichtung nach Anspruch 3, gekennzeichnet durch eine Einrichtung zur Bestimmung der Anzahl von ausgewählten Mantissenbits, die einen vorbestimmten Logikzustand besitzen.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der maximale Segmentwert aus den Segmentbits des vorbestimmten Codewortes und aus der Anzahl der ausgewählten Mantissenbits mit dem vorbestimmten Logikzustand ermittelt wird.

6. Vorrichtung nach Anspruch 3, gekennzeichnet durch eine der Einstellung der Blockphase dienende Einstelleinrichtung (600), die eine Vergleichseinrichtung (610) zum Vergleichen des maximalen Segmentwertes mit dem Wert der Segmentbits jedes Codewortes im Block aufweist

7. Vorrichtung nach Anspruch 6, gekennzeichnet durch eine auf die Vergleichseinrichtung (610) ansprechende Blockphaseneinstelleinrichtung (700).

8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Einstelleinrichtung (600) eine auf die Vergleichseinrichtung (610) ansprechende Einrichtung (642) umfaßt, die feststellt, daß kein Codewort im Block Segmentbits mit einem Wert größer als der maximale Segmentwert aufweist.

9. Vorrichtung nach Anspruch 6,7 oder 8, dadurch gekennzeichnet, daß die Einstelleinrichtung (600) eine auf die Vergleichseinrichtung (610) ansprechende Einrichtung (641) aufweist, die feststellt, daß wenigstens ein Codewort im Block Segmentbits mit einem Wert gleich dem maximalen Segmentwert aufweist.