DE2547597C2

DE2547597C2 - Verfahren und Vorrichtung zur Kompression und Expansion von Digitalcodewörtern

Info

Publication number: DE2547597C2
Application number: DE2547597A
Authority: DE
Inventors: Donald Lars Colts Neck N.J. Duttweiler; David Gavin Matawan N.J. Messerschmitt
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1974-10-25
Filing date: 1975-10-24
Publication date: 1983-04-07
Also published as: JPS5165867A; US3945002A; GB1511546A; DE2547597A1; FR2290095A1; NL7512492A; JPS614221B2; CA1009763A; SE7511675L; FR2290095B1

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1 sowie eine Vorrichtung zur Durchführung des Verfahrens.

Es sind bereits viele digitale Kompressoren zur Verwendung in Verbindung mit gleichförmig codierten Analogsignalen entwickelt worden. Als typisches Beispiel wird auf den in der US-PS 37 89 392 beschriebenen digitalen Kompressor verwiesen. In diesen Kompressoren wird ein gleichförmig codiertes Digitalwort vor seiner Übertragung in seiner Länge dadurch verkleinert, daß die Anzahl der Nullen, die dem anfänglichen Vorzeichenbit folgen, in ein Codewort mit 3 Bits umgesetzt wird. Diesem Codewort mit drei Bits folgt dann eine vorbestimmte Anzahl derjenigen Bits, welche den anfänglichen Nullen folgen. Im Fall von langen Digitalwörtern fallen dann viele der niedrigerstelligen Bits einfach weg.

Das in der genannten US-PS 37 89 392 beschriebene Digitalformat ähnelt dem Digitalformat, das von Codierern in den sogenannten D2- und D3-Kanalbänken im Beil-System erzeugt werden, die Analogsignale in einen nicht gleichförmig codierten Bitstrom umwandeln. Bei der Codierung der Analogsignale quantisieren diese Kanalbänke die Signale ungleichmäßig, um das Signal-Rauschverhältnis der schwachen Signale auf Kosten einer groben Quantisierung der starken Analogsignale zu verbessern. Die dabei benutzte nicht gleichförmige Codierung ist als ^-Gesetz-Codierung bekannt. Bei der in den D2- und D3-Kanalbänken verwendeten nicht gleichförmigen Codierung mit μ = 255 wird jeder Analogabtastwert in ein Binärzeichen mit 8 Bits umgewandelt. Das Anfangsbit des Digitalzeichens stellt das Vorzeichen oder die Polarität der Analogabtastung dar, und die Grobamplitude der Analogabtastung wird durch die drei dem Vorzeichenbit folgenden Bits angegeben. Die drei Bits definieren eine von acht Amplitudenbereichen, die als Segment- oder Abschnittswerte bekannt sind. Aufeinanderfolgende Segmente entsprechen jeweils einer Verdoppelung der Analogabtastwerte. Schließlich stellen die restlichen vier Bits, die Mantissenbits genannt werden, eines von 16 Intervallen gleicher Länge in jedem der Segmente dar.

Eine andere Art der Bitratenreduzierung bei gleichförmig codierten Analogabtastungen ist als NIC-Kompandierung (Nearly Instantaneous Companding, d. h. nahezu augenblickliche Kompandierunj) oder als Block-Kompandierung bekannt. Diese Technik ist beschrieben in einem Aufsatz von M. G. Croll, M. E. B. Moffat und D. W. Osborne »Nearly Instantaneous Digital Compandor for Transmitting Six Sound-Programme Signal in a 2,048 Mbit/s Multiplex«, in der Zeitschrift Electronics Letters, 12. JuIi 1973, Band 9, Nr. 14, Seiten 298 bis 300 und in einem Aufsatz »Progress in PCM and Delta Modulation: Block-Companded Coding of Speech Signals«, A. Croisier, IBM France Center d'Etudes et Recherches, 06610 — La Gaude, Frankreich, aufgrund eines Vortrages auf dem Internationalen Seminar in Zürich Ί974 vom 12. bis 15. März 1974.

Bei der nahezu augenblicklichen Kompandierung werden die gleichförmig codierten Abtastwerte in Blöcken mit einer vorbestimmten Anzahl von Codewörtern verarbeitet. Die Codewörter jedes Blockes werden in einer digitalen Verzögerungseinrichtung gespeichert, und es wird der größte Abtastwert für den Block ermittelt. Dieser größte Abtastwert wird dann zur Verarbeitung der gespeicherten Codewörter benutzt. Die Position der höchststelligen 1 im größten Abtastwert wird durch ein Maßstabsfaktorwort dargestellt, und dieses Wort wird dann zusammen mit den verarbeiteten Codewörtern zur Empfangsstelle übertragen.

Bei dem nahezu augenblicklichen Kompander, der in dem vorgenannten Aufsatz von M. G. Croll et al. beschrieben wird, bestimmt man den Maximalwert in einem Biock von Codewörtern durch Suchen nach der höchststelligen digitalen 1 im Block. Die Position dieser höchststelligen 1 wird dann zur Bestimmung des höchststelligen Bit eines Wortes fester Länge benutzt, das für jedes der Codewörter im Block übertragen werden muß. Bei der in dem oben genannten Aufsatz von A. Croisier beschriebenen Blockverarbeilung wird eine ähnliche Technik der Bitratenreduzierung angewendet in Verbindung mit einem zusätzlichen Merkmal hinsichtlich der Bestimmung des Maximalwertes der Differenzen zwischen aufeinanderfolgenden Abtastwerten, wenn eine differentielle Pulscodemodulations-Codierung (DPCM) in Betracht gezogen wird. Bei beiden bekannten Blockverarbeitern sind am Eingang gleichförmig codierte Analogabtastwerte vorhanden.

Der Erfindung liegt die Aufgabe zugrunde, die Anzahl von Bits zu verringern, die zur Darstellung nicht gleichförmig codierter Digilaicodewörter übertragen werden müssen.

■»ο Die Lösung der Aufgabe ist im Patentanspruch 1 bzw. im Patentanspruch 3 angegeben.

Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung wird ein Block mit einer vorbestimmten Anzahl von nicht gleichförmig codierten Wörtern in einer digitalen Verzögerungseinrichtung gespeichert, während ein in diesem Block vorhandener maximaler Segmentwert bestimmt und zur Verwendung bei der Verarbeitung jedes Codewortes im Block gespeichert wird. Die niedrigststeiligen oder Mantissenbits für jedes gespeicherte Codewort werden in ein Schieberegister zusammen mit einem Bit eingegeben, dessen Wert durch die Segmentbits für dieses Codewort bestimmt wird. Der Registerinhalt wird dann unter Erzeugung eines komprimierten Codewortes um einen Betrag verschoben, der von der Differenz zwischen dem gespeicherten maximalen Segmentwert und dem durch die Segmentbits dargestellten Segmentwert abhängt. Der maximale Segmentwert wird zusammen mit den komprimierten Codewörtern des Blocks im Multiplexverfahren zu einer Empfangsstelle übertragen. Empfangsseitig wird dann der nach dem Demultiplexieren erzeugte maximale Segmentwert zur Expansion und damit Rekonstruktion von Codewörtern benutzt, die die gleiche Anzahl von Bits und das gleiche Codeformat wie die Wörter am Eingang des sendeseitigen Verarbeiters haben.

Nachfolgend soll die Erfindung anhand der Zeichnungen beschrieben werden. Es zeigt

F i g. 1 das Blockschaltbild eines Ausführungsbeispiels für einen sendeseitigen Kompressor nach der Erfindung; >

F i g. 2 das Blockschaltbild eines Ausführungsbeispiels für einen empfangsseitigen Expander nach der Erfindung;

F i g. 3 Taktsignale, die im Kompressor und Expander gemäß F i g. 1 bzw. 2 verwendet werden;

Fig.4 eine Codeumsetztabelle zur Erläuterung der Arbeitsweise des erfindungsgemäßen Ausführungsbeispiels.

Das Verfahren zum Komprimieren und Expandieren von Daten bei der Tandemverarbeitimg von nicht gleichförmig codierten Digitalcodewörtern wird anhand von Fig. 4 erläutert. Bei dem Ausführungsbeispiel der Erfindung wird ein Digitalwort mit 8 Bits, das vorher entsprechend einem //.-Gesetz codiert worden ist, zwecks Übertragung zu einer Empfangsstelle in ein Digitalwort mit 6 Bits umgesetzt. Bei dem zu beschreibenden Ausführungsbeispiel sind 8 Digitalwörter in jedem Block von Digitalwörtern vorhanden. Entsprechend der zweiten Spalte in F i g. 4 enthält jedes Digitalwort am Eingang des sendeseitigen Verarbeiters als Anfangsbit ein Vorzeichenbit 5, gefolgt von drei Bits, die das Codiersegment bezeichnen, zu dem der Abtastwert gehört, sowie gefolgt von vier Mantissenbits, die eines der 16 Intervalle darstellen, in die jedes Segment unterteilt ist. Bei drei Bits zur Darstellung des Segments sind 8 Segmentwerte möglich.

In Fig. 4 sind nur die Segmentwerte anhand ihrer richtigen Digitalwerte dargestellt. Das Vorzeichenbit wird mit dem Buchstaben S bezeichnet, und die vier Mantissenbits werden durch die Buchstaben WXYZ angegeben. Diese Buchstaben können eine Binärdarstellung irgendeines von 16 Digitalwerten entsprechend den 16 Intervallen in einem Segment annehmen. Die Codierung für jedes spezielle Digitalwort mit 8 Bits hängt vom Wert des maximalen Segments innerhalb des «o Blockes von Digitalwörtern ab. Um den komprimierten Digitaicode für irgendein Digilaiwuit mit 8 BiU am Eingang bestimmen zu können, muß man zunächst das maximale Segment innerhalb des Blockes von Digitalwörtern kennen und dann diejenige Zeile in Fig. 4 für diesen maximalen Segmentwert feststellen, welcher außerdem den durch die drei, dem Vorzeichenbit folgenden Bits des Digitalwortes mit 8 Bit angegebenen Segmentwert enthält. Die dritte Spalte in Fig. 4 gibt den Digitaicode mit 6 Bit an. der aufgrund des in der 2. Spalte dargestellten Digitalwortes erzeugt wird. Die 4. Spalte !P. F i iz. 4 zci^at scL-icßüch d?.s ^vnandierto Digitalwort mit 8 Bits, das empfangsseitig wiederhergestellt wird, nachdem das Digitalwort mit 6 Bits gemäß Spalte 3 über einen Übertragungskanal zusammen mit den maximalen Segmentbits übertragen worden ist.

Wenn das gerade verarbeitete Digitalwort einen Segmentwen gleich dem maximalen Segmentwen innerhalb eines Blockes von Digitalwörtern besitzt, so werden die drei Bits, die den Segmentwert angeben, einfach durch eine digitale 1 ersetzt (außer, wenn das Segment des Eingangsdigitaiwortes 000 lautet), und die Bits WXYZ, die das Intervall darstellen, werden ohne Änderung übertragen. Für irgendein Digitalwort mit einem Segmentwert kleiner als der maximale Segmentwert innerhalb des Blockes von Digitalwörtern wird die digitale 1 um eine Anzahl von Ziffernstellen nach rechts verschoben, die durch die Differenz zwischen den beiden Segmentwerten bestimmt ist. (Wenn der Segmentwert des Eingangsdigitalwortes 000 ist, so nimmt eine digitale 0 die Stelle der digitalen 1 ein.) Die Ziffernstellen zwischen dem Vorzeichenbit und der digitalen 1 werden mit digitalen 0-Werten aufgefüllt, und die Bits WXYZ werden außer Betracht gelassen, beginnen mit dem niedrigststelligen Bit und der Zahl nach gleich der Anzahl von eingefügten digitalen 0-Werten. In dem außerordentlich unwahrscheinlichen Fall, in dem sowohl ein maximaler Segmentwen und Abtastwerte entsprechend den niedrigeren Segmentwerten innerhalb des gleichen Blockes von Digitalwörtern vorhanden sind, besitzen die niedrigeren Segmentwörter alle di«. gleichen digitalen Darstellungen. Im Ergebnis bewirkt die vorliegende Technik bei der Verarbeitung vorher nicht gleichförmig codierter Wörter, daß die Digitalwörter innerhalb jedes Blockes von Digitalwörtern in einer Form quantisiert werden, in der die Quantisierungsschritte entheitlichen Abstand haben und durch die Intervalle in dem maximalen Segmentwert bestimmt werden und gleich diesen Intervallen sind. Eine Ausnahme ergibt sich bei dem Segment 000, bei dem die Schriftgröße nur halb so groß ist.

Eine Schaltungsanordnung zur Durchführung des neuen Verfahrens nach F i g. 4 ist als Blockschaltbild in Fig. 1 dargestellt. Jedes Eingangsdigitalwort mit 8 Bits kommt parallel auf den Eingangsleitungen 101 bis 108 an. Das Vorzeichenbit 5 erscheint auf der Leitung 101. Die drei Bits, die dem Segmentwen entsprechen, sind in Fig. 1 durch die Buchstaben A, Bund Cangegeben und erscheinen auf den Leitungen 102, 103, 104. Der Buchstabe A gibt das höchststellige Bit und C das niedrigststellige Bit des Segmentwertes an. Die vier Mantissenbits, die eines der 16 Intervalle innerhalb des jeweiligen Segmentes angeben, sind durch die Buchstaben W, X, Y und Z dargestellt und erscheinen parallel auf den Eingangsleitungen 105,106,107,108.

Alle Bauteile in F i g. 1 sind an einen Taktgeber 180 angeschlossen, der an seinen verschiedenen Ausgängen Rechteck-Taktsignale der in Fig. 3 gezeigten Art liefert. Ein Taktsigna! wird auf der Leitung 181 am Ausgang des Taktgebers 180 geliefert und ist in F i g. 1 und in F i g. 3 mit C1 bezeichnet. Im Taktgeber 180 wird das Taktsignal Cl durch sechs heruntergeteilt, so daß sich das Taktsignal C2 auf der Leitung 182 ergibt. Die positiv gerichteten Flanken des Taktsignals C2 treten mit einer Frequenz auf, die gleich der Frequenz ist. mit der Digitalwörter mit 8 Bits parallel auf den Eingangsleitungen 101 bis 108 erscheinen. Der Taktgeber 180 teilt darüber hinaus das Taktsignal C2 durch acht, um das Taktsignal Ci auf der Leitung 183 zu liefern. Positiv gerichtete Flanken des Signals C3 treten mit der Blockfrequenz auf, wobei jeder Block 8 Digitalwörter enthält.

Die Bits auf den Eingangsleitungen 101 bis 108 werden je einem Eingangsanschluß eines von einer Gruppe von Schieberegistern 111 bis 118 zugeführt. Über die Leitung 182 wird das Taktsignal C2 an die Schiebeeingänge der Register 111 bis 118 gegeben. Jede positiv gerichtete Flanke des Taktsignals C2 bewirkt dann, daß die Bits auf den Eingangsleitungen 101 bis 108 in die Zellen der Schieberegister Ul bis 118 eingeführt werden. Die Schieberegister 112 bis 118 besitzen jeweils Zellen, so daß innerhalb der Register ein vollständiger Bleck von 8 Eingangswörtern zuzüglich eines Wortes in den Ausgangszellen gespeichert werden kann, das von den noch zu beschreibenden Schaltungen bearbeitet

aufnimmt, weist eine zusätzliche Zelle (d. h. insgesamt 10 Zellen) auf, um eine Verzögerung zu berücksichtigen, die durch die übrigen Verarbeitungsschaltungen bei den anderen Bits eingeführt wird. ■'>

Die Bits A. B und C, die den Segmentwert eines Digitalwortes darstellen, werden über die Leitungen 102, 103 und 104 den Eingängen einer 3-Bit-Verriegelungsschaltung 121 und einer Vergleichsschaltung 122 zugeführt. Die Verriegelungsschallung 121 nimmt die i<> drei Bits auf den Leitungen 102, 103 und 104 nur auf, wenn an ihrem Steuereingang 123 ein Erregungsimpuls vorhanden ist. Der Steuereingang 123 wird nur dann erregt, wenn einer der Eingänge eines ODER-Gatters 124 erregt ist. Einem Eingang des ODER-Gatters 124 i"> wird das Taktsignal Ci auf der Leitung 183 vom Taktgeber 180 zugeführt.

Im Ergebnis werden die Bits A, B. C des ersten Digitalwortes in einem Block von Digitalwörlern in die Verriegelungsschaltung 121 eingegeben. Der 2. Eingang :< > des ODER-Gatters 124 wird vom Ausgang eines UND-Gatters 125 erregt, das wiederum bei Vorhandensein eines Impulses im Taktsignal C 2 betätigt wird, aber nur dann, wenn die Bits A, B, Cauf den Eingangsleitungen 102, 103, 104 einen Wert darstellen, der größer ist r> als die Bits, die im Augenblick innerhalb der 3-Bit-Verriegelungsschaltiing 121 gespeichert wind. Wenn also die Bits A. B. Cdes 2. Digitalwortes in einem Block mit Digitalwörtern einen Segmentwert darstellen, der größer ist als der Segmentwert des ersten J" Digitalwortes, erregt die Vergleichsschaltung 122 einen Eingang des UND-Gatters 125 und bei Vorhandensein eines Impulses im Taktsignal C2 wird dieser größere Segmentwert in die 3-Bit-Verriegelungsschaltung 121 eingegeben. Wenn andererseits der Segmentwert für J^r> ein Digitalwort auf den Leitungen 102, 103, 104 kleiner ist als die in der Verriegelungsschaltung 121 gespeicherten drei Bits, erzeugt die Vergleichsschaltung 122 kein Erregungssignal an dem einen Eingang des UND-Gatters 125. so daß der positiv gerichtete Impuls im ⁴" Taktsignal C2 nicht in der Lage ist, das Eingangssignal in die Verriegelungsschaltung 121 einzugeben.

Auf diese Weise bewirken die Vergleichsschaltung 122, das UND-Gatter 125 und das ODER-Gatter 124. daß in Abhängigkeit von den Taktsignalen C2 und C3 *'> der maximale Segmentwert innerhalb eines Blockes von Digitalwörtern ausgewählt und in der 3-Bit-Verriegelungsschaltung 121 gespeichert wird. Am Anfang eines neuen Blockes von Digitalwörtern, der durch das Auftreten eines positiv gerichteten Impulses im "^>0 Taktsignal C3 markiert wird, erregt dieser positiv gerichtete Impuls auf der Leitung !83 den Einsneichereingang einer zweiten 3-Bit-Verriegelungsschaltung 126, deren Eingänge mit den Ausgängen der Verriegelungsschaltung 121 verbunden sind. Im Ergebnis wird der in der Verriegelungsschaltung 121 gespeicherte maximale Segmentwert in den Speicher der 3-Bit-Verriegelungsschaltung 126 zum gleichen Zeitpunkt übertragen, zu dem das erste Digitalwort des Blockes, das diesem maximalen Segmentwert entspricht, am Aus- ^b0 gang der Schieberegister 111 bis 118 vorhanden ist.

Die drei Bits, die in der Verriegelungsschaltung 126 gespeichert sind und den maximalen Segmentwert für den Block von Digitalwörtern darstellen, die am Ausgang der Schieberegister 111 bis 118 erscheinen. werden als Bits Af 2, Mi und MO auf den Leitungen 130, 131 und 132 bezeichnet, wobei M2 das höchststellige Bit ist. Diese Bits werden über Leitungen 130, 131 und 132

den Eingängen eines 3-Bit-Rückwärts/ählers 133 und den Eingängen einer Digital-Multiplexer-Schaltung 190 zugeführt.

Das Taktsignal C2 auf der Leitung 182 wird dem Einspeichereingang des 3-Bit-Rückwärtszählers 133 zugeführt. Wenn ein positiver Impuls des Taktsignals C2 am Einspeichereingang liegt, bewirkt eine positiv gerichtete Flanke des Taktsignals Cl auf der Leitung 181 am Takteingang des Zählers 133, daß die Bits auf den Leitungen 130,131 und 132 in den 3-Bit-Rückwärtszähler 133 eingeführt werden. Wie oben erläutert, wird das Taktsignal C2 im Taktgeber 180 durch Rückwärtszählen des Taktsignals Cl abgeleitet. Aufgrund einer kleinen Verzögerung in diesen Teilerschaltungen treten die Flanken im Taktsignal C2 immer nach der positiv gerichteten Flanke im Taktsignal Cl auf. Im Ergebnis tritt die positiv gerichtete Flanke im Taktsignal Cl, die den positiven Impuls des Taktsignals C2 beendet, während eines Zeitpunktes auf, zu dem das Taktsignal C2 eine positive Spannung an den Einspeichereingang des 3-Bit-Rückwärtszählers 133 anlegt. Demgemäß sind fünf der sechs positiv gerichteten Flanken im Taktsignal C 1 während des Intervalls zwischen positiven Impulsen im Taktsignal C2 vorhanden.

Mit dem Erscheinen jeder positiven Flanke im Taktsignal C2 tritt ein neues Digkalwort am Ausgang der Schieberegister 112 bis 118 auf den Leitungen 141 bis 148 auf. Das Vorzeichenbit am Ausgang des Schieberegisters 111 wird über die Leitung 141 zu einem Eingang des digitalen Multiplexers 190 geführt, um auf die nachfolgend beschriebene Weise verarbeitet zu werden. Die Segmentbits auf den Leitungen 142, 143 und 144 werden je sowohl einem Eingang eines ODER-Gatters 149 als auch einem Sperreingang eines der UND-Gatter 152, 153 und 154 zugeführt. Die Mantissenbits am Ausgang der Schieberegister 115 bis 118. die das Intervall darstellen, werden über Leitungen 145 bis 148 den letzten vier Zellen eines 5-Bit-Schieberegisters 160 zugeführt, wobei das Bit Z auf der Leitung

148 in die letzte Zeile gegeben wird.

Die erste oder Anfangszelle des 5-Bit-Schieberegisiers 160 ist über eine Leitung 159 so geschaltet, daß sie den am Ausgang des ODER-Gatters 149 erzeugten logischen Zustand übernimmt. Wenn eine digitale 1 an einem oder mehreren Ausgängen der Schieberegister 112, 113 und 114 vorhanden ist, gibt das ODER-Gatter

149 eine logische 1 an den Eingang der ersten Zelle im 5-Bit-Schieberegister 160. Wenn andererseits die 3 Bits auf den Leitungen 142, 143 und 144 alle logische 0-Werte sind, dann überträgt das ODER-Gatter 149 eine logische 0 an den Eingang der ersten Zelle des Schieberegisters 160. Bei Anliegen eines positiver, Impulses des Taktsignals C2 am Einspeichereingang des Schieberegisters 160 bewirkt eine positiv gerichtete Flanke im Taktsignal Cl am Takteingang dieses Schieberegisters, daß die Digitalwerte auf den Leitungen 159, 145, 146, 147 und 148 in die Zellen des 5-Bit-Schieberegisters 160 eingeführt werden.

Der Ausgang eines UND-Gatters 157 ist über eine Leitung 134 sowohl mit dem Betätigungseingang des 3-Bit-Rückwärtszählers 133 als auch mit dem Betätigungseingang des 5-Bit-Schieberegisters 160 verbunden. Wie oben angegeben, liegen die Taktimpulse C1 an den Takteingängen des Rückwärtszählers und des Schieberegisters. Wenn das UND-Gatter 157 an seinen beiden Eingängen erregt wird, wodurch beide Betätigungseingänge erregt werden, bewirkt jede positiv gerichtete Ranke im Taktsignal Cl, daß der 3-Bit-

Rückwärtszähler 133 seinen Zählwert um 1 verringert und daß außerdem jedes Bit im Schieberegister 160 um eine Zelle nach rechts verschoben wird. Der Einspeichereingang sowohl des Rückwärtszählers als auch des Schieberegisters geht dem entsprechenden Betätigungseingang vor, so daß das Rückwärtszählen und das Verschieben nur stattfindet, wenn die Einspeichereingänge nicht durch positive Impulse des Taktsignals Cl erregt sind. Wenn das Digitalwort im Schieberegister 160 um eine Zelle nach rechts geschoben wird, wird eine logische 0 auf der Leitung 158 an einem Eingang des Schieberegisters 160 in die erste Zelle des Registers eingeführt. Kurz gesagt, verschieben die positiv gerichteten Flanken im Taktsignal Cl die Bits im Schieberegister 160 um einen Betrag, der von der Differenz zwischen dem maximalen Segmentwert, der zu Anfang im 3-Bit-Rückwärtszähler 133 gespeichert ist, und dem Segmentwert abhängt, der durch das zu verarbeitende Digitalwort auf den Leitungen 142, 143 und 144 dargestellt wird.

Ein Eingang des UND-Gatters 157 ist mit dem Ausgang eines ODER-Gatters 155 verbunden, an dessen Eingängen wiederum die beiden höchststelügen Bits im Rückwärtszähler 133 liegen. Der zweite Eingang des UND-Gatters Ϊ57 ist mit dem Ausgang eines ODER-Gatters 156 verbunden, dessen Eingänge mit den Ausgängen von Gattern 152, 153 und 154 gekoppelt sind. Wie oben angegeben, sind die Sperreingänge der UND-Gatter 152,153 und 154 so verbunden, daß sie die Segmentbits auf den Leitungen 142, 143 bzw. 144 aufnehmen. Die zweiten F.ingänge dieser UND-Gatter 152, 153 und 154 nehmen die Ausgangsbits des Rückwärtszählers 133 auf, wobei jedes Gatter mit einem Ausgang des Zählers 133 verbunden ist, der der gleichen Bitposition entspricht, die dem Gatter an seinem Sperreingang über eine der Leitungen 142, 143 und 144 angeboten wird. Bei dieser Schaltung der UND-Gatter 152, 153 und 154 wird ein Erregungssignal einem der Eingänge des ODER-Gatters 156 zugeführt, so lange das Digitalwort im Rückwärtszähler 133 größer ist als das Digitalwort am Ausgang der Schieberegister 112, 113 und 114. Wenn die beiden Wörter identisch sind, wird dem ODER-Gatter 156 kein Erregungssignal zugeführt, so daß das UND-Gatter 157 den Betätigungseingang des Schieberegisters 169 nicht erregen kann.

Andererseits schaltet das ODER-Gatter 155 sein Erregungssignal für das UND-Gatter 157 ab, wenn entweder eine 001 oder eine 000 im Rückwärtszähler 133 vorhanden ist. Zusammengefaßt verschieben die positiv gerichteten Flanken im Taktsignal Cl das Digitalwort im Schieberegister 160. bis entweder der Segmentwert auf den Leitungen 142,143 und 144 gleich dem vom Rückwärtszähler 133 erzeugten Digitalwert ist oder bis keine digitale 1 mehr in den beiden höchststelügen Bitpositionen am Ausgang des 3-Bit-Rückwärtszählers 133 vorhanden ist. Auf diese Weise werden die 3 Bits, die den Segmentwert in einem Digitalwort mit 8 Bits darstellen, durch die in Spalte 3 in Fig.4 dargestellten logischen 1- und 0-Werte ersetzt, und die Mantissenbits WXYZ werden mit einer solchen Anzahl fallen gelassen, daß eine Anpassung an die zusätzlichen 0-Werte vorhanden ist, die hinzugefügt werden müssen.

Das Digitalwort im Schieberegister 160 wird über Leitungen 161 bis 165 dem Digital-Multiplexer 190 zugeführt. Jedes dieser Digitalwörter wird natürlich von einem Vorzeichenbit auf der Leitung 141 begleitet, das bei der sendeseitigen Verarbeitung unverändert bleibt.

Das Vorzeichenbit auf der Leitung 141 entspricht den Digitalbits auf den Leitungen 161 bis 165. obwohl die Verarbeitung durch den Rückwärtszähler und das Register eine C2-Periode gedauert hat, da das Vorzeichenbit durch eine zusätzliche Zelle im Schieberegister 111 verzögert wird.

Der Digital-Multiplexer 190 erhält ebenfalls ein Taktsignal vom Taktgeber 180 über eine Leitung 184. Unter Verwendung dieser Taktimpulse auf der Leitung

ίο 184 leitet der Digital-Multiplexer 190 die Bitfrequenz ab. die bei der Übertragung über den Kanal 200 benutzt wird. Außerdem werden auf bekannte Weise im Multiplexer 190 den Taktsignalen C2 und C3 entsprechende Rechtecksignale abgeleitet, um festzustellen, wann die maximalen Segmentbits auf den Leitungen 130, 131 und 132 und die Bits auf den Leitungen 141 und 161 bis 165 abgetastet werden müssen. Die Maximalsegmentbits werden vom Digital-Multiplexer 190 zum Übertragungskanal 200 gegeben.

nachdem ein Rahmenbildungs- oder Synchronisationscodewort ausgesendet worden ist. um anzuzeigen, daß ein neuer Block von Abtastwerten begonnen hat. Den Maximalsegmentbits folgen dann die komprimierten Digitalwörter des Blockes, die durch die Digitalwerte auf den Leitungen 141 und 161 bis 165 dargestellt werden.

Nach Übertragung der komprimierten Digitalwörter über den Kanal 200 werden sie empfangsseitig durch den digitalen Demultiplexer 290 in Fig. 2 demultiplext.

jo Die Maximalsegmentbits M 2. Ml und MO. entsprechend denjenigen Bits, welche in der 3-Bii-Verriegelungsschaltung 126 gespeichert waren, werden zu Beginn jedes Blockes vom digitalen Demultiplexei 290 auf den Leitungen 232, 231 und 230 (F ig. 2) geliefert.

Die vom sendeseitigen Verarbeiter während jedes Blockes erzeugten Digitalwörter werden nacheinander vom Demultiplexer 200 in Parallelform auf den Leitungen 261 bis 165 geliefert. Darüber hinaus steuert der Demultiplexer 290 einen Taktgeber 280 entspre-

chendder Bit-Frequenz auf dem Übertragungskanal 200 derart, daß der Taktgeber Taktsignale auf den Leitungen 281, 282 und 283 erzeugt, die den vorher im sendeseitigen Verarbeiter gemäß F i g. 1 erzeugten Taktsignalen Cl. C2 bzw. C3 entsprechen. Diese vom Taktgeber 281 in Fi g. 2 erzeugten Taktsignale werden ebenfalls durch die Spannungskurven gemäß F i g. 3 dargestellt.

Am Anfang jedes Blockes erregt die positiv gerichtete Flanke im Taktsignal C3 den Einspeichereingang einer S-Bit-Verriegelungsschaltung 226, wodurch das Maximalsegmenlwort auf den Leitungen 23C, 231 und 232 in die Verriegelungsschaltung eingeführt wird. Die Bits des komprimierten Digitaiwortes werden über die Leitungen 261 bis 265 zu den ersten fünf Zellen eines 6-Bit-Schieberegisters 260 übertragen. Der 6. Zelle des Schieberegisters 260 wird über die Leitung 273 eine Spannung zugeführt, die einer logischen 1 entspricht. Wenn der positive Impuls des Taktimpuls C2 am Betätigungseingang des Schieberegisters 260 ansteht, bewirkt eine positiv gerichtete Flanke im Taktsignal Cl, die an den Takteingang des Schieberegisgers 260 angeschaltet ist daß das verarbeitete Digitalwort auf den Leitungen 261 bis 265 und die logische 1 auf der Leitung 273 in das Schieberegister eingespeichert werden. Auf ähnliche Weise erregt der positive Impuls im Taktsignal C2 den Einspeichereingang eines 3-Bit-Rückwärtszählers 233, und eine positiv gerichtete Flanke im Taktsignal C1, die an den Takteingang dieses

Rückwäriszählers angekoppelt ist, bewirkt die Eingabe des Maximalsegmentwortes aus der 3-Bit-Vcrriegelungsschaltung 226 in den Rückwärtszähler 233.

Ein UND-Gatter 271 ist mit seinem Ausgang an den Betätigungseingang des 3-Bit-Rückwärtszählers 233 und an den Betätigungseingang des 6-Bit-Schieberegisters 260 angeschaltet. Wenn das UND-Gatter 271 erregt ist und dann ein Erregungssignal an die beiden Betätigungseingänge liefert, bewirkt jede positiv gerichtete Flanke im Taktsignal Cl am Takteingang des Rückwärtszählers 233, daß das in diesen Zähler gespeicherte Digitalwort in seinem Wert um 1 .erringen wird, und jede positiv gerichtete Flanke im Taktsignal C1 am Takteingang des Schieberegisters 260 führt dazu, daß die in diesem Register gespeicherten Bits um eine Position nach links geschoben werden. Bei dieser Linksverschiebung wird der letzten Zelle auf der rechten Seite über die Leitung 258 eine digitale 0 zugeführt. Wie im Falle des sendeseitigen Verarbeiters gemäß Fig. 1 haben die Einspeichereingänge des Zählers 233 und des Schieberegisters 260 Vorrang gegenüber den entsprechenden Betätigungseingängen, so daß die Rückwärtszählung und der Schiebevorgang nur dann stattfindet, wenn die Einspeichereingänge nicht erregt werden.

Ein Eingang des UND-Gatters 271 ist mit dem Ausgang eines ODER-Gatters 255 verbunden, dessen beide Eingänge mit den beiden höchststelligen Bit-Positionen des 3-Bit-Rückwärtszählers 233 verbunden sind. Außerdem ist ein Sperreingang des UND-Gauers 271 an die erste oder am weitesten links stehende Zelle des 6-Bit-Schieberegisiers 260 angeschaltet. Zwischen den positiven Impulsen des Taktsignals C2 auf der Leitung 282 treten 5 positiv gerichtete Flanken im Taktsignal Cl auf der Leitung 281 auf. Wie ODen angegeben, betätigen dieje 5 positiv gerichteten Flanken den Rückwärtszähler 233 und das Schieberegister 260 nur dann, wenn das UND-Gatter 271 erregt ist. Dieses Gatter ist wiederum nur dann erregt, wenn eine logische 1 in einer der oder beiden höchststelligen Bit-Positionen des Zählers 233 vorhanden ist und wenn eine logische 0 sich in der ersten oder am weitesten links stehenden Zelle des Registers 260 befindet. Das UND-Gatter 271 bleibt erregt, bis eine digitale 0 in beiden höchststelligen Bits des Rückwärtszählers 233 vorhanden ist oder eine digitale 1 sich in der ersten oder am weitesten links stehenden Zelle des Schieberegisters 260 befindet, in denjenigen Fällen, in welchen der Maximalsegmentwert des Blocks groß und der Segmentwert des verarbeiteten Wortes klein ist, können alle fünf positiv gerichteten Flanken des Taktsignals Cl zum Schiebeeingang des Registers 260 übertragen werden.

Entsprechend der Tabelle für die Digitalwerte gemäß Fig. 4 kann die erste Zelle des Schieberegisters 260 entweder eine digitale 1 oder eine digitale 0 enthalten, wenn der Schiebevorgang beendet ist, indem eine mit der Ziffer 001 im Rückwärtszähler 233 gebildet worden ist oder nachdem insgesamt fünf Verschiebevorgänge durch die fünf positiv gerichteten Flanken im Taktsignal Cl veranlaßt worden sind. Der Ausgang der ersten Zelle im Schieberegister 260 ist mit einem Eingang eines UND-Gatters 272 verbunden, dessen zweiter Eingang das niedrigststellige Bit im Rückwärtszähler 233 aufnimmt. In dem Augenblick, in dem der positive Impuls des Taktsignals C2 vorhanden ist, bewirken diese beiden Eingangssignale des UND-Gatters 272 zusammen die Lieferung des niedrigststelligen Bit des rekonstruierten Segmentwortes auf der Leitung 204, das in Spalte 4 in F i g. 4 dargestellt ist. Das höchststellige Bit und die nachfolgenden Bits des rekonstruierten Segmentwortes werden zu diesem Zeitpunkt auf den Leitungen 202 und 203 von den beiden höchststelligen Bit-Positionen des 3-Bit-Rückwärtszählers 233 geliefert. Zum gleichen Zeitpunkt, d. h., während der positiven Impulse des Taktsignals C2, stellen die zweite bis fünfte Zelle des 6-Bit-Schieberegisters 260 ein rekonstruiertes Digitalwort zur Verfügung, das entsprechend der Angabe in Spalte 4 von F i g. 4 das Intervall angibt.

Das vom Demultiplexer 290 auf der Leitung 241 gelieferte Vorzeichenbit wird durch die positiv gerichtete Flanke im Taktsignal C2 in ein das 1 -Bit-Schieberegister 242 eingeführt. Die durch dieses Schieberegister bewirkte Verzögerung um eine C2-Periode gleicht die Verzögerung um eine Periode aus, die den anderen Bits eines verarbeiteten Wortes durch den Zähler 233 und das Schieberegister 260 mitgeteilt wird. Das Vorzeichenbit auf der Leitung 201 vom Register 242, das rekonstruierte Segmentwort und das rekonstruierte Intervallwort werden der Verbrauchereinrichtung 299 zugeführt, die unter Ansprechen auf die positiven Impulse im Taktsignal C2 diese Digitalwörter abtastet und sie zur weiteren Verwendung oder Übertragung speichert.

Im vorstehenden ist ein Ausführungsbeispiel der Erfindung beschrieben woiden. Bei anderen Ausführungsbeispielen sind beispielsweise Eingangsdigitalwörter, die durch eine andere nicht gleichförmige Codierung erzeugt worden sind, beispielsweise eine ^-Gesetz-Codierung, zur Verarbeitung ebenso gut geeignet. Darüber hinaus brauchen die vom sendeseitigen Verarbeiter erzeugten Wörter nicht in Serienform multiplexiert zu werden, sondern können auch in paralleler Form zum empfangsseitigen Verarbeiter übertragen werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

10

15

20

25

i. Verfahren zur Kompression und Expansion einer Folge von Digitalcodewörtern mit den Verfahrensschritten:

a) Feststellen und Speichern des Maximalwertes innerhalb eines Blockes mit einer vorgegebenen Anzahl von Codewörtern;

b) Verarbeiten jedes Codewortes des Blockes abhängig von dem Maximalwert unter Erzeugung eines Codewortes reduzierter Länge;

gekennzeichnet durch die Verfahrensschritte:

c) Verwendung von momentan komprimierten Digitalcodewörtern, die aus Segment- und Mantissenbits bestehen;

d) Ermitteln und Codieren der Differenz zwischen dem maximalen Segmentwert des Blockes und dem jeweiligen Segmentwert jedes Codewortes und Kombinieren der codierten Differenz mit Mantissenbits zu einem Codewort reduzierter Länge;

c) Expandieren der Codewörter reduzierter Länge·
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Verfahrensschritt b) die Segmentbits in jedem Codewort durch ein einzelnes Bit eines Wertes einer gewählten Anzahl von Bits des anderen Wertes in Ziffernstellen ersetzt werden, die dem einzelnen Bit vorausgehen, und daß die gewählte Anzahl von Bits von der Differenz zwischen dem Wert der Segmentbits des Codewortes und dem maximalen Segmenlwert hängt.
3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Verarbeitungseinrichtung (133, 160), die die Differenz zwischen dem maximalen Segmentw,?rt (MO, M\, Ml) des Blockes und dem Segment wert des jeweiligen Codewortes ermittelt und codiert sowie die codierte Differenz mit Mantissenbits zu einem Codewort reduzierter Länge codiert, und durch eine Einrichtung zum Expandieren der Codewörtcr reduzierter Länge.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung (133, 160) so ausgelegt ist, daß sie die Segmentbits in jedem Codewort durch ein einzelnes Bit eines Wertes und einer gewählten Anzahl von Bits des anderen Wertes in Ziffernstellen ersetzt, die dem einzelnen Bit vorausgehen, wobei die gewählte Anzahl von Bits von der Differenz zwischen dem Wert der Segmentbits des Codewortes und dem maximalen Segmenlwert abhängt.
5. Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung ein Schieberegister (160) aufweist, dessen Stufenzahl wenigstens um 1 größer als die Anzahl der Mantissen (WXYZ) in jedem der Digitalcodewörter ist, ferner eine Einrichtung (149), die unter Ansprechen auf die Segmentbits (ABC) einen Digitalwert in wenigstens eine Stufe des Schieberegisters eingibt, und eine Einrichtung (145 bis 148), die die Mantissenbils in weitere Stufen des Schieberegisters gibt.

30

35

40

50

55

60
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Einrichtung zur Eingabe eines Digitalwertes in wenigstens eine Stufe des Schieberegisters ein ODER-Gatter (149) aufweist, dessen Eingänge je eines der Segmentbits (ABC) aufnehmen.
7. Vorrichtung nach Anspruch 5 oder 6, gekennzeichnet durch eine Einrichtung (152 bis !57) zur wahlweisen Betätigung des Schieberegisters (160).
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß ein Rückwärtszähler (133) vorgesehen ist, der zur Anfangseinstellung auf den maximalen Segmentwert (MO, Mi,M2) anspricht, und daß der Rückwärtszähler einen Betätigungseingang aufweist, der auf die Einrichtung (152 bis 157) zur wahlweisen Betätigung des Schieberegisters anspricht.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Einrichtung zur wahlweisen Betätigung des Schieberegisters eine Vielzahl von UND-Gattern (152, 153, 154) aufweist, bei denen jeweils ein Eingangsanschluß ein unterschiedliches Ausgangssignal des Rückwärtszählers aufnimmt, und ein zweiter Eingangsanschluß eines der Segmentbits aufnimmt, ferner ein ODER-Gatter (155) zur Zusammenfassung gewählter Ausgangssignale des Rückwärtszählers (133) und ein UND-Gatter (157) zur Zusammenfassung der Ausgangssignale der beiden ODER-Gatter (155,156).
10. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung zum Expandieren der Digitalcodewörter folgende Bauteile aufweist: ein Schieberegister (260) mit einer Vielzahl von Stufen zur Speicherung eines Codewortes aus dem Block von Codewörtern reduzierter Länge;

einen Rückwärtszähler (233) mit einer Vielzahl von Bitpositionen,die einen Zählwert darstellen;
eine Einrichtung (226) zur anfänglichen Einstellung des Rückwäriszählers unter Ansprechen auf den maximalen Segmentweri von der Verarbeitung des Codewortes;

eine Einrichtung (271) zur Verringerung des Zählwertes im Rückwärtszähler (233) und zur Verschiebung des im Schieberegister (260) gespeicherten Codewortes in Richtung auf die Endstufe des Schieberegisters, wenn ein vorbestimmter logischer Zustand in einer von wenigstens zwei Stufen des Rückwärtszählers und ein zweiter vorbestimmter logischer Zustand in der Endstufe des Schieberegisters vorhanden ist, und
eine Einrichtung (299), die unter Ansprechen auf die Werte im Rückwärtszähler und in den Stufen des Schieberegisters ein expandiertes Codewort rekonstruiert.
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Einrichtung (271) zur Verringerung des Zählwertes im Rückwärtszähler (233) und zur Verschiebung des Codewortes im Schieberegister (260) ein UND-Gatter (271) mit wenigstens zwei Eingängen, ein ODER-Gatter (255) mit wenigstens zwei Eingängen, von denen jeder mit einer unterschiedlichen Bit-Position des Rückwärtszählers (233) verbunden ist, eine Einrichtung, die den Ausgang des ODER-Gatters (255) mit einem der Eingänge des UND-Gatters (271) verbindet, und eine Einrichtung enthält, die einen zweiten Eingang des UND-Gatters (271) mit der Endstufe des Schieberegisters (260) koppelt.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Einrichtung (299), die auf die Digitalwerte im Rückwärtszähler und in den Stufen des Schieberegisters anspricht, ein zweites UND-Gatter (272) enthält, von dem e.n Eingang mit der niedrigststelligen Bitposition des Rückwärtszählers (233) und ein zweiter Eingang mit der Endstufe des Schieberegisters (260) verbunden ist.