DE1803222B2

DE1803222B2 - Verfahren zum zusammenfassen pulscodierter nachrichten

Info

Publication number: DE1803222B2
Application number: DE19681803222
Authority: DE
Inventors: Andre Edouard Joseph Montrouge Hauts-de-Seine; Lerouge Claude Paul Henri Montgeron Essonne Chatelon
Original assignee: International Standard Electric Corp, New York, N.Y. (V.StA.)
Priority date: 1967-10-16
Filing date: 1968-10-16
Publication date: 1977-12-01
Also published as: NL6814769A; ES359236A1; GB1201967A; JPS5527492B1; DE1803222A1; BE722366A; US3575591A; CH486169A; FR1547633A

Description

Verschiedene Nachrichtensysteme ermöglichen Konferenzverbindungen zwischen mehreren Teilnehmern. Diese Systeme werden oft Konferenzkreise genannt. Alle Teilnehmer, die an einer solchen Konferenz teilnehmen, haben im allgemeinen die gleichen Möglichkeiten, d. h. jeder Teilnehmer kann alle hören und alle anderen können ihn hören. In den bekannten Telefonanlagen enthält ein Konferenzkreis im wesentlichen Transformatoren mit mehreren Wicklungen, über die die Sprachenergie, die von einer Station ausgeht, gleichmäßig auf die anderen Stationen aufgeteilt wird. Wenn N die Zahl der Konferenzteilnehmer ist, dann ist die nicht vermeidbare Dämpfung in dezibel mindestens gleich IUlOg₁₀(N-I).

fvian kann sich auch KonferenzschaHnngen vorstellen, in denen die Informationen in einem Binärcode übertragen werden. In solchen Konferenzschaltungen, die die Pulscodemodulation verwenden, ist jedes Sprachsignal abgetastet und jeder Abtastwert ist in einem Binärcode mit η Bit umgewandelt. Im einfachsten Fall, in dem nur 3 Teilnehmer zu einer Konferenz zusammengeschaltet sind, addiert man die beiden Sprachcodes, die von den zwei verschiedenen Teilnehmern stammen, und man erhält einen dritten Code, der zum dritten Teilnehmer übertragen wird. Beim dritten Teilnehmer wird der empfangene Code decodiert und das sich dabei ergebende Signal enthält Anteile entsprechend den beiden Signalen, die man durch Addition der Codewerte erhalten hat. Es ist klar, daß sich diese Addition für jede Gruppe von zwei Teilnehmern wiederholt, und daß die Codesumme dann zum dritten Teilnehmer übertragen wird. Alle Sprachinformationen werden in der Form eines Binärcodes also übertragen und vermittelt.

Eine Konferenzschaltung mit Pulscodemodulation kann in drei unabhängige Teile aufgetrennt werden, einen ersten Teil, der den Kreis zur Codierung und Decodierung der Sprachsignale enthält, einen zweiten Teil, in dem die Addition der Codewerte durchgeführt wird und einen dritten Teil, der die Durchschaltung der Codewerte steuert, damit jeder Teilnehmer die Informationen erhält, die für ihn bestimmt sind. Wenn die Codierung der Abtastwerte nicht nach einer linearen Kennlinie erfolgt, ist es nicht möglich, direkt eine 2·ϊ Addition der beiden Codewerte durchzuführen. Es gibt nun verschiedene nichtlineare Kennlinien. Wenn man ein konstantes Signal zum Geräuschverhältnis für den ganzen Codierbereich wünscht, wählt man eine logarithmische Kennlinie der Form y= 1 + a log x. I_n den meisten Fällen wird diese logarithmische Kennlinie nur angenähert erreicht, insbesondere dann, wenn man sie durch geradlinige Abschnitte annähen, die Bogenab-, schnitte der Kurve verbinden. Man erkennt, daß die Kennlinie um so besser ist, je größer die Zahl der 3) Abschnitte ist.

Der Anmeldung liegt die Aufgabe zugrunde, ein Verfahren zum angenähert amplitudengetreuen Zusammenfassen von mindestens zwei nach einer nichtlinearen, insbesondere angenähert logarithmischen Kennlinie pulscodierten Einzelnachrichten zu einer gemeinsamen pulscodierten Nachricht zu schaffen. Dies wird erfindungsgemäß dadurch erreicht, daß jede der nichtlinear pulscodierten Nachrichten in eine linear codierte umgewandelt wird, daß diese linear codierten 4") Nachrichten darauf in einer Additionsstufe addiert und die so entstandene Summennachricht in einen den Einzelnachrichten entsprechenden Code rücküberführt wird.

Eine Weiterbildung der Erfindung besteht darin, daß "ίο die Einzelsignale in je einem ersten Register eingespeichert werden, daß die gespeicherten Werte nacheinander in einem Kennlinienwandler zu einem linearen Code umgeformt werden, der in je einem zweiten Register eingespeichert wird, daß beide linearen Codewerte in ■>5 einer Additionsstufe addiert und danach durch den Kennlinienwandler in einen nichtlinearen Code rückgewandelt wird.

Die Erfindung wird nun anhand des in den Zeichnungen dargestellten Ausführungsbeispiels näher bo erläutert. Es zeigt

F i g. 1 die Codierungs- oder Kompressions-Kennlinie mit 13 Abschnitten,

F i g. 2 die Kennlinien der Kompression und der Linearisierung,

F i g. 3 die Anfangs- und Schlußstellung des Schieberegisters des Zählers während der Kompression,

F ί g. 4 die Ausgangs- und Endstellung des Schieberegisters und des Zählers der Linearisierung,

F i ο. 5 ein Blockschaltbild des Additionskreises,

Fig.6 ein Blockschaltbild des Taktgebers, der die unterschiedlichen Steuersignale erzeugt,

F j g. 7 mehrere Schaltungseinheiten des in F i g. 5 mit gestrichelten Linien eingezeichneten Rechtecks,

Fig.8 den logischen Kreis des Ausganges Li der F i g. 5 und

Fig. 9a-~i die verschiedenen Symbole, die in den Zeichnungen verwendet sind.

Bevor das Ausführungsbeispiei beschrieben wird, sollen noch einmal die Prinzipien der algebraischen logischen Gleichungen erläutert werden, die in bestimmten Fällen verwendet werden, um die Beschreibungen zu vereinfachen. Dieses Thema ist ausführlich in zahlreichen Veröffentlichungen behandelt und insbesondere in dem Buch »Logical Desig". of Digital Computers« von M. P h i s t e r (Herausgeber: J. Wiley). .

Wenn man mit A eine Bedingung kennzeichnet, bei der ein Signal vorliegt, bezeichnet man den Zustand, bei dem dieses Signal nicht vorliegt, mit A.

Diese zwei Bedingungen sind durch die allgemein bekannte logische Bedingung AxA=O verbunden, in der das Zeichen »x« die logische UND-Funktion kennzeichnet. Wenn eine Bedingung 0 nur dann auftritt, wenn die Bedingungen A und B gleichzeitig vorliegen, schreibt man A χ B= C Diese Funktion wird durch eine UND-Schaltung erreicht. Wenn eine Bedingung Cdann auftritt, wenn wenigstens eine der beiden Bedingungen £und Fvorliegt, dann schreibt man E+ F= C, und diese logische Funktion wird über eine ODER-Schaltung erreicht.

Die logischen UND- und ODER-Funktionen sind kommutativ, assoziativ und distributiv und man kann schreiben:

A x(ß + C) = .4 χ B +A χ C:

_{A + B) x (C + D) = ,4 χ C + A χ D + B χ C + B χ D:

IO

30

■40

Eine Funktion der beiden Variablen A und B ergibt vier verschiedene Kombinationen. Wählt man AxB, dann stellen die drei anderen Kombinationen die Funktion A χ ßclar. 4i

Wenn man die Bedingung A durch die Ziffer 1 und die Bedingung Ä durch die Ziffer 0 kennzeichnet und entsprechend Bdurch 1 und Bdurch 0, so erhält man für die Kombination AxB die Ziffern 11, für die Kombination A χ ßdie Ziffern 01 usw.

Es werden nun anhand der F i g. 9 die Bedeutungen von bestimmten Symbolen erläutert, die in den beiliegenden Figuren verwendet sind.

F i g. 9 stellt eine einfache UND-Schaltung und

F i g. 9b eine einfache ODER-Schaltung dar;

F i g. 9c stellt vier parallel durch das über die Leitung 9l£> angelegte Signal gesteuerte UND-Schaltungen dar. Diese Anordnung wird nachfolgend Mehrfach-UND-Schaltung bezeichnet. Die neben den Leitungen angeschriebene Zahl 4 kennzeichnet, daß es sich um eine t>o Gruppe von vier Leitungen handelt;

Fig.9d stellt eine Mehrfach-ODER-Schaltung dar,

UlC Uli UdI gcaiwiin-ii »-»wupiv-i »·>-· —^—.» w. _o —

mit zwei Eingängen 91 c und 91c/enthält. Man erhält auf den vier Ausgangsleitungen 91 e die gleichen Signale, die b5 an den einen oder anderen Eingang angelegt sind;

Fig.9e stellt eine Inverterschaltung dar. Wenn an den Eingang ein Signal Fangelegt wird, erhält man a-n Ausgang ein Signal E;

Fig.9f stellt eine bistabile Kippschaltung dar, an die ein Steuersignal an einen der beiden Eingänge 92-1 oder 92-0 angelegt wird, um sie in den Zustand 1 oder den Zustand 0 kippen zu lassen. Eine Spannung von der gleichen Polarität wie das Steuersignal ist dann entweder am Ausgang 93-1, wenn die Kippschaltung im Zustand 1 ist, oder am Ausgang 93-0, wenn sie im Zustand 0 ist;

Fig. 9g stellt ein Register aus Kippschaltungen dar. Im Beispiel enthält es vier Kippschaltungen, deren Eingänge 1 mit den Leitungen der Gruppe 92a und deren Ausgänge 1 mit den Leitungen der Gruppe 93a verbunden sind. Die an einer Seite angeordnete Ziffer 0 bedeutet, daß das Register auf 0 zurückgestellt wird, wenn über die Leitung 91 h ein Signal angelegt wird;

Fig. 9h stellt einen Zähler mit vier Kippschaltungen dar, der die Impulse zählt, die an den Eingang 94c angelegt werden und der durch Anlegen eines Signals an den Eingang 94c/ auf 0 zurückgestellt wird. Die Ausgänge 1 der Kippschaltungen sind mit den Leitungen 94e verbunden;

F i g. 9i stellt einen Decoder dar, der einen Binärcode mit vier Bits, der über das Leitungsbündel 94a angelegt wird, in einen Code 1 aus 16 umwandelt, d. h., daß ein Signal nur auf einer einzigen Leitung der sechzehn Leitungen 946 für jeden der an den Eingang angelegten Werte auftritt.

Die Sprachsignale der Teilnehmer, die an einer Konferenz teilnehmen, werden abgetastet, und die Amplitude dieser Abtastwerte wird in einen Binärcode mit sieben Ziffern codiert. Die höchstwertige Ziffer des Codes gibt die Polarität des Abtastwertes an, und die sechs anderen Ziffern legen die Amplitude des Abtastwertes fest. Das Verhältnis zwischen Amplitude des Abtastwertes und dem Codewert ist nicht linear und folgt einer angenäherten logarithmischen Kennlinie, die in der F i g. 1 dargestellten ist.

Diese Codierkurve, die man in gleicher Weise auch als Kompressionskurve bezeichnet, enthält 13 Abschnitte, die 7 verschiedene Steigungen haben. Diese Kurve erhält man aus der logarithmischen Gleichung

ν =

lon, χ

in der mit χ das Verhältnis von der Amplitude des Signals zur maximalen Amplitude ist und y das entsprechende Verhältnis für die komprimierten Signale. Die Endpunkte der Abschnitte erhält man, indem man auf der logarithmischen Kurve die Punkte mit den Ordinaten y= 1/8, 2/8 ... 7/8, 1 nimmt. Diese 8 Punkte der logarithmischen Kurve und der Mittelpunkt M sind untereinander durch 8 geradlinige Abschnitte verbunden, von denen die beiden ersten in der Nähe des Mittelpunktes M die gleiche Steigung haben. Der Teil der Kennlinie für die negativen Signale ist symmetrisch in bezug auf den Mittelpunkt M. In der F i g. 1 ist die Abszissenachse X'MX in Bruchteile der maximalen Amplitude des Signals eingeteilt und die Ordinatenachse VMKist eingeteilt in Codewerte mit 7 Ziffern, von denen nur die Codewerte in der Nähe eines Wechsels der Steigung der Kurve eingetragen sind. Es sei noch einmal darauf hingewiesen, daß jeder Codewert einer bestimmten Amplitudenstufe des Signals entspricht, die man als Quantisierungsstufe bezeichnet. Die Amplitude dieser Stufe ändert sich entsprechend dem jeweiligen Segment.

Man erkennt weiterhin, daß die Zahl \. die man aus der Gleichung (1) erhält, eine Zahl ist, die zwischen 0 und 1 liegt. Diese Zahl kann jetzt in eine Binärzahl umgewandelt werden, die im Ausführungsbeispiel eine binäre Zahl mit 6 Ziffern ist. Die Zahl der Ziffern legt dabei die Genauigkeit der Codierung fest. Die Achse MY in der F i g. 1 wird deshalb in 64 gleichmäßige Abschnitte aufgeteilt und jedem Pegel wird eine Dezimalzahl zugeordnet, die zwischen 1 und 64 liegt. Diese Zahl wird danach als Binärzahl mit 6 Ziffern ausgedrückt. Diese Dezimalzahl entspricht dem ganzzahligen Teil der Zahl /, die durch die Formel

V = i

^log:

(2!

gegeben ist. Es sei noch darauf hingewiesen, daß der ganzzahlige Teil der Zahl y' notwendigerweise nicht gleich der Zahl ist, die man mit der aus geraden Abschnitten angenäherten Kennlinie erhalten würde.

Es ist klar ersichtlich, daß bei einer direkten Addierung zweier Binärwerte, die man aus der Codierung gemäß der Kennlinie nach Fi g. 1 erhält, der resultierende Code nicht die Amplitude der Summe der entsprechenden Abtastwerte darstellt. Es sei denn, diese Codewerte entstammen dem mittleren Abschnitt.

Es ist deshalb vorgeschlagen, daß vor der Addition der zwei Codewerte eine Linearisierung der Codewerte stattfindet und daß nach der Addition eine Kompression des sich aus der Addition der beiden linearen Codewerte ergebenden Codes durchgeführt wird.

Wenn man die F i g. 1 betrachtet, erkennt man, daß in dem mittleren Teil der Kennlinie die Codierung linear ist und daß man eine Linearisierungs-Kennlinic erhält, wenn man den Kurvenabschnitt dieses mittleren Teiles verlängert. Man erhält dann die Gerade 1 mit der Gleichung y=2⁴.v. Die Zahl y, die man aus dieser Gleichung erhält, kann zwischen 0 und 2⁴ liegen und diese Zahl kann, wie es schon vorher erläutert wurde, in eine Binärzahl mit n-Ziffern codiert werden. Wenn man auf der ganzen Länge der Gerade 1 die Genauigkeit der Codierung aufrechterhalten will, die man im mittleren Segment hat, muß die Achse MY in Stufen eingeteilt werden, die denen entsprechen, die durch das mittlere Segment festgelegt sind. Jeder dieser Pegel wird dann durch eine Zahl festgelegt, die dem ganzzahligen Teil der Zahl Y 2 entspricht, die durch die Formel

V2 = 2^lnx (3)

gegeben ist. Die Zahl /) der Binärziffern dieses linearen Codes ist darr.i gleich 10.

In der F i g. 2 ist mit einem kleineren Maßstab diese Gerade 1 der F i g. 1 sowie die logurithmische Kurve 2 dargestellt. Es ist dabei auf die Darstellung des negativen Teiles verzichtet.

Aus den Gleichungen (2) und (3) erhält man

Y 2 = 2^:

(41

v:

(51 darstellt, d. h. die Kompression, ist dann

Vl = log_:(V2)- 2. (6)

■> Nach Gleichung (6) besteht die Kompression eines Codewertes V2 notwendigerweise darin, daß der Logarithmus zur Basis 2 dieses Codes berechnet wird. Man erkennt, daß die Gleichung (6) einer logarithmischen Kompressionskurve ohne Annäherung entspricht,

in obwohl die Codewerte von einer Codierung stammen, die nach einer aus Abschnitten angenäherten Kennlinie nach F i g, 1 stammen, die einem angenäherten logarithmischen Gesetz entspricht. Daraus folgt, daß man vom Code Y2 den angenäherten Logarithmus zur Basis 2

π berechnet. Diese Annäherung entspricht der aus geradlinigen Abschnitten zusammengesetzten Kurve der Fig. 1. Jede Binärzahl N kann als /V=2^; (]+x') geschrieben werden, dabei ist k ganzzahlig positiv. Der Wert ist durch die Zahl der Ziffern gegeben, die

:o zwischen der 1, die am weitesten links steht, und der Ziffer N liegen, x' ist ein binärer Bruchteil, für den oSx¹ ■< 1 gilt, und wird aus den Ziffern von N gebildet, ausgenommen die Ziffer 1, die am weitesten links steht. Man hat

und

Diese Gleichung gibt die genaue Korrespondenz /wischen der logarithmischen Kurve 2 und der Geraden 1 an. d.h. die Linearisierung. Setzt man 2~ \y'—A 1, so erhall man für die Gleichung (4)

= *2 + log₂(1+x2).

Die Gleichung, die die umgekehrte Korrespondenz Wenn man nur den ersten Ausdruck der begrenzten Entwicklung von Iog2 (l+x2) betrachtet, wird der angenäherte Logarithmus zur Basis 2 für Y 2 gleich k2 + x2. Eine Schaltung, mit der eine derartige Rechnung durchgeführt werden kann, enthält im wesentlichen ein Schieberegister, in das der Code Y 2 eingespeichert wird, und einen Zähler. Eine solche Schaltung ist z. B. in der Zeitschrift »IRE Transactions on Electronic Computers«, August i962, auf den Seiiun 512 bis 517 des Bandes ECIl, beschrieben. Im nachfolgenden Text wird k 2 als Kennlinie c und χ 2 als Mantisse m bezeichnet.

In der Fig.3 sind die Ausgangsstellung / und die Endstellung Fdes Schieberegisters 3 und des Zählers 4 für die Kompression des Codes 0000001001 dargestellt. Während des Einschreibens des linearen Codes in das Register 3, das 10 bistabile Schaltungen enthält, wird der Zähler 4 in die Stellung 1 1 1 gebracht. Wenn nur der angenäherte Logarithmus von Y 2 berechnet werden soll, müßte der Zähler 4 in die Stellung 10 0 1 gebracht werden, die der Ziffer S entspricht, die der Maximalwert von k 2 für einen Code mit zehn Ziffern ist. Gemäß der Gleichung (6) wire jedoch die Ziffer 2 von log₂ (Y2) abgezogen und diese Subtraktion kann dadurch durchgeführt werden, dal. man den Zähler 4 in die Stellung 9-2 = 7 verstellt, fin die der Codewert 1 1 1 ist.

Bei jeder Verschiebung nach links verringert sich du Zahl im Zähler 4 um 1 und die Verschiebung wire gestoppt, wenn die Ziffer 1, die am weitesten links in Code steht, in der Stelle des Registers auftritt, die an weitesten links liegt. In der nachfolgenden Beschreibuni entspricht das Auftreten der Ziffer 1 in der am weiteste! links gelegenen Stellung des Registers 3 der Bedingtin; S. Der komprimierte Code wird dann durch da Nebeneinanderstellen des Codes edes Zählers (Kennl nie) und m des Registers (Mantisse) gebildet, d. h. ma erhält den Code 0 0 10 0 1.

Setzt man 2 ^:i_y'= VI, so erhält man als Einheil at der Achse VMV(FIg. 1) die Länge der l'rojektio

eines Segmentes der durch Gerade angenäherten Kurve auf dieser Achse. Soweit es den Code betrifft, führt dieses dazu, daß ein Komma vor den letzten drei Ziffern, die am weitesten rechts stehen, eingesetzt wird. Wenn man annimmt, daß der Teil links des Kommas, ί ausgenommen die Ziffer, die am weitesten links steht und das Vorzeichen kennzeichnet, gleich k 1 ist und daß der Teil rechts vom Komma, d. h. der Bruchteil gleich χ \ ist, wobei 0 < χ 1 < 1 gilt, kann man den zweiten Teil der Gleichung (5) ausdrücken als u>

Diese Gleichung (7) entspricht nicht vollkommen der Zahl Yl, die man sucht, da man als Variable Vl die Codewerte genommen hat, die aus der angenäherten Kennlinie abgeleitet sind, während die Gleichung (5) aus der logarithmischen Kennlinie ohne Annäherung abgeleitet sind. Den linearen Code Yl kann man erhalten, wenn man sich erinnert, daß die Gleichung (7) einer Zahl Y'l entspricht, deren Logarithmus gleich k\ +x 1 +2 ist. Dieser Wert entspricht dem angenäherten Logarithmus der Zahl Yl, den man als V2 = 2^{A 1+2}(1 +* 1) schreibt. Diese Gleichung zeigt, daß 72 das Produkt einer Zahl (1+ χ 1) mit einer Zahl 2*'⁺² ist, die ein ganzzahliges Potenz von zwei ist. Es ist in der Rechnertechnik mit binären Systemen allgemein bekannt, da3 diese Multiplikation über ein Verschieberegister durchgeführt werden kann. Die Zahl (1 +at I) wird (k 1 +2)-mal nach links verschoben (die rechtsliegenden Stellen des Registers sind den weniger wichtigen Stellen zugeordnet). Die Zahl der Verschiebungen wird durch einen Zähler gezählt.

Die Fig.4 stellt die Ausgangsstellung / und die Schlußstellung F des Verschieberegisters 3 und des Zählers 4 im Falle der Linearisierung des Codes 0 0 1, 0 0 1 dar. Der ganzzahlige Teil des Codes, d. h. die Kennlinie c, wird in den Zähler eingeschrieben, während der Wert 1,001 der der Zahl (1 -t-x 1) entspricht, in die am weitesten links liegenden Stellen des Registers eingeschrieben wird. Wenn binäre Gewichte den in das Register eingeschriebenen Ziffern zugeoidnet werden und man der am weitesten rechts liegenden Stelle den Wert 1 gibt, so bedeutet dieses Einschreiben der Ziffer (1 +x 1) in dieser Stellung des Registers einer Multiplikation mit 2⁹ und die Verschiebung wird so entsprechend nach rechts gemacht. Die Zahl der Verschiebungen, die nach rechts gemacht werden müssen, ist gleich 9 — (Ά: 1 -t-2) = 6. Bei jeder Verschiebung wird der Stand des Zählers um eine Einheit vergrößert und die Verschiebung wird unterbrochen, wenn der Zähler die Stellung 7 erreicht und den Codewert 1 1 1 abgibt. Der durch das Register abgegebene Codewert ist dann der lineare Code. In der nachfolgenden Beschreibung wird die Tatsache, daß der Zähler 4 den Codewert 1 1 1 anzeigt, Bedingung A genannt.

Man erkennt, daß die Linearisierung und die Kompression durch eine gemeinsame Schaltung durchgeführt werden kann, die im wesentlichen ein Verschieberegister und einen Zähler enthält. Dieser gemeinsame Kreis wird nachfolgend Übersetzungskreis genannt. Während der Kompression muß der Inhalt des Zählers bei jeder Verschiebung um eine Einheit verringert werden, während bei der Linearisierung jedesmal um eine Einheit vergrößert werden muß. Betrachtet man die Binärzahlen, die an den Ausgängen 1 bzw. 0 eines Zählers während der Zählung auftreten, so erkennt man, daß diese Zahlen, z.B. an den Ausgängen 1, eine

I)

20 aufsteigende Folge haben und an den Ausgängen 0 eine absteigende Folge.

Für Codewerte in dem Segment MM'der F i g. 1 kann diese Linearisierung und Kompression nicht angewendet werden, da sich der Mittelpunkt M nicht auf der logarithmischen Kurve befindet, die durch die Gleichung (1) gegeben ist. Für die Codewerte 0 0 0 0 0 0 bis 000 1 1 1 dieses Abschnittes MM'besteht die Linearisierung darin, daß 4 Ziffern an diese Codewerte links angesetzt werden. Solche sechsstelligen Codewerte sind dadurch gekennzeichnet, daß die drei Ziffern, die am weitesten links stehen, den Wert 0 haben, und dieses Kennzeichen entspricht der Bedingung Cfür eine der zu addierenden Zahl und der Bedingung D für die andere Zahl. Soweit die Kompression von linearen Codewerten betroffen ist, die in diesem Abschnitt MM'liegen, genügt es, die 4 Ziffern 0, die am weitesten links liegen, zu unterdrücken. Diese Codes mit 10 Ziffern, an denen die Kompression nicht angewendet werden darf, werden durch die Bedingung E festgestellt, die man dann erhält, wenn die 7 Ziffern, die am weitesten links stehen, alle den Wert 0 haben.

In der Fig. 5 ist ein Blockschaltbild eines Additionskreises für Codewerte von Sprachsignalen gemäß der vorliegenden Erfindung dargestellt. Die beiden Codewerte oder Zahlen a und b, die addiert werden sollen, werden von einem zentralen Steuerkreis CC abgegeben, der nicht Gegenstand der vorliegenden Erfindung ist. Dieser zentrale Kreis CCgilt ebenfalls das Signal Ce ab, durch das die Codewerte a und b in die Register Ra und Rb übertragen werden und das auch den Schaltkreis S startet. Die Codes a und b haben je 7 Ziffern und ihre Ziffern werden mit a 0 bis a 6 und b 0 bis b 6 gezeichnet. Die Ziffern a 6 und £>6 sind dabei die höchstwertigen Ziffern. Der logische Kreis Le ist vorgesehen, um den Code a ohne Änderung einzuspeichern, wenn a6= 1 ist und den Code b, wenn £>6=1 ist bzw. um den Komplementärwert der sechs geringwertigsten Stellungen einzuspeichern, wenn a 6 = 0 bzw. 0 6 = 0 ist. Die höchstwertigste Ziffer wird immer ohne Komplementierung gespeichert. Durch die Komplementierung der sechs am wenigsten wichtigen Ziffern der Codewerte von Signalen, die negativ sind, erhält man einen Teilcode, der positiven Signalen entspricht, denn die Codewerte für Signale, deren Amplituden im Absolutwert gleich sind, jedoch umgekehrte Vorzeichen haben sind komplementär (Fig. 1). Diese Komplcmentierung ist notwendig, da der Übersetzungskreis T nur für Codewerte von positiven Signalen vorgesehen ist.

Die Ziffern a 6 und b 6 der Codewerte a und b werder an einen logischen Kreis Lc angelegt, der einei Vergleich der Ziffern a 6 und b6 durchführt. Man erhäl aus ihm ein Ausgangssignal Sl = I, wenn die bcidei Signale positiv sind und ein Ausgangssignal 52=1 wenn die beiden Signale negativ sind. S1 entspricht de logischen Bedingung a6x66 und 52 der logische Bedingung a6xFS. Eine ausführliche Beschreibun dieses logischen Kreises Lc ist für die vorliegend Erfindung nicht notwendig.

Die sechs am wenigsten wichtigen Ziffern im Registc Ra₁ die den Code a"bilden und die sechs am wenigste wichtigen Ziffern im Register Rb, die den Code b bilden, werden an einen logischen Kreis Li angelegt, dt feststellt, welcher der beiden Codewertc a oder b de größeren Absolutwert hat. Dieser Kreis Li gibt e^: Signal 54=1 ab, wenn der Code b den größere Absolutwert hat, und ein Signal 55= !,wenn der Code den größeren Absolutwert hat. Eine Art der Realisi

7U¹J MB,

rung eines solchen Vergleichskreises ist z. B. in der Zeitschrift »The Bell System Technical Journal«, September 1968, auf den Seiten 1180 bis 1185, beschrieben.

Die Signale Sl, S2, S4 und S5 werden gemeinsam einmal in dem logischen Kreis Lad am Eingang des Additionskreises AD verwendet, um festzulegen, ob die zwei Codewerte, die vorher linearisiert wurden, addiert oder abgezogen werden müssen, und zum anderen in dem logischen Kreis Ls, um das Vorzeichen des Codewertes, der vorher komprimiert wurde, festzulegen, der sich aus der Summe der Codewerte a und b ergibt.

Die Codewerte a" und b" werden getrennt an den Übersetzerkreis Γ angelegt, der die Linearisierung der Codewerte durchführt. Wenn diese Linearisierung bei den Codewerten durchgeführt ist, stehen sie in zwei in der F i g. 5 nicht dargestellten Registern zur Verfugung und werden dann über den logischen Kreis Lad an den Additionskreis AD angelegt. Der sich durch die Addition ergebende Code wird an den Übersetzungskreis Tübertragen, in dem er komprimiert wird. Der so komprimierte Code wird dann über den logischen Kreis Ls an den zentralen Steuerkreis CCübertragen.

Der Additionskreis AD führt die Addition der beiden linearen Codewerte durch, die vom Übersetzungskreis T über den logischen Kreis Lad angelegt werden. Es wird angenommen, daß in diesem Additionskreis jede Addition in Parallelform durchgeführt wird. Daraus ergibt sich, daß der Additionskreis einen Grundadditionskreis für jede Ziffer des zu addierenden Codes enthält. Jeder Grundadditionskreis besteht aus zwei halben Additionsstufen. Insgesamt besteht der Additionskreis AD aus 9 Grundadditionskreisen. An jedem Grundkreis werden die Ziffern vom gleichen Codegewicht und der Übertrag von dem vorhergehenden Grundadditionskreis mit geringerem Gewicht eingelegt. Jeder Grundadditionskreis gibt zwei Ausgangssignale ab, nämlich den Übertrag und die sich aus der Addition ergebende Ziffer. Der Übertrag des Additionskreises, der der höchstwertigen Ziffer zugeordnet ist, stellt die höchstwertigsten Ziffern der Summe dar.

Der logische Kreis Lad hat die Aufgabe, die zu addierenden Codewerte in solcher Form anzulegen, daß sie direkt durch den Additionskreis AD verarbeitet werden können. Der Additionskreis AD kann nur Additionen von positiven Zahlen durchführen, während die zu addierenden Zahlen positiv und/oder negativ sein können. Wenn die zu addierenden Zahlen beide positiv oder beide negativ sind, werden die Zahlen direkt zum Additinnskreis AD übertragen. Wenn andererseits eine der Zahlen positiv und die andere negativ ist, dann wird diejenige, deren absoluter Wert kleiner ist, komplementiert, und es wird ein Übertrag auf den Grundkreis übertragen, der der geringwertigsten Ziffer zugeordnet ist.

Die verschiedenen Vorgänge bei der Linearisierung, der Kompression und der Übertragung werden durch Signale gesteuert, die in dem Schaltkreis S erzeugt werden. Dieser Taktkreis enthält, wie aus der Fig. 6 ersichtlich ist, ein erstes Register Rg 1, das drei bistabile Kippschaltungen enthält, einen Decoder Dc, der den vom Register Rg I angelegten Code decodiert, einen Taktgeber H, der aufeinanderfolgende Zeitlagensignale ti bis (7 abgibt, einen Coder Cd, ein zweites Register Rg 2, das den vom Coder Cd abgegebenen Coder anzeigt, eine erste Vielzahl von elektronischen Torschaltungen, die zwischen den Ausgängen des Decoders Dc und den Eingängen des Coders Cd liegen, und durch die Signale A, B, C, D und £ gesteuert werden, die von dem Übersetzerkreis Γ abgegeben werden sowie eine zweite Vielzahl von elektronischen Torschaltungen, die

-, an den Ausgängen des Decoders Dc liegen und durch die Taktsignale t\ bis f4 gesteuert werden. Diese zweite Vielzahl von Torschaltungen liefern die Signale Cl bis C13, die für die Arbeitsweise der Anordnung nach Fig.5 notwendig sind. Die Übertragungen der

κι Codewerte, die vom Coder Cd zum Register Rg2 und dann zum Register RgX erfolgen, werden zu den Zeitlagen f5 und ti durchgeführt. Weiterhin ist eine Rückstellung der Register Rg 1 und Rg 2 zu den Zeitlagen 16 und 14 vorgesehen.

r. Es wird jetzt an Hand der Fig. 6 und 7 die Arbeitsweise der Anordnung genauer beschrieben. In der F i g. 7, in der die in dem gestrichelten Rechteck der F i g. 5 dargestellten Anordnungen ausführlicher dargestellt sind, sind ebenfalls in gestrichelten Rechtecken der

.'(ι logische Kreis Le, die Register Ra und Rb, der Übersetzungskreis T und der logische Kreis Lad dargestellt.

Die zu addierenden Codes a und ö_werder£an den logischen Kreis Le in direkter Form a und b und in

:■ komplementärer Form a und b angelegt. In der Fi g. 7 ist jeder dieser 4 Codes in zwei Teilcode aufgeteilt, von denen einer die höchstwertige Ziffer und der andere die restlichen Zifferri_enthält. Dieser letztere Codeteil mit 6 Ziffern ist mit a', a', b'und //bezeichnet. Wenn der Code

in a6=1 ist, werden der Code a'und die Ziffer a6 zum Register Ra übertragen, wenn andererseits a6 = 0 ist, werden der Code a' und Ziffer a 6 zum Register Ra übertragen. Das gleiche gilt für den Code b. Die Übertragungen werden durch das Signal Ce gesteuert,

Γι da s von dem zentralen Steuerkreis CC (Fig. 5) abgegeben wird. Da die Register Ra und Rb nicht auf Null zurückgestellt sind, muß eine Zwangseinstellung erfolgen. In den Registern Ra und Rb sind die bistabilen Kreise A 0 bis A 6 und SO bis S6 dargestellt, die die

w gleichen Bezugszeichen wie die Codeziffer tragen. Wie schon oben erläutert, werden die Codewerte, die in den sechs rechts liegenden bistabilen Kippschaltungen eingespeichert sind, mit a"und ^''bezeichnet.

Der Übersetzungskreis T enthält im wesentlichen

r. einen Zähler 4, ein Verschieberegister 3, die Zwischenspeicher RaL und RbL und eine Mehrzahl von elektronischen Torschaltungen, die durch im Schaltkreis Serzeugte Signale gesteuert werden. Das Verschieberegister 3 ist in vereinfachter Form dargestellt und enthält

■><> zwei Register Rd 1 und Rd 2, die durch eine Mehr/.ah von elektronischen Torschaltungen verbunden sind deren öffnung durch die Signale C5, C6 und CIj gesteuert wird. Ein Verschieberegister, das zwe Register enthält, ist z. B. auf den Seiten 16 bis 21 de;

"·ϊ Buches von Huskcy & Korn, »Computer Hand book«, McGraw-Hill Book Company, beschrieben. Da! in diesem Buch beschriebene Register enthält eint Reihe von UND-Schaltungen 5. Je eine UND-Schaltung verbindet den Ausgang 1 einer bistabilen Kippschaltung

η ι des Registers Rd i mit dem Eingang 1 der entsprechen den bistabilen Kippschaltung im Register Rd2. Dicsi UND-Schaltungen 5 sind durch Signale C5 gesteuert Das Register enthält weiterhin eine zweite Reihe vor UND-Schaltungen 6, die jeweils den Ausgang 1 eine:

μ bistabilen Kippschaltung des Registers Rd2 mit den Eingang 1 der bistabilen Kippschaltung mit geringeren Rang (nach rechts) des Registers Rd i verbinden. Diesi UND-Schaltungen 6 werden durch das Signal Cl

gesteuert. Durch das Signal C5 erfolgt eine erste direkte Verschiebung vom Register RdI zum Register Rd2 und durch das Signal C 6 eine zweite Verschiebung vom Register Rd2 zum Register Rd\, bei der die Information um einen Rang nach rechts verschoben wird. Vor jeder Verschiebung muß deshalb eine Rückstellung der entsprechenden Register mit Hilfe der Signale Cl und C 4 erfolgen. Ein solcher Kreis erlaubt nur eine Verschiebung nach rechts. Wenn man jedoch eine dritte Serie von UND-Schaltungen 7 verwendet, die durch Signale C13 gesteuert werden und den Ausgang 1 der bistabilen Kippschaltungen des Registers RdI mit den entsprechenden Eingängen der bistabilen Kippschaltungen von einem höheren Rang (nach links) des Registers Rd 1 verbinden, kann man auch eine Verschiebung nach links durchführen. Diese Verschiebung wird dann gesteuert durch die Signale C 5, C13, C2undC4.

Das Signal Cc wird auch an den Schaltkreis S(F i g. 6) angelegt, um den Taktgeber H freizugeben und den Code 0 0 1 in das Register Rg 1 einzuspeichern. Daraus folgt, daß der Ausgang 1 des Decoders Deaktiviert wird und beim ersten Taktsignal 11 treten die Signale C1 und Cl auf und stellen den Zähler 4 und das Register Rd 1 auf Null zurück. Zur Zeit ti läßt das Signal C3 die am weitesten links liegende Kippschaltung des Registers Rd 1 in den Zustand 1 übergehen und öffnet die vierfach UND-Schaltungen 8und9, über die die Ziffern b'5, b'4, b'3 (oder b'5, b'4, fa'3) des Registers_R£> zum Zähler 4 und die Ziffern b'2, b'i, b'O (oder b'l, b'\, b'Q) des Registers Rb zum Register Rd 1 übertragen werden. Diese drei letzten Ziffern besitzen die Stellungen, die unmittelbar der am weitesten links liegenden folgen, in die die Ziffer 1 eingespeichert war. Wenn der Teilcode b" 0 0 1, 00 1 vorliegt, nehmen der Zähler 4 und das Register Rd 1 die in F i g. 4 dargestellte Grundstellung / ein. Die UND-Schaltung 10, deren drei Eingänge mit den drei Ausgängen 1 des Zählers 4 verbunden sind, liefert das Signal A-O (oder A). Die UND-Schaltung 11, deren drei Eingänge mit den Ausgängen 0 der bistabilen Kippschaltungen ß3, B4 und ß^5 verbunden sind, gibt ebenfalls ein Signal C=O (oder C) ab. Als Folge dieser beiden Signale empfängt das Register Rg 2, das zur Zeitlage r4 auf Null zurückgestellt war, zur Zeitlage (5 den Code 0 1 0. Dieser Code wird dann zur Zeitlage /7 zum Register Rg 1 übertragen, das vorher zur Zeitlage f 6 auf Null zurückgestellt war.

Der Ausgang 2 des Decoders Dt^- ist betätigt und die Signale C4, C5, Cl und C6 treten zu den Zeitlagen ( 1, (2, (3 bzw. ί 4 auf. Durch diese Signale erfolgt eine Verschiebung des Code; im Register Rd 1 um eine Stelle nach rechts und der Zähler 4 wird um einen Schritt weitergeschaltet. Er zeigt jetzt den Code 0 1 0 an. Diese Phase 2 (da sie dem Ausgangssignal 2 des Decoders /λ· [F i g. 6] entspricht) wiederholt sich, bis die Bedingung A auftritt, die den Sehaltkreis S in die Phase J weiterschaltet. Diese Bedingung A kennzeichnet, daß der im Register Rd 1 gespeicherte Code linear ist. Während dieser Phase 3 erzeugt der Taktkreis nacheinander die Signale C7, CS, Ci, C2 und C9, die das Übertragen des linearen Codes bL, der dem nichtlinearen Code b" entspricht, in das Register Rbl. und die Übertragung des nichtlinearcn Codes a"in den Zähler 4 und das Register Rd 1 steuern. Wenn eine oder mehrere Verschiebungen notwendig sind (A = O oder D=O), schaltet der Schaltkreis Sin die Phase 4, während der aufeinanderfolgend Signale C4, C5, Cl und Cb erzeugt werden. Die Phase 4 wiederholt sich, bis das Signal A auftritt. Der Schaltkreis schaltet dann in die Phase 5, während der nacheinander folgende Signale erzeugt werden: C^O zur Rückstellung des Registers RaL auf Null, C11 zur Übertragung des linearen Codes

■) aL, der dem nichtlinearen Code a" entspricht, vom Register RdI zum Register AaL, C2 zur Rückstellung des Registers Rd 1 auf Null und C12 zur Übertragung der linearen Code aL und bL in den Registern RaL und RbL über die logische Schaltung Lad zum Additions-

H) kreis AD. Zur Einspeicherung in die Register RaL und RbL werden die Code aL und bL durch zwei geteilt. Diese systematische Division durch zwei ist notwendig, damit die Summe der Code im Maximum eine Zahl mit zehn Ziffern ist. Diese Division durch zwei erreicht man

r. dadurch, daß man nur die neun höchstwertigen Ziffern des Codes überträgt. Die Register RaL und RbL enthalten deshalb nur neun bistabile Kippschaltungen.

Wenn der Code i>"ein Code des Abschnittes MM'der Fig. 1 ist, läßt das Signal C=I von der Phase 1 zur

:o Phase 3 weiterschalten, während der die Ziffern b 1 und 6 2 in Register Rb in die am weitesten rechts liegenden Stellen des Registers RbL übertragen werden. Wenn der Code a"ein Code des Abschnittes MM'ist, läßt das Signal D= 1 von der Phase 3 zur Phase 5 weiterschalten,

:-3 während der die Ziffern a 1 und a 2 im Register Ra zum Register RaLübertragen werden.

Wie schon an Hand der F i g. 5 erläutert wurde, ist der logische Kreis Lad vorgesehen, um zum Additionskreis A D (F i g. 5) nur solche Zahlen zu übertragen, die direkt

so auswertbar sind. Das Resultat stellt den Absolutwert der algebraischen Summe der beiden Zahlen dar und dieser Absolutwert entspricht einem Code des positiven Teiles der Kompressionskennlinie (Fig. 1). Wenn die zu addierenden Zahlen beide positiv oder beide negativ

s', sind ("Sl = I oder S 2 = 1), werden die Zahlen aL und bL direkt zum Additionskreis übertragen. Wenn die Zahlen entgegengesetzte Vorzeichen haben ^Sl=O und S2 = 0) und wenn a" größer als b" ist (55= 1, S4 = 0), wird die Zahl aL direkt übertragen, während von der

tu Zahl bL der Komplementärwert übertragen wird. Wenn die Zahlen entgegengesetzte Vorzeichen haben (Si=O und S2 = 0) und wenn a" kleiner_als b" ist (S4=l, S 5 = 0), überträgt man die Zahlen aL und bL

Die Subtraktion der Zahlen, die man dadurch erhält,

■Ti daß man die größere Zahl und den Komplementärwcrt der kleineren Zahl addiert, ist allgemein in der Technik elektronischer Rechenmaschinen mit binärer Zählung bekannt. Es muß jedoch eine Ziffer 1 an der geringstwertigen Stelle addiert werden. Im Additions-

>ii kreis ΛD ist vorgesehen, daß der Übertraglingseingang der Grundadditionsschaltung des niedrigsten Range·· die Signale Dl und D2 über eine ODER-Schaltung erhält.

Diese beiden Signale haben den Wen 1, wenn ilii

V₁ Zahlen unterschiedliche Vorzeichen haben. Diesi Signale Dl und D2 sind «lic Komplementärwerte de Signale D I = Sl+.92 +S5 und Dl = S 1 +.V2 + .S · (Kreis Lac/. F ig. 7).

Die in den Registern RuL und Rbl. gespeichertei

hii Ziffern werden zum Additionskreis AD (Fig. 5 übertragen, wenn das Signal C 12 zur Zeitlage 14 de Phase 5 auftritt. In der vorhergehenden Zeitlage ( wurden der Zähler 4 und das Register Rd 1 durch di Signale Cl und C2 auf Null zurückgestellt. Das Result;!

nί der Addition wird dann so zum Register Rd übertragen, daü die Ziffern der Summe die mn weiteste rechts liegenden Stellen besetzen.
Wenn die Ziffer, die in dem am wdu-sie'i link

liegenden bistabilen Kreis des Registers Rd 1 gespeichert ist, eine 1 ist, tritt das Signal Sauf, und es wird zur Phase 7 (Fig.6) umgeschaltet. Dieses ist eine Schlußphase, die sich selbst steuert und während der keine Steuersignale erzeugt werden. Man kann auch direkt von der Phase 5 zur Phase 7 weiterschalten, wenn das Signal E= 1 auftritt. Dieses Signal E= 1 bedeutet, daß die Zahlensumme einer komprimierten Zahl des Segments MM' der Fig. 1 entspricht. Dieses Signal E wird durch einen Kreis 13 erzeugt, der aus einer UND-Schaltung besteht, deren Eingänge mit den Ausgängen 0 der 7 am weitesten links liegenden Kippschaltungen des Registers Rd ί verbunden sind. Die komprimierende Zahl erhält man, indem man die Ausgänge 0 des Zählers 4 und die Ausgänge 1 der drei rechts von der am weitesten links liegenden Stelle des Registers liegenden Stellen Rd 1 abgreift.

Wenn die Ziffer, die in dem bistabilen Kreis, der am weitesten links im Register Rd \ liegt, gespeichert ist, eine Null ist. tritt das Signal B nicht auf und die Phase 6 wird eingeschaltet (Fig. 6). Durch den Schaltkreis S werden die Signale C4, C5, C2 und C13 erzeugt und damit eine Verschiebung der gespeicherten Zahlen um eine Stelle nach links durchgeführt. Diese Phase 6 wiederholt sich bis zum Auftreten des Signals B zur Zeitlage f4. Dieses Signal B gibt an, wie schon oben erläutert, daß nicht mehr verschoben werden muß.

Der in dem Zähler 4 und in dem Register Rd \ enthaltene Code entspricht dem komprimierten Code eines positiven Signals, da die Linearisierung und Kompression mit Codes durchgeführt sind, die positiven Signalen entsprechen. Es ist jedoch klar, daß das Additionsresultat positiv oder negativ sein kann, entsprechend der Polarität der Eingangssignale und ihrer Amplituden. Um den genauen komprimierten Code zu erhalten, muß der im Zähler 4 und im Register Rd 1 enthaltene Code über den logischen Kreis Ls, der in Fig. 8 dargestellt ist, herausgezogen werden. Wenn die zwei Signale positiv sind {51 = 1), wird der komprimierte Code direkt übertragen. Diese direkte Übertragung findet auch statt, wenn die zwei Signale entgegengesetzte Vorzeichen haben und wenn das positive Signal den größeren Absolutwert hat, d. h., wenn einmal 55= 1 und a6= 1 ist und wenn S4-1 und A> 6= 1 ist. Wenn keine dieser drei Bedingungen besteht, wird der Komplementärwert des komprimierten Codes übertragen. Die Vorzeichenziffer s des komprimierten Codes ist durch das Ausgangssignal der ODER-Schaltungen 20 in der F i g. 8 gegeben. Die Übertragung wird durch ein Signal Cs gesteuert, das von dem zentralen Steuerkreis CC abgegeben wird, der das Signal /in der Schlußphase 7 empfangen hat. Dieses Signal Cs wird auch dazu verwendet, um den Taktgeber H des Schaltkreises 5anzuhalten.

Wenn man das Signal E= 1 hat, wird die Mantisse durch die drei air. rechten Ende des Registers Rd 1 gespeicherten Ziff.rn gebildet, und diese Ziffern werden dann zum Kreis_CC übertragen werden, wenn E=I ist (Signale m'und ffi'in F i g. 7).

Die verschiedenen Schaltungen wurden beschrieben unter der Annahme, daß die Codewerte mit 7 Ziffern verschiedenen Pegeln in der Weise zugeordnet sind, daO der Code 0000000 der maximalen negativer Amplitude und der Code 1111111 der maximaler positiven Amplitude (Fig. 1) entspricht. In gleichei Weise kann die Erfindung auch angewendet werden be einem Code gemäß Fig. 1, bei dem die Verteilung dci Codewerte jedoch so ist, daß die Codewerte 1 0 0 0 0 0 ( und 0 0 0 0 0 0 0 Pegeln zu beiden Seiten des Nullpegel; zugeordnet sind und daß der Code 1 1 1 1 1 1 l,z. B. dei maximalen positiven Amplitude, und der Cod( 0 111111 der maximalen negativen Amplitude ent spricht. Wenn solche Codes addiert werden, ist de logische Kreis Le(F i g. 5 und 7) nicht mehr notwendig.

Hierzu ή Blatt Zciclinuncen

Claims

Patentansprüche:

1. Verfahren zum angenähert amplitude reuen Zusammenfassen von mindestens zwei n.;di einer nichtlinearen, insbesondere angenähert logarithmischen Kennlinie pulscodierten Einzelnachrichten zu einer gemeinsamen pulscodierten Nachricht, dadurch gekennzeichnet, daß jede der nichtlinear pulscodierten Nachrichten in eine linear codierte umgewandelt wird, daß diese linear codierten Nachrichten darauf in einer Additionsstufe addiert und die so entstandene Summennachncht in einen den Einzelnachrichten entsprechenden Code rückiiberführt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Einzelsignale in je einem ersten Register eingespeichert werden, daß die gespeicherten Werte nacheinander in einem Kennlinienwandler zu einem linearen Code umgeformt werden, der in je einem zweiten Register eingespeichert wird, daß beide linearen Codewerte in einer Additionsstufe addiert und danach durch den Kennlinienwandler in einen nichtlinearen Code rückgewandelt wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Kennlinienwandler aus einem in beiden Richtungen arbeitenden Zähler und Schieberegister besteht, daß die Linearisierung dadurch erfolgt, daß eine vorgegebene Anzahl der ersten Stellen des nichtlinearen Codes in den Zähler eingegeben werden und der Rest in das Schieberegister, daß darauf der in das Schieberegister eingespeicherte Restteil um so viele Stellen verschoben wird, wie zur Füllung des Zählers benötigt werden, daß dagegen zur Rückwandlung des linearen Codes dieser in das Schieberegister eingespeichert wird und darauf so weit in der anderen Richtung verschoben wird, bis an der ersten Stelle des Schieberegisters eine Ziffer 1 auftritt, dabei wird die Anzahl der Verschiebungen vom gefüllten Zähler abgezogen und daß der nichtlineare Code durch Hintereinandersetzen von Zählerstand und dem Restteil entsprechenden Stellen des Schieberegisters gebildet wird.