[go: up one dir, main page]

DE2633879A1 - Halbleiterspeicherzelle - Google Patents

Halbleiterspeicherzelle

Info

Publication number
DE2633879A1
DE2633879A1 DE19762633879 DE2633879A DE2633879A1 DE 2633879 A1 DE2633879 A1 DE 2633879A1 DE 19762633879 DE19762633879 DE 19762633879 DE 2633879 A DE2633879 A DE 2633879A DE 2633879 A1 DE2633879 A1 DE 2633879A1
Authority
DE
Germany
Prior art keywords
base
transistor
integral part
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762633879
Other languages
English (en)
Inventor
David Joal Mcelroy
Wiley P Snuggs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2633879A1 publication Critical patent/DE2633879A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Description

8 München 60
Unser Zeichen; T 2O61 27.JuIi 1976
TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
DALLAS,: Texas, V.St.A. · '··
Halbleiterspeicherzelle
Die Erfindung bezieht sich auf Halbleiterspeicher und insbesondere auf nichtisolierte Speicherzellen in der Technologie der integrierten Injektionslogik (i L-Technologie).
.Derzeit sind mehrere familienlogische Schaltungen bekannt, die in solche mit unipolaren Bauelementen (FET) und in solche mit bipolaren Bauelementen eingeteilt werden. Besonders bekannt sind folgende Logikschaltungsfamilien: Die RTL-Logik (Widerstands-Transistor-Logik), die DTL-Logik (Diodentransistor-Logik), die TTL-Logik (Transistor-Transistor-Logik) und die ECL-Logik (emittergekoppelte Logik). Der letzte Beitrag zur Familie der Schaltungen mit unipolaren Bauelementen ist die Logik mit integrierter Injektion, die nachfolgend abgekürzt
ρ
mit I L bezeichnet wird.
Diese verschiedenen Schaltungsfamilien sind zur Bildung digitaler Systeme, insbesondere digitaler Computer, die Speicher erfordern, in Logikfeldern verwendet worden. Die Speicher waren aus Ferritkernen und Halbleiterbauelementen
Schw/Ba
609886/1093
gebildet. Es ist auch versucht worden, I L-Schaltungen zu ■ verwenden. Eine Hauptschwierigkeit bei der Verwendung von I L-Schaltungen in Speicheranwendungsfällen besteht darin, daß eine I L-Schaltung grundsätzlich eine statische Schaltung ist und abhängig von einem Stromschalten arbeitet. Dynamische Speicher- und Übertragungsbauelemente -, die normalerweise in dicht gepackten Speichern angewendet werden, stehen in der I L-Technik nicht zur Verfügung. Als Folge davon waren bisher bekannte I !.-Speicherelemente geschaltete Jialteschaltungen, was zu relativ großen Speicherzellenflächen führte. Ein in jüngerer Zeit eingeschlagener Lösungs-
2
weg, bei dem die I L-Technik angewendet wird, besteht darin, die Emitter der vertikalen, invertierten Transistoren zum Zwecke der Adressierung der Zelle über die Emitterschaltung teilweise zu isolieren. Bei dieser Technik muß die Versorgungsenergie von der Halteschaltung beim Lesen abgeschaltet werden. Die Information wird in der Zelle daher durch ihre Eigenkapazität gespeichert, und da das Lesesignal nur vorübergehender Art ist, sind anspruchsvolle Abtastschaltungen erforderlich.
Gemäß der Erfindung wird eine I L-Schaltung ' in einem Speicher angewendet, wobei jedoch keine eigenen Emitterdiffusionen für die Wortauswahl erforderlich sind und keine Abhängigkeit von den kapazitiven Eigenschaften der Schaltung zum Lesen vorliegt, sondern weiterhin während eines Lesezyklus und auch während des Schreibzyklus Strom injiziert wird. Außerdem
ρ ist die Herstellung eines nichtisolierten I L-Speichers einfacher als das zur Bildung eigener Emitterdiffusionen für die Wortauswahl erforderliche Herstellungsverfahren.
Erfindungsgemäß sind zwei vertikale invertierte Transistoren, deren Emitter in einer gemeinsamen Emitterzone gebildet sind, kreuzweise unter Bildung einer Halteschaltung miteinander so
6098 8 6/1093
verbunden, daß im leitenden Zustand eines Transistors der·jeweils andere gesperrt ist und .umgekehrt. Wenn einer der Transistoren leitet, wird willkürlich festgelegt, daß sich die Halteschaltung im Binärzustand "1" "befindet, während die Halteschaltung im leitenden Zustand des anderen Transistors als im Zustand "0" befindlich bezeichnet wird. In der Emitterzone der vertikalen Transistoren ist eine Wortauswahlleitung gebildet, deren Leitungstyp dem Leitungstyp der Emitterzone entgegengesetzt ist. Die Wortauswahlleitung ist an eine Speicherzugriff-Steuerschaltung angeschlossen, und sie dient als Emitter für einen lateralen Injektionstransistor, dessen Kollektoren ein integrierter Bestandteil der Basisanschlüsse der vertikalen Transistoren sind und dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist. Es sind zwei Leiter vorgesehen, die als Schreibleitung für den Wert "1" und als Schreibleitung für den Wert "0" dienen. Jeder dieser Leiter ist mit einem lateralen Transistor verbunden, deren Emitter in der gemeinsamen Emitterzone des entgegengesetzten Leitungstyps gebildet sind und desssn Kollektoren ein integraler Bestandteil der Basisanschlüsse der entsprechenden vertikalen Transistoren sind. Sie liefern den Injektionsstrom, der während einer Schreiboperation zum Einstellen der Halteschaltung in den gewünschten Zustand und, in der bevorzugten Ausführungsform, zum Aufrechterhalten der Strominjektion während des Lesebetriebs notwendig ist.
Es wird ein invertierter vertikaler Ausgangstransistor verwendet, dessen Basis mit einem Kollektor eines der die Halteschaltung bildenden vertikalen Transistoren verbunden ist. Sein Kollektor istrmit einem dritten Leiter
609888/1093
verbunden, der zum Lesen des Inhalts der Speicherzelle verwendet wird. Die Basisansteuerung des Ausgangstransistors erfolgt über einen der an eine Schreibleitung angeschlossenen lateralen Transistoren.
Mit Hilfe der Erfindung soll eine unter Verwendung
ρ
von I L-Schaltungen aufgebaute Speichermatrix geschaffen werden, die mit äußerst hoher Packungsdichte mit Hilfe eines relativ einfachen Herstellungsverfahrens gebildet
2 werden kann. Ferner soll eine Speicherzelle in I L-Technik geschaffen werden, bei der jederzeit, also auch während der Speicherzugriffszeiten, Inöektionsstrom zur Verfügung steht.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:
Fig.1 ein Schaltbild einer bevorzugten Ausführungsforra einer einzigen Speicherzelle,
Fig.2 eine abgewandelte Form des Schaltbilds von Fig.1,
Fig.3 eine weiter abgewandelte Form des Schaltbilds von Fig.1,
Fig.4 eine Draufsicht auf die Schaltung von Fig.1 in der Ausführung in einem Halbleiter-Chip,
Fig.5 eine Schnittansicht längs der Linie 5-5 von Fig.4, Fig.6 eine Schnittansicht längs der Linie 6-6 von Fig.4, Fig.7 binäre Eingangssignale und
609886/ 1093
Fig.8 ein Blockschaltbild einer vereinfachten Speicherzellenmatrix.
In Fig.1 ist eine einzige Speicherzelle 10 mit zwei vertikalen invertierten Transistoren Q1 und Q2 dargestellt, die eine Halteschaltung bilden. Der Kollektor 11 des Transistors Q1 ist über einen Leiter 13 mit der Basis 12 des Transistors Q2 verbunden, und der Kollektor 14 des Transistors 2 ist über eine Leitung 15 mit der Basis 16 des Transistors Q1 verbunden. Die Transistoren Q1 und Q2 weisen eine gemeinsame Emitterzone auf; sie sind NPN-Transistoren. Ein lateraler PNP-Transistor Q5 dient dazu, in die Transistoren Q1 und Q2 Strom zu injizieren. Die Basis des Transistors Q5 ist in der gemeinsamen Emitterzone 50 gebildet, und seine Kollektoranschlüsse sind die Basisanschlüsse der Transistoren Q1 bzw. Q2. Der Emitter des Transistors Q5 wird von der Wortauswahlleitung 29 (WS-Leitung) gebildet, die ihrerseits in der gemeinsamen Emitterzone 50 aus einem Halbleitermaterial gebildet ist, dessen Leitungstyp dem der gemeinsamen Emitterzone entgegengesetzt ist. Die Ws -Leitung 29 ist an eine Speicherzugriff-Steuerschaltung angeschlossen, damit ihr ein willkürlich ausgewähltes Binärsignal mit dem Wert "1M (+0,7 Volt) oder ein Binärsignal mit dem Wert "0" (0 Volt) zugeführt wird. Eine solche Steuerschaltung ist bekannt. Eine typische Steuerschaltung mit TTL-Logik ist in der US-PS 3 436 738 dargestellt.
Die W1-Leitung 21 zum Schreiben des Binärwerts "1" oder die WO-Leitung 19 zum Schreiben des Binärwerts "0" sind Leiter, die an die Steuerschaltung angeschlossen sind und an die in ausgewählter Weise der Binärwert 1Mίβ
S09888/10S3
oder der Binärwert "0" angelegt werden kann. Einlateraler PNP-Transistor Q3 enthält einen Emitter 23, der in der gemeinsamen Emitterzone 50 aus dem entgegengesetzten Leitungstyp gebildet und an die W1-Leitung 21 angeschlossen ist. Der Emitter 24 des lateralen PNP-Transistors Q4 ist in der gemeinsamen Emitterzone 50 ebenfalls aus dem entgegengesetzten Leitungstyp gebildet und an die WO-Leitung 19 angeschlossen. Die Basisanschlüsse 25 und 26 der Transistoren Q3 und QA sind ein integraler Bestandteil der gemeinsamen Emitterzone 50. Die Basis 12 des Transistors Q2 dient als Kollektor für den Transistor Q3, während die Basis 16 des Transistors Q1 als ein Kollektor für den Transistor 0.4 dient. Ein zweiter Kollektor des Transistors Q4 bildet die Basis 35 eines Ausgangstransistors Q7, der ein vertikaler NPN-Transistor ist, dessen Kollektor 33 an einen Leiter, nämlich an die Leseleitung 22 angeschlossen ist. Der zweite Kollektor 37 des Transistors Q2 ist ebenfalls an die Basis 35 des Ausgangstransistors Q7 angeschlossen; dies gilt auch für den Kollektor des vertikalen NPN-Transistors 0.6. Die Basis 41. des Transistors Q6 ist ein integraler Bestandteil der tyS-Leitung 29, und sein Emitter 42 ist ein integraler Bestandteil der gemeinsamen Emitterzone 50.
Die Speicherzelle 10 kann eine Zelle einer Reihe gleicher Zellen sein, die an eine einzige WS'-Leitung 29 angeschlossen sind. Die Zelle 10 kann auch eine von mehreren gleichartigen Zellen sein, die an die Schreibleitung 21, an die Schreibleitung 19 und an die Leseleitung 22 angeschlossen sind. Eine solche Anordnung bildet eine bekannte Speicherzellenmatrix.
Fig.2 zeigt eine gegenüber der Speicherzelle von Fig.1 abgewandelte Ausführungsform.DJsr Hauptunterschied besteht
609886/1093
darin, daß ein lateraler PNP-Transistor Q8 hinzugefügt ist, und daß eine einzige VO'-Leitung verwendet wird. Dem Transistor Q8 ist die Lese/Schreibleitung 51 (R/W-Leitung) zugeordnet, die an die Steuerschaltung angeschlossen ist. Der Emitter. 52 des Transistors Q8 ist aus einem Material des entgegengesetzten Leitungstyps· in -der gemeinsamen Emitterzone 50 gebildet, und er ist mit der R/W-Leitung 51 verbunden. Seine. Basis wird von der gemeinsamen Emitterzone 50 gebildet. Ein Kollektor bildet die Basis des Transistors ΟΛ, und ein zweiter Kollektor bildet die Basis des Transistors Q2; ein dritter Kollektor wird von der Basis des Ausgangstransistors Q7 gebildet. Die ¥0'-Leitung ist mit dem Emitter des lateralen Transistors 0.4' verbunden, der sich vom Transistor QA dadurch unterscheidet, daß er nur einen einzigen Kollektor hat, da er keine Basisansteuerung für den Transistor Q7 liefert.
Fig.3 zeigt eine weitere Abwandlung der Schaltung vonFig.1; die Hauptänderung besteht darin, daß ein lateraler Transistor Q9 hinzugefügt ist. Der Emitter des Transistors Q9 ist in der gemeinsamen Emitterzone 50 aus einem Halbleitermaterial des entgegengesetzten Leitungstyps gebildet; sein Kollektor bildet die Basis 35 des Transistors Q7, und seine Basis wird von der gemeinsamen Emitterzone 50 gebildet. Der Transistor Q9 liefert die Basisansteuerung für den Transistor Q7.
Arbeitsweise;
Die nachfolgende Erörterung der Arbeitsweise der bevorzugten Ausführungsform nach Fig.1 läßt sich am besten unter Bezugnahme auf die Figuren 1und 7 verstehen. Die der Wortauswahl
«09886/1083
dienende Ws-Leitung 29 wird auf einer den IBinärwert "1" repräsentierenden positiven Spannung (von etwa 0,7 Volt) gehalten, wenn die Speicherzelle 7 einfach ein gespeichertes Informationsbit festhält. In Fig.7 ist dies an Hand des Verlaufs des Signals WS vom Zeitpunkt O zum Zeitpunkt 1 dargestellt. Im Zeitpunkt 1 wird das Signal WS auf einen niedrigen Wert (Masse) umgeschaltet, der den Binärwert "0" repräsentiert. Wenn das Signal WS den Wert "1" hat, leitet der laterale PNP-Transistor Q5, so daß in die von den NPN-Transistoren Q1 und Q2 gebildete Halteschaltung Strom injiziert wird. Wenn das Signal WS den Wert "0" hat, ist der Transistor Q5 gesperrt, und der Strom zur Halteschaltung muß von den lateralen Transistoren Q3 und Q4 mittels der Steuerschaltung aufrechterhalten werden, die an die W-Leitung 21 "bzw. an die WO-Leitung 19 angeschlossen ist, Im Zeitpunkt 2 geht das Signal WO auf den Wert "0" über, so daß der Transistor 0.4 gesperrt wird. Der Transistor Q3 injiziert Strom in die Basis des Transistors Q2, so daß der Transistor Q1 gesperrt wird (wenn dieser Transistor ursprünglich durchgeschaltet war). Der Transistor Q2 leitet, und die Halteschaltung wird willkürlich als im Zustand "1" befindlich bezeichnet. Das Signal an der WO-Leitung kann dann wieder im Zeitpunkt 3 auf den Zustand "1" zurückgeschaltet werden, und im Zeitpunkt 4 kann das Signal WS auf den Wert "1" zurückgeschaltet werden. Wenn das Signal WS wieder in den Zustand "1" zurückkehrt, wird der Transistor Q5 wieder leitend, so daß Strom in die Halteschaltung injiziert wird. Diese Erläuterung bezieht sich zwar speziell auf die Ausführungsform von Fig,1, doch gilt sie auch für die Ausführungsform von Fig.3.
609886/1083
In diesem Zeitpunkt ist der Wert "1" in die Speicherzelle geschrieben worden. Zur Erläuterung des Lesens dieser Information sei erneut auf Fig.1 Bezug genommen. Wenn das Signal WS den Wert "1" hat, dann leitet der Transistor (no, was bewirkt, daß der Transistor Q7 gesperrt ist, wodurch an der Leseleitung 22 (RD-Leitung) eine hohe Ipnedanz vorhanden ist. Es sei angenommen, daß die Zelle für einen Lesezyklus im Zeitpunkt 5 ausgewählt worden ist, in dem ein Übergang des Signals WS auf den Wert 11O" veranlaßt wird. Wenn dies eintritt, wird der Transistor Q6 gesperrt, und der Transistor Q7 wird darauf vorbereitet, in den leitenden Zustand überzugehen, was vom Zustand der Halteschaltung abhängt. Da der Transistor Q2 eingeschaltet war, wird der Transistor Q7 gesperrt gehalten, Aa. seine Basis mit dem zweiten Kollektor 37 des Transistors Q2 verbunden ist. Eine Abtastung der RD-Leitung 22 ergibt eine hohe Impedanz oder als Inhalt der Speicherzelle 10 den Wert ','i" .Während des Lesezyklus wird die Halteschaltung von den Transistoren Q3 und Q4 mit Strom versorgt. Das Signal WS wird wieder in den Zustand "1" versetzt, so daß der Transistor Q5 durchschaltet, der dann für die Stromzufuhr zur Halteschaltung zur Verfügung steht. Die Schaltung von Fig.3 arbeitet in der gleichen Weise mit der Ausnahme, daß anstelle eines zweiten Kollektors am Transistor Q2 ein zusätzlicher Transistor Q9 verwendet ' vird. Wenn das Signal WS auf den Wert "0" übergeht, wird der Transistor Q5 gesperrt, und die Halteschaltung wird von den Transistoren Q3 und Q41 versorgt. Bei leitendem Transistor Q21 ist der Transistor Q9 gesperrt, so daß der Transistor Q7 durchgeschaltet wird. Dies hat zur Folge, daß an der RD»-Leitung Massepotential erscheint,
£09886/1093
das bei diesem Ausführungsbeispiel den Wert 11I" repräsentiert. Wenn das Signal WS wieder auf den Wert "1" übergeht, wird der Transistor Q5 durchgeschaltet, so daß er der Halteschaltung Strom zuführt.
Im Zeitpunkt 9 wird das Signal WS" wieder auf den Zustand "0" geschaltet, was anzeigt, daß die Zelle ausgeväilt ist. Im Zeitpunkt 10 wird das Signal W1 auf den Zustand "0" umgeschaltet, während das Signal WO auf dem Zustand "1" gehalten wird. Dies hat zur Folge, daß der Transistor Q3 gesperrt und der Transistor 0.4 3e itend wird,wodurch der Basis des Transistors Q1 Strom zugeführt wird, so daß das Sperren des Transistors Q2 veranlaßt wird; die Halteschaltung wird dadurch in den Zustand "0" eingestellt. Beim Zeitpunkt geht das Signal WS wieder in den Zustand "1" über, so daß der Transistor Q5 wieder durchgeschaltet wird. Diese Arbeitsweise gilt für die Schaltung von Fig.1 und für die Schaltung von Fig.3.
Beim Zeitpunkt 13 geht das Signal WS" wieder in den Zustand «0M zum Lesen der Zelle über. Der Transistor 0.6 wird gesperrt, so daß der Transistor 07 zum Durchschalten vorbereitet wird. Da der Transistor 02 gesperrt ist, wird der Transistor 07 durchgeschaltet, so daß er an der RD-Leitung 22 von Fig.1 ein Ausgangssignal mit dem Wert "0" abgibt. In der Schaltung von Fig.3 wird der Transistor Q2fgesperrt, der Transistor 09 durchgeschaltet und der Transistor 07 gesperrt, so daß an der RD'-Leitung eine hohe Impedanz oder ein Ausgangssignal mit dem Wert "0" erefcheint. Das Signal'WS wird wieder auf den Zustand "1" umgeschaltet, bis die Zelle wieder ausgewählt ist.
Die Schaltung von Fig.2 unterscheidet sich von der Schaltung von Fig.1 hauptsächlich durch die Hinzufügung
609886/1093
des Transistors Q8, die Verwendung der WO-Leitung als Leseleitung und als Leitung zum Schreiben cfes Werts "O" und die Hinzufügung der Lese/Schreib-Leitung 51· Der Transistor Q5 wird dazu verwendet, während der Haltezustände Strom in die Halteschaltung zu injizieren, wobei die Transistoren Q3 und QA* das Injizieren des Stroms in die Halteschaltung während eines Schreibvorgangs übernehmen. Während eines Schreibvorgangs hat das Signal V/01 den Wert 11O", wenn das Signal W1' den Wert "1" hat, wie bei den Zeitpunkten 1 bis 4 in Fig.7 dargestellt ist. Wenn die Zelle im Zeitpunkt 5 für einen Lesevorgang ausgewählt wird, wird das Signal an der RW-Leitung 51 auf den Wert "1" umgeschaltet, so daß der Transistor Q8 durchgeschaltet wird. Der Transistor Q8 wird dazu verwendet, während des Lesebetriebs Strom in die Halteschaltung zu injizieren. Während des Lesebetrje bs wird das Signal Ws auf den Wert "0" umgeschaltet, so daß der Transistor Q6 gesperrt wird, der den Transistor Q7 darauf vorbereitet abhängig vom Zustand der Halteschaltung durchgeschaltet zu werden. Wenn sich die Halteschaltung im Zustand "1" befindet, dann wird der Transistor Q2 eingeschaltet, so daß der Transistor Q7 gesperrt wird und an der WO'-Leitung ein Ausgangssignal mit dem Wert "1" erzeugt. Wenn sich die Halteschaltung andererseits im Zustand "Oü befindet, wird der Transistor Q1 durchgeschaltet und der Transistor Q2 wird gesperrt, so daß der Transistor Q7 durchgeschaltet. wird und das Signal WO1 auf den Wert "0" umschaltet.
Aus diesen Ausführungsbeispielen ist deutlich erkennbar, daß in einer Matrix aus solchen Speicherzellen das Anlegen einer Spannung mit dem Viert "0" an die Ws-Leitung zu einer partiellen Auswahl der Zellen in der mit dieser WS-Leitung
609886/109
verbundenen Reihe führt. Die spezielle Zelle wird durch Auswählen der ¥1-Leitung oder der WO-Leitung für den entsprechenden Schreibzyklus ausgewählt, da eine Auswahl geweils nur eine Zelle in einer Spalte freigibt.
Bei den Schaltungen der Figuren 1 und 3 wird die spezielle Zellenreihe für einen Lesevorgang dadurch ausgewählt, daß das Signal an der entsprechenden WS-Leitung auf den Zustand "0" umgeschaltet wird, und daß dann einfach die RD-Leitung abgetastet wird. Da alle, anderen Zellen in einer speziellen Spalte nicht ausgewählt sind, sind die entsprechenden Ausgangstransistoren nicht leitend. Die RD-Leitung ist daher hochohmig, wenn das Ausgangssignal der ausgewählten Zelle den Wert "1" hat. Wenn Q7 leitet, hat das Ausgangssignal den Wert 11O". Die Schaltung von Fig.3 arbeitet ebenso mit der Ausnahme, daß das Ausgangssignal des Transistors Q7 invertiert ist, so daß der Wert «0w durch eine hohe Impedanz angezeigt wird, während der Wert W1n durch eine niedrige Impedanz angezeigt wird.
Für die folgende kurze Beschreibung der Auswahl einer «inzigen Zelle sei nun auf Fig.8 Bezug genommen. Es sei angenommen, daß die Zelle C4 den Aufbau der bevorzugten Ausführungsform von Fig.1 hat, und daß in die Zelle C4 der Wert 11O" geschrieben werden soll. Das Signal an der Wortauswahlleitung WS (2) wird auf den Wert "0" umgeschaltet, so daß die Zellen C3 und C4 ausgewählt werden. Dann wird die zum Schreiben des Werts "0" verwendete Schreibleitung WO (2) ausgewählt, damit : die Halteschaltung der Zelle C4 in den Zustand "0" eingestellt wird. Da auch die Wortauswahlleitung WS (2) ausgewählt worden ist, ist die' Zelle C4 für ein Signal
60 9886/1093
2633873
an der Schreibleitung. ¥0(2) empfänglich.Die Wortauswahlleitung WS (1) der Zelle C2 war jedoch nicht aktiviert worden, so daß daher ihr für den Haltebetrieb zuständiger Injektionstransistor Q5 weiterhin leitet, so daß die Zelle C2 nicht für ein Eingangssignal an der Leseleitung WO (2) empfänglich ist. In gleicher Weise kann die Halteschaltung. der Zelle C4 auf den Wert "1" eingestellt werden, in dem die Wortauswahlleitung WS (2) und die Schreibleitung W1 (2) ausgewählt werden.
f 'S
Zum Lesen der Zelle C4 wird erneut die Wortauswahlleitung Ws (2) ausgewählt, und die Leseleitung RD2 wird ausgewählt und abgetastet. Da die Wortauswahlleitung Ws (1) der Zelle C2 nicht aktiviert worden war, bleibt ihr Ausgangstransistor Q7 gesperrt (wie es auch bei jeder anderen ausgewählten Zelle in der Reihe der Fall ist).Wenn in der Zelle C4 der Wert "0" gespeichert ist, dann leitet ihr Ausgangstransistor Q7, so daß das Signal an der Leseleitung RD(2) auf den Weirt "0" übergeht, der ausschließlich den Inhalt der Zelle C4 anzeigt· War in der Zelle C4 der Wert "1" enthalten, dann hätte die Leseleitung RD (2) eine hohe Impedanz ergeben, die den Wert "1" in der Zelle C4 anzeigt, da der Ausgangstransistor der Zelle C2 ( und der Ausgangstransistor aller anderen Zellen in der Reihe ) gesperrt wäre, weil er nicht ausgewählt worden ist.
Die hier beschriebenen Ausführungsbeispiele umfassen nicht alle möglichen Variationen, die für den Fachmann erkennbar sind. Beispielsweise können die Transistortypen umgekehrt werden, und es können andere Transistoren und zu den vorhandenen Transistoren hinzugefügte Elektroden verwendet werden. Außerdem ist die spezielle Folge von
809886/109 3 original inspected
2S33879
Signalen, die in Fig.7 dargestellt ist, in einem weiten Bereich veränderbar. Beispielsweise müssen sich die Signale W1 und ¥0 nicht im Zustand "1" befinden, außer während eines Speicherzugriffzyklus, in dessen Verlauf sich das Signal WS im Zustand "0" befindet. Auch sind die Zustände der Signale ¥1' und ¥0' während des Schreibzyklus zur Kennzeichnung von Daten von Bedeutung. Die Ausgangsanzeigen können in allen Fällen logisch umgekehrt werden. Diese Variationen werden vom Rahmen der Erfindung umfaßt.
809886/10 93

Claims (1)

  1. Patentansprüche
    Halbleiterspeicherzelle auf eins* gemeinsame!Emitterzone eines Halbleitermaterials einer Polarität mit einer Speicherzugriff-Steuerschaltung, die zur Erzielung eines Haltebetriebs, eines Schreibbetriebs und eines Lesebetriebs eine willkürlich als Binärwert "1" bezeichnete erste Spannung und eine willkürlich als Binärwert "0" bezeichnete zweite Spannung liefert, und .ersten und zweiten Transistoren eines Polaritätstyps, deren Emitter ein integraler Bestandteil der gemeinsamen Emitterzone sind und die zur Bildung einer Halteschaltung miteinander verbunden sind, die in einen willkürlich mit "0" bezeichneten Zustand einstellbar ist, indem in die Basis des ersten vertikalen Transistors Strom injiziert wird, der diesen Transistor leitend macht und das Sperren des zweiten vertikalen Transistors verursacht, und die in einen willkürlich mit "1" bezeichneten Zustand einstellbar ist, indem in die Basis des zweiten Transistors Strom injiziert wird, der diesen Transistor leitend macht und den ersten vertikalen Transistor sperrt, gekennzeichnet durch
    (a) eine Injektionsschaltungsanordnung, die an die Steuerschaltung und an die Halteschaltung angeschlossen ist und die Strominjektion in die Basis des leitenden ersten oder zweiten Transistors während des Haltebetriebs aufrechterhält,
    (b) eine mit der Steuerschaltung und der Halteschaltung verbundene Lesevorrichtung zur Abgabe einer Anzeige des Binärzustandes der Halteschaltung und
    609886/1093
    ORIGINAL INSPECTED
    (c) eine an die Steuerschaltung angeschlossene Schreibund Lese-Injektionsschaltungsanordnung zum ausgewählten Indizieren von Strom in die Basis des leitenden ersten oder zweiten vertikalen Transistors für eine Einstellung
    _ der Halteschaltung in den Zustand "0" bzw. "1" während des Schreibbetriebs und zum Aufrechterhalten der Strom-
    —injektion in die Basis des leitenden ersten oder zweiten vertikalen Transistors während des Lesebetriebs.
    2· Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Lesevorrichtung aus einem vertikalen Ausgangstransistor des einen Leitungstyps besteht, dessen Emitter ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen Basis an den Kollektor des zweiten Transistors angeschlossen ist und dessen Kollektor die Anzeige des Binär-.zustandes der Halteschaltung abgibt.
    3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Schreib- und Leseinjektionsschaltungsanordnung folgende i Bestandteile enthält:
    (c) (I) einen ersten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die Steuerschaltung angeschlossen ist, und dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des zweiten vertikalen Transistors angeschlossen ist, und
    (II) einen zweiten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die Steuerschaltung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen erster Kollektor an die Basis des
    609886/1093
    ersten vertikalen Transistors angeschlossen ist und dessen zweiter Kollektor mit der Basis des Ausgangstransistors zur Abgabe der Basisansteuerung an diesen Ausgangstransistor verbunden ist.
    4. Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß . •die Injektionsschaltungsanordnung folgende Bestandteile enthält:
    (a) (I) eine in der gemeinsamen Emitterzone aus Halbleitermaterial der entgegengesetzten Polarität gebildete Wortauswahlleitung, die an die Steuerschaltung angegeschlossen ist und
    (II) einen dritten lateralen Transistor, dessen Emitter · ein.'.integraler Bestandteil der Wortauswahlleitung ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist, bei dem ein Kollektor ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist und bei dem ein weiterer Kollektor ein integraler Bestandteil der Basis des zweiten Transistors' ist„
    5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß die Lesevorrichtung außerdem einen vertikalen Lesetransistor enthält, dessen Basis ein integraler Bestandteil der Wortauswahlleitung ist, dessen Emitter ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des Ausgangstransistors angeschlossen ist.
    6. Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß der Kollektor des ersten lateralen Transistors ein integraler
    809836/1093
    Bestandteil der Basis des zweiten vertikalen Transistors 1st und daß der Kollektor des zweiten lateralen Transistors ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist.
    7·· Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Schreib- und Lese-Injektionsschaltungsanordnung folgende Bestandteile enthält:
    (c)(l) einen ersten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die Steuerschaltung angeschlossen ist, und dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des zweiten vertikalen Transistors angeschlossen ist, und
    (II) einen zweiten lateralen Transistor des entgegen- -gesetzten Leitungstyps, dessen Emitter an die Steuerschaltung angeschlossen ist und dessen Basis ein integraler Bestandteil' der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis d?s ersten vertikalen Transistors angeschlossen ist, und
    {III) einen dritten lateralen Transistor, dessen Emitter an die Steuerschaltung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen erster Kollektor ein integraler Bestandteil der Basis des ersten --vertikalen Transistors ist, dessen zweiter Kollektor ein integraler Bestandteil der Basis des zweiten vertikalen Transistors ist und dessen
    S09886/ 1093
    2833879
    dritter Kollektor ein integraler Bestandteil der . Basis des Ausgangstransistors zur Abgabe einer Basisansteuerung an diesen . Ausgangstransistor ist.
    8. Speicherzelle nach Anspruch 7, dadurch gekennzeichnet, daß die Injektionsschaltungsanordnung folgende Bestandteile enthält:
    (a) (I) eine in der gemeinsamen Emitterzone aus Halbleitermaterial der entgegengesetzten Polarität gebildete Wortauswahlleitung, die an die Steuerschaltung angeschlossen ist und
    ■(II) einen vierten lateralen Transistor, dessen Emitter ein integraler Bestandteil der Wortausvrahlleitung ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen erster Kollektor ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist und dessen zweiter Kollektor ein integraler Bestandteil der Basis ^ des zweiten vertikalen Transistors ist.
    9· Speicherzelle nach Anspruch 8, dadurch gekennzeichnet, daß die Lesevorrichtung außerdem einen-vertikalen Lesetransistor enthält,dessen Basis ein integraler Bestandteil der Wortauswahlleitung ist, dessen Emitter ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen -Kollektor an die Basis des Ausgangstransistors angeschlossen ist. .
    10. Speicherzelle nach Anspruch 9t dadurch gekennzeichnet, daß der Kollektor des ersten lateralen Transistors ein , ■ integraler Bestandteil der Basis des zweiten vertikalen Transistors ist und daß der Kollektor des zweiten
    60*9886/1093
    lateralen Transistors ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist.
    11, Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Schreib- und Lese-Injektionsschaltungsanardnung folgende Bestandteile enthält:
    (c) (I) einen ersten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die Steuerschaltung angeschlossen ist, und dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des zweiten - ^vertikalen Transistors angeschlossen ist, und
    -{II) einen zweiten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die Steuerschaltung angeschlossen ist und dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des ersten vertikalen Transistors angeschlossen ist, und
    {III) einen dritten lateralen Transistor, dessen Emitter ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor ein integraler Bestandteil der Basis des Ausgangstransistors zur Abgabe der Basisansteuerung an diesen Ausgangstransistor 1st.
    12· Speicherzelle nach Anspruch 11, dadurch gekennzeichnet, daß die Injektionsschaltungsanordnung folgende Bestandteile enthält:
    60988S/1093
    (a) (I) eine in der gemeinsamen Emitterzone aus Halbleitermaterial der entgegengesetzten Polarität gebildete Wortauswahlleitung, die an die Steuerschaltung angeschlossen ist und
    (II) einen vierten lateralen Transistor, dessen Emitter ein integraler Bestandteil der Wortauswahlleitung ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen erster Kollektor ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist und dessen zweiter Kollektor ein integraler Bestandteil der Basis des zweiten vertikalen Transistors ist.
    13· Speicherzelle nach Anspruch 12, dadurch gekennzeichnet, daß die Lesevorrichtung außerdem einen vertikalen Lesetrans,istor enthält,dessen Basis ein integraler Bestandteil der Wortauswahlleitung ist, dessen Emitter ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des Ausgangstransistors angeschlossen ist«,
    14. Speicherzelle nach Anspruch 13, dadurch gekennzeichnet, daß der Kollektor des ersten lateralen Transistors ein integraler Bestandteil der Basis des zweiten vertikalen Transistors · ist und daß der Kollektor des zweiten lateralen Transistors ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist.
    15· Speicheranordnung mit einem Feld aus spalten-und reihenweise angeordneten Speicherzellen auf einer gemeinsamen Emitterzone eines Halbleitermaterials einer polarität, mehreren
    609886/1093
    Wortleitern, die in der gemeinsamen Emitterzone aus HalbleitermaiH*ial der anderen Polarität gebildet sind, und die jeweils an jede Zelle in einer jeweiligen Reihe angeschlossen sind, mehreren leitenden Spaltenauswahlleitungen, von denen wenigstens drei an jede Zelle in einer Spalte angeschlossen sind, einer Speicherzugriffsteuerschaltung zum Auswählen einer Wortauswahlleitung und zum Auswählen von drei Spaltenauswahlleitungen für die Auswahl einer bestimmten Zelle, wobei die Speicher-Zugriff steuerschaltung zur Erzielung eines Haltebetriebs, eines Schreibbetriebs und eines Lesebetriebs eine willkürlich als Binärwert "1" bezeichnete erste Spannung und eine willkürlich als Binärwert "1" bezeichnete zweite Spannung liefert, und ersten und zweiten Transistoren eines Polaritätstyps in jeder Zelle, deren Emitter ein integraler Bestandteil der gemeinsamen Emitterzone sind und die zur Bildung einer Halteschaltung miteinander verbunden sind, die in einem willkürlich mit "0" bezeichneten Zustand einstellbar ist, in dem in die Basis des ersten vertikalen Transistors Strom injiziert wird, der diesen Transistor leitend macht und das Sperren des zweiten vertikalen Transistors verursacht, und die in einen willkürlich mit "1" bezeichneten Zustand einstellbar ist, indem in die Basis des Transistors Strom injiziert wird,der diesen Transistor leitend macht und den ersten vertikalen Transistor sperrt,dadurch gekennzeichnet, daß jede Halbleiterspeicherzelle folgende Bestandteile enthält:
    (a) einen lateralen Injektionstransistor des entgegengesetzten Leitungstyps, dessen Emitter ein integraler Bestandteil der entsprechenden Wortauswahlleitung ist, dessen Basis ein integraler Bestandteil der gemeinsamen
    S09886/1093
    Emitterzone ist , dessen erster Kollektor ein integraler Bestandteil der Basis des zweiten verti kalen Transistors ist, und dessen zweiter Kollektor ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist,
    (b) eine an die erste der drei entsprechenden Spaltenauswahlleitungen und an die Halteschaltung angeschlossene Lesevorrichtung zur Abgabe einer Anzeige des Binärzustandes der Halteschaltung und
    (c) eine an die zweiten und dritten Spaltenauswahlleitungen angeschlossene Schreib- und Leseinjektionsschaltungsanordnung zum ausgewählten Injizieren von Strom in die Basis des leitenden ersten oder zweiten vertikalen Transistors für die Einstellung der Halteschaltung in den Zustand 11O" bzw. "1" während des Schreibbetriebs und zum Aufrechterhalten der Strominjektion in die Basis des leitenden ersten oder zweiten vertikalen Transistors während des Lesebetriebs. ;
    16. Speicheranordnung nach Anspruch 15, dadurch gekennzeichnet, daß die Lesevorrichtung jeder Zelle folgende Bestandteile enthält :
    (b) (I) einen vertikalen Ausgangstransistor des einen Leitungstyps, dessen Emitter ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen Basis an den Kollektor des zweiten vertikalen Transistors angeschlossen ist und dessen Kollektor die Anzeige des Binärzustandes der Halteschaltung abgibt, und
    (II) einen vertikalen Lesetransistor des einen Leitungstyps, dessen Basis ein.integraler bestandteil der entsprechenden Wortauswahlleitung ist, dessen Emitter
    §09886/1093
    ' ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor mit der Basis des Ausgangstransistors verbunden ist.
    17. Speicheranordnung nach Anspruch 16, dadurch gekennzeichnet, -•tlaß die Schreib- und Lesewlnjektionsschaltung folgende Bestandteile enthält:
    (c) (I) einen ersten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die zweite Spaltenauswahlleitung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor ein integraler Bestandteil der Basis des zweiten vertikalen Transistors ist und
    (II) einen zweiten lateralen Transistor des entgegengesetzten Leitungstyps ist, dessen Emitter an die dritte Spaltenauswahlleitung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen erster Kollektor ein integraler Bestandteil der Basis des ersten vertikalen Transistors ist und dessen zweiter Kollektor ein integraler Bestandteil der Basis des Ausgangstransistors zur Abgabe der Basisansteuerung an diesen Ausgangstransistor ist.
    18. Speicheranordnung nach Anspruch 16, dadurch gekennzeichnet, ~daß die Schreib- und Lese-Injektionsschaltungsanordnung folgende Bestandteile enthält:
    (c) (I) ' einen ersten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die zweite Spaltenauswahlleitung angeschlossen ist, dessen
    609886/1093
    Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des zweiten vertikalen Transistors angeschlossen ist,
    (II)einen zweiten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die erste Spaltenauswahlleitung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des ersten vertikalen Transistors angeschlossen ist, und
    (III) einen dritten lateralen Transistor, dessen Emitter an die erste Spaltenauswahlleitung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist, dessen erster Kollektor ein integraler . Bestandteil der Basis des ersten vertikalen Transistors ist, dessen zweiter Kollektor ein integraler Bestandteil der Basis des zweiten vertikalen Transistors ist und dessen dritter Kollektor an integraler Bestandteil der Basis des Ausgangstransistors zur Abgabe der Basisansteuerung an diesen Transistor'ist.
    19· Speicheranordnung nach Anspruch 16, dadurch gekennzeichnet, daß die Schreib- und Lese-Injektionsschaltungsanordnung folgende Bestandteile enthält:
    (c) (I) einen ersten lateralem Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die zweite •Spaltenauswahlleitung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des zweiten vertikalen Transistors angeschlossen ist,
    S0988S/1G9
    (II) einen zweiten lateralen Transistor des entgegengesetzten Leitungstyps, dessen Emitter an die dritte Spaltenausv/ahlleitung angeschlossen ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor an die Basis des ersten vertikalen Transistors angeschlossen ist und
    (III)einen dritten lateralen Transistor, dessen Emitter ein: integraler Bestandteil der Basis des ersten vertikalen Transistors ist, dessen Basis ein integraler Bestandteil der gemeinsamen Emitterzone ist und dessen Kollektor ein integraler Bestandteil der Basis des Ausgangstransistors zur Abgabe der Basisansteuerung an diesen Transistor ist.
    109886/1083
    Leerseite
DE19762633879 1975-07-28 1976-07-28 Halbleiterspeicherzelle Pending DE2633879A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/599,578 US3986178A (en) 1975-07-28 1975-07-28 Integrated injection logic random access memory

Publications (1)

Publication Number Publication Date
DE2633879A1 true DE2633879A1 (de) 1977-02-10

Family

ID=24400202

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762633879 Pending DE2633879A1 (de) 1975-07-28 1976-07-28 Halbleiterspeicherzelle

Country Status (4)

Country Link
US (1) US3986178A (de)
JP (1) JPS5252337A (de)
DE (1) DE2633879A1 (de)
FR (1) FR2319954A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099263A (en) * 1976-11-04 1978-07-04 Motorola Inc. Buffering for an I2 L memory cell
US4112511A (en) * 1977-09-13 1978-09-05 Signetics Corporation Four transistor static bipolar memory cell using merged transistors
DE2964801D1 (en) * 1978-06-30 1983-03-24 Fujitsu Ltd Semiconductor integrated circuit device
US4366554A (en) * 1978-10-03 1982-12-28 Tokyo Shibaura Denki Kabushiki Kaisha I2 L Memory device
US4297598A (en) * 1979-04-05 1981-10-27 General Instrument Corporation I2 L Sensing circuit with increased sensitivity
JPS55148454A (en) * 1979-05-09 1980-11-19 Hitachi Ltd Semiconductor memory
DE3070152D1 (en) * 1979-07-26 1985-03-28 Fujitsu Ltd Semiconductor memory device including integrated injection logic memory cells
US4292675A (en) * 1979-07-30 1981-09-29 International Business Machines Corp. Five device merged transistor RAM cell
JPS598913B2 (ja) * 1980-04-01 1984-02-28 富士通株式会社 記憶装置
EP0065999B1 (de) * 1981-05-30 1986-05-07 Ibm Deutschland Gmbh Hochintegrierter schneller Speicher mit bipolaren Transistoren
EP0166043B1 (de) * 1984-06-25 1990-09-19 International Business Machines Corporation MTL-Speicherzelle mit inhärenter Mehrfachfähigkeit
US4813017A (en) * 1985-10-28 1989-03-14 International Business Machines Corportion Semiconductor memory device and array
US5276638A (en) * 1991-07-31 1994-01-04 International Business Machines Corporation Bipolar memory cell with isolated PNP load

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL298196A (de) * 1962-09-22

Also Published As

Publication number Publication date
JPS5252337A (en) 1977-04-27
FR2319954A1 (fr) 1977-02-25
US3986178A (en) 1976-10-12

Similar Documents

Publication Publication Date Title
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE2101431C3 (de)
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE10032271C2 (de) MRAM-Anordnung
EP0012796B1 (de) Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information
DE1817510A1 (de) Monolythischer Halbleiterspeicher
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE2633879A1 (de) Halbleiterspeicherzelle
DE2925925A1 (de) Voreinstellschaltung fuer informationsspeicher
DE2711679A1 (de) System zum wahlweisen verbinden von datenausgangsleitungen eines speichers mit wahlfreiem zugriff mit einer datenschiene
DE69221827T2 (de) Verfahren zum Programmieren einer anwenderprogrammierbaren Gattermatrix
DE2610881C2 (de) Schneller Assoziativ-Speicher
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2855866C3 (de) Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2136515A1 (de) Bipolare Halbleiter Speicherzelle
DE1295656B (de) Assoziativer Speicher
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE2612666A1 (de) Hochintegrierte, invertierende logische schaltung
DE3786496T2 (de) Speicherzelle mit variabler Klemmschaltung.
DE2704796A1 (de) Speicherzellenanordnung
DE68924338T2 (de) ECL-EPROM mit CMOS-Programmierung.
DE2348065C3 (de) Bipolarer Transistorspeicher mit kapazitiver Speicherung
DE1499744B2 (de) Elektronisches speicherelement mit zwei transistoren

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee