[go: up one dir, main page]

DE2550275A1 - Verfahren zum herstellen von barrieren fuer loetzinn auf leiterzuegen - Google Patents

Verfahren zum herstellen von barrieren fuer loetzinn auf leiterzuegen

Info

Publication number
DE2550275A1
DE2550275A1 DE19752550275 DE2550275A DE2550275A1 DE 2550275 A1 DE2550275 A1 DE 2550275A1 DE 19752550275 DE19752550275 DE 19752550275 DE 2550275 A DE2550275 A DE 2550275A DE 2550275 A1 DE2550275 A1 DE 2550275A1
Authority
DE
Germany
Prior art keywords
gold
glass
barriers
conductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752550275
Other languages
English (en)
Other versions
DE2550275C2 (de
Inventor
Lewis Franklin Miller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2550275A1 publication Critical patent/DE2550275A1/de
Application granted granted Critical
Publication of DE2550275C2 publication Critical patent/DE2550275C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Conductive Materials (AREA)
  • Glass Compositions (AREA)

Description

Verfahren zum Herstellen von Barrieren für Lötzinn auf Leiterzügen
Die Erfindung betrifft ein Verfahren zum Herstellen von korrosionsfesten Barrieren für Lötzinn auf vorwiegend aus Silber bestehenden Leiterzügen, die schichtförmig auf ein Substrat aufgebracht sind. Derartige Strukturen finden vielfache Anwendung bei j der Herstellung von Miniaturschaltungskreisen mit integrierten Schaltungen, beispielsweise bei der Verbindung der Schaltungen mit Halbleiterplättchen und bei Leitungskreuzungen.
: Bei derartigen Schaltungen wird ein dielektrisches Substrat ver- ; wendet, das beispielsweise aus Glas, aus einem keramischen Material wie Aluminiumoxid und aus plastischem Material bestehen kann. Auf der Oberfläche des Substrats oder in die Oberfläche eingelagert werden zur Herstellung der Elektrodenanschlüsse Leiterzüge gebildet. Gewöhnlich wird mindestens ein Teil dieser Leiterzüge mit Lötzinn bedeckt, um danach die Schaltungskomponenten mit den leitenden Elektroden auf dem Substrat verbinden zu können. Beispiele für solche Komponenten sind diskrete Halbleiterdioden und Transistoren, integrierte Schaltungen, Wider-
809827/0571
stände, Kondensatoren, Leitungskreuzungen usw.
Eine sehr wichtige Ausbildung derartiger leitender Elektroden, die auf die Substrate aufgebracht werden, besteht vorwiegend aus Silber und einer geringeren Menge eines oder mehrerer Platin-ähnlicher Metalle der Nebengruppe VIIIb. Diese leitenden Elektrodenmuster werden gewöhnlich in der sogenannten Dickfilm-Technik aufgebracht, bei welcher eine metallische Paste des Metalls im Siebdruckverfahren auf die Oberfläche aufgebracht wird. In dieser Paste ist eine kleine Menge einer glasartigen Fritte J enthalten, die beim Brennen ineinanderfließt und bewirkt, daß j die Metalle untereinander und mit dem Substrat fest verbunden j werden. Die glasartige Fritte kann aus den verschiedensten Arten I von Gläsern bestehen. Ein derartiges Material mit einer Silber-Palladium-Legierung ist beispielsweise in der US-Patentschrift 3 374 110 beschrieben.
Zur Herstellung von Verbindungen werden auf die Leiterzüge Barrieren aufgebracht, die von Lötzinn nicht benetzt werden. Eine bekannte und vielfach verwendete Barriere besteht aus •einer Glas-Schicht, die auf die schichtförmigen Leiterzüge der Elektroden aufgebracht wird. Derartige Barrieren werden in großem umfange benutzt in einer Löt-Technik, bei welcher mit der Oberseite nach unten auf ein Substrat aufgesetzte Halbleiterplättchen durch Wiederverflüssigen von stark bleihaltigem Lötzinn mit den Anschlüssen verbunden werden. Barri-'erenstrukturen dieser Art und diese Löt-Technik sind beispielsweise beschrieben in den US-Patentschriften 3 429 040 und 3 495 133.
Bei den bekannten Barriere-Strukturen bewirkt der hohe Bleigehalt des Lötzinns, der größer als 80 % ist, daß die nicht aus Silber bestehenden Bestandteile der Leiterzüge in das Lötzinn diffundieren, so daß aus reinem Silber bestehende Bereiche des Leiterzuges übrigbleiben. Diese Bereiche sind für Korrosion,
DI 974 011
809827/0571
insbesondere in einer schwefelhaltigen Atmosphäre, besonders anfällig.
Aufgabe der Erfindung ist es daher, ein Verfahren zum Herstellen von korrosionsfesten Barrieren auf vorwiegend aus Silber bestehenden Leiterzügen anzugeben.
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß auf die Leiterzüge in den für die Barrieren vorgesehenen Bereichen eine homogehe Mischung aus einem Gold-haltigen und einem glasartigen Pulver aufgebracht wird, und daß so gebildete Struktur anschließend derart erhitzt wird, daß sich auf dem Leiterzug durch Ineinanderfließen der Bestandteile des Pulvers eine kontinuierliche Schicht bildet und daß das Gold unter Bildung einer Gold-Silber-Legierung in den Leiterzug hineindiffundiert.
Eine vorteilhafte Ausbildung des Verfahrens besteht darin, daß die durch das Aufbringen des Pulvers gebildete Struktur auf eine Temperatur zwischen 750 0C und 1050 0C erhitzt wird und daß das Erhitzen der durch das Aufbringen des Pulvers gebildeten Struktur so lange durchgeführt wird, bis mindestens 20 Gew.-% Gold in den Leiterzug eindiffundiert sind. In vorteilhafter Weise wird die Struktur in einem Zyklus von 30 Minuten von Raumtemperatur auf 825 0C erhitzt, bei dieser Temperatur während 10 Minuten gebrannt und danach wieder auf Raumtemperatur abgekühlt.
j Vorteilhaft bei dem erfindungsgemäßen Verfahren ist es, daß ! dem Material der Leiterzüge neben dem überwiegenden Anteil von ■ Silber ein kleiner Anteil eines Platin-ähnlichen Metalls der I Nebengruppe VIIIb beigefügt wird. Insbesondere ist es vorteilhaft, daß dem Leitermaterial ein kleiner Anteil, vorzugsweise weniger als 20 %, Palladium beigefügt wird.
FI 974 011
809827/05 7
Eine vorteilhafte Ausbildung des erfindungsgemäßen Verfahrens besteht darin, daß dem Gold-haltigen Pulver eine Glas-Fritte sowie zum Aufbringen im Siebdruckverfahren ein Bindemittel und ein Trägermaterial beigemischt werden. Zur Bildung der Glas-Fritte werden Oxide des Siliziums mit Oxiden von einem oder mehreren der Elemente Bor, Natrium, Blei und Aluminium gemischt.
In vorteilhafter Weise v/erden die Leiterzüge im Tauchlötverfahren unter Hichtbenetzung der gebildeten Barrieren mit einer kontinuierlichen Schicht aus stark bleihaltigem Lötzinn überzogen .
Das erfindungsgemäße Verfahren ist in vorteilhafter Weise anwendbar zur Bildung von Anschlüssen für integrierte Schaltungen enthaltende Halbleiterplättchen, die auf durch Wiederverflüssigen des Lötzinns mit Hilfe der Barrieren gebildeten Kügelchen in den Endpunkten der Leiterzüge ruhen.
Die Erfindung wird anhand von durch die Zeichnungen erläuterten Ausführungsbeispielen beschrieben.
'Es zeigen:
iFig. 1 in Draufsicht ein Substrat, auf welchem in den
Endpunkten der Leiterzüge Halbleiterplättchen aufgebracht sind,
Fig. 2 ein auf ein Substrat aufgebrachtes Halbleiter
plättchen in Seitenansicht,
Fig. 3 ein Diagramm für den Brenn-Zyklus bei den Ausführungsbeispielen und
FI 974 011
609827/067 1
Fign. 4A, B eine schematische Darstellung der Verfahrens- ymd C schritte.
Die durch das Verfahren gebildeten Barrieren-Strukturen sind in den Fign. 1 und 2 dargestellt. Die aus diesen Figuren ersichtlichen Barrieren dienen dazu, Halbleiterplättchen mit aktiven oder passiven Bauelementen oder mit integrierten Schaltungen mit dem tragenden Substrat zu verbinden. Auf das dielektrische Substrat 14, das die Anschlußstifte 15 zur Verbindung mit einer höheren Schaltungsebene enthält, wird mittels Siebdruck ein Leitungsmuster 10 aufgebracht, das aus Silber und einer kleinen Menge eines Platin-ähnlichen Metalls der Nebengruppe VIIIb besteht. Das Leitungsmuster 10 weist Bereiche 12 auf, die als Anschlüsse dienen und ist mit Lötzinn benetzbar. Das Leitungsmuster 10 wird getrocknet und gebrannt, wobei eine glasartige jFritte als Bindemittel für das Leitermaterial dient. Die Barrieren-Strukturen 16 haben einen wesentlichen Bestandteil aus Gold, der von dem aufgebrachten Lötzinn nicht benetzbar ist. Das Barrieren-Material kann in jedem gewünschten Muster durch Siebdruck aufgebracht werden. Durch Trocken und Brennen wird ein überzug hergestellt, der mit Lötzinn nicht benetzbar ist. Danach wird lauf den Leiterzuge im Tauchlötverfahren oder einem ähnlichen !Verfahren eine Schicht aus bleihaltigem Lötzinn aufgebracht, bei
!welchem der Bleigehalt größer als 80 % im geschmolzenen Metall ;ist. Ein Lötflußmittel kann zugefügt werden. Auf den Anschlußbejreichen 12 werden sodann integrierte Schaltungen 20 aufgesetzt, !die (nicht dargestellte) Lötkontakte aufweisen, die gegenüber den Anschlußbereichen herausragen. Das Substrat, das Halbleiterplättchen und das Lötzinn werden sodann in einem Ofen so hoch und so lange erhitzt, daß das Lötzinn schmilzt. Bei dieser Temperatur bilden sich an den Verbindungsstellen des Halbleiterplättchens mit den Anschlüssen Kügelchen aus Lötzinn. Die Bildung der Kügelchen durch Oberflächenspannungs-Effekte wird dadurch ermöglicht, daß das Lötzinn die Barrieren 16 und das dielektrische Substrat 14 in der Umgebung nicht benetzt. Nach dem Abkühlen auf
FI 974 011
809827/0571
Raumtemperatur und Verfestigen des Lötzinns ergibt sich die in Fig. 2 dargestellte Struktur.
Das Muster 10 der Leiterzüge besteht aus einer Legierung von Silber mit einem Platin-ähnlichen Metall, beispielsweise aus einer Legierung von Silber mit Palladium oder Palladium-Oxid, wie in der US-Patentschrift 3 374 110 beschrieben ist. Andere Platin-ähnliche Metalle, die ähnliche Resultate wie Palladium ergeben, sind Platin, Osmium, Iridium, Ruthenium und Rhodium. Der Silber-Anteil des Leiterzuges beträgt mehr als 75 % wegen der niedrigeren Kosten, der höheren Leitfähigkeit und dem mangelhaften Oxidieren des Palladiums beim Brennen in sauerstoffhaltiger Atmosphäre,
IDer Silber-Palladium-Legierung sind kleine Mengen einer glasartiigen Fritte beigemischt, die dazu dient, die Metalle miteinander [und mit dem Substrat zu verbinden. Die Menge der glasartigen !Fritte als Bestandteil des Leiterzuges liegt im Bereich von 1 bis 10 Gew,-% der festen Masse, Geeignete glasartige Fritten jsind im US-Patent 3 374 110 beschrieben.
Leiterzüge mit reagierendem Bindemittel, beispielsweise weniger als 1 Gew.~% Kupferoxid, können ebenfalls verwendet werden. Dies unterstreicht, daß die Menge oder die Art der Fritte unwesentlich ist,
{Das nächste wichtige Erfordernis des Verfahrens ist ein Goldhaltiger Bestandteil in der die Barriere bildenden Schicht. Um jeinen ausreichenden Widerstand gegen Korrosion zu erhalten, |ist ein Anteil von 20 oder mehr Gew.-% Gold vorteilhaft. Diese Gold-haltige Mischung enthält eine glasartige Fritte, durch welche die Teilchen zusammengehalten werden, ebenso wie ein geeignetes Bindemittel und ein Trägermaterial, um die Paste im Siebdruckverfahren aufbringen zu können. Die glasartige Fritte kann aus colloidem Siliziumoxid, Aluminiumoxid, Oxiden, Nitriden,
FI 974 011
609827/0571
Boriden, Karbiden oder Siliziumverbindungen einzeln oder in irgendeiner Kombination in feinverteilter Form bestehen. Die so gebildete Barrieren-Schicht wird sodann in einem Ofen gebrannt, um die Struktur zu sintern und, noch wichtiger, um unter der Barrieren-Schicht eine Legierung aus Gold und Silber und dem Platin-ähnlichen Metall zu bilden.
Die Brenntemperatur liegt im Bereich zwischen 750 0C und 1050 0C. Die Brenndauer beträgt mindestens 5 Minuten. Unterhalb 750 C diffundiert das Gold nicht in zufriedenstellender Weise in den Leiterzug und oberhalb 1050 0C schmilzt das Gold. Ein Brennzyklus, mit dem besonders gute Ergebnisse erzielt wurden, ist in Fig. 3 dargestellt. Bei diesem Brennzyklus wird die Struktur von Raumtemperatur innerhalb von 10 Minuten auf 825 0C erhitzt, während 10 Minuten gebrannt, und während weiterer 10 Minuten wieder auf Raumtemperatur abgekühlt.
Der hohe Bestandteil an Blei im Lötzinn der mehr als 80 % beträgt, hat bei den bekannten Glas-Barrieren dazu geführt, daß die nicht aus Silber bestehenden Bestandteile der Leiterzüge in das Lötzinn diffundierten. Dadurch blieb reines Silber in den Leiterzügen übrig, das für Korrosion, insbesondere in schwefelhaltiger Atmosphäre, sehr anfällig war. Die Gold-haltige Barrieren-Schicht bildet eine stabile Gold-Silber-Legierung, die gegen Korrosion resistent ist, selbst wenn das Platin-ähnliche Metall aus der Leiterstruktur durch das geschmolzene Lötzinn herausgelöst wird.
Querschliffe und elektronische Analysen mit feinen Sonden haben ergeben, daß nach dem Brennen der Gold-Barrieren-Schicht etwas Silber aus dem Leiterzug heraus in die Goldschicht und etwas Gold in die Leiterschicht diffundiert ist und dort mit dem Silber und dem Edelmetall eine ternäre Legierung bildet. Bei einer Brenntemperatur von 825 0C bewegt sich das Gold etwa halbwegs bis zum dielektrischen Substrat 14. Bei zwei oder mehr Brennvorgängen bei 825° bewegt sich das Gold bis auf das Substrat selbst. Das
FI 974 011
609827/Ob7 1
Platin-ähnliche Metall bleibt im wesentlichen an seiner Stelle, obgleich auch etwas Platin in den Bereich der Gold-Schicht diffundiert. Die Analysen haben ebenfalls gezeigt, daß das Blei-Zinn-Lot mit der obersten Schicht der Oberfläche der Gold-Barriere reagiert und wahrscheinlich eine intermetallische Zinn-Gold-Verbindung bildet. Das Lot bedeckt die darunterliegende Leiterschicht und bildet auch eine kontinuierliche Schicht über den Gold-Barrieren selbst. Im Gegensatz zu den bekannten Glas-Barrieren tritt in der Nähe der Barrieren keine Unterbrechung der Benetzung auf. Damit findet sich, verglichen mit den Glas-Barrieren, keine Stelle, an welcher die durch Schwefel bedingte Korrosion leicht beginnen kann. An den Stellen, an denen eine Verarmung de.s Platin-ähnlichen Metalls aufgetreten ist, ist das Silber nicht frei sondern mit Gold legiert und resistent gegen Korrosion,
Die einzelnen Schritte des Verfahrens sind in den Fign. 4A, B und C dargestellt. In Fig. 4A ist mit 21 der gebrannte Leiterzug lauf dem Substrat 14 bezeichnet. Die Gold-Barriere 22 ist auf der !Oberfläche des Leiterzuges 21 aufgebracht und getrocknet. Zwischen den Schichten hat noch keine Wechselwirkung stattgefunden.
Fig. 4B zeigt dieselbe Struktur nach dem Brennen entsprechend dem in Fig. 3 dargestellten Brennzyklus. Ein großer Teil des Leiterzuges 21 ist unverändert, der Bereich 24 unterhalb der Gold-Barriere ist jedoch in eine Verbindung mit hohem Goldgehalt umgewandelt worden. Etwas Silber aus dem Leiterzug 21 ist in die Gold-Barriere diffundiert unter Bildung einer Gold-Silber-Verbindung 23, die überwiegend Gold enthält.
Fig. 4C zeigt die Struktur nach dem Verzinnen mit einem Lot, das einen hohen Anteil Blei und einen niedrigen Anteil Zinn enthält. Ein Teil des Leiterzuges, der mit 25 bezeichnet ist, ist verarmt und besteht jetzt aus einer Blei-Palladium-Legierung mit etwas freiem Silber. Das Lot 26 bedeckt die ganze Oberfläche des Lei-
FI 974 011
609827/0b71
ters und schließt dicht an die Gold-Barriere 23. Die mit 27 bezeichneten Stellen sind diejenigen Bereiche, in denen ohne die Gold-Barriere die Korrosion auftreten würde. In dem dargestellten Äusführttngsbeispiel kann keine Korrosion auftreten, da das Lot 26 die Oberfläche bis zum obersten Bereich der Gold-Barriere 23 bedeckt und der darunterliegende Gold-haltige Bereich 24 das Eindringen von korrodierenden Stoffen wie Schwefel verhindert. Schwe-\ fei oder ähnliche Stoffe können jetzt nicht eindringen und das j freie Silber angreifen, wie dies bei der Verarmungsreaktion zwischen dem Lot und dem Leiterzug 21 der Fall war.
Deratige Barrieren-Schichten können überall, wo es gewünscht wird, IPerwendet werden, um das Verzinnen der Leiterzüge zu verhindern ■tiJäd ohne Leitereigenschaften opfern zu müssen. Die Leitfähigkeit Ser darunterliegenden Leiterschicht wird durch das Hinzufügen mm Material in der Barriere verbessert.
ErläütenEmg der Erfindung werden im folgenden einige Ausj fffiirtingsböi<spiele angegeben.
Beispiel 1
Sin Muster mit 25 parallelen Linien, von denen jede etwa 0,1 mm biseit war auf etwa 0,2 mm breiten Zentren wurde im Siebdruck ver fahren auf 10 'Älaminiurnoxid-Substraten aufgebracht unter Verwen dtmg eitter Silber-Palladium-Paste und bei 825 0C gebrannt ent-
dem In Fig. 3 dargestellten Verlauf. Die Paste hatte j folgende Zusammensetzung in Gewichtsteilen;
Silber 76 ,8
'!Palladium 19 ,2
Öl'as-Fritte 4
Die Glas-Fritte war in Gewichtsteilen folgendermaßen zusammengesetzt:
Aluminium-Oxid 2,2
Silizium-Dioxid 22,4
Blei-Oxid 66,6
Bor-Oxid 8,8
Der Paste war ein Trägermaterial, bestehend aus 25 Gew.-% Äthylcellulose, aufgelöst in Butylcarbitol-Acetat beigefügt.
Nicht verzinnbare (nicht mit Löt-Zinn benetzbare) Gold- und Glasstreifen wurden in Gruppen von mindestens drei Streifen senkrecht ssu den Linien des Musters aufgebracht. Die festen Bestandteile der Mischungen sind in Gewichtsteilen für Gold unter Au-1 In Tabelle I und für die Glas-Barrieren in Tabelle II
angegeben: Tabelle I Au-3 Au-4 Pt Pd Pt/Pd
Au-2 75 25
40 62 25
Gold-Pulvex 74 75 25
Pt-Pulver 4,5 45
Pd-Pulver 35 10 3 2
Glas-Frit*se 1 3 1/5 2,25 3
Glas-Fritfee 2 2 7
Kolloides SiO^ -2 12 25
Silicon-HaoEz 22
Gold-hal"tJ®es Msacz
Es wurde "jya^Mesiasat
6566 der ISiasma
Banovia Dcfev. Snjgel-
hard In®, isvex-
wendet. i21
FI 974 OTI
2 7/(k5 7 1
- 11 - Glas-Barriere
Tabelle II 65,5
Glas-Fritte 1 Glas-Fritte 2 24,1
22,4 73 4,1
8,8 16,5
4,5 2,2
66,6 6 4,1
2
Die Pastenmischung ist zusammengesetzt aus den in den Tabellen I und II angegebenen festen Bestandteilen und dein Trägermaterial, das die Differenz zu 100 % bildet.
Das Trägermaterial war in Gewichtsteilen folgendermaßen zusammen- j gesetzt:
Butyl-Carbitol-Acetat 75 % Äthyl-Cellulose 20 % Oleoyl-Sarkosin 5 %
Die Streifen wurden bei 825 0C und einer Geschwindigkeit von etwa 10 cm/Min durch den in Fig. 3 dargestellten Zyklus gebrannt. Die Leitungszüge wurden sodann durch Eintauchen in ein Lötzinn-Bad während 10 Sekunden mit einem Lot, bestehend jaus 90 % Blei und 10 % Zinn, überzogen. Danach wurden die Muster in eine abgeschlossene Kammer gebracht, die Schwefelblüte bei 125 0C enthielt, entsprechend einer Atmosphäre mit 900 χ 10 Teilen Schwefel, und in periodischen Abständen j unter einem Mikroskop auf sichtbare Zeichen von Korrosion geprüft. Die Ergebnisse dieser Tests sind in Tabelle III zusammengefaßt. Es ist zu bemerken, daß der Beschleunigungsfaktor für Idiesen Test, verglichen mit der normalen Belastung im Betrieb j etwa das Zweitausendfache beträgt. Aus der Tabelle ist ersieht-
FI 974 011
609827/Ob71
_ 12 —
lieh, daß die Zubereitung der Muster, insbesondere !bezüglich der Anzahl der Brenn- und Schmelzvorgänge von Test zu Test wechselt. Alle Brennvorgänge wurden unter den beschriebenen Bedingungen durchgeführt. Das Wiederschmelzen des Lots erfolgte nach dem Aufbringen des Lots und unter folgenden Bedingungen: 345 °C + 5 (
oder Argon.
345 0C + 5 0C, 3 Minuten, in inerter Atmosphäre wie Stickstoff
Tabelle III
Erste Zei- Test
Überzug ge- Wiederver- Barriere- chen von stun-
Beispiel Muster brannt . flüssigt Schicht Korrosion den
1 10 2X Nein Au~1 unverzinnter Be- 480
reich dunkel nach 336 Std. Meiste Bereiche hell nach etwa 480 Std.
Glas Nach 24 Std. Flecken
2 6 1X Ja Pd 68 Std, Korro
sion nicht ge- 300 stoppt
Glas 6 8 Std.dunkel
Au--1 Bei 300 Std.einige Kristalle, dunkel nur in nichtverzinnten .. Bereichen
3 .5 1X Ja Pt 146 Std. viele 146
Kristalle
Glas Erscheint rein
bei etwa 146 Std.
Au-2 Rein
Au-3 146 Std.wenige Kristalle
4 5 1X Ja Pt/Pd 146 Std.Kristalle 146
Glas 22 Std.einige Fleck. ( Au-4 Rein j
Au-1 146 Std. einige
wenige nicht ver- : zinnter Stellen sind dunkler
FI 974 011
609827/Ob7 1
Beispiel 2
Es wurde dem Verfahren des Beispiels 1 gefolgt entsprechend den in der Tabelle III angegebenen Bedingungen mit der Ausnahme, daß die nichtverzinnbaren Streifen bezüglich ihrer Zusammensetzung in Gewichtsteilen den in der Tabelle I angegebenen Werten für Pd und Au~1 und den in Tabelle II angegebenen Werten für die Glas-Barriere entsprachen.
Beispiel 3
Es wurde dem Verfahren von Beispiel 1 gefolgt entsprechend den Bedingungen der Tabelle III mit der Ausnahme, daß die nichtverzinnbaren Streifen bezüglich ihrer Zusammensetzung in Gewichtsteilen den in Tabelle I angegebenen Werten für Pt,- Au·-2 und Au·-3 jsowie den in Tabelle II angegebenen Werten für die Glas-Barriere entsprachen.
' Beispiel 4
Es wurde dem Verfahren von Beispiel 1 gefolgt entsprechend den Bedingungen der Tabelle III mit der Ausnahme, daß die nichtverzinnbaren Streifen bezüglich ihrer Zusammensetzung in Gewichtsteilen den in der Tabelle I für Pt/Pd, Au-1, Au-4 und den in Tabelle II angegebenen Werten für die Glas-Barriere entsprachen.
Die Empfindlichkeit der Beispiele 1 bis 4 reichte lediglich aus, um die Vorteile oder Nachteile der Barriere-Strukturen auf einer groben Basis zu bestimmen. Auf dieser Basis ergab sich, daß die Glas-Barrieren mehr sichtbare Korrosion zeigten als alle nichtverzinnbaren Metalle. Unter den nichtverzinnbaren Metallen, die in diesen Beispielen verwendet wurden, zeigten die Gold-Barrieren die geringste Korrosion. Beispielsweise waren die Bereiche um die Gold-Barriere herum nach 480 Teststunden noch hell. Die Glas-Barrieren waren bereits nach 24 Stunden schwer korrodiert. Die
FI 974 011
609827/0571
Bereiche um die Palladium-Barrieren waren nach 68 Stunden durch Korrosion dunkel geworden. Die Bereiche um die Platin- und um die Platin-/Palladium-Barrieren zeigten nach 146 Stunden Korrosionserscheinungen. Die Testzeiten waren mit Ausnahme von Gold unannehmbar.
Beispiele 5 und 6
Ein Muster mit Linien in einer Breite von etwa 0,127 mm, 0,254 mm und 0,380 mm wurde mit einer Silber-Palladiumoxid-Paste im Siebdruckverfahren aufgebracht und gebrannt, wie im Beispiel 1 beschrieben. Die Zusammensetzung war:
Ag 1 74 ,6
PdO 21 ,5
Glas-Fritte 3 /9
Feste Bestandteile 81 %
3,9
I (von Tabelle II)
Träger 19
Auf den Leiterlinien wurden Gold-Barrieren-Streifen aufgebracht mit der folgenden Zusammensetzung:
Au 77
Colloides SiO3 2
Fritte 1 von
Tabelle II 4
Gold-Harz 11
Silicon-Harz 6
Die Barrieren-Streifen wurden gebrannt, wie im Beispiel 1 beschrieben. Die einzelnen Bedingungen und Anzahl der Muster der Beispiele 5 und 6 sind in der Tabelle 4 zusammengestellt. Zur Kontrolle wurden im Beispiel 5 vierzehn Linien mit einer Breite von etwa 0,1 mm auf 0,2 mm Zentren mit dem Glas Nr. 1 quer zu einigen der 0,245 mm breiten Linien aufgebracht. Die Zusammen-
FI 974 011
6 0 g 8 2 7 / 0 b 7 i
Setzung der Glas-Barrieren betrug in Gewichtsteilen:
Glas Nr. 1 65,5
SiO2 24,1
B2O3 4,1
Na2O 4,1
K2O 2,2
Al2O3
Zur Kontrolle des Beispiels 6 wurden 10 Muster jeweils mit Glas-Streifen der Gläser Nr. 1 und Nr. 2 in genau demselben Format versehen. Alle Muster wurden zum Verzinnen und zur Wärmebehandlung beliebig ausgesucht. Die Glaszusammensetzung in Gewichtsteilen war folgende:
Glas Nr. 2 11
Al2O3 39,3
SiO2 20,4
PbO 19,6
B2O3 9,7
BaO
Die Muster wurden in einen Austrockner gebracht,der bei 125 C
-6 '
gehalten wurde und 900 χ 10 Teile Schwefel enthielt. Es wurden : jLeitfähigkeitsmessungen und optische Messungen vorgenommen. Die Ergebnisse sind in der Tabelle V für das Beispiel 5 und in der !Tabelle VI für das Beispiel 6 bezüglich ihres Widerstandes in I Ohm/cm vor dem Korrosionstest und zu verschiedenen Zeiten wäh-■ rend des Tests zusammengestellt.
Selbst diese hochgradig verarmten Muster mit der Silber-Palladium-
•Oxid-Paste zeigten keine großen Widerstandsänderungen bei Verwendung der Gold-Barrieren bei 500 Stunden oder 936 Stunden und
FI 974 011
609827/0S71
125 0C. Durch die Gold-Barrieren wurde der Widerstand der gebrannten Silber-Palladiumoxid-Leiter leicht erniedrigt (etwa 0,1 Ohm/2,54 cm). Durch das Verzinnen wurde der Widerstand bis zu 0,3 Ohm/2 r 54 cm weiter herabgesetzt. Durch die Gold-Barrieren wurde die Sulfid-Korrosion nicht total eliminiert, wie durch Beobachtung von oben festgestellt werden konnte. Diese Kristalle erschienen nach 116 Stunden auf den einmal gebrannten Gold-Barrieren. Im Falle des Beispiels 5 wurden jedoch nur extrem kleine Kristalle beobachtet auf doppelt gebrannten Barrieren nach mindestens 768 Stunden. Dies bedeutet, daß das doppelte Brennen der Barrieren-Schicht bezüglich der sichtbaren Korrosion vorteilhaft ist. Bezüglich der Variationen des Brennvorganges oder auch des statischen Verzinnens gegenüber dem dynamischen Verzinnen, wurden jedoch keine Unterschiede der Widerstandsänderungen beobachtet, Bei den Glas-Barrieren traten Widerstandsjänderungen von 0,5 Ohm auf den 0,254 mm breiten Linien im Beispiel j5 schon nach 138 Stunden auf, während die hauptsächlichen Ände-
irungen bei 304 Stunden begannen. Im Beispiel 6 begannen die Widerstandsänderungen der Glas-Muster schon nach 94 Stunden. Die Kontrollmuster der Gläser Nr. 1 und Nr. 2 wurden bei 504 Stunden aus dem Test genommen, da offenbar bei allen Mustern schwere Korrosion und Widerstandsänderungen stattgefunden hatten.
■Im folgenden wird eine Zusammenstellung der Tabelle V des Beiispiels 5 bezüglich des Widerstandes in 0hm angegeben.
i Änderung
lürsprüngl, durch VerWiderstand Änderung zinnen und Änderung Typische Ändeides An- durch die Wiederver- nach rungen nach !Schlusses Barriere flüssigen 350 Std. 950 Std.
iGold-Barriere
b,9-1,0 0 bis 0,1 0 bis 0,3 0 bis 0,4 0 bis 0,4
Glas-Barriere 0 bis 3,0 über 5
FI 974 011
6 0 9827/ 0 b 7 1
lDer Test des Beispiels 5 wurde über 1100 Stunden ausgedehnt, ohne !daß sich eine Widerstandsänderung von mehr als 1/2 Ohm ergab. Die !Muster mit den Glas-Barrieren zeigten durch Schwärzung sicht-
bare Korrosion beim ersten Prüfen des Tests. Die Gold-Barrieren stellten auch kein Problem bezüglich des Auftretens von Kurzschlüssen dar. Die Pasten für die Gold-Barrieren lassen sich sehr gut durch Siebdruck aufbringen und fließen nicht während des Brennens wie die Glas-Materialien.
!Linien pro Muster
!Muster gesarat ieiter-Brenn-Temperaturen Brennen der Anschlüsse
Brennen der Barrieren Brennen der Glas-Barriere Wärmebehandlung
Verzinnen Silicon-Gel Zahl der Barrieren Leiterdicke Au-Barrieren-Lagen
Kontrollanordnungen
Tabelle IV Beispiel 6
Beispiel 5 3
3 30
33 825 °C
825 °C 1
1 und 2 2
1 und 2 —
1 1 Std. bei
258 0C
2 Wiedererwei-
chungszyklen		 Ja
Ja Ja
Nein 8
6 22-29 u
22-29 μ 400
308 2 separate
Glas-Barrieren
Muster (je
weils 10)
Glas auf
einigen Linien
FI 974 011
609827/0571
Tabelle V Widerstand in Ohm für 0,254 mm breite Linien
825 0C 825 0C 825 0C 2 Wieder-
Anschluß Barriere Glas verflüssi
Brennen Brennen Brennen gungen
1 1 X
1 1 X
1 1 X
1 1 X
1 1 X
1 1 X
1 2 X
1 2 X
1 2 X
2 1 X
ot 2 1 X
£2 1 X
oo 2 1 X
RO 2 1 X
^ 2 2 1 X
<=> 2 2 1 X
cn .j 2 1 X
"^ 1 2 1 X
"* 1 2 1 X
1 2 1 X
1 2 1 X
1 2 1 X
1 2 1 X
1 2 1 X
1 2 1 X
1 1 X
1 1 X
1 1 X
1 1 X
1 1 X
1 1 X
1 1 X
1 1 X
1 1 X
/PT Q"7Ant 1
Vibrationsverzinnt
Mit
Anschluß Barriere
Wiederverflüssigt 350 verzinnt Std. Std.
X
X
X
X
X
X
X
X
Glas-Linien
1,0 0,9 1,0 0,9 1,0 1,0 0,9 1,0 1,0 0,8
0,9
0,8
0,9
0,8
0,9
0,8
1,0
1,0
1,0
0,9
1,0
0,9
1,0
1,0
0,9
1,0
1,0
0,9
0,9
0,8
0,7
0,7
0,7
0,8
0,8
0,7
0,8
0,6
0,8
0,9 0,9 0,8 1,0
0,7 0,8 1,0 0,8 0,8
1,2
1,2
1,25
1,2
1,15
1,1 1,4 1,25 1,2
0,9
1,0
0,8
0,9
0,7
0,7
0,7
0,8
0,8
0,9
0,7
0,8
1,0 1,6 1,95 1,5
1,8
1,9 1,0 1,3 4,0 1,0
1,0 1,0 0,9 1,0
1,1
0,8
1,0
0,8
0,8
1,0
0,8
0,9
12,0 11,0 9,0
offen
6,5
8,0
3,4
50,0
1,6
1,4
1,1
1,1
1,1
1,05
1,05 1,0
1,15 1,4
1,1 1,2
1,05 1,05
1,3
1.1 K) 1,3 CJi 1,0 <-*">
1.2
94 Std. 0,75 - 19 - 2550275 ■ 7,0
Gold-Barrieren 1,1 Tabelle VI 1,5
0,75 0,95 336 Std. 1,7
T
1O		 1 rl 1,1 504 Std. offen
0,9 1,0 0,7 1,7
0,9 1,3 1,0 0,85 1,3
1,0 0,85 0,9 1,2 12,0
1,0 1,1 1,0 1,0 1,3
0,8 1,05 1,4 1,1 1,5
0,9 1,1 1,1 1,8 4,0
1,0 0,95 0,8 1,2
1,0 2 Barrieren 1,0 0,85
0,9 1,6 1,0 1,0
Glas Nr. OFF 1,1 1,O5
1,0 4,0 1,1 1,0
0,85 1,9 1,1
1,0 - 1,8
0,9 1,3 2,0
1,0 1,2 5,6
1,1 1,5 2,2 7, O
1,2 2,1 2,4
1,3 1,2 1,3
1,4 8,6 1,3 1,3
1,1 OFF 4,8 1,4
0,8 1 Barrieren 2,1 1,9
1,0 1,9 1,2 offen
Glas Nr. 2,4 - 1,4
1,0 1,2 O
1,2 1,1
1,2 1,3 OFF
1,0 1,15 5,8
1,2 1,1 1,3
1,2 1,8 1,2
1,2 0,95 3,4
1,15 0,85 1,2
1,0 1,35 1,25
0,95 8,4
1,3 1,0
1,1
3,1
FI 974 011
6 0 9 8 2 7 / 0 b 7 1
Beispiele 7 und
,Untersucht wurden ein Leiter mit einer ternären Gold-Silber-'Palladium-Legierung, ein Silber-Palladium-Leiter und ein Silber-
iPalladiumoxid-Leiter, wobei auf jeden nicht verzinnbare Gold-Barrieren (Beispiel 7) und Glas-Barrieren (Beispiel 8) aufgebracht wurden.
jAuf Aluminiumoxid-Substraten wurden leitende Gebiete der folgenden Zusammensetzungen in Gewichtsteilen aufgebracht:
Ag
Pd
Au
Glas-Fritte
57,6 19f2 19,2
79,5 Feste Bestandteile
Ag Pd
Bi2O3 Glas-Fr
Ag
PdO
Glas-Fr.
74,6
21,5
3,9
(Al2O3 2.2 Feste Bestandteile .
81 Feste Bestandteile
(Al2O3 2,2
SiO2 22,2
PbO 66,6
B2O3 8,8)
(Al2O3
SiO2
PbO
B2°3 ZrO2
TiO2 Na2O CdO
3,2
29
51
SiO2
PbO
B2O3
22,2 66,6 3,8)
Träger
2o,5
Träger
25,0
Träger
19,0
Die metallisierten Gebiete wurden einmal gebrannt bei 825 C unter Verwendung des in Fig. 3 dargestellten Brennzyklus, über
FI 974 011
609827/0671
jedes Gebiet wurden 150 Barrieren-Streifen gelegt. Ihre Zusammensetzung in Gewichtsteilen waren:
Glas-Barriere Gold
Al O 3,2 Au-PuIver 77
SiO2 29 Colloides SiO2 2
PbO 51 Fritte 1 von Tabelle II 4
B2°3 9 Au-Harz (s.Tabelle I) 11 %
ZrO2 1,2 Silicon-Harz 6 %
TiO2 2
Na2O 1,7
CdO 2,8
Die Barrieren-Streifen wurden dann einmal bei 825 0C unter Verwendung des in Fig. 3 dargestellten Brennzyklus gebrannt. Die Muster wurden danach im Tauchlötverfahren mit einem aus 90 % Blei und 10 % Zinn bestehenden Lötzinn in den nicht durch die Barrieren bedeckten Bereichen verzinnt. Sodann wurden die Muster während 1 Stunde auf 285 C erhitzt, um das Palladium mit Hilfe 'des im Lot enthaltenen Bleis zu verarmen und dadurch die Möglichikeit für Korrosion durch Schwefel im verbleibenden Silber zu ver-Sgrößern. Die Muster wurden in eine Kammer eingebracht in der bei 125 0C eine Atmosphäre von 900 χ 10 Teilen Schwefel aufrechterhalten wurde. Die Anzahl der Unterbrechungen pro 30 Leiter-Segmenten, von denen jedes 50 Barrieren für jede der Zusammen- !Setzungen enthielt, im Laufe von 709 Stunden ist für die Beispiele 7A, B, C und 8A, B, C in der Tabelle 7 angegeben.
FI 974 011
609827/0&71
- 22 Tabelle VII
Anzahl der Unterbrechungen pro 3O Leitersegmenten (mit
jeweils 90 Barrieren)
Beispiel 8
Glas 115 231 303 415 504 709
Barriere Std. Std. Std. Std. Std. Std.
A 0 1 3 3 3 4
B 3 4-6 6 6 6 6
C 11 12 13 16 23 30 (100%)
Beispiel 7
Gold-Barriere
A 0 0 0 0 0 0
B 0 0 0 0 0 0
C 0 0 0 0 0 0
Die Tabelle VII zeigt, äaj3 bei den Gold-Barrieren nicht ein
einzige Fehler beobachtet wurde, während bei den Glas-Barrieren
wesentliche Fehler auftraten.
Beispiele 9 bis 14 |
Mehrere verschiedene aus Silber-Palladiumoxid-Pasten gebildete '
ι Leiter wurden untersucht zusammen mit nichtbenetzbaren Gold- ;
Barrieren-Streifen. I
Jedes der Muster 9 bis 14 enthielt 80 % Silber und entweder 20 %
Palladium oder 20 % Palladiumoxid des leitenden Bereichs. Die j Variation im Oberflächenbereich von Beispiel zu Beispiel in
FI 974 011
60982 7/0571
m /gm ist in der Tabelle VIII angegeben.
Die Zusammensetzungen der Glas-Fritten in den leitenden Berei chen waren Bismuthoxid (BiO_), die Mischung B der Beispiele 7 und 8 (in der Tabelle VIII als Ur. 3 bezeichnet) und folgende
Nr. 1 Nr. 2
16,4
75,7
Die Glas-Zusammensetzung, die für die Glas-Barrieren verwendet wurde, war:
SiO2 22 ,4
2 ,2
PbO 66 f6
B2°3 8
SiO2 65,5
Al2O3 2,2
Na2O 4,1
K2O 4,1
B2°3 24,1
Die Bildung und das Brennen der leitenden Bereiche und der streifenförmigen Barrieren wurde entsprechend den Beispielen 7 und 8 durchgeführt. Auch das Verzinnen und der Korrosions- : test entsprach den Beispielen 7 und 8.
FI 974 011
60982 7/Ob 7 1
Tabelle VIII
Oberflächen- Glas-Bei-. bereich Fritte in spiele Ag Pd PdQ Gew,Teilen
Anzahl % Unterbrechungen der Au- 60 110 220 514 Barriere Std.Std, Std. Std,
1,9 19,4
1,9 19,5
1,9 19,5/
7,5
(VD
0,4 7,5
0,4
0,8
0,8
4 Nr. 1
6 Nr. 3
4 Nr. 2
4 Nr, 1
4 Hr. 1
4 Nr. 1
7 Au O O O 0
Glas O O 16 50
6 Au O O O 0
Glas O O O 5
7 Au O O O 0
Glas O 2 5 5
8 Au 5 13 13 13
Glas 25 .50 100 100
4 Au O 6 6 6
Glas 16 30 100 100
7 Au O O O 0
Glas 24 47 66 : nicht
fortgesetzt
i(Die Bedingungen entsprechen der Tabelle VII).
|üie Tabelle VIII zeigt, daß die Gold-Barrieren den Glas-Barrieren in allen Fällen klar überlegen sind. Die einzigen Fälle, in jdenen nach einer langen Zeitdauer Fehler auftraten, entstanden bei jeiner sehr schlechten Palladium-Paste mit kleinem Oberflächenbeireich und entsprechend bei einer sehr schlechten Palladiumoxid-Paste mit kleinem Oberflächenbereich. Bei Silber-Palladium-Leitern mit großen Oberflächenbereichen und mit aufgebrachten Gold-Barrieren traten niemals Fehler auf, selbst wenn eine Verarmung des Palladiums eintrat und die Prüfung sich über sehr lange Zeit erstreckte.
FI 974 011
60982 7/0671

Claims (1)

  1. PATENTANSPRÜCHE
    Verfahren zum Herstellen von korrosionsfesten Barrieren für Lötzinn auf vorwiegend aus Silber bestehenden Leiterzügen, die schichtförmig auf ein Substrat aufgebracht sind, dadurch gekennzeichnet,
    daß auf die Leiterzüge in den für die Barrieren vorgesehenen Bereichen eine homogene Mischung aus einem Goldhaltigen und einem glasartigen Pulver aufgebracht wird, und daß die so gebildete Struktur anschließend derart erhitzt wird, daß sich auf dem Leiterzug durch Ineinanderfließen der Bestandteile des Pulvers eine kontinuierliche Schicht bildet und daß das Gold unter Bildung einer Gold-Silber-Legierung in den Leiterzug hineindiffundiert. i
    J2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    die durch das Aufbringen des Pulvers gebildete Struktur
    auf e:
    wird.
    auf eine Temperatur zwischen 750 0C und 1050 °C erhitzt
    3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß das Erhitzen der durch das Aufbringen des Pulvers gebildeten Struktur solange durchgeführt wird, bis mindestens 20 Gew.-% Gold in den Leiterzug eindiffundiert sind.
    4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Struktur in einem Zyklus von 30 Minuten von Raumtemperatur auf 825 0C erhitzt, bei dieser Temperatur während 10 Minuten gebrannt und danach wieder auf Raumtemperatur abgekühlt wird.
    5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß dem Material der Leiterzüge neben dem überwiegenden Anteil von Silber ein kleiner Anteil eines Platin-ähnlichen Metalls der Nebengruppe VIIIb beigefügt wird.
    FI 974 011
    609827/Ob 7 1
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, j daß dem Leitermaterial ein kleiner Anteil, vorzugsweise weniger als 20 %, Palladium beigefügt wird.
    7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem Gold-haltigen Pulver eine Glas-Fritte sowie zum Aufbringen im Siebdruckverfahren ein Bindemittel und ein Trägermaterial beigemischt werden.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zur Bildung der Glas-Pritte Oxide des Siliziums mit Oxiden von einem oder mehreren der Elemente Bor, Natrium, Blei und Aluminium gemischt werden.
    9. Verfahren nach Anspruch 1, dadurch gekennzeichnetf daß die Leiterzüge im Tauchlötverfahren unter Nichtbenetzung der gebildeten Barrieren mit einer kontinuierlichen Schicht aus stark bleihaltigem Lötzinn überzogen werden.
    10. Verfahren nach Anspruch 1, gekennzeichnet durch seine Anwendung zur Bildung von Anschlüssen für integrierte Schaltungen enthaltende Halbleiterplättchen, die auf durch Wiederverflüssigen des Lötzinns mit Hilfe der Barrieren gebildeten Kügelchen in den Endpunkten der Leiterzüge ruhen.
    FI 974 011
    60982 7/0571
    Leerseite
DE2550275A 1974-12-23 1975-11-08 Verfahren zum Herstellen von Barrieren für Lötzinn auf Leiterzügen Expired DE2550275C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/535,261 US4017889A (en) 1974-12-23 1974-12-23 Ternary barrier structure for conductive electrodes

Publications (2)

Publication Number Publication Date
DE2550275A1 true DE2550275A1 (de) 1976-07-01
DE2550275C2 DE2550275C2 (de) 1983-06-01

Family

ID=24133484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2550275A Expired DE2550275C2 (de) 1974-12-23 1975-11-08 Verfahren zum Herstellen von Barrieren für Lötzinn auf Leiterzügen

Country Status (5)

Country Link
US (1) US4017889A (de)
JP (1) JPS5845824B2 (de)
DE (1) DE2550275C2 (de)
FR (1) FR2296348A1 (de)
GB (1) GB1484435A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0167030A1 (de) * 1984-06-28 1986-01-08 International Business Machines Corporation Verfahren zur Bildung von Lötverbindungen für Halbleitervorrichtungen
EP0889512A3 (de) * 1997-07-02 1999-07-21 Delco Electronics Corporation Verfahren zur Steuerung der Form und der Höhe eines Lothöckers

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54159964U (de) * 1978-04-28 1979-11-08
JPS62141820U (de) * 1986-02-28 1987-09-07
JPS62151326U (de) * 1986-03-17 1987-09-25
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
US6531663B1 (en) * 1998-01-30 2003-03-11 Delphi Technologies, Inc. Solder stop for an electrical connection and method therefor
JP3756691B2 (ja) * 1999-03-18 2006-03-15 株式会社日立製作所 内燃機関用の樹脂封止形電子装置
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
FR2914490B1 (fr) * 2007-03-26 2009-05-29 Commissariat Energie Atomique Procede de soudure de deux elements entre eux au moyen d'un materiau de brasure.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374110A (en) * 1964-05-27 1968-03-19 Ibm Conductive element, composition and method
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3495133A (en) * 1965-06-18 1970-02-10 Ibm Circuit structure including semiconductive chip devices joined to a substrate by solder contacts

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3339274A (en) * 1964-03-16 1967-09-05 Hughes Aircraft Co Top contact for surface protected semiconductor devices
GB1143815A (de) * 1965-06-18 1900-01-01
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374110A (en) * 1964-05-27 1968-03-19 Ibm Conductive element, composition and method
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3495133A (en) * 1965-06-18 1970-02-10 Ibm Circuit structure including semiconductive chip devices joined to a substrate by solder contacts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0167030A1 (de) * 1984-06-28 1986-01-08 International Business Machines Corporation Verfahren zur Bildung von Lötverbindungen für Halbleitervorrichtungen
EP0889512A3 (de) * 1997-07-02 1999-07-21 Delco Electronics Corporation Verfahren zur Steuerung der Form und der Höhe eines Lothöckers

Also Published As

Publication number Publication date
JPS5845824B2 (ja) 1983-10-12
DE2550275C2 (de) 1983-06-01
JPS5177862A (de) 1976-07-06
GB1484435A (en) 1977-09-01
FR2296348B1 (de) 1978-05-12
FR2296348A1 (fr) 1976-07-23
US4017889A (en) 1977-04-12

Similar Documents

Publication Publication Date Title
DE2523009C3 (de) Zur Bildung stark haftender Leitermuster auf Aluminiumoxidunterlagen geeignete Silbermasse
DE2617226C2 (de) Paste und Verfahren zur Bildung eines elektrischen Dickfilmleiters
DE19916618B4 (de) Verwendung eines bleifreien Lötmittels
DE3621667C2 (de)
DE2810427C3 (de) Silbermassen für aufgedruckte Leitermuster
DE4401616A1 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE3217480A1 (de) Leitfaehige paste
DE69022668T2 (de) Elektronische Verbindungen, Verfahren zur Bildung von Endverbindern dafür und Paste zur Ausbildung derselben.
DE2650466C2 (de) Elektrischer Widerstand
EP0394875A1 (de) Verfahren zur Herstellung von Leiterbahnmustern
DE2550275C2 (de) Verfahren zum Herstellen von Barrieren für Lötzinn auf Leiterzügen
DE69904889T2 (de) Elektrisch leitende Paste und Glassubstrat mit aufgetragenem elektrischen Schaltkreis
DE2852590C2 (de) Leiterpasten und Verfahren zur Herstellung von Leiterpasten
DE1671900A1 (de) Metallisierungswerkstoff zur Herstellung elektrischer Schaltelemente bzw. Metallgemisch fuer Metallisierungswerkstoff zur Herstellung
EP0327816A2 (de) Nicht-oxidierende Kupfer-Dickfilmleiter
DE102006036100B3 (de) Verfahren zur Herstellung eines Temperaturmessfühlers
DE2610303A1 (de) Siebdruckpaste fuer dicke, elektrisch leitende, leiterbahnen bildende schichten auf einem keramischen substrat
DE2606963C3 (de) Verfahren zur Herstellung einer hartlötbaren Dickschichtschaltung auf ein vorzugsweise aus einer Oxidkeramik bestehendes Trägerplättchen
DE2324327C2 (de) Keramisches Material für den Gebrauch in Widerstandspasten zur Herstellung von Dickschichtwiderständen und Verfahren zur Herstellung dieses Materials
EP0260427A1 (de) Füllschichtbauteil und Verfahren zu dessen Herstellung
DE2461641B2 (de) Edelmetallpulver auf silber-palladium-basis fuer die herstellung von leitermustern
DE2162883C3 (de) Edelmetall enthaltende Metallisierungsmasse
EP0395961A1 (de) Verfahren zur Herstellung von Leiterbahnmustern
DE2513509A1 (de) Duennschicht-chipkondensator
DE3034877C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE

8126 Change of the secondary classification

Ipc: H01K 3/22

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee