DE2539211A1

DE2539211A1 - Zugriffssteuereinheit

Info

Publication number: DE2539211A1
Application number: DE19752539211
Authority: DE
Inventors: Saburo Dipl Ing Kaneda; Koichi Dipl Ing Tokura
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1974-09-12
Filing date: 1975-09-03
Publication date: 1976-03-25
Also published as: JPS605978B2; FR2284926A1; DE2539211C2; GB1493448A; FR2284926B1; ES440887A1; CA1033073A; US4027291A; JPS5132143A

Description

PÄTENTANWÄ 253921 I

DR. CLAUS REINLÄNDER DIPL.-!NG. KLAUS BERNHARDT

D-8 München 60 ■ Orthstraße 12 · Telefon (089) 832024/5 Telex 5212744 · Telegramme Interpatent

6/215

Fujitsu Limited

No.1015» Kamikodanaka

Nakahara-ku, Kawasaki

Japan

Zugriffssteuereinheit

Priorität: 12. September 1974- Japan 4-9-105367

Die Erfindung betrifft eine ZugriffsSteuereinheit für eine Speichervorrichtung, insbesondere eine Zugriffssteuereinheit der Speichervorrichtung in einem Datenverarbeitungssystem mit überlappter Speichereinheit. Wenn bei dieser der Inhalt des Zyklusbezeichnungszählers, der aufeinanderfolgend die verschiedenen Speichereinheiten instruiert, nicht mit der Speichereinheit zusammenfällt, die von der Adresseninformation gegeben wird und zu der Zugriff erhalten werden soll, werden die Adressendaten zeitweilig gehalten und dadurch wird die Steuerung ausgeführt, so.daß ein Befehl durch den Inhalt des ZyklusbezeichnungsZählers mit der Speichereinheit zusammenfällt, zu der Zugriff erhalten werden soll.

Wenn beispielsweise die Maschinenzyklusgeschwindigkeit des Datenprozessors in dem Mikroprogramm-Datenverarbeitungssystem hoch wird, steigen die Kosten einer Steuerspeichervorrichtung mit einer so schnellen Zugriffszeit, daß der Zyklusgeschwindigkeit genügt wird, an. Deshalb ist ein Verfahren erforderlich, daß denselben Effekt sicherstellt wie den einer Zykluszeit mit hoher Geschwindigkeit mit einem Speicher mit einer ZugriffsZykluszeit

609813/092A

mit niedriger Geschwindigkeit. Als ein solches Verfahren wird ein Überlappungsverfahren verwendet, bei dem die Steuerspeichervorrichtung in zwei Steuerspeichereinheiten, beispielsweise zwei Bänke, aufgeteilt ist,und der Zugriff wird abwechselnd für jede Bank ausgeführt und die Mikrobefehle werden äquivalent für jeden Maschinenzyklus ausgelesen. In diesem Pail werden die folgenden Verfahren angewandt, um einen glatten Ablauf zu erhalten:

1. Das Mikroprogramm wird so ausgebildet, daß der Zugriff immer abwechselnd für beide Bänke ausgeführt wird.

2. Eine Adresse wird immer überwacht, und wenn eine Zugriffsanforderung zweimal aufeinanderfolgend zu derselben Bank gegeben wird, wird der vorangehende Zugriff zu der Bank ausgeführt und dann wird der nächste Zugriff zu dieser Zeit zur selben Bank ausgeführt.

Das Verfahren 1 ist zum Bilden eines Programms sehr schwierig, so daß der Zugriff zu dem Band immer abwechselnd ausgeführt wird. Darüber hinaus wird bei dem Verfahren 2 die Zugriffszeit gering, da die Bank, zu welcher der Zugriff erfolgen soll, nach Bestätigen der Adresse bestimmt wird, und es ist auch schwierig, eine Zeitsteuerung auszuführen, wenn der Zugriff aufeinanderfolgend zu derselben Bank ausgeführt wird.

Die Aufgabe der Erfindung besteht darin, die oben erwähnten Nachteile zu vermeiden, und hierfür wird ein Zugrifsstartzyklus für beide Bänke festgelegt und eine Adresse wird abwechselnd zu beiden Bänken ohne eine Anforderung gesandt. Wenn andererseits die durch die Adresse bezeichnete Bank nicht mit der Bank übereinstimmt, zu der in der Praxis der Zugriff erfolgt, werden die fehlerhaften Daten ungültig gemacht.

09813/0924

-V

Im Falle dieses Verfahrens wird die Bank, zu der der Zugriff erfolgt, nicht bestimmt, nachdem die Adresse bestätigt ist, jedoch wird der Zugriff immer abwechselnd mit einer Periode ausgeführt, die zwangsweise spezifiziert ist. Deshalb
wird die Geschwindigkeit großer als die beim Verfahren 2. Wenn jedoch eine Zugriffsanforderung zweimal aufeinanderfolgend für dieselbe Bank ausgeführt wird, wird der zweite Zugriff zu der Bank von der entgegengesetzten Seite ausgeführt. Die sich ergebenden fehlerhaften Daten werden deshalb ungültig gemacht und der Zugriff wird zu der richtigen Bank über die Probe mit derselben Adresse ausgeführt. Als Ergebnis wird die Zeit für einen Zyklus verschwendet. Eine höhere Geschwindigkeit als die bei dem Verfahren 2 wird
jedoch erhalten, wenn ein solcher Zugriff, wie er zu
derselben Bank aufeinanderfolgend vorgenommen wird, nicht so oft ausgeführt wird.

Darüber hinaus kann das Mikroprogramm freier als im Falle des Verfahrens 1 ausgeführt werden. Zu diesem Zweck wird
das Zugriffssteuerverfahren nach der Erfindung in der mit mehreren Steuerspeichereinheiten versehenen Datenverarbeitungseinrichtung verwendet, die Befehle speichert und
zu der gemeinsam ein Zugriff erfolgt, wobei eine Überlappung vorgenommen wird. Gemäß der Erfindung sind ein ZyklusbeZeichnungszähler, der aufeinanderfolgend den Zugriff
für die Steuerspeichereinheit befiehlt, ein Adressenhalteregister und eine Zugriffsvergleichsbestimmungseinrichtung, welche die Inkoinzidenz zwischen dem Inhalt
des Zählers und dem Zugriff für die besondere, oben erwähnte Steuerspeichereinheit bestimmt, vorgesehen und wird die
Steuerung so ausgeführt, daß eine ausgelesene Befehlsverarbeitung während des zutreffenden Zyklus bei einer vorher bestimmten Zykluszeit ungültig gemacht wird, während eine Inkoinzidenz durch die Zugriffsvergleichsbestimmungseinrichtung bestimmt wird.

609813/0924

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

fig. 1 ein Blockschaltbild eines Datenverarbeitungssystems allgemeiner Art,

Fig. 2 ein Blockschaltbild eines Ausführungsbeispiels des Zugriffssteuersystems der Erfindung,

Fig. 3 eine Darstellung eines Beispiels eines Zeitdiagramms zum Erläutern der Wirkungsweise der voranstehenden Ausführungsform,

Fig. 4· eine Darstellung eines Beispiels eines Bitformats in dem nächsten Adressenbereich und der Beziehung zwischen dem Modul und der Bank und

Fig. 5 und 6 Schaltbilder von Ausführungsbeispielen des Schaltgatters.

In den Figuren bezeichnen 1-0, 1-1 jeweils Steuerspeichereinheiten, 2-0 und 2-1 Adressenregister, 4- C-Register (oder Datenregister), 5-0 und 5-1 Adressenhalteregister, 6 einen Adressenassembler, 7 einen InkoinzidenzbeStimmungskreis und 9 einen Zyklusbezeichnungszähler.

In Fig. 1 bezeichnen 1 die zentrale Verarbeitungseinheit, 2 eine Hauptspeichereinheit, 3 eine Steuerspeichereinheit, welche Mikrobefehle speichert und nachfolgend im einzelnen beschrieben wird, 4- ein Register zum Auslesen der Mikrobefehle, sogenanntes C-Register, 5 einen Befehlsdecodierer, von dem das Decodierergebnis zu der arithmetischen Operatoreinheit ALU für die Befehlsausführung gegeben und auch zum Auslesen des nächsten Befehls verwendet wird, und 6 bis 9 Kanaleinrichtungen, von denen jede mit einer verschiedenen peripheren Einrichtung verbunden ist, wie einem Kartenleser 10, 11, einer Magnetbandeinheit 12, 13» einer Magnettrommeleinheit 14, 15 und einem Zeilendrucker 16, 17.

609813/092

Nachfolgend wird die Erfindung hauptsächlich in der Form für die Zugriffssteuereinheit für den Steuerspeicher 3 der zentralen Yerarbeitungseinheit 1 erläutert. Jedoch ist die Erfindung darauf nicht beschränkt und kann auch bei jeder Art der Zugriffssteuerung für eine überlappte Speichervorrichtung angewendet werden.

In Fig. 2 bezeichnen 3 einen Bankumschaltkreis, 8 eine Inkoinzidenzverriegelung, 101, 111 und 20 UND-Kreise, 121 einen Inversionskreis, 131 und 141 Auswahlgatter, 151 einen ODER-Kreis, 16-0, 16-1, 17-0 und 17-1 Adressensamme1schienen, 18-0 und 18-1 Sammelschienenumschaltgatter, 19 eine Taktsteuerverriegelung, 21 einen Gattersteuerkreis und 22 einen Befehlsdecodierer.

Im Falle des in Fig. 2 gezeigten 2-Überlappungsverfahrens ist die Auslesezykluszeit von jeder Bank 2 T (siehe Fig. 3)> und wenn ein Zugriff für die #O-Bank 1-0 im Zyklus Z ausgeführt wird, erscheinen die Auslesedaten (Mikrobefehl) an dem C-ßegister 4- beim Zyklus ΤΓ2 nach dem t1-Zyklus. Während des Zyklus Γ1 dauert die Ausleseverarbeitung bei der #O-Bank 1-0 an, und zu dieser Zeit wird der Auslesezugriff zu der anderen#1-Bank 1-1 ausgeführt.

Gemäß Fig. 2 bildet die Zyklusbezeichnungsverriegelung 9 einen sogenannten binären Zähler, und wenn das Signal ACSO beispielsweise logisch "1" gemacht wird ( das Signal ACSO oder ACS1 bezeichnet, zu welcher Bank (# O-Bank 1-0 oder #1-Bank 1-Ό zuerst der Zugriff erfolgen sollte), wird die Zyklusbezeichnungsverriegelung 9 zuerst in den Einstellzustand gebracht und wiederholt aufeinanderfolgend den Einstell- und Rückstellzustand für jeden Zyklus. Wie in Fig. 3 gezeigt ist, wird dadurch ein Zugriff zu der # O-Bank 1-0 · während der Zykluszeit TO, T2, tri\. .... und dann zu der 4t 1-Bank 1-1 während T1, ^3» "C5 ····· ausgeführt .

609813/0924

-fc-

Der zu dem C-Register M- ausgelesene Mikrobefehl kann grob in die folgenden zwei Typen klassifiziert werden. Der eine Befehl (Typ 1) ist von allen Adressen (NAO + NA1) in dem nächsten Adressendatenbereich begleitet und der andere Befehl (Typ 2) hat einen Teil der nächsten Adresse (NA1) in dem nächsten Adressendatenbereich. Die NAO-Adresse ist die Moduladresse und NA1 ist die Adresse innerhalb des Moduls. Das Adressenformat ist in Fig. 4- gezeigt. Wenn NA1 eine Ausbildung mit 4- Bits hat, wie in Fig. 4-(a) gezeigt ist, muß die Gesamtheit von 16 Wortdaten (Mikrobefehl) in einem Modul gespeichert werden. In jedem Modul sind die Adressen (0000) bis (0111) in der #0-Bank 1-0 enthalten, während die Adressen (1000) bis (1111) in der fti-Bank 1-1 enthalten sind (siehe Fig. 3(b)). Mit anderen Worten bedeutet ein Modul'die Einheit der Adresse, jedoch nicht die Einheit der Hardware. Als Einheit der Hardware wird der Ausdruck Bank verwendet.

Wie oben erwähnt worden ist, muß der Zugriff zu den Bänken 1-0 und 1-1 abwechselnd erfolgen und die Adresse NA1 in dem Modul wechselt in üblicher Weise, wie in Fig. 3 (c) gezeigt ist. Für die übliche Verarbeitung ändert sich die Adresse so, daß sie sich, wie in Fig. 5(c) gezeigt ist, innerhalb des Moduls so viel wie möglich ändert. Zu dieser Zeit ist es nicht mehr erforderlich, daß die Moduladresse NAO nur gegeben wird, wenn der Zugriff zuerst zu dem zutreffenden Modul ausgeführt wird und nachfolgend in den oberen Ziffern des Adressenhalteregisters CARO 5-0 in Fig. 2 gehalten wird. Für die zu dem C-Register auszulesenden Befehle wird der Typ 2-Befehl, der nicht von NAO begleitet ist, verwendet. In diesem Fall wird der Bereich der Moduladresse NAO wirksam als die Bits für die anderen Steuerungen verwendet. Bei der Ausführung der Verzweigungsbefehle oder bei der Vervollständigung jedes Befehls innerhalb eines Moduls ist es notwendig, den anderen Modul zu überspringen. In einem solchen Fall ist es notwendig, die Moduladresse NAO durch den Typ 1-Befehl zu geben.

609813/0924

Wenn die nächste Adresse durch den Typ 1-Befehl gegeben ist, werden alle Adressen zu dem Adressenassembler GSASB von dem C-Register 4· mittels der Adressensammelschienen 16-0 und 16-1 gegeben. Wenn die nächste Adresse durch den Typ 2-Befehl gegeben wird, wird die Moduladresse NAO zu dem Adressenassembler 6 von der oberen Ziffer des Adressenhalteregisters 5-0 über die Adressensammelschiene 17-0 gegeben, während die Adresse NA1 innerhalb des Moduls von dem C-Register M- über die Adressensammelschiene 16-1 gegeben wird.

Im allgemeinen ist es in beiden Fällen, nämlich wenn die Verarbeitung durch den Typ 1-Befehl (Springen zum anderen Modul) oder durch den Typ 2-Befehl (Verarbeitung innerhalb desselben Moduls) ausgeführt wird, erwünscht, daß der Zugriff abwechselnd zu der #O-Bank und der fM-Bank ausgeführt wird. Mit anderen Worten wird es besser sein, wenn die höchste Ziffer BS der Adresse NA1 innerhalb des Moduls mit dem Ausgangssignal der Zyklusbezeichnungsverriegelung durch Umkehrung dieser Ziffer zwischen "1" und "0" für jeden Zyklus übereinstimmt. Wenn insbesondere zu dem anderen Modul durch übliche Verzweigung gesprungen wird, z.B. zur Adresse innerhalb derselben Bank gesprungen wird, ist es jedoch wahrscheinlich, daß das auftretende BS-Bit der nächsten Adresse NA1 "1" oder "0" aufeinanderfolgend zeigt.

Um die Verarbeitung in diesem Fall zu vereinfachen, ist die Zyklusbezeichnungsverriegelung 9 bei der Erfindung vorgesehen und die Steuerung wird so ausgeführt, daß der irrtümlich ausgelesene Befehl nicht durch Bestimmen der Inkoinzidenz zwischen dem Ausgangssignal der voranstehenden Verriegelung und dem BS-Bit der nächsten Adresse NA1 ausgeführt wird.

Nachfolgend wird die Inkoinzidenz, die in der in Fig. 3 gezeigten Zykluszeit T2 auftritt, erläutert, wobei der Fall beschrieben wird, bei dem zu der Zeit, zu der ein Zugriff zu der #0-Bank 1-0 vom Inhalt der Zyklusbezeichnungsverriegelung 9 ausgeführt wird, ein Befehl gegeben

609813/092A

wird, um den Zugriff zu der #1-Bank von dem Inhalt des nächsten Adressendatenbereichs NAO des Mikrobefehls DTOO (Daten bei der Adresse 0 der #0-Bank), der zu dem C-Register 4 ausgelesen wird, auszuführen. Eine solche Inkoinzidenz tritt während eines Überspringens zu der anderen Routine durch Erzeugung eines Sprungs und dem Anwenden eines Anschlusses an die Subroutine oder eines _ Leerwortes während der Zuweisung eines Wortes auf.

Im obigen Fall erzeugt der Inkoinzidenzbestimmungskreis das Inlcoinzidenzausgangssignal und die Inkoinzidenzverriegelung 8 wird so eingestellt, wie es in Fig. 3 gezeigt ist (Zykluszeit t3)· Gleichzeitig wird der Inhalt NA1 in dem nächsten Adressendatenbereich in dem Mikrobefehl DTOO, der in das C-Register eingestellt ist, in das #O-Adressenregister 2-0 über den Adressenassembler 6 (durch Auswahl entsprechend dem Inhalt der Zyklusbezeichnungsverriegelung 9) eingestellt. Gleichzeitig werden die nächsten Adressendaten NAO + NA1 des Mikrobefehls DTOO oder NA1 zu dem Adressenhalteregister 5-0 übertragen und gehalten. Die durch den Mikrobefehl DTOO bezeichnete Adresse, die in das C-Register 4 eingesetzt ist, sollte jedoch in das #1-Adressenregister 2-1 eingesetzt werden. Zusätzlich ist der Mikrobefehl, der von der #0-Bank während der Zykluszeit T4, wie in Fig. 3 gezeigt ist, als Ergebnis eines fehlerhaften Zugriffs aufgrund der Zyklusbezeichnungsverriegelung 9 ausgelesen wird, fehlerhaft und der Mikrobefehl EDT11 sollte nicht durch den (nicht dargestellten) Datenprozessor ausgeführt werden. Aus diesem Grund wird bei der Erfindung das Ausgangssignal der Inkoinzidenzverriegelung 8 zu dem Taktsteuerkreis 19» 20 gegeben, wie oben erwähnt, und das Taktsignal wird nicht dem C-Register und anderen Kreisen zur Befehlsausführung während einer besonderen Zykluszeit (in diesem Fall Zykluszeit T4) zugeführt. Auf diese Weise wird ein in Fig. 3 gezeigter fehlerhafter Mikrobefehl EDT11 nicht ausgeführt.

9813/0 924

Da die ZykluszeitT3 ist, werden die Gatter 18-0 und 18-1 betätigt, wenn das Ausgangssignal der Inkoinzidenzverriegelung 8 eingestellt ist, und die Adressendaten CSAD11 werden in dem Adressenhalteregister 5-0 gehalten, d.h. die Adresse 0SAD11 wird bezeichnet, indem der vorher erwähnte Mikrobefehl DTOO in das #1-Adressenregister 2-1 eingestellt wird, das durch die Zyklusbezeichnungsverriegelung 9 über den Adressenassembler 6 bezeichnet ist. Mit anderen Worten wird die Adresse CSADiI wieder in das #1~Adressenregister 2-1 zu dieser Zeit eingestellt, so daß ein Zugriff zu der gewünschten Bank (^1-Bank 1-1) richtig während der Zykluszeit T3 vorgenommen wird. Auf diese Weise wird während der Zykluszeit Tf? ein richtiger Mikrobefehl DT11 zu dem C-Eegister 4- auf der Basis des Zugriffs ausgelesen. In der Zykluszeit TT 4- wird tatsächlich während dieser Zeit die Adresse CSAD01 (die der Adresse 1 der ^O-Bank entsprechen soll), die in dem nächsten Adressenbereich des Mikrobefehls DT10 bezeichnet ist, der während der Zykluszeit Γ 3 ausgelesen wird, zu dem Adressenassembler von dem C-Register A- über die Adressensammelschiene 16-1 gegeben und wird richtig in das #O-Adressenregister 2-0 durch die Bezeichnung der Zyklusbezeichnungsverriegelung 9 eingesetzt. Dies erfolgt, weil die Taktzuführung zu dem Adressenassembler 6 nicht gestoppt wird. Alle Adressen CSADij, die in Fig. 3 gezeigt sind, sind die Moduladresse MAL Die Moduladresse NAO wird von dem C-Iiegister 4- über die Adressensammelschiene 16-0 gegeben, wenn der Befehl DT10 usw., der KA1 gegeben hat, der Typ 1-Befehl ist, wie oben erwähnt, oder von dem Adressenhalteregister 5-0 über die Adressensammelschiene 17-0 gegeben, wenn der obige Befehl der Typ 2-Befehl ist. Dies ist genau dieselbe Operation wie die zur üblichen Zeit.

Nachfolgend wird die Steuerung der Gatter 18-0 und 18-1 unter Bezugnahme auf I?ig. 5 beschrieben. Jedes Gatter 18-0 und 18-1 ist jeweils mit drei Adressensammelschienen verbunden. Diese sind HWAU, HWAL zum zwangsläufigen

609813/0924

- ίο -

Speisen der Adresse, der Adressensammelschienen 16-0 und 16-1 von dem C-Register 4 und der AdressensammeIschienen 17-0 und 17-1 von dem Adressenhalteregister 5-0 und jede von diesen ist jeweils mit den ODER-Gattern 24-0 und 24-1 über die Schaltergatter 23-1 bis 23-6 verbunden. Die zwangsläufige Adresse wird zwangsläufig zur Zeit des Springens (Unterbrechung ) eingestellt und die Gatter 23-1 und 23-4 werden durch das Sprungsignal TEAP geöffnet.

Im i'alle der Verwendung des Typ 1-Befehls werden die Gatter 23-2 und 23-5 geöffnet, während bei der Verwendung des Typ 2-Befehls die Gatter 23-3 und 23-5 geöffnet werden. Die Typ 1- und Typ 2-Befehle können als Ergebnis der Decodierung durch den Decodierer DEC22 unterschieden werden. Da die Gattersteuerung entsprechend dem Ergebnis dieser Decodierung ausgeführt wird, wird das Einstellen der Adressen in den Adressenassembler 6 mit geringer Verzögerung nach dem Start jedes Zyklus ausgeführt. Fig. 5 zeigt, daß das Ausgangssignal des Decodierers 22 "1" wird, wenn der Typ 1-Befehl verwendet wird. Üblicherweise befindet sich die Inkoinzidenzverriegelung 8 im Rückstellzustand, und wenn das Bankbezeichnungsbit BS unter dem Adressenausgangssignal von dem Adressenassembler 6 beispielsweise in der Zykluszeit Γ2, wie in Fig. 2 gezeigt ist, nicht mit dem Ausgangssignal der Zyklusbezeichnungsverriegelung übereinstimmt und das Ausgangssignal des Kreises EOR 7 "1" wird, wird die Inkoinzidenzverriegelung 8 zu der nächsten Zykluszeit Γ3 eingestellt, was zu dem Ausgangssignal "1" führt. Als Ergebnis schließt das Gatter 23-5 und öffnet das Gatter 23-6, womit eine Adresse CSAD11 von dem Adressenhalteregister 5-0 abgegeben wird. Zu dieser Zeit instruieren das Ausgangssignal der Zyklusbezeichnungsverriegelung und das Ausgangssignal des Adressenassemblers 6 die #1-Bank und deshalb kehrt das Ausgangssignal des Kreises EOR 7 nach "O" zurück. Da die Inkoinzidenzverriegelung 8 eingestellt ist, wird jedoch die Taktsteuerverriegelung 19 bei der nächsten Zykluszeit Γ4 eingestellt und die

609813/0924

Inkoinzidenzverriegelung 8 wird zurückgestellt. Aus diesem Grund treten die Daten EDTH, die irrtümlich ausgelesen sind, nicht in das C-Register 4- ein und DT1O wird während der Zykluszeit T 3 in dem C-Register 4 so gehalten, wie er war. Für den Adressenassembler 6 wird die nächste Adresse C3AD01 von dem C-Register über die Adressensammelschiene 16-1 und das Gatter 23-5 abgegeben. Daraufhin werden die Verarbeitungen durch die übliche Operation ausgeführt.

Eine Ausführungsform des Schaltergatters 18-0 ist in Fig. gezeigt. Die Gatter 131 bis I5I der Fig. 2 können auch .im selben Aufbau wie oben ausgebildet sein.

Das Adressenhalteregister CAR1 5-1» das iⁿ ^ig· 2 gezeigt ist, wird zum Schützen einer Rückführbestimmungsadresse, wenn ein Sprung auftritt^ und einer Adresse vor der Verzweigung verwendet, wenn diese in die Hauptspeichereinheit springt.

Wie oben erwähnt worden ist, wird der Zugriff gemäß der Erfindung für die #0-Bank, #1-Bank, ^O-Bank, ... abwechselnd durch die Zyklusbezeichnungsverriegelung 9 ausgeführt und dieser Zugriff stimmt mit der Bank überein, die durch den Inhalt des nächsten Adressendatenbereichs der ausgelesenen Mikrobefehle bezeichnet worden ist. Wenn aber eine solche Inkoinzidenz während des Sprungs usw. auftritt, wird die Inkoinzidenzverriegelung 8 eingestellt und ein fehlerhafter Mikrobefehl EDT11, der als Ergebnis des unrichtigen Zugriffs während der Zykluszeit (T2 in Fig. 2), die eine Erzeugung der Inkoinzidenz ermöglicht, erhalten worden ist, wird ungültig gemacht, indem der Takt bei der Ausführung der Zykluszeit T4- anhält. Die nächste Adresse CSAD11 wird zeitweilig in dem Adressenhalteregister 5-0 gehalten, um zu ermöglichen, daß der genaue Mikrobefehl DT11 zur zukünftigen Zykluszeit χ 5 ausgelesen wird, und diese Adresse wird wieder in das Adressenregister, beispielsweise in das ^1-Adressenregister 2-1 eingestellt, so daß es mit der Bezeichnung durch die Zyklusbezeichnungsverriegelung

609813/0924

während der Zykluszeit T 3 übereinstimmt. Danach wird ein Zugriff richtig zu der #1-Bank, #O-Bank, #1-Bank, ... abwechselnd ausgeführt.

Bei der obigen Ausführungsform wird, wenn der Typ 2-Mikrobefehl verwendet wird, der nur EA1 als nächste Adressendaten gibt, der Bitbereich, für den NAO wesentlich gegeben wird, für den Steuerungsbit zum Zwecke der Steuerung des Datenprozessors verwendet. Deshalb ist es vorteilhaft, daß der Bitbereich in dem Mikrobefehl wirksam verwendet werden kann. Zusätzlich wurde die obige Ausführungsform für 2-Uberlappungsmethoden beschrieben. Die Erfindung kann aber auch bei 3- oder mehr Überlappungsverfahren angewendet werden. In einem solchen Fall wird die Zyklusbezeichnungsverriegelung als Zähler entsprechend der Zahl der Überlappungen angesehen und die Taktunterbrechungsperiode steigt auch an.

609813/0924

Claims

Patentansprüche

/iy Zugriffssteuereinheit zum Steuern einer Speichervorrichtung mit mehreren Speichereinheiten zum Speichern von Daten in der Weise, daß zu jeder Speichereinheit aufeinanderfolgend einzeln der Zugriff erfolgt, gekennzeichnet durch ein Datenregister zum Speichern der von der Speichervorrichtung ausgelesenen Daten, durch eine Zyklusbestimmungseinrichtung zum Anzeigen der Speichereinheit, zu welcher der Zugriff in dem zutreffenden Zyklus erfolgen soll, in jedem Zyklus, durch eine Einrichtung zum Abgeben einer Adresse in jedem Zyklus an die Speichereinheit, die durch die Zyklusbezeichnungseinrichtung bezeichnet ist, durch eine Inkoinzidenzbestimmungseinrichtung, welche die Inkoinzidenz zwischen der Speichereinheit, die durch die Adresse bezeichnet ist, und der Speichereinheit bestimmt, die praktisch die Adresse abgegeben hat, und durch.eine Einrichtung zum Ungültigmachen der Daten, die von der Speichervorrichtung in dem Zyklus der spezifizierten Zyklen nach dem Zyklus ausgelesen sind, in dem die Inkoinzidenz festgestellt worden ist, unter Verwendung des Ausgangssignals der Inkoinzidenzb e s t immungs e inrichtung.
2. Zugriffssteuereinheit nach Anspruch 1, dadurch gekennzeichnet, daß die in jeder Speichereinheit gespeicherten Daten Befehle sind, die von der nächsten Adresse begleitet sind, und gekennzeichnet durch eine Decodiereinrichtung zum Decodieren des Inhalts des Datenregisters.
3. Zugriffssteuereinheit nach Anspruch 1 oder 2, gekennzeichnet durch eine Adressenhalteeinrichtung zum Halten der Adresse während des spezifizierten Zyklus und durch eine Einrichtung zum Abgeben der Adresse, die in der Adressenhalteeinrichtung gehalten werden soll, zu der Zugriffseinrichtung in dem Zyklus weiterer spezifizierter Zyklen nach dem Zyklus, in dem die Inkoinzidenz durch die Inkoinzidenzbestimmungseinrichtung festgestellt worden ist.

609813/0924
4. Zugriffssteuereinheit nach einem der Ansprüche 1 bis 3» gekennzeichnet durch eine Einrichtung zum Stoppen des Taktimpulses zu dem Datenregister als Einrichtung zum Ungültigmachen der von der Speichervorrichtung ausgelesenen Daten.
5. Zugriffssteuereinheit nach Anspruch 2, dadurch gekennzeichnet, daß die zu dem Datenregister ausgelesenen Daten Typ 1-Daten mit oberen und unteren Ziffern der nächsten Adresse und Typ 2-Daten mit nur unteren Ziffern enthalten, daß die Adressenhalteeinrichtung die oberen und unteren Ziffern der nächsten Adresse für die Typ 1-Daten halten, und gekennzeichnet durch einen Adressenassembler zum Abgeben der nächsten Adresse zu der damit verbundenen Zugriffseinrichtung und durch eine Einrichtung zum Abgeben der oberen und unteren Ziffern der nächsten Adresse von dem Datenregister zu dem Adressenassembler, wenn die zu dem Datenregister ausgelesenen Daten die Typ 1-Daten sind, oder der oberen Ziffern von dem Adressenhalteregister und der unteren Ziffern von dem Datenregister, wenn die Daten die Typ 2-Daten sind, oder der oberen und unteren Ziffern von dem Adressenhalteregister in dem Zyklus der spezifizierten Zyklen nach dem Zyklus, in dem die Inkoinzidenz bestimmt worden ist.

609813/0924

Leerseite