DE2525097C3 - Verfahren zum Betrieb eines n-Kanal-Speicher-FET - Google Patents

Description

Die Erfindung stellt eine besondere Ausgestaltung des Gegenstandes des Zusatzpatents 25 05 816 dar. Dieses Zusatzpatent stellt seinerseits einen Zusatz zum Hauptpatent 24 45137 dar.

Die Erfindung betrifft nämlich ein Verfahren jzum Betrieb eines n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zore und der Drain-Zone liegenden Künalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv, auf das Speichergate einwirkendes Steuergate aufweist, wobei im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist, wobei ferner die negative Aufladang des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt und wobei der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen), wobei zur Zufuhr von Elektronen zum

Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Aufladen durch Kanalinjektion), wobei zum Entladen des Speichergate zwischen einerseits dem Steuergate und andererseits asm Kanalbereich oder der Source-Zore oder der Drain-Zone eine Löschspannung angelegt wird, bei der das Steuergate negativ gegenüber dem jeweils anderen Bereich ist

In F ig.4 des Hauptpatents 24 45137 ist ein spezieiies Beispiel gezeigt, bei weitstem cm svichei n-Kanal-Speicher-FET mehrfach in einer Speichermatrix, in integrierter Technik auf einem Substrat hergestellt, vorgesehen ist, wobei jeder n-Kanal-Speicher-FET für sieb jeweils eine Speicherzelle bildet Hierbei sind die Anschlüsse der Steuergates jeweils einer Speicherzelle über eine erste Steuerleitung X, und die einen Anschlüsse der zwei Anschlüsse aufweisenden Hauptstrecken aller n-Kanal-Speicher-FETs untereinander über einen gemeinsamen Schaltungspunkt So leitend verbunden.
Gemäß dem Zusatzpatent 2505816 kann das

geladene, also programmierte Speichergate solcher Speicherzellen mittels einer zwischen dem Steuergate und der Hauptstrecke zugeführten Löschspannung durch einen Effekt entladen werden, der im Speichergate gespeicherte Elektronen, die durch die Löschspannung in Richtung vom Speichergate weg in den Isolator zwischen Speichergate und Hauptstrecke hinein beschleunigt werden, zum Abfließen durch den Isolator zur Hauptstrecke, also zum Kanal oder zum Drain oder zur Source, veranlaßt Dazu wird eine Löschspannung entsprechender Polarität und Amplitude zwischen Steuergate und jenem Bereich der Hauptstrecke angelegt, wohin die Entladung erfolgen soIL Bei der vorliegenden Erfindung ist der gensunte Effekt vorwiegend durch den Fowler-Nordheim-Tunrdeffekt gebildet, der bereits in dem Zusatzoatent 2L. ~.> 0I6 beschrieben wurde. Dort wurde auch bereits oiifenbart, daß sich dem Elektronen-Entladungsstrom, der vom Speichergate zur Hauptstrecke f-^t, häufig ein Löcher-EntiaömgsstroKi überla^er*. Jsr wegen seiner entgegengesetzten Stromrk. *jng ebenfalls das Speichergate entlädt

Aus dem Zusatzpatent 25 05 816 geht auch her-VC, daß der n-Kanal-Speicher-FET sowohl mit Hilfe des Fowler-Nordheim-Tunneleffektes mehrfach wiederholbar elektrisch gelöscht, als auch anschließend elektrisch neu programmiert werden kann. Die elektrische Löschung und auch die elektrische Neuprogrammierung kann bei geeigneten Spannungsamplituden vorteilhafterweise innerhalb kurzer Zeit, nämlich z. B. innerhalb von einigen 10 ms, z. B. bei ca. 35 V Spannungsimpulsen zwischen Speichergate und Hauptstrecke, beim erstmaligen Löschen und z. B. innerhalb einer Minute beim 20. Löschen, erreicht werden. Die gemessenen Löschdauern ändern sich also normalerweise, und zwar steigen sie von Löschung zu Löschung an. Die Löschdauer wird schließlich einen hochstzulässigen, an sich beliebig festsetzenden Wert übersteigen, ab welchem man die Löschung als gestört und nicht-mehrmöglich betrachten kann. Der für die elektrische Löschung benötigte Aufwand ist gering.

Die Erfindung beruht auf neuen Erkenntnissen über die Ursachen und über die Abhilfemöglichkeiten der von Programmierung zu Programmierung wachsenden, jeweils nötigen Löschdauern. Die Erfindung löst die Aufgabe, das Anwachsen der Löschdauern, das sonst von Löschung zu Löschung zu beobachten ist, stark zu vermindern, du-ch die im Kennzeichen des Hauptanspruches angegebene Maßnahme. Da die durch die Erfindung notwendigen Löschdauern erheblich langsamer anwachsen — falls sie überhaupt wachsen —, kann mit Hilfe der erfindungsg^amäßen Maßnahme die Anzahl der ohne Störungen möglichen Löschungen und Neuprogrammhrungen erheblich vergrößert werden. Durch die Erfindung wird also auch die Lebensdauer des n-Kanal-Speicher-FET vergrößert, weil die Löschdau-

läc

iin-?iilacciiT

erreichen.

Die Löschspannung kann z. B. sägezahnförmig, oder auch impulsförmig mit sehr flach ansteigender Vorderflanke und konstantem, dem Endwert entsprechenden Dach sein, oder auch durch eine amplitudenmodulierte Impulsfolge mit langsam steigender Amplitude gebildet sein. Die dadurch erreichten Verbesserungen beim Löschen, also die größere Störungsfreiheit, und Weiterbildungen der Erfindung werden anhand der in den F i g. 1 und 2 gezeigten Ausführungsbeispiele näher erläutert, v/obei die

F i g. 1 erfindungsgemäße, zu einer Speichermatrix angeordnete n-Kanal-Speicher-FETs und die

F i g. 2 eine besondere Ausgestaltung eines einzelnen n-Kanal-Spe:cher-FET zeigen.

In Fig. 1 sind n-Kanal-Speicher-FETs Π bis 7"4 gezeigt. Die zweidimensionale Speichermatrix kann auch viel mehr als nur vier solche n-Kanal-Speicher-FETS enthalten. Die einzelnen n-Kanal-Speicher-FETs enthalten jeweils neben einem steuerbaren Steuergate ein allseitig von einem Isolator umgebenes, in elektrischer Hinsicht floatendes Speichergate, vergleiche z.B. in Fig.2 das Speichergate Gi. Das Speichergate wird beim Programmieren durch Elektronen, hier Ke, die mittels Kanalinjektion im eigenen Kanal, hier an der Kanalstelle V, erzeugt, d. h. aufgeheizt sind, negativ aufgeladen. Nach dieser negativen Aufladung wirkt das Speichergate, hier G1, vor allem beim Lesen, mittels seiner negativen Aufladung durch Influenz in den Source-Drain-Strom hemmender Weise auf die Hauptstrecke, hier auf deren ersten Teil K i. ein. Nach dem Programmieren ist also die Hauptstrecke, hier K HK 2, in einen übermäßig sperrenden Zustand gesteuert, wie in dem oben zitierter Hauptpatent 2445 137 ausführlich beschrieben ist

Das geladene, also programmierte Speichergate, hier Gi, kann gemäß dem Zusatzpatent 2505 816 mittels 2iner zwischen dem Steuergate und der Hauptstrec!'·; zugeführten Löschspannung durch den Fowler-Nordheim-Tunneleffekt entladen werden, der im Speichergate gespeicherte Elektronen zum Abfließen durch den Isolator, hier Is, zur Hauptstrecke veranlaßt. In der Zusa'zanmeldung ist auch beschrieben, daß sich beim Löschen diesem Elektronen-Entladungsstrom ein Löcher-Entladungsstrom an der gleichen Stelle des isolators überlagern kann. Die Löcher fließen dabei in entgegengesetzter Richtung wie die Elektronen, so daß der Löcher-Entladungsstrom ebenfalls entladend auf das Speichergate G1 wirkt

Die Erfindung geht von der Erkenntnis aus, daß der Löcher-Entladungsstrom im wesentlichen aufgrund des dem Fowler-Nordheim-Tunneleffekts überlagen in Avalanche-Effektes entsteht Dieser Avalanche-Effekt ist in der Zusatzanmeldung insbesondere in Zusammenhang mit der Kurve F2 der dortigen F i g. 2 beschrieben. Es zeigte sich, daß das von Löschung zu Löschung starke Ansteigen der Löschdauer vor a'lern mit dem Auftreten des Löcher-Entladungsstroms zusammenhängt Aufgrund der Löcher werden nämlich die im Isolator Is — normalerweise unvermeidbar vorhandenen — Haftstellen mit Löchern besetzt weiche eine Vergiftung des Isolators bewirken. Diese im Isolator haftenden Löcher verursachen ein Ansteigen der für die Löschung notwendiger Mindestlöchspannungen und der für die Löschung notwendigen Löschdauern.

Cs zeigte sich, daß djs starke Ansteigen der Löschdauer.i, welche sonst zur völligen Vergiftung und völligen Störung der I .öschuneen führt, völlig oder docn zumindest weitgehend vermieden werden kann, wenn man beim Löschen die Löschspannung — vergleiche die Potentiale Ur und f 't in F i g 1, die an die Hauptstrecke und an das Steuergate G 2 des n-Kanal-Speicher-FET 7*3 angelegt werden .. nur langsam auf ihren Enciwert ansteigen läßt Die Löschspannung soll nämlich-z.B. sägezahnförmig kontinuierlich innerhalb von drei Sekunden von Null V auf ihren Endwert, z. R +35 V, zwischen der Haupt.trecke und dem Steuergate G 2 ansteigen. Man kann dazu für das Potential Ui Lonsrant Erdpotentiai und für das Potential i/rein dazu positives,

ansteigendes Potential wählen. Man kann auch eine entsprechende amplitudenmodulierte Folge positiver Impulse zum Löschen verwenden, deren Amplitude ebenso langsam sägezahnförmig, gleichsam kontinuierlich, ansteigt — in diesem Fall handelt es sich um eine amplitudenmodulierte Impulsfolge, wobei die Hüllkurve der Amplitudenspitze sägezahnförmig langsam kontinuierlich auf jenen Endwert bei dem das Speichergate gelöscht ist, ansteigt. Der Endwert der Sägezahnspan' nung kann anschließend auch noch einige Zeit konstant andauern, um auch in dieser Zeit die Entladung fortzusetzen.

Durch eine solche langsam ansteigende Löschspannung, statt einer von Anfang an hohen Löschspannung, erfolgt die Entladung des Speichergate G1 zur langsam ι ο nach und nach, sobald die Spannung FX zwischen Speichergate und Hauptstrecke, also Drain oder Source, erreicht ist. Durch die nun beginnende Entladung des Speichergate hat diese Spannung die Tendenz, kleiner zu werden. Weil aber die Steuergate-Hauptstrecke-Löschspannung weiter ansteigt, ist die Spannung zwischen Speichergate und Hauptstrecke trotzdem weiterhin gleich der für den Fowler-Nordheim-Tunneleffekt minima! möglichen Spannung Fi oder nur wenig höher, vergleiche Fl in F i g. 2 der Zusatzanmeldung — besonders bei optimaler Dimensionierung der Isolatordicke x. Die Entladung erfolgt bei der Erfindung nur durch den Fowler-Nordheim-Tunneleffekt weil die zwischen dem Speichergate G i und der Hauptstrecke Wirksame, trotz des langsamen Steuergate-Hauptstrekke-Spannungsanstiegs wegen der Kleinheit des Elektronen-Entladungsstroms angenähert konstant bleibende Spannung jeweils kleiner als F2 ist so daß kein aufgrund des Avalanche-Effektes überlagerter Löcher-Entladungsstrom gleichzeitig fließen kann — vergleiche die für die Erzeugung eines Löcher-Entiadungsstroms nötige hohe, bei der Erfindung nicht mehr erreichte Mindestspannung F2 in Fig.2 der Zusatzanmeldung, solange die Dicke χ des Isolators Is licht ungewöhnlich große Werte, vergleiche 110run in Fig.2 der Zusatzanmeldung, übersteigt Aufgrund der erfindungsgemäßep Maßnahme wird also der durch den Avalanche-Effekt überlagerte Löcher-Entladungsstrom vermieden. Statt dessen tritt aufgrund des erfindungsgemäß langsamen Ansteigens der Löschspannung nur der Fowler-Nordheim-Tunneleffekt auf, der vorteilhafterweise bereits bei relativ niedrigen Spannungen nach und nach die Entladung des Speichergate G i bewirkt

Da bei dem Verfahren nach der Erfindung der Löcher-Eniladungsstroni vermieden wird, werden die Haftstellen im Isolator /5 nicht mehr mit solchen Löchern besetzt Während des langsamen Ansteigens der Steuergate-Haaptstrecken-Löschspannung fließt bei der Erfindung allmählich, also nur nach und nach, der Elektronen-Entladungsstrom, ohne daß die Spannung zwischen Speichergate G1 und Hauptstrecke die der Kurve F2 entsprechende Höhe erreicht Der Anstieg der Löschspanming UrAJt soll bei der Erfindung also so langsam erfolgen, daß kein Löcher-Entladungsstrom fließt und daß die Löschdauer möglichst konstant bleibt — ein Indiz für das Fließen von Löcher-Entladungsstrom erhält man durch Messung der Spamrang zwischen dem floatenden Substrat HT und jenem Bereich 5 oder D. za dem hin die Elektronenentladung erfolgen soll; diese Spannung steigt, falls auch Löcher fließen. Der für die Erfindung höchst zulässige Wert für die Schnelligkeit des Anstiegs der Löschspannung kann für den jeweils erwähnten Aufbau des n-Kanal-Speicher-FET auch durch einen Versuch an einem Probeexemplar ermittelt v/erden — zulässig ist nur eine solche Schnelligkeit dieses Anstiegs, bei der trotz mehrfachen Löschens und Neuprogramrnierens kein wesentlicher Anstieg mehr der jeweiligen Löschungsdauer beobachtet wird.

Wegen dieser Vermeidung der Vergiftung kann nunmehr auch die Löschung über die gleiche Isolatorstelle zugelassen werden, über die die Programmierung erfolgte, Man kann also, vergleiche Fig.2, zuerst die Programmierung an einer Drain-nahen Kanalslelle V mittels der aufgeheizten Elektronen Ke bewirken und anschließend die Löschung zum Drain D hin mittels des Elektrcnen-Entladungsstromes Kd über praktisch die gleiche (solatorstelle bewirken. Auch in diesem Fall beobachtet man nicht den sonst üblichen, unangenehm starken Anstieg der Löschdauer und der Neuprogrammierdauer und auch nicht die bei Vergiftung übliche zu geringe Aufladung des Speichergate nach der Neuprogrammierung.

Um die Löschung des n-Kanal-Speicher-FET zu verbessern, kann man eine Weiterbildung seines Aufbau^ enden, welche eine übermäßige Entladung des Speichergate G1 zuläßt ohne daß aufgrund dieser übermäßigen Entladung der ganze Kanal des n-Kanal-Speicher-FET in den leitenden Zustand gesteuert wird. Bei dieser Weiterbildung ist vorgesehen, daß das Speichergate des n-Kanal-Speicher-FET jeweils nur einen sich Ober die ganze Breite des Kanals erstreckenden ersten Teils, vergleirhe Ki in F i g. 2 des Kanals K VK 2 bedeckt Dieser erste Kanalteil Ki soll diejenige Kanalstelle V enthalten, die mittels Kanalinjektion beim Programmieren die aufgeheizten Elektronen emittiert; — oder der erste Kanalteil Ki soll zumindest an diese Kanalstelle V angrenzen. Zusätzlich ist vorgesehen, daß ein Steuergate G 2, aber nicht das Speichergate G1. jeweils den restlichen, elektrisch in Reihe liegenden Teil, vergleiche K2 in Fig.2, des Kanals bedeckt so daß der Zustand des ersten Teils K i des Kanals sowohl vom Steuergatezustand als auch vom Speicherga'ezustand, jedoch der Zustand des restlichen Teils K'l des Kanals nur vom Steuergatezustand gesteuert wird. Bn solcher Aufbau des n-Kanal-Speicher-FET ist bereits in der Patentanmeldung P 25 13 207.4 beschrieben.

F i g. 1 zeigt eine Speicberaiatrix, welche der in F i g. 4 des Hauptpatents 2445137 gezeigten Speichermatrix angenähert entspricht Die hier in Fig. 1 gezeigte Speichermatrix ist jedoch mit den in F i g. 2 gezeigten Ausführungen des n-Kanal-Spercher-FET ausgestattet Speichermatrizen mit solchen Weiterbildungen können vorteilhafterweise beim Löschen verschieden betrieben werden:

Erstens kann bitweise die in einem einzelnen n-Kanal-Speicher-FET gespeicherte Information gelöscht werden. Dazu muß die Löschspanming, z. B. zur Löschung des n-Kanal-Speicher-FET T3, zwischen der zugehörigen Steuerelektrode, hier X2, und dem entsprechenden Drain, also Yi, wirken. Man kann also z. B. die ansteigende Löschspannung durch Anlegen der Potentiale Us 1 = OV... -f-35Vund Uti =0Vandie ausgewählte Speicherzelle, hier unter Steuerung des Schalters T5 in den leitenden Zustand, erzeugen. In diesem Falle entlädt sich die auf dem isolierten, floatenden Speichergate der Speicherzelle T3 gespeicherte negative Ladung über den Drain D dieser Speicherzelle zum Schalter TS hin. An die übrigen mit den Steuergates verbundenen Steuerleriungen X kann

dabei jeweils ζ. B. +20 V, an die übrigen mit den Drains verbundenen Steuerleitungcn Y jeweils 0 V gelegt werden und der gemeinsame Schaltungspunkt So kann floaten, um unerwünschte Beeinflussungen, d.h. Löschungen und Programmierungen, der nicht ausgewählten Speicherzellen TU Tl, T4 zu vermeiden. Durch das Floaten des gemeinsamen Schaltungspunktes So «ermeidet man gleichzeitig das Fließen von Hauptstrekkenströmen, die unnötig Verlustwärme erzeugen.

Zweit':* s kann auch wortweise die in einer Zelle des Speichers gespeicherte Gesamtinformation, oder auch die in mehreren solchen Zeilen gespeicherte Gesamtinformation gleichzeitig elektrisch gelöscht wertien. Dazu sind die betreffenden Potentiale allen entsprechend zugeordneten Matrixsteuerleitungen X, Y zuzuführen. In dieser Weise kann auch die gesamte, in allen Zeilen gespeicherte information gleichzeitig elektrisch gelöscht werden, indem allen Matrixsteuerleitungen die betreffenden Potentiale zugeführt werden.

Beim Programmieren einer Speicherzelle, ζ. Β. Γ3, kann ein Programmierpotential Ut 2 mit z. B. +20 V an die dieser Speicherzelle zugeordnete, mit dem Steuergate G 2 verbundene Steuerleitung, hier X 2, angelegt werden. Das Programmierpotential Ut 2 beschleunigt die durch die Kanalinjektion im Kanal aufgeheizten freien Elektronen zum Speichergate G1 hin, wie dies in vorstehend angegebenen Anmeldungen ausführlich beschrieben ist. Damit die betreffende Kanalstelle V durch Kanalinjektion die freien Elektronen Remittiert, die das Speichergate G1 aufladen, ist der Hauptstrecke des betreffenden n-Kanal-Speicher-FET, hier T3, eine Progr>mmierspannung, vgl. Ur2/Us2 z.B. mit den Potentialen i/r2 = 0V, Lfe2=+20V zuzuführen. Durch Zuführung des Potentials OV an die übrigen Matrixsteuerleitungen Xi, Y2 werden die übrigen n-Kanai-Speicher-FETs Ti, Tl, T4 nicht programmiert, nicht gelesen und nicht gelöscht — diese übrigen n-Kanal-Speicher-FE'Ts verbrauchen dann auch keinen Strom,also keine Energie.

Der in Fig. 1 gezeigte Speicher kann ohne erheblichen konstruktiven Aufwand auch gelesen werden. ', Beim Lesen einer ausgewählten Speicherzelle, ζ. Β. Γ3, kann ein solches Lesepotential Ut 3, z. B. +5 V, an die dieser Speicherzeile zugeordnete, mit dem Steuergate verbundene Steuerleitung, hier X2, angelegt werden, welches die Hauptstrecke der betreffenden Speicherzelle Ie, hier TZ, in den leitenden Zustand steuert, falls die Speicherzelle T3 nicht programmiert ist, und welches die Hauptstrecke, hier nämlich den ersten Kanalteil K1 des in F i g. 2 gezeigten Speicherzellenaufbaus, nicht in den leitenden Zustand steuert, wodurch T3 gesperrt bleibt, falls die Speicherzelle T3 programmiert ist. Ob die Hauptstrecke der betreffenden Speicherzelle leitend oder sperrend ist, wird durch eine gleichzeitige Zuführung einer Lesespannung, hier Ur 3/Us 3, über den zu der betreffenden Spalte gehörenden Schalter 75 festgestellt. z.B. mit Ur3 = +5V und Lfe3 = 0V. Beim Ltsen einer Speicherzelle wird hier also ein Lesepotential der dem Steuergate dieser Speicherzelle zugeordneten Steuerleitung X2, und zusätzlich eine Lesespannung Ur3/Us 3 der Hauptstrecke dieser Speicherzelle zugeführt. Der durch die Hauptstrecke KVK2 fließende Strom bildet ein Signa), das den Ausgangsverstärker LV steuert. Dieser Ausgangsverstärker überwacht also ob ein Strom fließt oder nicht, das heißt, ob die Speicherzelle T3 programmiert oder jo nicht programmiert ist.

An die nicht ausgewählte Steuerleitung Xi kann beim Lesen wie auch beim Programmieren z.B. OV angelegt werden, vgl. F i g. 1.

Dadurch wird erreicht, daß in keiner der nicht J5 ausgewählten n-F^anal-Speicher-FETs ein Strom fließen kann.

Hierzu 1 Blatt Zeichnungen

230231/97

Claims (6)

Patentansprüche:

1. Verfahren zum Betrieb eines n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist, wobei im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist, wobei ferner die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt und wobei der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Sourve-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Sptichergate nichtleitend ist (Lesen), wobei zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Aufladen durch Kanalinjektion), wobei zum Entladen des Speichergate zwischen einerseits dem Steuergate und andererseits dem Kanalbereich oder der Source-Zoi-^ oder der Drain-Zone eine Löschspannung angelegt wird, bei der das Steuergate negativ gegenüber dem jeweils anderen Bereich ist, nach Patent 2508816, dadurch gekennzeichnet, daß die Löschspaniiurg (UsVUt 1) langsam, z. B. innerhalb einiger Sekunden, auf ihren Endwert (+35 V) ansteigt

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der andere Bereich die Drain-Zone (D) ist

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Löschspannung sägezahnförmig ansteigt

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Lösctispannung eine ampiitudenmodulierte Impulsfolge mit langsam ansteigender Amplitude darstellt

5. Verfahren nach einem der vorhergehenden Ansprüche zar Entladung nur eines bestimmten, zweiten n-Kanal-Speicher-FET von mehreren, z. B. in einer Matrix angebrachten, n-Kanal-Speieher-FETs, deren Drain-Zonen und/oder Source-Zone alle leitend miteinander verbunden sind, und deren Steuergates getrennt ansteuerbar sind, dadurch gekennzeichnet, daß — zur Verhinderung des Entladens eines aufgeladenen ersten der n-K.anai-Speicher-FETs (Tl), an dessen verbundener Zone (S.D) tut Entladung des zweiten n-Kanai-Speicher-FET (T3) ein Potential (OV ... +35V) der Löschspannung anliegt — dem Steuergate (G 2) des ersten n-Kanal-Speicher-FET (Ti) ein dessen Entladung verhinderndes Potential (+20V) zugeführt wird.

6. n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes,

von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist zur Ausübung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß das Speichergate (C 1) bezüglich der Kanallänge (K 1 + K 2) nur einen sich über die ganze Breite des Kanals (K1/K2) ersti eckenden ersten Teil (K 1) des Kanals bedeckt welcher diejenige KanaSsteile (V) enthält von der aus mittels Kanalinjektion beim Aufladen die aufgeheizten Elektronen (Ke) zum Speichergüte gelangen oder welcher zumindest an diese Kanalstelle (V) angrenzt, und daß das Steuergate (G 2), aber nicht das Speichergate (Gl), den restlichen, elektrisch in Reihe liegenden Teil (K 2) des Kanals bedeckt