DE2522748A1 - Datenverarbeitungssystem - Google Patents

Description

O-E. Weber d-8 München 71

Patentanwalt Hofbrunnstraße 47

Telefon: (089)7915050

Telegramm: monopolweber münchen

M 126

MOTOROLA, INC.
5725 North East River Road Chicago, 111. 60631 USA

Datenverarbeitungssystem

Die Erfindung betrifft ein Datenverarbeitungssystem.

Seit ihrer Entwicklung sind digitale Datenverarbeitungssysteme von dem Gebiet des reinen Rechnens auch in den Bereich der Datenverarbeitung bei der Steuerung und Regelung eingedrungen. In den letzten Jahren hat mit der Entwicklung von sogenannten Kleinrechnern und Kleinstrechnern (Minicomputer) die Anwendung in der Steuer- und in der Regeltechnik stark zugenommen. Solche Kleinstrechner sind heute der wesentliche Bestandteil von vielen Systemen, da sie flexibler sind, personell leicht an eine bestimmte Anwendung angepaßt werden können, in solchen logischen Systemen leichter abgewandelt oder angepaßt werden können jund vor allem in den Kosten niedriger liegen als große universelle Digitalrechner. Leider haben die Große und die

609820/0647

Kosten von selbst den kleinsten Kleinrechnern ihre Verwendung auf verhältnismäßig große und aufwendige Systeme beschränkt. Deshalb sind viele kleinere Systeme mit einer logik von komplizierten, fest verdrahteten Schaltungen ausgestattet. Neuerdings entwickelte Mikroprozessor-Bausteine oder MikroZentraleinheiten-Bausteine, welche unter Verwendung der MOS-Technik aufgebaut sind, sowie zugehörige Familien, welche entsprechende periphere Schaltungen verwenden, bieten nunmehr die Möglichkeit, eine Rechenleistung bzw. Verarbeitungsleistung von Kleinrechnern bei wesentlich geringeren Kosten in viele neue Bereiche und Anwendungsgebiete eindringen zu lassen, wozu Steuerfunktionen und Regelfunktionen wie eine numerische Steuerung, eine Aufzugsteuerung, Straßen- und Schienenverkehrssteuerung und Prozeßsteuerung gehören. Solche Rechner bzw. digitale Datenverarbeitungsanlagen, welche mit Hilfe von MOS-Mikroprozessor-Bausteinen aufgebaut sind, lassen sich als Mikrorechner oder Mikrocomputer bezeichnen und können bei digitalen Datenverarbeitungsanlagen zur Steuerung von peripheren Einheiten, für Anzeigeeinrichtungen, für Tastaturen, für Drucker, für Leser, für Zeicheneinrichtungen, für Teilnehmer-Außenstellen, usw. verwendet werden. Andere Anwendungsmöglichkeiten für solche Mikrorechner-Systeme sind Datenverarbeitungssysteme und zahllose andere Anwendungsmöglichkeiten, und zwar auf dem Gebiet des Verkehrs, im Automobilbau, in der medizinischen Elektronik, bei Prüfsystemen und vielen anderen Anwendungsmöglichkeiten.

Eine kürzlich entwickelte Anordnung einer "Mikroprozessoreinheit", die sich auch als MikroZentraleinheit bezeichnen läßt, welche in Form einer in MOS-Technik hergestellten monolithischen integrierten Schaltung aufgebaut ist, hat einen weiten Bereich neuer digitaler Steueranwendungen erschlossen und hat zugleich eine Anzahl von zusätzlichen Bedingungen mit sich gebracht, welche für eine optimale Systemauslegung der programmgespeicherten digitalen Steuersysteme eLnzuhalten sind, und zwar auf der Basis des Mikroprozessors. Zunächst müssen

609820/0647

die Kosten und der Aufwand für die Gerätetechnik und für die Programme, welche erforderlich sind, mit zugehörigen periphere^ Einheiten zu arbeiten, auf ein Minimum gebracht werden. In konventionellen Systemen, welche auf der Basis von programmgespeicherten digitalen Datenverarbeitungsanlagen arbeiten, sind die Kosten und der Aufwand für die Gerätetechnik, welche dazu erforderlich ist, mit vorgegebenen peripheren Einheiten eine Kopplung bzw. Anpassung herzustellen, gewöhnlich weniger in Betracht gezogen worden, und zwar im Vergleich zu den Kosten des Hauptsystems. Systeme auf der Basis von Mikroprozessoren jedoch, die als integrierte Schaltungen aufgebaut sind, liegen in den Kosten wesentlich niedriger, und zwar wegen der Wirtschaftlichkeit der Herstellung integrierter Schaltungen. In solchen Systemen, in welchen ein Mikroprozessor dazu verwendet xvird, eine große Anzahl von peripheren Einheiten zu steuern, sind die Kosten der Geräte, der Aufwand der Verdrahtung und die Menge des für die Programmspeicherung erforderlichen Speichers oft die dominierende Beschränkung. Zweitens müssen Systeme, welche einen Mikroprozessor verwenden, derart ausgebildet sein, daß sie ohne Eingreifen des Bedienungspersonals erfolgreich arbeiten. In konventionellen Systemen, welche auf der Basis von programmgespeicherten digitalen Datenverarbeitungsanlagen arbeiten, wird allgemein davon ausgegangen, daß an bestimmten Punkten in den Gesamtablauf der Arbeitsweise des Systems von Hand eingegriffen werden kann. Wenn die Arbeitsweise des Systems aufgrund einer Störung unterbrochen ist, beispielsweise durch einen Ausfall der Energieversorgung, so ist es bei einer universellen digitalen Datenverarbeitungsanlage erforderlich, daß vom Bedienungspersonal manuell das System über ein Schaltpult überwacht wird bzw. überprüft wird, um die erforderlichen Punktionen wie Rückspulen von Bändern, Rückstellen von Scheiben und Laden von Prüfprogrammen über ein Schaltpult der Anlage einzugeben. .Im Falle von Systemen jedoch, die auf der Basis eines Mikroprozessor-Bausteins arbeiten, wird in der normalen Anwendung

$09820/06^7

252274

davon ausgegangen, daß mit einer Fernbedienung gearbeitet wird, ohne daß Bedienungspersonal vorhanden ist, und bei einer optimalen Systemauslegung muß für das System Vorsorge getroffen sein, daß es ohne Eingreifen von Hand erneut gestartet werden kann, wobei das erneute Starten mit einem Minimum an zusätzlichen Geräten und/oder dafür vorgesehenen Speicherblöcken für spezielle Auslöseprogramme möglich ist. Drittens müssen auf der Basis eines Mikroprozessor-Bausteins aufgebaute Systeme so organisiert sein, daß sie mit einem Minimum an Verdrahtung für die Verbindung mit peripheren Einheiten auskommen, und es muß eine Erweiterung des Systems in Modulbauweise vorgesehen sein, welche die Bedingung minimaler Verdrahtung berücksichtigt. In einem System, welches auf der Basis von herkömmlichen, progpammgespeicherten digitalenIatenverarbeitungsanlagen aufgebaut ist, ist das Erfordernis, daß eine zusätzliche Verdrahtung benötigt wird,, um die elektrischen Signale, welche für die Adressenauswahl, für die Steuerung und für Unterbrechungen für eine zusätzliche periphere Einheit benötigt werden, kein besonderer Nachteil gewesen, weil es verhältnismäßig preiswert möglich war, Platten mit gedruckten Schaltungen, die zum Aufbau des Systems verwendet wurden, derart abzuändern, daß die erforderlichen Signale zur Verfugung standen, wobei es auch kein besonderer Aufwand war, -eine Verbindung über eine spezielle Verdrahtung zu schaffen. In Systemen, die auf der Basis-einer Mikroprozessoreinheit arbeiten, muß der gesamte Bereich der verfügbaren Steuersignale jedoch bei der Entwicklung bzw. Planung des Bausteins berücksichtigt werden, und es ist weiterhin wegen der Kosten für Schaltungen in Form von integrierten Bausteinen und wegen der geringeren Produktionsausbeute, welche sich bei den größeren Bausteinen ergibt, um größere Anzahlen von integrierten Schaltungsanschlüssen zu versorgen, von großer Bedeutung, daß die Gesamtzahl der Leitungen, welche für die Verbindung mit peripheren Einheiten zur Verfügung steht, auf einem Minimum gehalten wird.

^09820/0647

Kurz zusammengefaßt, die Erfindung bezieht sich, auf ein digitales System, welches einen ersten Halbleiterbaustein aufweist, um eine digitale Datenverarbeitungsoperation auszuführen, und welches einen zweiten Halbleiterbaustein hat, um ausgewählte oder bestimmte digitale Datenverarbeitungsoperationen auszuführen, wie es durch den a?sten Halbleiterbaustein bestimmt wird, wobei sowohl der erste Halbleiterbaustein als auch der zweite Halbleiterbaustein mit einem gemeinsamen Datenübertragungsweg verbunden sind. In einer besonders bevorzugten Ausführungsform des Erfindungsgegenstandes ist der erste Halbleiterbaustein ein Mikroprozessorbaustein, und der zweite Halbleiterbaustein ist ein Peripheriekopplungsadapter, der weiterhin mit den Adressenausgängen des Mikroprozessorbausteins gekoppelt ist. Der Peripheriekopplungsadapter-Baustein hat periphere Ausgänge, welche mit den peripher en Geräten verbunden sind, welche durch das digitale System gesteuert werden. In einer vorteilhaften Weiterbildung der Erfindung ist ein Direktspeicher vorgesehen und weiterhin ein Festspeicher, und beide Speicher sind mit dem gemeinsamen Datenübertragungsweg verbunden und sind weiterhin mit der Adressenübertragungseinrichtung verbunden, welche an den Mikroprozessorbaustein angeschlossen ist. Es wird die MOS-Technik angewandt, um die obengenannten Bausteine in der gegenwärtig bevorzugten Ausführungsform der Erfindung herzustellen.

609820/0647

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

Fig. 1A ein Blockdiagramm eines verallgemeinerten Steuersystems mit einem gemeinsamen Datenübertragungsweg gemäß der Erfindung,

Fig. 1B ein Blockdiagramm eines Systems mit einer Mikrozentraleinheit gemäß der Erfindung,

Fig. 2 ein Teilblockdiagramm eines Systems mit einer Mikrozentraleinheit, welches die Steuerregister-Organisation gemäß der Erfindung veranschaulicht,

Fig. 3 ein Teilblockdiagramm eines Systems mit einer Mikro-Zentraleinheit, welches die Organisation einer Unterbrechung und Rückstellung/Reaktivierung veranschaulicht,

Fig. 5 ein Logikdiagramm eines Mikrozentraleinheiten-Bausteins,

Fig. 6 ein Blookdiagramm eines Peripheriekopplungsadapters und

Fig.11 eine Minimalkonfiguration für ein System mit einer MikroZentraleinheit.

Das Mikrozentraleinheiten-System gemäß der Erfindung, welches auch als Mikroprozessorsystem bezeichnet wird, stellt einen speziellen Fall aus der allgemeinen Klasse von Datenverarbeitungssystemen mit einem gespeicherten Programm dar, welche als Datensteuersysteme zu bezeichnen sind. Die Fig. 1A zeigt eine mögliche Ausführungsform eines solchen Datensteuersystems. Das Steuersystem 1A besteht aus einer Gruppe von Datensteuereinheiten 3A, 4-A, 5A, 13A, ΉΑ und 15A, von denen jede mit

603820/0647

- COPY

einem gemeinsamen Datenübertragungsweg 4A gekoppelt ist, und zwar jeweils über einem in zwei Richtungen arbeitenden Datenkoppler 6A, 7A, 3A, 10A₁ 11A und 12A. In einem Steuersystem dieser Art wird die Systemauslegung dadurch optimalisiert, daß die Funktionen jeder Steuereinheit festgelegt und die einzelnen Steuereinheiten miteinander über den gemeinsamen Datenweg derart verbunden werden, daß der gesamte Bereich der Datenverarbeitung, welcher vom gesamten Steuersystem auszuführen ist, in wirksamer Weise in einzelne Gruppen von Aufgaben unterteilt wird, die von jeder der Steuereinheiten übernommen werden sollen, aus welchen das Gesamtsystem aufgebaut ist. In einem typischen Steuersystem sind einige der Steuerschaltungen derart ausgebildet, daß sie betrieblich mit einer Gruppe von Datenquellen und Datenbestimmungspunkten 2A verbunden sind. So- ' mit ist zusätzlich zu der oben bereits genannten kopplung mit dem gemeinsamen Datenübertragungsweg in zwei Richtungen die Steuereinheit 13A an einen in zwei Richtungen arbeitenden Datenübertragungsweg 16A angeschlossen, der seinerseits mit einer peripheren Einheit 2OA verbunden ist. Ein in zwei Richtungen arbeitender Datenübertragungsweg wird nachfolgend auch kurz als Zweirichtungs-Datenübertragungsweg bezeichnet. Die Steuereinheit ΉΑ ist mit einem Zweirichtungs-Datenübertragungsweg 17A gekoppelt, der seinerseits mit einer peripheren Einheit 21A. verbunden ist, und die Steuereinheit 15A ist mit einem Zweirichtungs-Datenübertragungsweg 13A gekoppelt, der seinerseits mit einer peripheren Einheit 22A verbunden ist.

Die Fig. 1B zeigt ein System mit einer Mikrozentraleinheit bzw. ein Mikroprozessor-System, welches mit 1B bezeichnet ist und eine spezielle Ausführungsform eines digitalen Datenve??arbeitungssystems mit gespeichertem Programm darstellt, wobei diese Anordnung zu der allgemeinen Kategorie von Datensteuersystemen gehört.

60 9820/0647

COPY

-S-

Wie bei der Ausführungsform gemäß Fig. 1A ist das System um einen gemeinsamen Datenübertragungsweg herum organisiert, d.h., im vorliegenden Fall um den gemeinsamen Adressen- und Datenübertragungsweg 13B herum. Der Mikroprozessor-Baustein 3B ist mit einem Zweirichtungs-Koppler 8B gekoppelt, der mit dem gemeinsamen Datenübertragungsweg 13B verbunden ist. Der Mikroprozessor-Baustein erfüllt in diesem System die Funktion einer "Hauptsteuereinheit", da er gespeicherte Programmbefehle ausführt und Daten sowie Steuersignale sowohl überträgt als auch empfängt, welche dazu benötigt werden, sämtliche Funktionen des Mikroprozessor-Systems auszuführen. Der Baustein 4-B des Random-Speichers, d.h. eines Speichers, bei dem die statistische Erwartung für die Zugriffszeit eines bestimmten Zugriffs unabhängig von jedem vorhergehenden Zugriff ist, ist über einen Zweirichtungs-Koppler 9B mit dem gemeinsamen Datenübertragungsweg 13B gekoppelt, um eine vorübergehende Datenspeicherung für das System zu schaffen. In ähnlicher V/eise ist der Baustein 5B für einen Festspeicher, d.h. für einen Speicher, aus welchem betriebsmäßig nur gelesen werden kann, mit dem gemeinsamen Datenübertragungsweg 13B gekoppelt, und zwar über einen Zweirichtungs-Koppler 1OB, um eine permanente Datenspeicherung für das System zu. ermöglichen. Der Programmzeitsteuer-Baustein 6B ist über einen Zweirichtungs-Koppler 11B mit dem gemeinsamen Datenübertragungsweg 13B gekoppelt. Dieser Modul spricht auf Anforderungen von dem Mikroprozessor-Baustein 3B an, um Zeitsteuersignale langer Dauer zu erzeugen, und liefert Signale zurück an den Mikroprozessor-Baustein 3B, wenn die entsprechende Zeitperiode abgelaufen ist. Dieses Delegieren von Datenverarbeitungserfordernissen zur Erzeugung von Zeitsteuersignalen über eine ausgedehnte Zeitspanne befreit den Mikroprozessor-Baustein davon, diese Aufgabe zu übernehmen, so daß er während der Zeitsteuersignalerzeugung für andere Aufgaben frei ist.

Für bestimmte komplizierte Datenverarbeitungsaufgaben oder für Hochgeschwindigkeits-Datenverarbeitungsaufgaben kann die Leistungsfähigkeit des Mikroprozessor-Systems dadurch verbessert werden, daß ein oder mehrere zusätzliche Mikroprozessor-Bausteine an den gemeinsamen Datenübertragungsweg angeschlossen werden. Somit ist der Mikroprozessor-Baustein 7B über den Zweirichtungskoppler Ί2Β an den gemeinsamen Datenübertragungsweg 13B angeschlossen. Diese Verbindung liefert ein weiteres Beispiel der Art und Weise, in welcher Steuerbausteine mit verschiedener Datenverarbeitungsleistungsfähigkeit an einen gemeinsamen Datenübertragungsweg angeschlossen werden können, um ein Datenverarbeitungssystem zu bilden, welches allen Datenverarbeitungserfordernissen gerecht wird.

In einem typischen Mikroprozessor-System besteht die Hauptdatenverarbeitungsaufgabe darin, für einen ordnungsgemäßen zeitlichen Ablauf von Daten- und Steuersignalen zwischen einer Datenquelle und einem Datenbestimmungspunkt 2B .zu sorgen. Es entspricht einer typischen Anordnung, daß bei einer Verbindung dieser Datenquellen mit den Datenbestimmungspunkten die Daten verarbeitet und die Signalpegel umgesetzt werden müssen, um die Daten in Formen zu bringen, welche mit den Verbindungs- und mit den Signalpegeln kompatibel sind, welche für eine Übertragung auf dem gemeinsamen Datenübertragungsweg 13B geeignet sind. Eine spezielle Kategorie von Bausteinen,.die allgemein als Kopplungsadapter-Bausteine bezeichnet werden können, werden für diese Funktion verwendet. Somit weist das Mikroprozessor-System 1B einen Peripheriekopplungsadapter-Baustein 19B auf, welcher über einen Zweirichtungs-Koppler 14-B mit dem gemeinsamen Datenübertragungsweg 15B gekoppelt ist und weiterhin mit einem Zweirichtungs-Peripherie-Datenübertragungsweg 24-B verbunden ist. Dieser Zweirichtungs-Peripherieweg ist dann mit einer bestimmten Datenquelle und mit einer Datenbestimmungseinrichtung verbunden, in diesem Falle mit einer Tastatur 29B. In ähnlicher Weise ist der

609820/0647

Peripheriekopplungsadapter-Baustein 2OB mit dem gemeinsamen Datenübertragungsweg 13B über einen Zweirichtungs-Kop^ler 15" verbunden und weiterhin mit dem IPeripheriedatenweg 25B gekoppelt, der seinerseits mit der Kathodenstrahlröhre 3OB verbunden ist. Der Peripheriekoppleradapter-Baustein ist in spezieller Weise derart ausgebildet, daß damit eine große Vielfalt von peripheren Einheiten mit dem gemeinsamen Datenübertragungsweg des Mikroprozessor-Systems verbunden werden können, wie es nachfolgend im einzelnen näher diskutiert wird.

Eine ähnliche Anpassungsfunktion kann mit dem für asynchrone Verbindungen dienenden Kopplungsadapter-Baustein gemäß Fig.iB ausgeführt werden. Der Asynchron-Kopplungsadapter-Baustein wurde speziell so ausgelegt, daß er die speziellen Datenverarbeitungserfordernisse von Asynchron-Datenkanälen mit geringer Geschwindigkeit erfüllen kann. Die spezielle Ausführungsform gemäß Fig. 1B zeigt zwei Beispiele, bei welchen der Asynchron-Kopplungsadapter-Baustein 21B über einen Zweirichtungs-Koppler 1-6B mit dem gemeinsamen Datenübertragungsweg 13B gekoppelt -ist und weiterhin mit einem Modulator-Demodulator-Baustein 31B für geringe Geschwindigkeiten über den Zweirichtungs-Datenübertragungsweg 26B für periphere.Einheiten verbunden ist. Dieser Modem 31B (Modem = Modulator- Demodulator) für geringe Geschwindigkeiten ist an einen asynchronen Datenkanal 34B angeschlossen. In ähnlicher Weise ist der Asynchron-Kopplungsadapter-Baustein 23B mit dem gemeinsamen Datenübertragungsweg 13B über einen Zweirichtungs-Koppler 1833 verbunden und weiterhin mit dem Peripherieweg 2SB. Dieser Peripherieweg 28B ist mit einer speziellen Asynchron-Datenquelle verbunden und weiterhin mit einer bestimmten Datenbestimmungseinrichtung, nämlich mit einem Fernschreiber 33B.

Die Fig. 2 zeigt eine weitere Ausführungsform eines Mikroprozessor-Systems, bei welchem die besondere Bedeutung auf der Steuerung des Steuerregisters liegt, und zwar zur Anpassung an eine große Vielfalt von peripheren Einheiten, um

609820/0647

die elektrischen Erfordernisse des gemeinsamen Datenübertragungsweges zu erfüllen. Der Mikroprozessor-Baustein 10 ist mit dem gemeinsamen Systemweg 20 gekoppelt, welcher diejenige Einrichtung darstellt, die zur Datenübertragung in zwei Richtungen zwischen allen anderen Bausteinen im System dient. Somit ist der Random-Speicher 30 über den Datenkoppler 40 mit dem gemeinsamen Datenubertragungsweg 20 gekoppelt. Der Festspeicher 50 ist mit dem gemeinsamen Datenübertragungsweg 20 über den Koppler 60 verbunden, und der programmierte Zeitsteuermodul 70 ist mit dem gemeinsamen Datenübertragungsweg 20 über den Datenkoppler 80 verbunden. Weiterhin ist der gemeinsame Datenübertragungsweg 20 mit einer Gruppe von Kopplungsadapter-Bausteinen verbunden. Der gemeinsame Datenübertragungsweg 20 ist mit einem ersten Kopplungsadapter-Baustein 100 über einen Zweirichtungs-Koppler 90 verbunden, ein zweiter Kopplungsadapter-Baustein 230 ist über den Zweirichtungs-Datenkoppler 220 angeschlossen, und ein Kopplungsadapter-Baustein 270 ist über einen Zweirichtungs-Koppler 260 angeschlossen.

Der Zweirichtungs-Datenübertragungsweg 90 ist innerhalb des Kopplungsadapter-Bausteins 100 mit der Eingangslogikschaltung 110 verbunden, die ihrerseits über einen Datenübertragungsweg 120 mit einer Steuerlogikschaltung 130 verbunden ist. Die Steuerlogikschaltung 130 ist mit dem Datenübertragungsweg 14-0 verbunden, welcher mit der Ausgangslogik 150 und mit dem Datenübertragungsweg 160 gekoppelt ist, der seinerseits mit dem Steuerregister 170 verbunden ist. Die Ausgangslogik 150 ist derart ausgebildet, daß sie an verschiedene Kombinationen von peripheren Einheiten anschließbar ist, in diesem Falle an die periphere Einheit 1-1, 190 über den ■oeripheren Datenweg 100 und an die periphere Einheit 1-2, 200 über den peritiheren Datenweg 210. Die Funktion des Steuerregisters 170 besteht darin, die sequentiellen und die kombinatorischen Logikfunktionen der Steuerlogikschaltung 13O in eier Weise zu modifizieren, wie es durch die Steuerworte vor-

609820/0647

gegeben ist, weiche während geeigneter Zeiten in der Datenverarbeituiigsfolge von dem Mikroprozessor-Baustein 10 übertragen -werden. Diese Funktion des Steuerregisters 170 ermöglicht die Erfüllung von wechselnden Anforderungen der peripheren Einheiten wie der peripheren Einheit 19Ö und der peripheren Einheit '20C, welche den Erfordernissen des gemeinsamen Datenübertragungsweges 2G.des Systems anzupassen sind.

Dieselbe Art der Steuerregister-Organisation liegt bei den anderen Kopplungsadapter-Bausteinen des Systems vor, beisOielsweise bei dem zweiten Kopplungsadapter-Baustein 230, welcher mit dem gemeinsamen Datenübertragungsweg 20 über den Zweirichtungs-DatenkoOpler 220 verbunden ist und mit der peripheren Einheit 2, 250 über den Zweirichtungs-PeriOherieweg 240, und weiterhin bei dem Kopplungsadapter-Baustein 270, welcher mit dem gemeinsamen Datenübertragungsweg 20 über den Zweirichtungskoppler 260 verbunden ist und mit den drei peripheren Einheiten 310, 320 und 330, und zwar jeweils über die Zweirichtungs-Peripheriewege 280, 290 und 300.

Die Fig. 3 zeigt eine Teildarstellung eines Mikroprozessorsystems, um den Aufbau zu erläutern, welcher im Hinblick auf eine maskierbare Unterbrechung, eine nicht-maskierbare Unterbrechung und eine Hauptrückstellung/Reaktivierung des Mikroprozessors bzw. der MikroZentraleinheit vorhanden ist. In der Fig. 3 sind im Hinblick auf eine entsprechende Klarheit die Datenübertragungswege und die /Idressenubertragungswege nicht dargestellt. Der Mikroprozessor-Baustein 1D hat als ein Eingang einen gemeinsamen Unterbrechungs-Anforderungsleiter 14D, welcher mit dem anderen dargestellten Baustein verbunden ist. Somit ist der Leiter 14D mit 15D, 24D, 33D und 41D gekoppelt, welche jeweils als Rückstelleingang des ersten Kopplungsadapter-Bausteins 17D» des zweiten Kopplungsadapter-Bausteins 26D, des N'ten (wobei N eine ganze Zahl ist) Kopplungsadapter-Bausteins 34D und des Programmzeitsteuermoduls 42D

dienen. Der Mikroprozessor-Baustein 1D hat auch einen Eingangs leiter IOD, welcher mit der nicht-rnaskierbar en Unterbrechungsschaltung 10D¹ verbunden ist. Die Energieversorgung 3D für das Mikroprozessor-System liefert Energie an den Mikroprozessor-Baustein über den Leiter 2D, welcher auch an eine Energieausfall-Ermittlungsschaltung 4J) angeschlossen ist. Die Energieausfall-Ermittlungsschaltung 4-D ist auch mit dem Leiter 1JD verbunden, welcher ein Rückstelleingangsleiter für den Mikroprozessor-Baustein -ID ist, weiterhin mit dem ersten Kopplungsadapter-Baustein 17D über den Leiter IGD, über einen zweiten Kopplungsadapter-Baustein 25D über einen Leiter 25D, mit dem II'ten Kopplungsadapter-Baustein 3^;+D über 'einen Leiter 33D und mit dem Programmzeitsteuermodul 4-2D über einen Leiter 4-1D.

Innerhalb des MikroOrozessor-Bausteins 1D ist der gemeinsame Unterbrechungs-Änforderungsleiter 14J) mit der Unterbrechungs-Maskenschaltung 12D verbunden. Diese Unterbrechungs-Haskenschaltung arbeitet unter Programmsteuerung derart, daß eine Unterbrechungsanforderung von einer beliebigen peripheren Einheit des Systems abgewiesen wird, wenn der Mikroprozessor Aufgaben mit höherer Priorität ausführt. Die Unterbrechungs-I-iaskenschaltung ist mit der Unterbrechungs-Logikschaltung über den internen Datenweg 11D verbunden. Wenn somit die Unterbrechungsmaske gesetzt wird, kann der gemeinsame Unterbrechungs-Anforderungsleiter 14-D dann die angeforderten Signale auf dem Datenübertragungsweg 11D nicht dazu veranlassen, innerhalb der Unterbrechungslogik 7D eine Unterbrechungsfolge auszulösen. Die Unterbrechungslogik 7D ist auch mit dem nicht maskierbaren Unterbrechungsleiter 10D gekoppelt. Dieser Leiter dient dazu, eine Klasse von Unterbrechungen mit höherer Priorität zu liefern, auf welche der Mikroprozessor unverzüglich antworten muß, und zwar unabhängig von der Datenverarbeitungsfolge^ die gerade abläuft. Somit muß diese Klasse von Unter-

609820/0047

2522749

brechung^en nicht maskiert werden, d.h. es müssen nicht-maskierbare Unterbrechungen sein. Die Unterbrechungslogik 7D isb auch uit dem internen Datenübertragungsweg iD gekoppelt, welcher mit der Aktivierungslogik QD verbunden ist. Die Aktivierungslogik 9D ist mit dem Rückstell-Leiter 1^:.3D verbunden. Die Funktion von 1 3D besteht darin, dem Mikroprozessor-System zu signalisieren, daß von der Leistungsausfall-Ermittlungsschaltung 4-D ein Leistungsausfall erkannt wurde, so da^rö alle größeren Systemelemente in einen "unschädlichen" Zustand zu versetzen sind, in welchem keine fehlerhafte Datenbehandlung innerhalb der Bausteine des Systems oder eine falsche Datenübertragung an die oeripheren Einheiten erfolgen kann, welche durch das System gesteuert werden. Wenn der Rückstell-Leiter in Reaktion auf die Ermittlung eines Energieausfalls seinen aktiven Pegel ändert, bewirkt die Kopplung des Rückstell-Leiters 1J5D mit der Aktivierungslogik 9D eine Folge von Aktivierungssignalen, die erzeugt werden und über den internen Da.tenübertragangsweg 3D der Unterbrechungslogik 7D zugeführt werden. Die Unterbrechungslogik 7D veranlaßt daraufhin den Mikroorozessor-Haustein, die entsprechenden Befehle auszuführen, welche dazu erforderlich sind, um den "unschädlichen" Zustand über den internen Datenübertragungsweg 6D herbeizuführen, welcher mit dem Befehlsregister 5D des Mikroprozessor-Bausteins verbunden ist.

Die Kopplungsadapter-Bausteine dieses Systems haben auch Steuerleiter, welche mit den peripheren Einheiten verbunden sind, die jeweils bedient werden. So ist der erste Kopplungsadapter-Baustein 17D mit einem Steuerleiter 1OD verbunden, der als Eingang zu der peripheren Einheit 1A, 2OD dient, und mit einem Eingangssteuerleiter 19D, welcher mit derselben peripheren Einheit 2OD verbunden ist. In ähnlicher Weise ist der erste Kopplungsadapter-Baustein 17D mit einem Ausgangssteuerleiter 21D verbunden, der seinerseits mit einer weiteren peripheren Einheit 23D verbunden ist, und mit einem Eingangssteuerleiter 22D¹, xvelcher mit der-

selben peripheren Einheit verbunden ist. Der zweite Kopplungsadapter 2SD liat eine andere Anordnung von Steuerverbindungen zu der perroheren Einheit, die er bedient, wobei er mit den drei Ausgangssteuerleitern 2?D, 2"D und 3OD verbunden ist, welche alle mit der peripheren Einheit 31D verbunden sind. Der zweite Kopplungsadapter-Baustein 25D ist auch mit einem Eingangssteuerleiter 29D verbunden, welcher seinerseits mit der peripheren Einheit 31D verbunden ist. Der IT'te Ko'.rulungsadapter-Baustein 34-A zeigt noch eine andere Anordnung der Steuerleiterverbindungen zu der peripheren Einheit, welche er bedient, wobei er mit drei iusgangssteuerleitern 35Ώ, 36B und 38B sowie mit einem Eingangssteuerleiter 373 verbunden ist, die alle mit der N"ten peripheren Einheit 39D verbunden sind. Die unterschiedlichen Anordnungen der Steuereingänge und -ausgänge, welche für die KoOolungsadapter-Bausteine gemäß Fig. 3 dargestellt sind, veranschaulichen die Tatsache, daß durch die Verwendung von Steuerregistern innerhalb der KopplungsadaOter-Bausteine die Möglichkeit geschaffen wird, da3 die Steuerleitungen zu den peripheren Einheiten als Eingänge oder als Aiisgänge definiert werden können, und zwar Orogrammgesteuert.

Die Fig. 5 ist ein i-ilockdiagramni eines MikroOrozessor-T>austeins, welches die größeren funktioneilen Elemente darstellt, Vielehe die Möglichkeit schaffen, daß von dem Mikroprozessor-Baustein gespeicherte Programnbefehle ausgeführt werden können und Daten sowie Steuerinformationen von einem anderen Baustein in dem Mikroprozessor-System empfangen und dorthin übertragen werden können. Eine zentrale Anordnung im Aufbau des Mikroprozessor-Bausteins nimmt der interne Zweirichtungs-Datenübertragungsweg 211 ein, welcher mit den Hauptregistern und den ilauptpuffern verbunden ist, welche miteinander in Verbindung treten müssen, um Befehle und Daten zu verarbeiten. Der Datenübertragungsweg 2H ist mit dem Programmzähler 4H und 7H, mit der Stapelanzeigeeinrichtung 3H, PJI, mit dem Indexregister 6H,

S0982Ö/GS47

9H, mit einem A-Akkumulator 1OH, mit einem B-Akkumulator 11H, mit dem Zustandscoderegister 12H, mit einer arithmetischen Logik einheit 13II und mit einem Befehlsregister I6II verbunden. Der Datenübertragungsweg 2H ist weiterhin mit Adressenausgangspuffern 111 und 3II sowie mit Datenpuffern 17H verbunden. Der Datenpuffer 171I ist mit acht Datenleitern DO - D7 des Zweirichtungs-Datenübertragungsweges verbunden, welcher die Funktion hat, Daten zu anderen Bausteinen des Mikroprozessor-Systems zu übertragen und von dort zu empfangen. Die Adressenausgangspuffer 3H» 1H sind mit sechzehn Adressenleitern AO - A15 verbunden, welche den Mikroprozessor-Baustein in die Lage versetzen, eine Adresse auszuwählen, welche dem Speicher und anderen Bausteinen des Mikroprozessor-Systems zugeordnet ist. Die in der Fig. 5 veranschaulichte Registeranordnung veranschaulicht den Aufbau des Mikroprozessor-Bausteins, welcher auf einer "Byte"-Basis organisiert ist, so daß gemäß der Darstellung der Sechzehn-Bit-Programmzähler aus einem Programmzähler 7H, welcher die acht Bits mit niedrigem Stellenwert enthält, und aus einem Programmzähler 4-H aufgebaut ist, welcher die acht Bits mit hohem Stellenwert enthält. Die'Stapelanzeigeregister 8H und 5H sowie die Indexregister 9H und 6H zeigen dieselbe·strukturelle Aufteilung.

Zusätzlich zu der Ausführung von gespeicherten Programmbefehlen ändert der Mikroprozessor-Baustein die Datenverarbeitungsfolge des Systems in Reaktion auf verschiedene Steuereingangssignale, und er erzeugt demgemäß andere Steuerausgangssignale. Solche Funktionen werden von dem Steuerteil der Schaltung zum Decodieren und Steuern der Befehle ausgeführt. Diese Schaltung ist mit den Zeittaktleitern 01 und 02, mit dem Ruckstelleingangsleiter, mit dem nicht maskierbaren Unterbrechungsleiter (NMI), mit dem Halt-Leiter, mit dem Unterbrechungs-Anforderungsleiter (IRQ), mit dem Vorzustand-Steuerleiter (TSC), mit dem Datenwegr-Aktivierungseingangsleiter (DBE), mit dem bei dem Daten-

6Ö982Q/QGA7

übertragungsweg verfügbaren Ausgangsleiter (BA), mit dem Ausgangs leiter für die gültige Speicheradresse (YMA.) und mit dem Lese/Schreib-Ausgangsleiter (S/WO) verbunden. Weiterhin ist die Schaltung zum Decodieren und Steuern der Befehle mit dem Befehlsregister verbunden. Durch diese Verbindung wird es den gespeicherten Programmbefehlen ermöglicht, daß sie von dem Zweirichtungs-Datenübertragungsweg über den internen Datenübertragungsweg an das Befehlsregister gelangen. Diese Befehle werden durch die Befehlsdecodier- und Befehlssteuerschaltung decodiert, um die geeignete Folge von internen Signalen und Registeroperationen zu erzeugen.

Die Fig. 6 stellt ein Blockdiagramm einer peripheren Koppleradapterschaltung dar, welche die Hauptfunktionselemente zeigt, die dazu dienen, periphere Einheiten des Mikroprozessor-Systems anzupassen und zu steuern. Die acht Leiter DO - D7 des Mikroprozessor-Datenübertragungsweges sind mit der Datenweg-Pufferschaltung 31 verbunden, die ihrerseits mit dem Datenweg-Eingangsregister 61 über den internen Datenübertragungsweg 61' und mit dem Ausgangsdatenübertragungsweg AI verbunden ist. Daten und Steuerworte von dem Mikroprozessor-Datenübertragungsweg werden über die Datenweg-Pufferschaltung 3I übertragen und in dem Datenweg-Eingangsregister 61 gespeichert, und zwar zur Übertragung zu den anderen Registern des Peripheriekopplungsadapter-Bausteins. Diese Übertragung erfolgt über den Eingangsdatenweg 71» welcher mit dem Datenweg-Eingangsregister 61 gekoppelt ist und mit dem A-Steuerregister 21, mit dem A-Ausgangsregister 14I¹, mit dem B-Ausgangsregister ΙΟΙ, mit dem A-Richtungsregister 41, mit dem D-Datenrichtungsregister 191 und mit dem B-Steuerregister 171· Der Ausgangsteil des Peripherie-Kopplungsadapter-Bausteins ist in zwei Abschnitte unterteilt, nämlich in die "A"-Seite und in die "B"-Seite. Somit sind die acht Leiter PAO - PA7 des Zweirichtungs-Peripherie-Datenweges "A" mit der Peripherie-Kopplungsschaltung A 91 gekoppelt, und

609820/0647

die acht Leiter PBO - PB7 des Zweirichtungs-Peripherie-Datenweges "B" sind mit der Peripherie-Kopplungsschaltung 0, 111 verbunden. Die Peripherie-KoOplungsschaltungen sind beide mit dem Ausgangsdatenweg 31 verbunden, welcher mit dem A-Steuerregister 21, mit dem A-D-itenrichtungsregister 41, mit der Datenweg-Puffersciialtung 31, mit dem B-Steuerregister 171 und mit dem B-Datenrichtungsregister 19I verbunden ist. Die Anschlüsse des Ausgangsdatenweges 81 ermöglichen es, daß Daten, welche von den peripheren
Einheiten empfangen wurden, von den peripheren Kopplungsschaltungen an die verschiedenen Register des Peripherie-Kopplungsadapter-Bausteins und schließlich über die Datenweg-Pufferschaltung 31 zu dem Mikroprozessor-Baustein des Mikroprozessor-Systems übertragen werden.

Der Peripherie-KopplungsadaOter-Baustein enthält auch interne Status-Steuerschaltungen, welche in der Weise arbeiten, daß sie Steuersignale von dem Mikroprozessor-Baustein empfangen und auch dorthin übertragen, wobei die Übertragung auch zu der Peripherie-Einrichtung erfolgt und wobei Unterbrechungs-Anforderungssignale von der peripheren Einrichtung an den Mikroprozessor-Baustein weitergeleitet werden. Die A-Steuerschaltung 1I für den internen Status ist mit der peripheren Einheit über Steuerleiter CA1 und GA2 verbunden und ist weiterhin mit dem Mikroprozessor-Baustein über den Unterbrechungs-Anforderung sie it er IRQA verbunden. In ähnlicher V/eise ist die B-Steuerschaltung 201 für den internen Status mit der peripheren Einheit über Steuerleiter GB1 und GB2 und außerdem mit dem Mikroprozessor-Baustein über den Unterbrechungs-Anforderungsleiter IRQB verbunden.

Der Peripherie-Kopplungsadapter-Baustein aathält auch eine Steuerschaltung 121 für die Ghipauswahl bzw. Bausteinauswahl und die Lese/Schreib-Funktion, welche mit den Leitern CSO," GS1, GS2, RSO, RS1 R/W, Aktivieren und Rückstellen verbunden ist, welche Steuersignale von dem Mikroprozessor-Baustein übertragen. Die Steuerschaltung für die Auswahl

609820/0647

und die Lese/Schreib-Funktion erzeugt eine interne Registerauswahl und Schaltungsseittaktsignale, welche als Steuersignale für die anderen. Register des Peripherie-Kopplungsadapter-Bausteins dienen. Zur Vereinfachung sind die verschiedenen Leiter für diese Signale in der Fig. 6 nicht dargestellt worden.

Die Fig. 11 zeigt eine Minimalkonfiguration für ein Mikroprozessor-System, und zwar einschließlich der einzelnen Verbindungen der verschiedenen Bausteine und Schaltungen in dem System. Der Mikroprozessor-Baustein 6P ist im Hinblick auf eine Drei-Zustand-Steuerung mit dem Leiter TSC und mit dem Leiter* RES zum Rückstellen verbunden. Diese beiden Leiter sind mit der Neustart-Schaltung 4P verbunden, welche dazu verwendet wird, das Rückstell- und das Drei-Zustand-Steuersignal in diesem speziellen Fall zu erzeugen. Der Mikroprozessor-Baustein 6P ist mit der Zwei-Phasen-Taktgeneratorschaltung über Zeittaktleiter 01 und 02 verbunden und liefert ein Signal für eine "gültige Speicheradresse" an die Zwei-Phasen-Zeittaktschaltung 1P über den Leiter WlA. Der Leiter 02 ist in diesem speziellen Fall auch mit dem Datenweg-Aktivierungseingang (DBE) des Mikroprozessors verbunden.

Für diese spezielle Konfiguration nutzt der Mikroprozessor-Baustein die zehn Adressenleiter AO - A9 und die Adressenleiter A13 und A14 aus. Die zehn Adressenleiter AO - A9 sind mit dem Festspeicher 2P verbunden, und die sieben Leiter AO - A6 sind mit dem Direktspeicher 5? verbunden. Zusätzlich ist der Adressenleiter A13 mit einem Aktivierungseingang des Festspeichers 2P und mit einem Aktivierungseingang des Direktspeichers 5P verbunden. In ähnlicher Weise ist der Adressenleiter A14- mit einem anderen Aktivierungseingang des Festspeichers 2P und mit einem anderen Aktvierungseingang des DirektsOeichers 5^P verbunden. Weiterhin

609820/08^7

sind die Adressenleiter A13 und ΑΉ jeweils mit den Eingängen CS1 und 032 zu dem Peripherie-Kopplungsadapter-Baustein 3P verbunden. Die Adressenleiter AO, A1 und Ä2 von der Zehn-Leiter-Gruppe AO - A9 sind jeweils mit den Eingängen RSO, RS1 und OSO des Peripherie-Kopplungsadapter-Bausteins 3P verbunden. Die Adressenleiter A13 und A14 sind ebenfalls mit der Chipauswahl-Decodierschaltung 7P verbunden, welche mit einem Eingang der Phasentaktschaltung 1P verbunden ist. Eine Funktion der Chip-Auswahl-Decodierschaltung ist die Erkennung der speziellen Adressenkombination, für welche das System eine "Expansion" einer 02-Taktimpulslänge verlangt. Wenn diese Kombinationen decodiert sind, wird das Ausgangssignal der Chip-Auswahl-Decodiereinrichtung 7? mit dem "programmierbaren" Eingang der Zwei-Phasen-Taktschaltung 1P gekoppelt, wodurch angezeigt wird, daß die Länge eines 02-Taktimpulses ausgedehnt werden sollte.

Der Mikroprozessor-Baustein 6P erzeugt auch ein Signal für eine "gültige Speicheradresse" auf dem Leiter VMA, welcher mit der Zwei-Phasen-Taktschaltung 1P verbunden ist. Dieses Signal zeigt an, daß ein vorgegebener Taktzyklus zur Adressierung von Information vom Speicher gültig ist.· Die Zwei-Phasen-Takt schaltung 1P enthält eine Logik, welche das Signal für die gültige Speicheradresse mit dem Zwei-Phasen-Taktsignal kombiniert, um das logische UND dieser zwei Signale zu erzeugen, welches an den Leiter VMA.02 geführt wird, der mit einem Aktivierungseingang des Direktspeicher-Bausteins 5P und mit dem Aktivierungseingang des Peripherie-Kopplungsadapter-Bausteins 3P verbunden ist, um die grundlegende Zeittaktsteuerung für diese zwei Bausteine zu liefern .

Der Mikroprozessor-Baustein ist mit den acht Datenleitern DO - D7 des Zweirichtungs-Datenübertragungsweges gekoppelt,

609820/0647

der seinerseits mit dem Direktspeicher-Baustein 5?» mit dem Festspeicher-Baustein 2P und mit dem Peripherie-Kopplungsadapter-Baustein 3? verbunden ist, welcher den grundlegenden Zweirichtungs-Datenübertragungsweg für das System bildet. Der Mikroprozessor-Baustein hat auch einen Lauf/HaIt-(HALT)-Eingang, welcher für diese minimale Systemkonfiguration direkt mit einer Fünf-Volt-Energieversorgung verbunden ist, um einen stetigen "Lauf"-Zustand zu ermöglichen.

Der Peripherie-Kopplungsadapter-Baustein 3>P dieser minimalen Systemkonfiguration ist derart angeordnet, daß er an zwei periphere Einrichtungen "A" und "B" angeschlossen ist. Steuereingänge und Ausgänge zu der peripheren Einrichtung "A" sind mit dem Peripherie-Kopplungsadapter-Baustein 3P über die Leiter CA1 und CA2 verbunden. In ähnlicher Weise sind Steuerleiter von der peripheren Einrichtung "B" mit dem Peripherie-Kopplungsadapter-Baustein ^P über die Leiter GB1 und 0B2 verbunden. Eine Datenübertragung zu den zwei periOheren Einheiten und von den zwei peripheren Einheiten erfolgt durch den Acht-Leiter-Peripheriedatenweg PAO - PA7 und den Acht-Leiter-Peripheriedatenweg PBO - PB7, von denen jeder zwischen der zugehörigen periOheren Einheit und eiern 'Peripherie-Kopplungsadapter-Baustein jP angeordnet ist.

Untererechungsanforderungssignale werden aus Steuersignalen auf CA1, 0A2, 0B1 und 0B2 abgeleitet und zu dem Mikroprozessor-Baustein über die Leitungen ΊδζΡΓ und IRQB übertragen, welche im Multiplex auf den gemeinsamen UnterbrecliungsanfOrderungsleiter IRQ geführt sind, welcher mit dem Mikroprozessor-Baustein verbunden ist.
Folgende Diskussion dient zur weiteren Veranschaulichung der

Grundelemente des Mikroprozessor-Systems sowie zur Erläuterung der funktioneilen Zwischenverbindungen.

Die Mikroprozessor-Einheit führt die grundlegenden Steuerfunktionen für das Mikroprozessor-System dadurch aus, daß die internen und die externen Datenmanipulationen durchgeführt werden, welche durch die Programme verlangt werden, die im Speicher des Mikroprozessor-Systems gespeichert sind.

609820/0647

Die Fig. 2 zeigt ein grundlegendes Blockdiagramm der internen Logikelemente der Mikroprozessor-Einheit, welche diese Funktionen ausführen. Die Fig. 2 zeigt weiterhin die verschiedenen elektrischen Signalleitungen, welche für die Mikroprozessoreinheit erforderlich sind, um zu arbeiten und um mit den anderen integrierten Schaltungen des Systems in Verbindung zu treten. Gemäß Fig. 5 lassen sich die internen Logikelemente der MikroOrozessoreinheit folgendermaßen beschreiben.

Die Ausgangspufferregister 1H und JH enthalten die Adresse desjenigen Speicherplatzes, dessen Inhalt für eine vorgegebene Mikroprozessoreinrichtung-OOeration erforderlich ist, und übertragen ihn an den Platz, und zwar über den Systemadressen-Übertragungsweg.

Der Datenpuffer 17H enthält die Daten, welche für eine Operation der Mikroprozessoreinheit erforderlich sind oder sich aus einer solchen Operation ergeben. Daten von . externen Datenquellen oder solche Daten, welche von externen Daten'bestimmungspunkten empfangen werden, xverden in dieses Register über den Systemdatenweg eingegeben.

Das Befehlsregister 16H enthält denjenigen Programmbefehl, welcher von dem Mikroprozessor-System-Speicher empfangen wurde, der eine Interpretation gibt, und zwar durch die Befehlsdecodier- und die Befehlssteuerschaltung.

Die Befehlsdecodier- und Befehls steuerschaltung 14-H interpretiert (d.h. decodiert) den Programmbefehl, welcher aus einem Systemspeicher in die Mikroprozessoreinheit eintritt und erzeugt Steuersignale, welche dazu benötigt werden, den Dateninhalt der verschiedenen Mikroprozessorregister zu verarbeiten.

609820/0647

Der Programm zähler 4-H, 7H, der ein Zähler/Register ist, enthält die Adresse des nächsten Speicherplatzes, welcher von dem gespeicherten Programm dazu benötigt wird,, eine bestimmte Mikroprozessoroperation auszuführen, wie es durch die Ergebnisse des Decodierens eines vorgegebenen Befehls angegeben wird.

Das Stapelanzeigeregister 5H, 8H enthält die Adresse eines speziellen Platzes im Systemspeicher, welcher beibehalten werden muß, während die Mikroprozessoreinheit andere OOerationsfolgen ausführt.

Das Indexregister 611, 9H enthält Daten, welche dazu verwendet werden, die Systemspeicheradresse zu modifizieren, welche im Programmzähler für bestimmte Klassen von Mikroorozessorooerationen angegeben wurde.

Die Akkumulatorregister 611 und 9H liefern einen vorübergehenden Speicherplatz für Daten, während sie im Laufe einer vorgegebenen Mikroprozessoroperation entsprechend verarbeitet werden.

Das Zustands-Coderegister 12H enthält eine Aufzeichnung der speziellen Bedingungen, die erforderlich sind oder durch bestimmte Klassen von Mikroprozessor-System-Operationen erzeugt werden, für welche eine Änderung der Art und Weise erforderlich ist, in welcher die Daten behandelt werden.

Die Arithmetik-Logikeinheit (ALU) 13H enthält eine Logik, welche dazu erforderlich ist, arithmetische Datenoperationen wie eine Addition auszuführen, wenn dies durch eine vorgegebene wikroprozessoroperation verlangt wird.

nachfolgend wird eine grundlegende Beschreibung der elektrischen . Signalleitungen des Mikroprozessors gegeben.

SÖ982Ö/0647

Die Leitungen V₇,^ und ν_σσ liefern die für die Mikroprozessorschaltung erforderliche Gleichspannung. In einer typischen Anordnung betragen V_DD = +5 Volt und V_QQ = 0 Volt.

Das Taktsignal (01) der Phase eins und das Taktsignal (02) der Phase zwei sind Taktsignale, welche sich nicht überlappen und auf den Spannungspegel V^ geführt sind. Sechzehn Stifte werden für den Adressenweg (AO/A15) verwendet. Die Ausgangssignale sind Treibersignale für den Datenübertragungsweg mit drei Zuständen, welche dazu in' der Lage sind, eine Standard-TTL-Last und 30 pi¹ zu treiben oder eine TTL-Last mit geringer Leistung und 13O pF. Wenn der Ausgang abgeschaltet wird, liegt im wesentlichen ein offener Kreis vor. Dies ermöglicht, daß die MikroZentraleinheit in DMA-Anwendungen verwendet wird. Für eine weitere Diskussion von TTL-Schaltungen siehe "Analysis and Design of Integrated Circuits", herausgegeben von Lynn et al im Verlag McGraw Hill Book G, i967.

Acht Stifte werden für den Datenübertragungsweg (D0/D7) verwendet* Er arbeitet in zwei Richtungen, d.h. er überträgt Daten zu dem Speicher und zu peripheren Einheiten und empfängt Daten von diesen Elementen. Er hat auch Ausgangspuffer mit drei Zuständen, welche dazu in der Lage sind, eine Standard-TTL-Last und 30 pF oder eine TTL-Last mit geringer Leistung und 13O pF zu treiben.

Wenn das Eingangssignal Halt/Lauf oder das Eingangssignal Halt hoch gelegt ist, so holt die Maschine den Befehl, welcher durch den Programmzähler adressiert ist, und beginnt die Ausführung. Wenn dagegen ein tiefer Pegel vorhanden ist, wird die gesamte Aktivität der Maschine angehalten. Dieses Eingangssignal ist pegelempfindlich. Im Halt-Modus stoppt die Maschine am Ende eines Befehls, die Leitung "Datenübertragungsweg verfügbar" liegt auf einem logischen Pegel eins, die Adresse des gültigen Speichers liegt auf einem logischen Pegel null» und alle anderen Drei-Zustand-Leitungen befinden sich im Modus hoher Impedanz oder., im Drei-Zustands-Modus.

609820/0647

Die Halt-Leitung muß bei der Vorderflanke der Phase eins tief gelegt werden, um eine einzelne Befehlsoperation zu gewährleisten. Wenn die Halt-Leitung nicht bei der "Vorderflanke der Phase eins tief gelegt wird, können sich ein oder zwei Befehlsoperationen ergeben, was davon abhängt, wann die Halt-Leitung in bezug auf die Phasenlage des Taktsignals tief gelegt wird.

Das Drei-Status-Steuereingangssignal (TSC) bewirkt, daß alle Adressenleitungen und die Lese/Schreib-Leitung in den abgeschalteten Zustand oder in den Zustand hoher Impedanz übergehen. Die Adresse für den gültigen Speicher und die Signale, welche anzeigen, daß ein Datenübertragungsweg zur Verfügung steht, werden zwangsweise tief gelegt. Der Datenübertragungsweg wird durch die Drei-Zustand-Steuerung nicht beeinflußt und hat seine eigene Aktivierung (Datenwegaktivierung). Bei DMA-Anwendungen sollte die Drei-Zustand-Steuerleitung bei der Vorder3.anke des Taktsteuersignals der Phase eins hoch gelegt werden. Das Taktsignal 01 muß hoch bleiben, damit diese Punktion ordnungsgemäß ausgeführt wird. Der Adressenweg steht dann für andere Einrichtungen zur Verfügung, um den Speicher direkt zu adressieren. Da die Mikroprozessoreinheit eine dynamische Einrichtung ist, muß sie periodisch aufgefrischt werden, oder es tritt eine Zerstörung von Daten in der Mikroprozessoreinheit auf.

Der Lese/Schreib-Ausgang (R/W) signalisiert den peripheren Einheiten und den Speichereinrichtungen, ob sich die Mikroprozessoreinheit in einem Lese-Status (hoch) oder in einem Schreib-Status (tief) befindet. Der normale Bereitschaftszustand dieses Signals ist der Lese-Zustand (hoch). Wenn die Drei-Zustands-Steuerung (TSC) hoch gelegt wird, so führt dies dazu, daß Lesen/Schreiben in den abgeschalteten Zustand (hohe Impedanz) gebracht wird. Auch dann, wenn die Maschine gepoppt wird, befindet sie sich im abgeschalteten Zustand.

609820/0647

-26- 25227A8

Das Ausgangssignal für die gültige Speicheradresse (VMA) zeigt dem Speicher und den peripheren Einheiten an, daß sich eine gültige Speicheradresse auf dem Adressenweg befindet. Im normalen Betrieb sollte dieses Signal durch die logische Funktion UND mit 02 verkmroft werden, um den Speicher und periphere Kopplungseinrichtungen wie den Peripherie-Kopplungsadapter-Baustein und den Asynchron-Kotyolungsadapter-Baustein zu aktivieren. Dieses Signal ist kein Drei-Zustands-Signal, eine Standard-TTL-Last kann direkt durch dieses aktive hohe Signal getrieben werden.

Das Datenweg-Aktivierungseingangssignal (DBE) ist.ein Dr ei-Zustands-Steuersignal für den (externen) Mikroprozessor-Datenübertragungsweg und aktiviert die Datenwegtreiber, wenn ein hoher Zustand vorliegt. Dieses Eingangssignal ist TTlkompatibel. Im normalen Betrieb sollte es jedoch durch 02 getrieben werden. Während eines Mikroprozessor-Lesezyklus werden die Datenwegtreiber intern abgeschaltet. Wenn es erwünscht ist, daß eine andere Einrichtung den Datenweg treibt, beispielsweise beim Direktspeicherzugriff (DMA), so sollte DBE tief gehalten werden.

Die Unterbrechungs-Anforderungseingabe (IRQ) fordert, daß in der Maschine eine Unterbrechungsfolge erzeugt wird. Der Mikroprozessor (oder der Prozessor) wartet, bis der gerade in der Ausführung begriffene Befehl ausgeführt ist, bevor die Anforderung aufgenommen wird. Wenn zu dieser Zeit das Unterbrechungs-Masken-Bit in dem Bedingungs-Ooderegister bzw. Zustandscoderegister nicht gesetzt ist (d.h. Unterbrechung maskiert), so beginnt die Maschine eine Unterbrechungsfolge. Das Indexregister, der Programmzähler, die Akkumulatoren und das Bedingungs-Coderegister bzw. Zustandscoderegister werden dann im Stapel abgespeichert, und zwar während der Unterbrechungsfolge. Dann antwortet die Mikroprozessoreinrichtung auf die Unterbrechungsanforderung dadurch, daß das Unterbrechungs-Masken-Bit hoch gelegt wird, daß keine weiteren Unterbrechungen auftreten können.

609820/0647

Am Ende des Zyklus wird eine Sechzehn-Bit-Adresse geladen, · welche auf eine Vektoradresse hinweist, welche in den Speicherplätzen n6 und n7 angeordnet ist. Eine Adresse, welche an diesen Plätzen gespeichert ist, bringt die Mikroprozessoreinrichtung dazu, daß sie auf eine Unterbrechungsroutine im Speicher verzweigt.

Die Lauf/Halt-Leitung muß sich im Zustand "Lauf" (hoch) befinden, damit Unterbrechungen erkannt werden. Wenn sie sich im Zustand "Halt" (tief) befindet, wird die Mikroprozessoreinrichtung angehalten, und die Unterbrechungen haben keine Auswirkung*

Das Signal, welches anzeigt, daß ein Datenübertragungsweg verfügbar ist (BA), befindet sich normalerweise im tiefen Zustand. Nach Aktivierung geht es in den hohen Zustand über, wodurch angezeigt wird, daß der Mikroprozessor gestoppt hat und daß der Datenübertragungsweg zur Verfugung steht. Dies tritt auf, wenn die Lauf/Halt-Leitung sich im Zustand "Halt" (tief) befindet oder wenn sich der Mikroprozessor im Zustand "Warten" befindet, und zwar infolge der Ausführung eines Warte-Befehls. Zu dieser Zeit gehen alle Drei-Zustands-Ausgangstreiber in ihren abgeschalteten Zustand über, und andere Ausgänge gehen in ihren normalerweise nicht aktivierten Pegel über. Der Mikroprozessor wird aus dem Warte-Status herausgebracht, daß eine maskierbare oder eine nicht maskierbare Unterbrechung auftritt.

Der Rückstelleingang wird dazu verwendet, um den Mikroprozessor aus einem Zustand herauszubringen, in welchem die Energie ausgefallen war, und zwar entweder bei einem tatsächlichen Energieäusfall oder bei einem anfänglichen Starten des Mikroprozessors. Wenn im Eingangssignal eine positive Flanke ermittelt wird, so wird dadurch dem Mikroprozessor signalisiert, daß die Folge des erneuten. Startens beginnt. Dadurch wird der Mikroprozessor erneut gestartet, und es beginnt die Ausführung einer Routine,

609820/0647

welche dazu dient, den Mikroprozessor zu aktivieren. Alle adressenleitungen höherer Ordnung werden zwangsläufig hoch gelegt. iHir den erneuten Start v/erden die letzten zwei (n-1, n) Plätze in diesem bereich dazu verwendet, das Programm zu laden, welches durch den Programmzähler adressiert wird.

Der nicht maskierbare Unterbrechungseingang (NMI) fordert, daß in dem Mikroprozessor eine nicht maskierte Unterbrechungsfolge erzeugt wird. Ebenso wie beim Unterbrechungs-Änforderungssignal bringt der Mikroprozessor den laufenden Befehl zu Ende, welcher gerade ausgeführt wird, bevor das NMI-Signal erkannt wird. Das Unterbrechungs-Masken-Bit in dem Zustandscoderegister hat keine Auswirkung auf NMI..

Das Indexregister, der Programmzähler, die Akkumulatoren und das Zustandscoderegister werden auf dem Stapel abgespeichert. Am Ende des Zyklus wird eine 16-Bit-Adresse geladen, welche auf eine Vektoradresse hinweist, die in den Speicherplätzen n-2 und n~3 angeordnet ist. Eine Adresse, welche an diesen Plätzen geladen ist, veranlaßt den Mikroprozessor dazu, auf eine nicht maskierbare Unterbrechungsroutine im Speicher zu verzweigen.

Die Fig. 3 zeigt ein grundlegendes Blockdiagramm der logischen Elemente des Peripherie-Kopplungsadapter-Bausteins, welche die erforderlichen Kopplungsfunktionen erfüllen, und zwar in Abhängigkeit von der funktionalen Konfiguration, welche durch den Mikroprozessor programmiert ist. Die Definition der erlaubten Konfigurationen und die interne Steuerung, welche durch die funktionalen Elemente für die Konfigurationen aufgebaut sind, sind folgendermaßen ausgebildet:

Es gibt sechs Stellen innerhalb des Peripherie-Kopplungsadapter-Bausteins, welche für den Mikroprozessor-Datenübertragungsweg zugänglich sind, weiterhin zwei Peripherie-Kopplungseinheiten, ·

609820/0647

zwei Datenrichtungsregister und zwei Steuerregister. Die Auswahl dieser Stellen wird durch die Eingänge RSO und RS1 gemeinsam mit Bit ITr. 2 im Steuerregister gesteuert, wie es in der Tabelle 1 dargestellt ist.

Ein Rückstellimpuls hat die Wirkung, daß logische Nullen in alle Peripherie-Kopplungsadapter-Baustein-Register geladen werden. Dadurch werden PAO-PA?, PB0-PB7, OA2 und GB2 als Eingänge festgelegt, und alle Unterbrechungen werden abgeschaltet. Der Peripherie-Kopplungsadapter muß während des Neustart-Programms angesprochen werden, welches auf den Rückstellimpuls folgt.

Einzelheiten möglicher Konfigurationen des Datenrichtungs- und des Steuerregisters sind folgende:

Die zwei Datenrichtungsregister DDRA und DDRB, welche jeweils mit 4-1 und 191 in der Fig. 6 bezeichnet sind, ermöglichen es der Mikroprozessoreinheit, die Richtung der Daten durch jede entsprechende periphere Datenleitung zu steuern. Ein Datenrichtungsregister-Bit, welches auf "0" gesetzt wird, legt die entsprechende periphere Datenleitung als Eingang fest, während ein Bit "1" zu einer A.usgangsleitung führt.

Die zwei Steuerregister GRA und CRB, welche in der Fig.6 jeweils mit 21 und 171 bezeichnet sind, ermöglichen es der Mikroprozessoreinheit, die Arbeitsweise der vier peripheren Steuerleitungen 0A1, GA2, 0B1 und GB2 zu steuern. Außerdem setzen sie die Mikroprozessoreinheit in die Lage, die Unterbrechungsmarkierungen zu aktivieren. Die Bits 0 bis 5 der zwei Register können durch den Mikroprozessor eingeschrieben oder ausgelesen werden, wenn die geeigneten Bausteinauswahl- und Registerauswahl-Signale angelegt sind. Die Bits 6 und 7 der zwei Register werden nur durch externe Unter-

609820/0647

2 5 2 2 7 A 8

brechungen gelesen und modifiziert, welche auf den Steuerleitungen CA1, GA2, GBI oder ÖTJ2 ankommen. Das 'format der Steuerworte ist in der Tabelle 2 dargestellt.

Das Bit 2 in jedem Steuerregister GM und GRB (GRA2 und CRB2) ermöglicht die Auswahl von entweder einem peripheren Kopplungsregister oder einem Datenrichtungsregister, wenn die geeigneten Registerauswahlsignale an RSO und R31 angelegt sind.

Die vier Unterbrechungs-Warkierungs-Bits ORA-6, GRA-, CRB-S und GRB-7 werden durch aktive Übergänge der Signale auf den vier Unterbrechungs- und Peripherie-Status-Leitungen gesetzt, wenn diese Leitungen so programmiert sind, daß sie Unterbrechung seinginge bilden. Diese Bits können nicht direkt von dem MikroOrozessor-Datenübertragungsweg gesetzt werden, und sie werden indirekt durch eine Datenoperation zum Lesen einer peripheren Einheit im geeigneten Abschnitt rückgestellt.

Die zwei Bits mit dem geringsten Stellenwert der Steuerregister GRA und ORB werden dazu verwendet, die TJnterbrechungs-Eingangsleitungen GA1 und 0B1 zu steuern. Die Bits ORA-O und CRB-O werden dazu verwendet, jeweils die Mikroprozessor-Unterbrechungssignale IRQA und ERQS zu aktivieren. Die Bits CRA-1 und CRB-1 bestimmen den aktiven Übergang der Unterbrechungs-Eingangs signale CA1 und CB1 (siehe Tabelle 3)·

Die Bits 5 t 4- und 5 der zwei Steuerregister CRA und CRB werden dazu verwendet, die p'eripheren Steuerleitungen GA2 und 0B2 zu steuern. Diese Bits bestimmen, ob die Steuerleitungen als Unterbrechungseingang- oder als Steuerausgang dienen. Wenn das Bit AC-5 (BC-5) tief gesetzt ist, so ist GA2 (GB2) eine Unterbrechungs-Eingangsleitung, und zwar ähnlich wie GA1 (CB1) (Tabelle Λ). Wenn AC-5 (CRB-5) hoch gesetzt ist, wird CA2 (CB2) zu einem Ausgangssignal, welches dazu verwendet v/erden

609820/0647

kann, periphere Datenübertragungen zu steuern. Im Vasgaiigsinodus haben CA2 und 0^2 leicht unterschiedliche Eigenschaften, wie aus Tabelle 5 und 5 hervorgeht. Im Ausgangsmodus v;ird der tiefliegende Zustand von GA2 (CB2) durch eine Leseoder durch eine Schreib~Or>eration der Mikroprozessoreinheit aufgebaut, während der hochgelebte Zustand durch einen aktiven übergang von C-^1 (CB1) bestimmt werden kann, weiterhin durch einen Impulsübergang E oder durch eine Schreib-Ooeration der Mikroprozessoreinheit.

Die -P¹Ig. 3 aeigt auch die verschiedenen elektrischen Signalleitungen, die erforderlich sind. Diese .Signalleitungen gehören entweder zu den Leitungen, welche den Peripherie-KooOlungsadapter mit der rlikroprozessoreinheit verbinden, oder zu der Grupoe von Leitungen, welche den Periolierie-Kop-olungsadapter mit einer peripheren Einheit verbinden, und sie arbeiten folgendermaßen:

Der Peripherie-Kopplungsadapter stellt eine Verbindung zu der Mikroprozessoreinheit her, und zwar mit einem Zweirichtungs-Datenübertragungsweg mit acht Bit, mit drei Baustein-Aiswahlleitungen, mit zwei Registerauswahlleitungen, mit zwei Unterbrechungs-Anforderungsleitungen, mit einer Lese/Schreib-Leitung, mit einer Aktivierungsleitung und mit einer Rückste3.1-Leitung. Diese Signale versetzen die Mikroprozessoreinheit in die Lage, daß sie. eine vollständige Steuerung über den Peripherie-Kopplungsadapter hat.

Die Zweirichtungs-Datenleitungen (D0-D7) ermöglichen die Übertragung von Daten zwischen der Mikroprozessoreinheit und dem ?erir)herie-Ko'oolungsadapter. Die Datenweg-Ausgangstreiber sind Einrichtungen mit drei Zuständen, welche im Zustand hoher Impedanz (abgeschaltet) bleiben, außer dann, wenn die Mikroprozessoreinheit eine Peripherie-Kopplungsadapter-Leseor)eration ausführt. -Die Lese/Schreib-Leitung ist im Lese^ustand (hoch gelegt), wenn der Peripherie-Kopplungsadapter für eine Lese-Oüeration ausgewählt ist.

609820/0847

Der Aktivierungsimpuls E ist das einzige Zeitsteuersignal, welches an den -Perroherie-Kopplungsadapter angelegt wird. Die zeitliche Steuerung aller anderen Signale wird auf die Vorderflanken und die rückwärtigen !Planken des Impulses E bezogen. Reim normalen Betrieb der Mikroprozessoreinheit ist dieses Eingangssignal ein Signal für eine gültige Speicheradresse der Mikroprozessoreinheit (mit VMA bezeichnet), welches mit dem Zeittakt der Phase zwei durch die logische Punktion UND verknüpft ist (VMA.02).

Das. Peripherie-Kopplungsadapter-Lese/Schreib-Signal (R/V/) wird durch die Mikroprozessoreinheit erzeugt, um die Richtung der Datenübertragungen auf dem Datenübertragungsweg zu steuern. Der tiefgelegte Zustand auf der Peripherie-Kopplungsadapter-Lese/Schreib-Leitung aktiviert die Eingangspuffer, und es werden Daten von der Mikroprozessoreinheit auf das Signal E hin zu dem Peripherie-Kopplungsadapter übertragen, wenn die entsprechende Einrichtung ausgewählt wurde. Ein hoher logischer Pegel auf der Lese/Schreib-Leitung stellt den Peripherie-Kopplungsadapter auf eine Übertragung von Daten zu dem Datenübertragungsweg ein. Die Peripherie-Kopplungsadapter-Ausgangspuffer werden aktiviert, wenn die geeignete Adresse und der Aktivierungsimpuls E vorhanden sind.

Die aktive, tiefgelegte Rückstell-Leitung wird dazu verwendet, alle Register-Bits in dem Peripheriekopplungsadapter auf eine logische Null (tief) einzustellen. Diese Leitung kann während der Arbeitsweise des Systems zur Energieeinschalt-Rückstellung und als Hauptrückstellung verwendet werden.

Die drei Eingangssignale GS, CS1 und OS2 werden dazu verwendet, den Peripherie-Kopplungsadapter auszuwählen. GSO und GS1 müssen hochgelegt sein und GS2 muß tiefgelegt sein, um die Einrichtung auszuwählen. Datenübertragungen werden dann unter der Steuerung der Aktivierungssignale und der Lese/Schreib-Signale durchge-

609820/0647

führt. Die Baustein-Auswahlleitungen müssen während der Dauer des Impulses E stabil bleiben.

Die zwei Registerauswahlleitungen werden dazu verwendet, die verechiedenen Register innerhalb des Peripherie-Kopplungsadapters auszuwählen. Diese zwei Leitungen werden in Verbindung mit den internen Steuerregistern dazu verwendet, ein bestimmtes Register auszuwählen, in welches eingeschrieben oder aus welchem ausgelesen werden soll.

Die Registerauswahlleitungen sollten während der Dauer des Impulses E stabil bleiben, während sie sich im Lese- oder im Sehreib-Zyklus befinden.

Die aktiven, tiefgelegten Unterbrechungs-Anforderungs-Leitungen (IRQA und IRQB) wirken in der Weise, daß sie den Mikroprozessor entweder direkt oder über eine Unterbrechungsprioritätsschaltung unterbrechen. Diese Leitungen sind als "offene Quelle" geschaltet (keine Lasteinrichtung am Baustein) und sind dazu in der Lage, als Senke für einen Strom von 1,6 iA von einer externen Quelle zu dienen. Dadurch wird es möglich,chß alle Unterbrechungs-inforderungsleitungen in einer ODER-Konfiguration gemeinsam verdrahtet sind.

Jede Unterbrechungs-Anforderungs-Leitung hat zwei interne Unterbrechungs-Markierungs-Bits, welche die Unterbrechungs-Anforderungs-Leitung veranlassen, tiefgelegt zu werden. Jedes Markierungs-Bit ist einer speziellen peripheren Unterbrechungsleitung zugeordnet. Weiterhin sind vier Unterbrechungs-Aktivierungs-Bits in dem Peripherie-Kopplungsadapter vorgesehen, welche dazu verwendet werden können, eine bestimmte Unterbrechung von einer peripheren Einrichtung zu sperren. Die Bedienung einer Unterbrechung durch den Mikroprozessor erfolgt durch eine Programmroutine, welche auf einer Prioritätsbasis die zwei Steuerregister in jedem Peripherie-Kopplungsadapter daraufhin sequentiell liest, ob Unterbrechungs-Markierungs-Bits gesetzt sind.

609820/0647

Die Unterbrechungs-Markierung wird gelöscht (auf Null gesetzt), wenn von dem Mikroprozessor die Operation "Lesen Periphere Daten" ausgeführt ist.

Der Peripherie-Kopplungsadapter weist zwei J-Bit-Zweirichtungs-Datenübertragungswege und vier Unterbrechungs/Steuerleitungen auf, um eine Kopplung mit peripheren Einrichtungen zu schaffen.

Jede der peripheren Datenleitungen kann so programmiert werden, daß sie entweder als Eingang oder als Ausgang dient. Dies erfolgt durch Einstellung einer "1" in dem entsprechenden Datenrichtungsregister-Bit für solche Leitungen, welche als Ausgänge dienen sollen. Eine "0" in einem Bit des Datenrichtungsregisters bewirkt die entsprechende periphere Datenoperation, bei welcher die Daten auf den peripheren Leitungen, welche als Eingangssignale programmiert sind, direkt auf den entsprechenden Mikroprozessor-Datenübertragungsleitungen erscheinen. Im Eingabemodus stellen diese Leitungen ein Maximum einer Standard-T'TL-Last dar.

Die Daten im Ausgangsregister A, welches in der Fig. 6 mit 91 bezeichnet ist, erscheinen auf den Datenleitungen, welche als Ausgänge programmiert sind. Eine logische "1", welche in das Register eingeschrieben ist, bewirkt, daß die entsprechende Datenleitung hochgelegt wird, während eine "0" dazu führt, daß die entsprechende Leitung tiefgelegt wird. Daten im Peripherie-Kopplungsadapterregister A können durch eine Operation "Lesen periphere Daten A" MPU gelesen werden, wenn die entsprechenden Leitungen als Ausgänge programmiert sind. Diese Daten werden richtig gelesen, wenn die Spannung auf den peripheren Datenleitungen größer als 2,0 Volt sein kann, und zwar für ein logisches Ausgangssignal "1", und geringer als 0,8 Volt für ein logisches Ausgangssignal "0". Wenn die Ausgangsleitungen derart belastet sind, daß die Spannung auf diesen Leitungen nicht die volle Spannung erreicht, so führt dies dazu, daß die bei einer Leseoperation in den Mikroprozessor übertrage-

609820/0847

nen Daten sich von denjenigen, unterscheiden können, welche in dem entsprechenden 'dt des Ausgangsregisters ι enthalten s ind.

Die peripheren Datenleitungen im ibschnitt ^ des iiikroprozessors können so programmiert vjerden, daß sie entweder als Eingänge oder als Ausgänge wirken, und zwar in ähnlicher V/eise wie PAO-PA?· Jedoch unterscheiden sich die Ausgabeouffer 111, welche diese Leitungen treiben, von denjenigen, welche die Leitungen ΡΛ.0-.ΡΛ7 treiben. Sie können drei Zustände annehmen, wodurch sie in die Lage versetzt werden, einen Zustand hoher Impedanz anzunehmen, wenn eine periphere Datenleitung als Eingang dient. Weiterhin werden Daten auf den peripheren Datenleitungen 9Λ0-2Β7 ordnungsgemäß von diesen Leitungen'gelesen, welche als Ausgänge programmiert sind, und zwar selbst dann, wenn die Spannungen unterhalb von 2,0 YoIt für einen hohen Pegel liegen. Als Ausgänge sind diese Leitungen mit dem TTL-Standard kompatibel, und sie können auch als eine Quelle bis zu 1 Milliampere bei 1,5 Volt verwendet werden, um die. Basis eines Transistorschalters direkt zu treiben.

Die perioheren Eingangsleitungen CAI und 0B1 sind ausschließlich Eingangsleituiigen, welche die Unterbrechungsmarkierungen für die Steuerregister setzen. Der aktive Übergang für diese Signale ist auch durch die zwei Steuerregister programmiert.

Die periphere Steuerleitung GA2 kann so programmiert werden, daß sie als Unterbrechungseingang oder als perinherer Steuerausgang dient. Als Ausgang ist diese Leitung mit dem TTL-Standard kompatibel; als Eingang stellt sie eine Standard-TTL-Last dar. Die Funktion dieser Signalleitung ist beim Steuerregister A programmiert.

Die periphere Steuerleitung 0B2 kann auch so programmiert wer- - den, daß sie als Unterbrechungseingang oder als peripherer Steuerausgang dient. Js Eingang hat diese Leitung eine Ein-

609820/0647

gangsimpedanz von mehr als 1 Megohm, und sie ist mit dem TTL-Stan&ard kompatibel. Als Ausgang ist sie mit dem TTL-Standard kompatibel, und sie kann auch als Quelle bis zu 1 Milliampere bei 1,5 "Volt verwendet werden, um die Basisdes Transistorschalters direkt zu treiben. Diese Leitung wird durch das Steuerregister B orogrammiert.

Das Mikroprozessor-System ist leicht an eine Verwendung mit vielen verschiedenen Arten von Direktspeichern anpassbar.

Der Asynchron-Kopplungsadapter ist eine monolithische integrierte Schaltung, welche speziell dazu ausgelegt ist, eine Datenformatierung und eine Datensteuerung für serielle asynchrone (Start-Stopp) Datenverbindungen für das Mikroprozessor-System zu liefern.

Vier bestimmte Funktionen werden durch den Asynchron-Kopplungsadapter ausgeführt, einschließlich der Kopplung bzw. Anpassung des Mikroprozessors, was durch eine Auswahl-, eine Aktivierungs-, eine Lese/Schreib-, eine Unterbrechungs- und eine Datenweg-Kopplungslogik erreicht wird, und zwar im Hinblick auf eine Kompatibilität mit der Mikroprozessoreinheit.

Eine zweite Punktion ist eine asynchrone Datenübertragung, welche eine Parallel-Serien-Umwandlung der Daten einschließt, wozu auch das·Einsetzen von Start- und Stopp-Bits, das Einsetzen von Paritäts-Bits und die serielle Übertragung von Datenworten gehören, welche eine üblicherweise verwendete Anzahl von Bits haben.

Eine dritte Funktion ist eine asynchrone Datenaufnahme, wozu eine serielle asynchrone Aufnahme von Datenworten mit einer Standardlänge, eine Streichung von Start- und Stopp-Bits, eine Paritäts- und eine Fehlerüberprüfung sowie eine Serienparallel -Wandlung 'der Daten gehören.

609820/0647

Eine vierte Funktion ist eine Modem-Steuerung, wozu begrenzte Modem-Steuerfunktionen gehören, nämlich Löschen zum Senden, Anforderung zum Senden und Datenträgerermittlung.

Das Ausgangssignal RTS, welches der Anforderung zum Senden entspricht, aktiviert den Mikroprozessor, um ein Modem über den Datenübertragungsweg anzusteuern.

Der Asynchron-Kopplungsadapter macht Gebrauch von internen Registern auf dem Baustein für den Status, die Steuerung, den Empfang und die Aussendung von Daten.

Oben wurden das Mikroprozessor-System und seine funktioneilen Baublöcke diskutiert. Damit kann ein weiter Bereich von digitalen Steuersystemen betrieben werden, welche auf den speziellen Fähigkeiten des Mikroprozessor-Systems aufbauen. Wenn vollständige Systeme dieser Art beschrieben werden, ist es zweckmäßig, ein spezielles Beispiel einer Systemkonfiguration zu betrachten, wobei die oben gegebene Information zusammengefaßt dargestellt wird.

Die Mikroprozessoreinheit kann einen Festspeicher, einen Direktspeicher, einen Peripherie-Kopplungsadapter, eine Schaltung zum erneuten Starten und eine Taktsignalschaltung aufweisen, um ein minimales Funktionssystem zu bilden, wie es in der Fig. 11 dargestellt ist. Ein solches System kann leicht für eine Anzahl von Anwendungsfällen mit geringeren Anforderungen ausgelegt werden, indem einfach der Inhalt des Festspeichers verändert wird.

- Patentansprüche

609820/0647

Claims (22)

1. JPatentansOriiche

   M./Digitales System mit einem ersten Halbleiterbaustein zur Ausführung einer digitalen Datenverarbeitungsoperation, dadurch gekennzeichnet , daß ein zweiter Halbleiterbaustein vorgesehen ist, welcher dazu dient, ausgewählte digitale Datenverarbeitungsoperationen auszuführen, wie es durch den ersten Halbleiterbaustein bestimmt ist, und daß ein gemeinsamer Datenübertragungsweg vorhanden ist, welcher den ersten und den zweiten Halbleiterbaustein miteinander verbindet.
2. 2. Digitales System nach Anspruch 1, dadurch gekennzeichnet , daß der erste Halbleiterbaustein eine als integrierte Schaltung ausgebildete MikroZentraleinheit bzw. ein als integrierte Schaltung, ausgebildeter Mikroprozessor ist.
3. 3. Digitales System nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Halbleiterbaustein ein als integrierte Schaltung ausgebildeter Peripheriekopplungsadapter ist, welcher zwischen dem gemeinsamen Datenübertragungsweg und einer peripheren Einheit angeordnet ist, und daß zu den ausgewählten digitalen Datenverarbeitungsoperationen das Laden unter Programmsteuerung gehört, wobei ein Steuerregister des Peripheriekopplungsadapters vorhanden ist, um die Auswahl des Peripheriekopplungsadapters und die Übertragung von Daten zwischen der peripheren Einheit und dem Peripheriekopplungsadapter sowie dem gemeinsamen Datenübertragungskanal zu steuern.
4. 4-. Digitales System nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterbaustein eine Programmintervall-Zeitsteuereinrichtung ist und daß die ausgewählten

   609820/0647

   'digitalen Datenverarbeitungsoperationen die Bestimmung eines Zeitintervalls unter Programmsteuerung beinhalten.
5. 5. Digitales System nach Anspruch 1, dadurch gekennzeichnet, daß ein Direktspeicherbaustein vorgesehen ist, welcher mit dem gemeinsamen Datenübertragungsweg und dem ersten Halbleiterbaustein verbunden ist.
6. 6. Digitales System nach Anspruch Ί, dadurch gekennzeichnet , daß ein Festspeicher vorgesehen ist, welcher mit dem gemeinsamen Datenübertragungsweg und dem ersten Halbleiterbaustein verbunden ist.
7. 7. Digitales System nach Anspruch 1, dadurch gekennzeichnet , daß ein PeriOheriekopplungsadapter-Baustein vorgesehen ist, welcher mit dem gemeinsamen Datenübertragungsweg und dem ersten Halbleiterbaustein gekoppelt ist.
8. 8. Digitales System nach Anspruch 1, wobei der erste Halbleiterbaustein ein Kopplungsadapter-Baustein ist, dadurch gekennzeichnet , daß eine Vielzahl von Registern vorgesehen ist, daß weiterhin eine Decodierschaltung vorhanden ist, welche mit der Vielzahl von Registern verbunden ist, und daß eine Steuerregisterschaltung vorgesehen ist, welche mit der Decodierschaltung verbunden ist, um die Auswahl von einem der Register durch die Decodierschaltung zu steuern.
9. 9- Digitales System nach Anspruch 1, dadurch gekennzeichnet , daß der gemeinsame Datenübertragungsweg in zwei Richtungen arbeitet, d.h., ein Zweirichtungs-Datenübertragungsweg ist.

   609820/0647
10. 10. Digitales System nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Baustein eine Kopplungsschaltung ist, welche mit dem gemeinsamen Datenübertragungsweg und mit einem zweiten Datenübertragungsweg gekoppelt ist und ein Steuerregister aufweist, welches mit dem gemeinsamen Datenübertragungsweg und mit dem zweiten Datenübertragung sweg gekoppelt ist, um unter Programmsteuerung Datenübertragungsfunktionen der Kopplungsschaltung während Datenübertragungen zwischen dem Datenübertragungsweg, der Kopplungsschaltung und dem zweiten Datenübertragungsweg festzulegen, wobei das Steuerregister eine Adressenauswahl-Einrichtung aufweist, welche dazu dient, innerhalb der Kopplungsschaltung entsprechende Register auszuwählen.
11. 11. Digitales System nach Anspruch 1, dadurch gekennzeichnet, daß der erste Halbleiterbaustein ein als integrierte Schaltung ausgebildeter erster Mikroprozessor ist und daß der zweite Halbleiterbaustein ein als integrierte Schaltung ausgebildeter Kopplungsadapter ist.
12. 12. Digitales System nach Anspruch 11, dadurch g e k e η η ζ ei c h η e t , daß ein Adressenübertragungsweg vorgesehen ist, welcher mit dem Mikroprozessor-Baustein und dem Kopplungsadapter-Baustein verbunden ist, -um Auswahlsignale zu empfangen, welche von dem Mikroprozessor-Baustein erzeugt wurden, um den Adapter-Baustein auszuwählen.
13. 13· Digitales System nach Anspruch 11, dadurch gekennzeichnet, daß der Mikroprozessor-Baustein einen maskierten Unterbrechungs-Anforderungseingang und einen nicht-maskierten Unterbreehungs-Anforderungseingang aufweist und daß der Kopplungsadapter-Baustein auch mit dem maskierten Unterbrechungs-Anforderungseingang verbunden ist.

    609820/0647
14. 14. Digitales System nach Anspruch 11, dadurch gekennzeichnet, daß der Mikroprozessor-Baustein einen ersten maskierten Unterbrechungs-Anforderungseingang aufweist, daß der Mikroprozessor-Baustein weiterhin eine maskierte Unterbrechungslogikschaltungseinrichtung hat, welche mit dem maskierten Unterbrechungs-Anforderungseingang verbunden ist, und daß der Kopplungsadapter-Baustein mit dem maskierten Unterbrechungs-Anforderungseingang verbunden ist, um ausgewählte digitale Datenverarbeitungsoperationen auszuführen, wie es durch den Mikroprozessor-Baustein bestimmt ist, und zwar einschließlich der Erzeugung eines maskierten Unterbrechungs-Anforderungssignals auf dem maskierten Unterbrechungs-Anforderungseingang.
15. 15- Digitales System nach Anspruch 11, dadurch gekennzeichnet , daß ein Unterbrechungs-Anforderungsleiter vorgesehen ist, welcher mit der Unterbrechungsschaltung und mit einer Vielzahl von Kopplungsadapterschaltungsbausteinen verbunden ist, um Unterbrechungsanforderungen von den Adapterschaltungen zu multiplexen.
16. 16. Digitales System nach Anspruch 15» dadurch gekennzeichnet, daß Programmsteuerbefehle vorgesehen sind, welche dazu dienen, den Kopplungsadapter-Baustein abzufragen, um eine Unterbrechungsanforderung in einer nach. Prioritäten geordneten Reihenfolge zu bedienen, welche durch das Programm bestimmt ist, und um die Notwendigkeit für verdrahtete Prioritätsverbindungen zu vermeiden.
17. 17- Digitales System nach Anspruch 16, dadurch gekennzeichnet, daß der Mikroprozessor weiterhin ein Befehlsregister aufweist, welches mit der Unterbrechungsschaltung und mit der Schaltung verbunden ist, welche eine Befehlsdecodiereinrichtung aufweist, daß das Befehlsregister

    609820/0.647

    ein Eingangsgatter hat, welches durch das Signal von der Unterbrechungsschaltung aktiviert wird, um das Laden eines Befehls von der Dateneingangs/Ausgangs-Schaltung in die Befehlsregister bedingt zu ermöglichen.
18. 18. Digitales System nach Anspruch 17_? dadurch gekennzeichnet, daß die Befehlsdecodiereinrichtung auf Eingangssignale von dem Befehlsregister reagiert, um eine Unterbrechungsfolge zu erzeugen, wenn die Eingangsgatterschaltung des Befehlsregisters durch ein Unterbrechungssignal von der Unterbrechungsschaltung abgeschaltet ist.
19. 19. Digitales System nach Anspruch 10, dadurch gekennzeichnet, daß eine digitale Speicherschaltung vorgesehen ist, welche das Steuerregister mit dem gemeinsamen Datenübertragungsweg koppelt, und zwar einschließlich einem Haupt-Flip-Flop, welches mit dem gemeinsamen Datenübertragungsweg verbunden ist, wobei das Steuerregister ein.Neben-Flip-Flop aufweist, welches mit dem Haupt-Flip-Flop gekoppelt ist, und daß weiterhin eine Taktauswahlschaltung vorgesehen ist, welche dazu dient, gespeicherte Daten von dem Haupt-Flip-Flop zu dem Neben-Flip-Flop zu übertragen, daß die Kopplungsschaltung ein weiteres Neben-Flip-Flop aufweist, welches parallel zu dem einen Neben-Flip-Flop mit dem Haupt-Flip-Flop verbunden ist, und daß die Taktauswahlschaltung dazu in der Lage ist, auch gespeicherte Daten von dem Haupt-Flip-Flop zu dem zusätzlichen Neben-Flip-Flop zu übertragen.
20. 20. Digitales System nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Halbleiterbaustein und der erste Halbleiterbaustein mit einem Adressenübertragungsweg und mit einem Datenübertragungsweg gekoppelt sind, und daß der zweite Halbleiterbaustein in derselben Weise aus-

    60982Ö/ÖS4?

    wählbar ist wie ein SOeicherplatz durch den ersten Halbleiterbaustein.
21. 21.. Digitales System nach Anspruch 11, dadurch gekennzeichnet , daß ein seüarater Speichersteuerleiter zum Synchronisieren von Datenübertragungen auf dem Zweirichtungs-Datenübertragungskanal nicht erforderlich ist.
22. 22. Digitales System nach Anspruch 11, dadurch gekennzeichnet, daß ein steuerbarer Taktgenerator vorgesehen ist, welcher mit dem digitalen System gekoppelt ist, um in steuerbarer Weise die Länge eines Taktimpulses zu verändern, um eine Datenübertragung zwischen dem Mikroprozessor-Raustein und dem Kopplungsadapter-Baustein durchzuführen.

    609820/0647