DE2517049C3 - Sperrschicht-Feldeffekttransistor aus m-V Halbleitermaterial - Google Patents

Description

Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor der im Oberbegriff des Anspruchs 1 angegebenen Gattung.

Um elektronische Rechner und Steuerschaltungen mit hohen Geschwindigkeiten betreiben zu können, werden Feldeffekttransistoren benötigt, die in einem großen Frequenzbereich mit hohen Geschwindigkeiten arbeiten; außerdem können solche Feldeffekttransistoren auch in Verstärkern für mit superhohen Frequenzen arbeitende Fernsehsysteme und für Mikrowellen-Nachrichtensysteme eingesetzt werden. In letzter Zeit sind Feldeffekttransistoren entwickelt worden, die aus Halbleiterverbindungen mit hoher Beweglichkeit der Gruppen III und IV des Periodensystems hergestellt wurden.

Die brauchbarsten Feldeffekttransistoren dieser Art weisen eine Schottky-Sperrschicht auf, wobei die Gate-Zone aus einer Schottky-Sperrschicht besteht, die aus einem GaAs-Substrat gebildet ist. Ein Nachteil solcher Feldeffekttransistoren mit Schottky-Sperrschicht liegt darin, daß die Ausbildung dieser Schottky-Sperrschicht kompliziert und aufwendig ist; außerdem reicht die thermische Stabilität der Schottky-Sperrschicht bei hohen Temperaturen nicht aus, und schließlich ist es schwierig, mit den herkömmlichen Maskierungstechniken eine genaue Deckung zwischen

VJ der Gate-, der Source- und der Drain-Zone zu erhalten; eine solche Deckung ist jedoch erforderlich, um den Abstand zwischen der Gate- und der Source-Zone sowie den Abstand zwischen der Gate- und der Drain-Zone zu verringern und die Länge der Gate-Zone so einzustellen, daß sich auch bei hohen Frequenzen eine optimale Funktionsweise ergibt

Weiterhin ist ein Sperrschicht-Feldeffekttransistor der eingangs angegebenen Gattung bekannt (IBM Technical Disclosure Bulletin, Band 15, 1972, Nr. 2, Seiten 443—44), bei dem zwei Epitaxie-Schichten (p- und η-leitende Schichten) aus AI„Gai-_xAs auf einem GaAs-Substrat gezogen werden; der die Gate-Zone begrenzende pn-Obergang wird in der n-leitenden AljGai-»As-Schicht erzeugt Teile der Al/Jai-iAs-Schichten werden bis zur Oberfläche des GaAs-Substrates geätzt, um auf diese Weise die einzelnen Feldeffekttransistoren zu isolieren. Dabei wird die p-leitende Gate-Zone durch ein Diffusionsverfahren ausgebildet, so daß sich die Länge dieser Gate-Zone nicht genau einstellen läßt Die Diffusionsgeschwindigkeit in seitlicher Richtung längs der Grenzfläche zwischen der Diffusionsmaske und der AI_xGaI - »As-Schicht ist nämlich größer als die Diffusionsgeschwindigkeit in Längsrichtung, so daß die Länge der Gate-Zone nicht wo weit vemngert werden kann, damit ein solcher Feldeffekttransistor auch bei hohen Frequenzen zufriedenstellend arbeitet

Femer ist ein für hohe Frequenzen geeigneter bipolarer Transistor mit einem GaAs-GaAlAs-Heteroübergang zwischen schichtförmigen Emitter- und Basis-Zonen bekannt bei dem die Emitter-Zone in Form eines Pilzes geätzt ist (Solid-State Electronics, Band 15, 1972, Seiten 1339—43). Bekanntlich werden bei einem solchen bipolaren Transistor beide Arten von Ladungsträgern ausgenutzt werden, während bei einem Feldeffekttransistor nur eine Art von Ladungsträgern, nämlich die in einer p- oder η-leitenden Zone vorhandenen Majoritätsträger, ausgenutzt werden.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Sperrschicht-Feldeffekttransistor der eingangs angegebenen Gattung zu schaffen, der auch bei hohen Frequenzen betrieben werden kann.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst

Die mit der Erfindung erzielten Vorteile beruhen insbesondere darauf, daß eine Gate-Zone nicht nur durch einen HeteroÜbergang von der ersten Schicht getrennt ist, sondern daß die Gate-Zone der zwei Teil-Schichten mit HeteroÜbergang besteht wobei die Außenseite der unteren Teil-Schicht der Gate-Zone geätzt und eine pilzförmige Gate-Zone ausgebildet wird. Da die Kanallänge, d. h. der Abstand zwischen der Source-Zone und der Drain-Zone, des Feldeffekttransistors bei einem solchen Aufbau konstant bleibt und da die geätzte Breite (die unterschnittene Tiefe) in der Außenseite der Gate-Zone durch die Dicke der unteren Teilschicht der Gate-Zone bestimmt wird, lassen sich die einzelnen Verfahrensschritte bei der Herstellung des Feldeffekttransistors leicht überwachen, so daß die einzelnen Schichten die gewünschten Abmessungen und Dicken haben und insbesondere die Gate-Zone relativ kurz ist Dadurch hat also ein Sperrschicht-Feldeffekttransistor mit diesem Aufbau die erwünschten Eigenschaften und läßt sich mit optimalen Ergebnissen auch bei hohen Frequenzen betreiben. Und schließlich kann ein solcher Feldeffekttransistor in einem einfachen

Verfahren hergestellt werden.

Die Länge der Gate-Zone liegt in der Größenordnung von Mikron (ΙΟ'³ mn·}, während die Gate-, Source- und Drain-Elektroden selbstausrichtend sind. Zur Ätzung der Gate-Zone wird ein Ätzmittel verwendet, welches die erste Schicht und die beiden Teilschichten mit unterschiedlichen Ätzgeschwindigkeiten angreift

Die Erfindung wird im folgenden an Hand eines Ausführungsbeispiels unter Bezugnahme auf die scbematischen Zeichnungen näher erläutert

Es zeigt

F i g. 1 einen Schnitt durch einen Sperrschicht-Feldeffekttransistor mit einem HeteroÜbergang und

Fig.2 die einzelnen Verfahrensschritte für die Herstellung des Sperrschicht-Feldeffekttransistors nach

In F i g. 1 ist der Aufbau eines in seiner Gesamtheit mit 10 bezeichneten Sperrschicht-Feldeffekttransistors mit HeteroÜbergang dargestellt Zur Herstellung eines derartigen Feldeffekttransistors wird auf der Hauptfläche eines Substrats 1, welches aus einem Kristall aus intermetallischen Verbindungen besteht, wobei die Elemente aus den Gruppen III und V des Periodensystems ausgewählt sind, eine erste Schicht 2 des einen Leitfähigkeitstyps gebildet und auf der Fläche der ersten Schicht wird dann eine zweite Schicht 3 des anderen, entgegengesetzten Leitfähigkeitstyps epitaktisch aufgebracht, um einen HeteroÜbergang mit der ersten Schicht 2 zu schaffen. Auf der Fläche der zweiten Schicht 3 wird dann noch eine dritte Schicht 4 desselben Leitfähigkeiistyps wie der der zweiten Schicht 3 aufgebracht; hierbei wird die dritte Schicht 4 mit einer geringeren Ätzgeschwindigkeit als die zweite Schicht 3 geätzt Insbesondere besteht das Substrat 1 aus halbisolierendem oder p-leitendem GaAs, und auf der Hauptfläche des GaAs-Substrats sind nacheinander epitaktisch die erste η-leitende Gai__xAl,As-Schicht gewachsen, wobei 0£*<0,l ist; auf dieser ist da;;n die zweite p-leitende Gai-jAljAs-Schicht 3 gewachsen, wobei 02 SyZOJA ist, und auf dieser wiederum ist die dritte p-leitende Gai-_zAl_zAs-Schicht 4 gewachsen, wobei 0iz<0,l ist Danach werden die zweite und die dritte Schicht 3 uns 4 auf eine Pilz-Form geätzt In dem so entstandenen Feldeffekttransistor wird die Leitfähigkeit in der ersten Schicht 2 durch das elektrische Feld in der zweiten Schicht 3 gesteuert.

An Hand von F i g. 2 werden nunmehr die Schritte zur Herstellung des Feldeffekttransistors mit dem vorstehend angegebenen Aufbau im einzelnen beschrieben. In Fig.2(a) besteht das Substrat 1 aus einem mit Cr dotierten Ga-As-Kristall, und auf der Kristallfläche mit den Kristeilebenen (100) des Substrats 1 ist epitaktisch die n-leitende Gai _ ,Al,As-Schicht 2 gewachsen. Auf der Fläche dieser ersten Schicht 2 ist ebenfalls epitaktisch die p-leitende Gaι __rAl_yAs-Schicht 3 gewachsen, und auf der Oberfläche der zweiten Schicht 3 ist epitaktisch die p-leitende Gai __zAUAs-Schicht gewachsen.

Die erste Schicht 2 weist eine Dicke von 0,3 bis 1 um auf, wobei die Trägerdichte in der Größenordnung von 4 χ 10¹⁶ bis 1 χ 10¹⁷cm-³ liegt wobei die Größe χ 0 < x< 0,1 ist; speziell besteht die erste Schicht aus GaAs (Af=O). Die zweite Schicht 3 weist eine Dicke zwischen 1 und 2 μιπ und eine p-leitende Trägerdichte in der Größenordnung zwischen 1 χ 10¹⁷ und 1 χ 10¹⁹cm-³ auf und besteht aus Gai -,Al^As, wobei 2,Oi y<0,8 gilt Die dritte Schicht 4 weist eine Dicke zwischen 1 und 2μηι und eine p-leitende Trägerdichte zwischen 1 χ 10¹⁷ und 1 χ 10¹⁸cm-³ auf und besteht aus Gai _*ALAs, wobei 0 < zS 0,1 ist

Nachdem die erste, zweite und dritte Schicht 2,3 und 4 auf dem Substrat 1 in der vorbeschriebenen Weise gewachsen sind, wird in der üblichen Weise eine Photolackschicht 8 auf die oberste Schicht 4 aufgebracht, wie in Fig.2(a) dargestellt ist, so daß eine Gate-Zone mit der geforderten Form gebildet werden kann. Danach wird das Substrat 1 mit den Schichten 2 bis 4 und 8 in ein Ätzmittel eingetaucht welches Ammonium und Wasserstoffperoxyd enthält, so daß, wie in Fig.2(b) dargestellt die dritte Schicht 4, abgesehen von dem Teil, welcher durch die Photolackschicht 8 geschützt ist entfernt wird. Der verbleibende Teil 4 hat eine Länge von 3μΐη. Danach wird der verbleibende Teil 4 durch eine Maske abgedeckt, und die zweite Schicht 3 wird mittels eines Ätzmittels, welches aus einer 25%igen wäßrigen Salzsäurelösung oder aus einer wäßrigen Lösung besteht welche SaIz- und Phosphorsäure enthält geätzt Der übriggebliebene Teil 4 wird durch dieses Ätzmittel nicht weggeätzt Die zweite Schicht 3 wird so unterätzt daß die zweite Schicht 3 den verbliebenen Teil 4 unterschneidet und kurzer wird als der übriggebliebene Teil 4, wie in Fig.2(c) dargestellt ist Der übriggebliebene Teil der zweiten Schicht 3 weist eine Breite in der Größenordnung von etwa einem Mikron und die Form eines Pilzes auf, wie in Fig.2(c) dargestellt ist Die erste Schicht 2 wird durch das Ätzmittel nicht weggeätzt das zum Wegätzen der zweiten Schicht 3 verwendet worden ist so daß die Breite des Heteroübergangs zwischen der ersten und der zweiten Schicht 2 und 3 in der Größenordnung von etwa einem Mikron liegt Danach wird das ganze Plättchen mittels der herkömmlichen Aufbringung im Vakuum mit einem dünnen ebenen Oberzug aus einem Metall, wie beispielsweise Aluminium überzogen; jedoch wird der unterschrittene Teil der zweiten Schicht 3 nicht mit dem Überzug aus Aluminium überzogen. Auf diese Weise sind, wie in F i g. 1 dargestellt ist die Aluminiumschichten 5 bis 7, welche als Elektroden dienen, voneinander isoliert.

Wie vorstehend beschrieben, werden bei dem Verfahren zur Herstellung von Feldeffekttransistoren gemäß der Erfindung die Verfahrensschritte selektives Ätzen und Selbstausrichten durchgeführt wodurch es möglich ist in einfacher Weise Sperrschicht-Feldeffekttransistoren der in F i g. 1 dargestellten Art herzustellen. Der Feldeffekttransistor 10 arbeitet als Feldeffekttransistor mit einer Heteroübergang-Gate-Zone, wenn die Elektroden 5 und 6 als Source- und Drain-Elektroden verwendet werden, während die Elektrode 7 als Gate-Elektrode verwendet ist Die Sperrschicht-Durchbruchsspannung ist höher als 30 V und der Leckstrom ist kleiner als 0,1 nA. Da die Länge des Gate-Übergangs in der Größenordnung von einem Mikron liegt können die erfindungsgemäßen Feldeffekttransistoren vorteilhaft in verschiedenen im Mikrowellenbereich arbeitenden Einrichtungen verwendet werden.

Die Leitfähigkeit des Substrates und der auf diesem ausgebildeten Schichten kann erforderlichenfalls geändert werden. Wenn beispielsweise die erste Schicht 2 aus η-leitendem Gai-jAUAs-Material hergestellt ist, kann das p-leitende GaAs-Substratmaterial 1 verwendet werden. Zur Steuerung der Leitfähigkeit jeder Schicht kann ein η-Leitfähigkeit erzeugendes Dotiermittel, wie beispielsweise Sn oder Te oder ein p-Leitfähigkeit erzeugendes Dotiermittel, wie beispielsweise Ge oder Zn verwendet werden. Vorzugsweise

werden die gewünschten Dotiermittel mit einer entsprechenden Lösung gemischt, so daß das Dotiermittel gleichzeitig in die Schicht eindringen kann, wenn letztere durch das eine l-'lüssigkeitsphase aufweisende Aufwachsverfahren aufwächst.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Sperrschicht-Feldeffekttransistor mit einem Substrat aus III-V-Halbleitermaterial, einer ersten Schicht aus III-V-Halbleitermaterial, einer mit dieser Schicht verbundenen Gate-Zone entgegengesetzten Leitfähigkeitstyps aus III-V-Halbleitermaterial und mit einem Paar die Source- und Drain-Zone bildenden Ohmscher Elektrodenzonen, weiche auf der ersten Schicht gebildet sind und einen durch die Gate-Zone festgelegten Abstand voneinander aufweisen, dadurch gekennzeichnet, daß die erste Schicht (2) auf einer der Hauptflächen des Substrats (1) angeordnet ist, daß die Gate-Zone aus ' einer ersten Teilschicht (3), die auf der ersten Schicht angeordnet ist, und aus einer zweiten auf der ersten angeordneten Teilschicht (4) besteht, daß zwischen der ersten Schicht (2) und der ersten Teilschicht (3) ein HeteroÜbergang gebildet ist, daß das III-V-Halbleitermaterial der auf der ersten Schicht (2) angeordneten ersten Teilschicht (3) schneller geätzt wird als das III-V-Halbleitermaterial der zweiten Teilschicht (4) und daß die beiden Teilschichten (3,4) in Form eines Pilzes geätzt sind. -'>

2. Sperrschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (1) aus halbisolierendem oder p-leitendem GaAs-Material besteht, daß die erste Schicht (2) aus n-lcitendem Gai-^AUAs-Material besteht, daß die i'> erste Teilschicht (3) der Gate-Zone aus p-leitendem Gai-yAljAs-Material besteht und daß die zweite Teilschicht (4) der Gate-Zone aus p-leitendem Gai _zA\_z As-Material besteht.

3. Sperrschicht-Feldeffekttransistor nach An- π spruch 2, dadurch gekennzeichnet, daß 0<x<0,1, 0,2 S y£ 0,8 und 0 < ζ< 0,1 ist.