[go: up one dir, main page]

DE2510445A1 - Schaltungsanordnung zum korrigieren von codesignalen - Google Patents

Schaltungsanordnung zum korrigieren von codesignalen

Info

Publication number
DE2510445A1
DE2510445A1 DE19752510445 DE2510445A DE2510445A1 DE 2510445 A1 DE2510445 A1 DE 2510445A1 DE 19752510445 DE19752510445 DE 19752510445 DE 2510445 A DE2510445 A DE 2510445A DE 2510445 A1 DE2510445 A1 DE 2510445A1
Authority
DE
Germany
Prior art keywords
signal
shift register
stages
binary
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752510445
Other languages
English (en)
Other versions
DE2510445C2 (de
Inventor
John William Marshall
Jun Earl George Mcdonald
Phillip Bruce Roath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2510445A1 publication Critical patent/DE2510445A1/de
Application granted granted Critical
Publication of DE2510445C2 publication Critical patent/DE2510445C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Amtliches Aktenzeichen-
ijeuani-ieldung
Aktenzeichen der Änmeldarin; Bö 974 007
YP1I
Die Erfindung betrifft eine Scnaltungsanordnung sun ι Korrigieren von aus Lesesignalen durch periodische Abtastung abgeleiteten Codesignalen, wobei die Codesignale beim Durchgang ues Lesesignales ira Abtastzeitintervall durch eine Bezugsnullinie einen ersten binären Viert (H) und in den anderen Äbtastzeitintervallen einen' zweiten binären Viert (L) aufweisen und die ersten binären Werte die Codesignale in Codewörter unterteilen. ;
Eine derartige Schaltungsanordnung kann z.B. zum Korrigieren i von Lesesignalen verwendet werden, die beim Lesen von Magnetbändern entstehen. In der sogenannten modifizierten Freqzenz-modulation·' (MFM) wird zur Detektion der Abtastsignaie ein Abtast-; fenster verwendet, dessen Breite gleich ist 50% der minimalen Si- · gnalwellenlänge, Infolgedessen können drei Signaltypen in Abhängigkeit von den Wellenlängen (Frequenz F) wie folgt untar- ; schieden werden: ein 2F-3ignal kann als HLH (andere Schreibweise; i101) dargestellt werden, worin H einen Signalnulldurchgang im Abtastfenster und L die Abwesenheit eines solchen Überganges an-'gibt. Die 1,5F-Wellenlänge kann als HLLH und die 1F-Wellenlänge j als HLLLH dargestellt werden. In einem ungestörten Signal folgt
ORIGINAL INSPECTED
äabei einem Nulldurchgang nicnt sofort ein anderer Nulldurchgang, so daß im ungestörten Signal eine Binärziffer H stets von einer Binärziffer L gefolgt wird. Durch .Verschiebung der Nullinie können sich jedoch die Übergänge zeitlich verschieben, so daß z,B, aus dem HLH-Signal das Signal HH und aus dem HLLLH-Signal das Signal HLLLLH wird. Diese Signale rait den verschobenen Nulldurchgängen stellen fehlerhafte Signale dar.
Außer durch Nullinienversciiiebung können solche Störungen auch durch andere Einflüsse im Übertragungsweg auftreten. Die Phasenverschiebung des binären Signales H durch Veränderung der Nulllinie entsteht meist durch überlagerung eines Signales mit niedriger Frequenz. Die Erfahrung hat auch gezeigt, daß das Fehlersignal iiH meist auf eine schadhafte Stelle im magnetischen Aufzeichnungsmediura zurückzuführen ist. Häufig wird dabei das 2F-Signal HLH durch ein benachbartes Signal mit niedriger Frequenz zum Fehlersignal HIi verändert.
Die Erfindung macht Gebrauch von den insbesondere beim Nullmodulationsverfahren (siehe älterer Vorschlag P 23 64 212,3) festgestellten Zusammenhängen, daß beim Auftreten des Fehlersignales HH in den benachbarten Codewörtern ein zusätzliches Binärsignal L vorhanden ist.
Der Erfindung liegt also die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs beschriebenen Art anzugeben, die durch
Schwankung der Bezugsnullinie oder ähnliche Störungen entstandene Fehler korrigieren kann.
'Diese Aufgabe wird durch die im Kennzeichen des Anspruches 1 beschriebene Einrichtung gelöst.
Erfindung hat den Vorteil, daß die zur übertragung der Le sesignale erforderliche Bandbreite der Übertragungswege klein !gehalten werden kann und die Möglichkeiten zur taktmlßigen
bo 974 007 509840/0948
~ 3 —
Selbststeuerung verbessert werden. Durch die erfindungsgemäße Schaltungsanordnung zum Korrigieren von Fehlern können die Übertragungskanäle einfacher gestaltet v/erden und massen insbesondere keine aufwendigen Einrichtungen zum Festhalten der
ίBezugsnullinie vorgesehen werden.
,Vorteilhafte Weiterbildungen der Erfindung sind den Unterani Sprüchen zu entnehmen.
;Ein Ausführungsbeispiel der Erfindung soll nun anhand von !Figuren beschriebenwerden. Es zeigen:
Fig. 1 ein magnetisches Aufzeichnungsmedium mit einer I
Leseeinrichtung und einer Fehlerkorrektureinrich-' tung f \
Fig. 2 eine Einrichtung zur Wellenzugauswertung, ; Fig, 3 Formen von Signal-Wellenzügen und j
Fig. 4 die in der Einrichtung nach Fig. 1 verwendeten
Taktsignale.
Auf dem magnetischen Aufzeichnungsmedium 10 sind digitale Signale vorzugsweise nach der MFM-Methode aufgezeichnet und werden von einem Lesekopf 11 abgefühlt. Ein Signaldetektor 12 tastet die Signale ab und erzeugt Zeit-Synchronisationssignale zur taktmäßigen Selbststeuerung der Anlage. Der Detektor 12 liefert Datensiignale über die Leitung 13 zum Schieberegister 14 mit den Stufen 1 bis 10. Die Synchronisationssignale zur Steuerung eines Taktgenerators 16 werden über die Leitung 15 geliefert. In jeder Stufe J1 bis 1O des Schieberegisters 14 ist eine binäre H oder L gespei- ; chert, wie auch in Fig. 3 gezeigt ist.
!Der Inhalt des Schieberegisters 14 wird von einem auch in Fig. 4 !gezeigten Taktsignal D verschoben. Im Schieberegister 14 sind zu
bo 974 007 'BO 9 8 40/09 4 8
jedem Zeitpunkt mindestens 3 aufeinanderfolgende Wellen des HFM-Signales gespeichert. Mit dem UND-Glied 20 wird festgestellt, ob in den Stufen 5 und G das binare Signal HH gespeichert ist und gegebenenfalls ein Signal 49 zum Wellenzugauswerter 21 geliefert. Diese Auswertungseinrichtung ist in Fig. 2 näher gezeigt und empfängt von jeder Stufe des Schieberegisters 14 sowohl die wahren als auch die komplementären Signale.
i
Fig. 3 zeigt den Inhalt des Schieberegisters 14 zu einem bestirnm-
iten Zeitpunkt und insbesondere den Inhalt HH in den Stufen 5 und ;6, wobei in Fig. 3 nach einer anderen Schreibweise die Binärzahl H mit "1 und die Binärzahl L mit Ό" angegeben ist. In den Stufen 5 und 6 wird ein Fehler HH festgestellt. Dieser Fehler ist dadurch entstanden, daß ein Übergang H des MFi-I-Signales zeitlich verschoben wurde. Diese zeitliche Verschiebung kann z,B,, wie in Fig, 3 gezeigt, durch eine potentialmäßige Verschiebung ider Bezugsnullinie entstanden sein. Die Verschiebung cer Basisnullinie kann wiederum auf eine schadhafte Stelle im Aufzeich-'nungsmedium oder auf Störungen im Übertragungskanal zurückzuführen sein. Die Basisnullinie 23 des Signales 22 ist, wie in Fig. gezeigt, nach oben verschoben worden. Der gleiche Effekt tritt natürlich auch auf, wenn das Signal von der Bezugsnullinie aus !nach unten verschoben wird. In beiden Fällen kann ein fehlerhaftes Codesignal die Folge sein.
iDie Wellensug-Auswerteeinrichtung ist in Fig. 2 näher gezeigt Iund kann insbesondere feststellen, in welchen der beiden zum |Fehlersignal HH benachbarten Codewörtern mehr Binärzahlen L vorhanden sindf welches also der zum Fehlersignal HH benachbarte längere Wellenzug ist. Wenn dies festgestellt ist, liefert die in Fig. 2 gezeigte Einrichtung über das Verbindungskabel 25 Steuersignale zu den Stufen 5 bis 3 des Schieberegisters 14 und kor rigiert das Fehlersignal durch Verschiebung einer Binärzahl H in Richtung zum längeren Wellenzug.
bo 9 74 007 5098 AO /09 48
Nach Fig. 3 wird zuerst ein Codewort empfangen, das den Innalt 1001 hat und in den Stufen 6 bis 9 des Schieberegisters 14 gespeichert ist. Die zuletzt ankoraaende Welle liefert das binäre Codewort 100001, wovon die Binärzahl H (d.h. 1 ) ganz links noch nicht ins Schieberegisters eingespeichert wurde und der Rest dieses Codewortes in den Stufen 1 bis 5 gespeichert ist. Um die beiden benachbarten fehlerhaften Binärzahlen 11 in den Stufen 5 und 6 zu korrigieren, wird eine "1 beim Verschieben des gesamten Registerinhaltes entweder beschleunigt oder um eine Stufe verzögert. Das obige fehlerhafte Codesignal wird hierdurch korrigiert und ergibt in den Stufen 1 bis 10 das Codewort 1000101001,
Die vom Schieberegister 14 ausgeschobenen Daten gelangen in eine Einrichtung 26 f die z.B. aufgrund von redundanten Paritätsbits den Inhalt von gesamten Datenwörtern überprüft.
Wie aus Fig. 2 ersichtlich ist, weist die iiellenzug-Äuawertungseinrichtung 21 noch eine Phasen-Beschleunigungssteuerung 30 und eine Phasen-Verzögerungssteuerung 31 auf. Mit den IHD-Glieäern 35 bis 38 wird die Anzahl und Position von benachbarten Binärziffern L in der rechten Hälfte des Schieberegisters 14 und mit den UMD-Gliedern 40 bis 44 die Anzahl und Position von benachbarten Binärziffern L in der linken Hälfte des Schieberegisters 14 festgestellt. Dabei stellen die Codewörter 101, 1001 und 10001 erlaubte Kombinationen dar, während die Folge 100001 eine unerlaubte Kombination darstellt. Bei der Korrektur wird eine der beiden extremen Binärzahlen H auf Kosten einer der vier angren-■zenden Binärzahlen L verschoben.
lim einzelnen stellt das UND-Glied 35 vier Binärziffern Ό" in Iden Stufen 7 bis 10 fest, wozu ein Codewort 10000 gehört, wobei idie '"I" in der Stufe 6 gespeichert ist. Das UdD-Glied 36 stellt ;drei aufeinanderfolgende Binärziffern "0" in den Stufen 7 bis 9
509840/0948
BO 974 007
fest, wozu ein Codewort 10001 gehört, mit der linken :1" in Stufe 6 und der rechten !"T: in Stufe 10, Das UND-Glied 37 stellt zwei aufeinanderfolgende Binärziffern 0 in den Stufen 7 und 8 fest, wozu ein Codewort 1OO1 gehört, wobei die linke Ί" in Stufe 6 und die rechte "1' in Stufe 9 gespeichert ist. Schließlich wird mit Hilfe des UND-Gliedes 38 eine einzelne 0 in Stufe 7 festgestellt. Die UND-Glieder 40 bis 44 arbeiten auf ähnliche Weise und erfassen den Inhalt der Stufen 1 bis 4 des Schieberegisters 14.
Die nachfolgende Tabelle zeigt die Arbeitsweise der beschriebenen Hinrichtung.
Schieberegisterstufe 12345 6 789 10 Ursprünglicher Inhalt 000 011001 0
In den Stufen 5 und 6 wird ein fehlerhaftes Signal festgestellt, wobei in den Stufen 1 bis 4 die längere Welle von den beiden zum Fehlersignal benachbarten Wellen gespeichert ist.
Stufe 5 zurückstellen
0001010010
Stufe 4 setzen
Verschieben nach rechts 1 000 1 01 OO 1
Die ' 1'' in Stufe 1 nach der Verschiebung zeigt einen Nulldurchgang des Lesesignales an, der gerade ins Schieberegister eingeschoben wurde. Die Rückstell- und Setzoperationen können mit dem : Verschieben des Inhaltes des Schieberegisters kombiniert werden.
Fig. 2 zeigt, daß die Ausgangssignale der UND-Glieder 35 bis 44 an die Eingänge von zwei UND/ODER-Gliedern 47 und 48 geführt werden. Mit den beiden Einrichtungen 47 und 48 wird festgestellt, welche der beiden zum Fehlersignal benachbarten Wellen (dargestellt durch aufeinanderfolgende Binärzahlen Q") die längere
bo 974 007 5098 AO /0948
ist. Nach dieser Feststellung kann der Fehler dadurch korrigiert werden, daß eine der beiden Binärzahlen "1" in den Stufen 5 und
6 in die längere Welle hineinverschoben wird. Dabei tritt die Beschleunigungssteuerung 30 in Tätigkeit, wenn in der rechten Hälfte des Schieberegisters die längere Hälfte festgestellt wurde und tritt die VerzÖgerungssteuerung 31 in Tätigkeit, wenn die Welle mit mehr binären Ziffern ΰ" in der linken Hälfte des Schieberegisters 14 festgestellt wurde. Im ersteren Fall wird die Stufe 8 auf "Ί" gesetzt und die Stufe 7 auf O" zurückgestellt. Im letzteren Falle wird die Stufe 6 zurückgestellt und die Stufe 5 gesetzt. Die logische Einrichtung 47 steuert dabei die Beschleunigungssteuerung 30 und die Einrichtung 48 die Verzögerungssteuerung 31. Die Arbeitsweise der Einrichtungen 47 und 48 ist aus der gezeigten Leitungsführung ohne weiteres verständlich. Dabei wird von der Einrichtung 47 das Ausgangssignal des UND-Gliedes 35 ohne weitere Bedingung der Beschleunigungssteuerung 30 zugeführt. Mit dem UND-Glied A2 in der Einrichtung 47 wird das Ausgangssignal des UND-Gliedes 41, das zwei Binärzahlen 0 in den Stufen 3 und 4 angibt, mit dem Ausgangssignal des UND-Gliedes 36 kombiniert, das drei aneinandergrenzende Nullen in den Stufen 7 bis 9 des Schieberegisters angibt. Das UND-Glied A3 kombiniert das Ausgangssignal des UND-Gliedes 36 mit dem Äusgangssignal des UND-Gliedes 40, das angibt, daß in den Stufen 3 und 4 keine Binärziffer 'O" gespeichert ist. Schließlich kombiniert das UND-Glied A4 das Ausgangssignal des UND-Gliedes 40, das eine einzelne !i0:i im linken Teil des Schieberegisters 14 anzeigt mit dem Ausgang des UND-Gliedes 37, das zwei Nullen in den Stufen
7 und 8 anzeigt.
!Die logische Einrichtung 48 arbeitet auf ähnliche Weise mit den UND-Gliedern 35 bis 44 zusammen und erzeugt ein Steuersignal für i die VerzÖgerungssteuerung 31.
bo 974 007 509840 /0 9 4 8
2510A45
Das Beschleunigungs signal von eier Einrichtung 47 läuft ciurcn ein UND-Glied 5ü, aas der Taktsteuerung dient/ und gelangt zu einer Kippschaltung 51, welche jeweils im Zeitpunkt des Taktsignales C den Zustand einnimmt, der durch das Ausgangssignal des tMD-Gliedes 50 gegeben ist. (D-Flip-Flop).
Das in Fig. 1 gezeigte UND-Glied 20 erzeugt an seinem Ausgang 49 : ein Signal, v/enn in den Stufen 5 und 6 das Codesignal 11 gespeichert ist, d.h., ein fehlerhaftes Signal empfangen wurde. Dieses j Signal 49 steuert das genannte UND-Glied 50 und ermöglicht also im ;gegebenen Falle das Setzen der Kippschaltung 51. Das Ausgangssigna i der Kippschaltung 51 gelangt zu einem UND-Glied 52,- das von dem !invertierten C-Taktsignal gesteuert wird. Das Ausgangssignal des (UND-Gliedes 52 stellt die Kippschaltung 7 zurück und setzt die Kippschaltung bt wodurch die rechte binärzahl 1 im fehlerhaften ;Codewort 11 in den Stufen 5 und 6 beim Verschieben um eina Stelle nach rechts beschleunigt wird. Das Signal R7 und S8 gelangt über das Kabel 25 zu den betreffenden Stufen.
Ist z. B. ursprunglich in den Stufen 3 bis 9 des Schieberegisters 14 das Codesignal 1011001 gespeichert, so nehmen die Stufen 4 bis 10 des Schieberegisters bei der nächsten Verschiebung, d.h. zum nächsten Abtastzeitpunkt des Detektors 12, den Zustand 1010101 an. Dieses Codesignal enthält keinen Fehler mehr.
iZiuf ähnliche Weise wird von der Verzögerungssteuerung 31 ein Siignal zum Verzögern der linken Eins im fehlerhaften Codewort 11 ■in den Stufen 5 und 6 erzeugt. Von der logischen Einrichtung 48 j gelangt das Ausgangssignal zum UüD-Glied 50', das unter Steue-Irung des Taktpulses B und des Fehlersignales 49 dieses Signal lan die Kippschaltung 51' weitergibt. Das Ausgangssignal dieser Kippschaltung gelangt über das UND-Glied 52' auf ähnliche Weise wie oben beschrieben zum Kabel 25 e stellt die Stufe 6 zurück und setzt die Stufe 5. Auf diese Weise wird die linke Eins im fehlerhaften Codesignal 11 in den Stufen 5 und 6 um eine Stufe verzögert.
BO974 007 509 840/0 948
ο _
Ist z.B. der ursprüngliche Inhalt in den Stufen 2 bis ο =
1ΟΟ11Ο1, so nehmen die Stufen 3 bis 3 nach dar Varscaiebunij und
Verzögerung den Zustand 1Ο1Ο1Ο1 an.
Die Wirkungsweise des beschriebenen Ausfuhrungsbeispielses der
!vorliegenden Erfindung kann wie folgt zusammengefaßt weruan;
;Die auf einem magnetischen Speichermeuium aufgszeichneten digi- : •talen Daten werden gelesen und die Lesesignale werden in eins
Folge von Binärziffern umgesetzt. Dabei entspricht die ßinärziffer H dem Durchgang des Lesesignales durch eine Bezugamilliftie
iund das Binärsignal L dem Verbleiben des Lesesignales über oder
;unter diese Kullinie zum Äbtastzeitpunkt. Die binaren Äbtastsi-[gnale werden in ein Schieberegister eingegeben, wobei die Anzahl . der Stufen des Schieberegisters so groß gewählt wird, daß es ' möglich ist, drei aufeinanderfolgende Wellen des Lesesignales
zu erfassen. Werden in dem im Schieberegister gespeicherten Inhalt zwei aufeinanderfolgende Binärziffern K festgestellt, so ί •liegt ein Fehler vor. Diese unzulässige Häufung von zwei Binär-
;ziffern H nebeneinander hat in der Regel das Entstehen von entsprechenden zusätzlichen Binärziffern L im Codesignal zur Folge. ! In der Regel werden also in den beiden zum fehlerhaften Codesi- ; jgnal HH benachbarten Wellen des abgetasteten Lesesignales eine
ungleiche Anzahl von Binärziffern L festzustellen sein. Die Kor- ! jrektur des fehlerhaften Codesignals ist dann einfach dadurch , !ausführbar, daß eine der beiden fehlerhaften Binärziffern E in S i i
{Richtung der Welle verschoben wird, die die größere Anzahl von j !Binärziffern L aufweist. Die Fehlerkorrekturmöglichkeiten, die j ijnit dem beschriebenen Ausführungsbeispiel auf einfache Weise j !möglich sind, erfassen also den weitaus größten Teil der praktisch auftretenden Fälle. Nicht erfaßte Eehlerfälle werden von
der anschließenden Prüfeinrichtung 26 entdeckt, die mit Hilfe
von redundanten Prüfbits arbeitet.
bo 974 0O7 5 0 9 8 4 0/0948

Claims (1)

  1. - 10 -
    PATENTANSPRÜCHE
    Schaltungsanordnung zum Korrigieren von aus Lesesignalen durch periodische Abtastung abgeleiteten Codesignalen,
    : wobei die Codesignale beim Durchgang des Lesesignales im Abtastzeitintervall durch eine Bezugsnullinie einen ersten binären Wert (II) und in den anderen Abtastzeitintervallen einen zweiten binären viert (L) aufweisen und die ersten binären Werte die Codesignale in Codewörter unterteilen,
    '- gekennzeichnet durch eine Speichereinrichtung (14) zum Speichern der Codesignale von mindestens drei aufeinanderfolgenden, durch Mulldurehgäuge getrennten Wellen des Lesesignales ,
    durch eine Wellenzug-Auswertung (21, Fig. 1, Fig. 2) zum Feststellen von zwei zeitlich zu dicht aufeinanderfolgenden Mulldurchgängen (Fig. 3, Stufe 5, 6) und durch Phasensteuereinrichtungen (30, 31) zum Verschie-
    : ben eines der beiden, diese iJulldurchgänge angebenden binären Werte (K) in das benachbarte Codewort mit der größeren Anzahl von zweiten binären Werten (L).
    '2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung (14) als Schieberegister
    ; ausgeführt ist, in dessen Stufen (1 bis 10) jeweils ein binärer Wert gespeichert wird, und daß ein UND-Glied (20) vorgesehen ist, das ein Ausgangssignal (49) liefert, wenn
    ; zwischen zwei benachbarten Stufen (5, 6) jeweils ein erster binärer Wert (B.) gespeichert ist.
    ;3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Inhalt des Schieberegisters (14) mit Taktpulsen (D) verschoben wird, die aus einem Selbstsynchronisationssignal (15, 16) abgeleitet werden, daß von einer Signal-Detektor- und Abtasteinrichtung (12) erzeugt wird.
    bo 974 007 5 0 9 8 40/09 4 8
    _ 1 1 ._
    4. Schaltungsanordnung nach Ansjoruch 3, gekennzeichnet durch erste logische UND-Glieder (35 bis 38) zum Feststellen von vier, drei oder zwei benachbarten zweiten binären Werten (L) in der Äusgangshälftc (rechte Hälfte, Fig. 1) des Schieberegisters (14) , durcii zweite logische Ui-JD-Glieuer (40 bis 44) zuia Feststellen von vier, drei oder zwei benachbarten zweiten binären Vierten (L) in der Eingangshälfte (linke Hälfte, Fig. 1) des Schieberegisters (14) sowie durch zwei logische Einrichtungen (47, 48) zum Kombinieren der Ausgangssignale der ersten und zweiten logischen UiTD-
    ; Glieder zum Erzeugen von Verschiebesignalen der fehlerhaften ersten binären Werte (H).
    5, Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,- daß das Schieberegister (14) zehn Stufen (1 bis 10) !
    umfaßt, daß das UUD-Glied (20) zwei erste binäre vierte ' (H) in den Stufen 5 und 6 , also in die Mitte des Schieberegisters feststellt, daß das Ausgangssignal der ersten ; logischen Einrichtung (47) ein Signal zum Rückstellen der siebenten Stufe und zum Setzen der achten Stufe erzeugt, daß das Ausgangssignal der zweiten logischen Einrichtung (48) ein Signal zum Rückstellen der sechsten und zum Setzen der fünften Stufe erzeugt, wobei diese Rückstell- und Setzoperationen nur stattfinden, wenn das IMü-Glied (20) das Ausgangssignal (49) liefert, derart, daß von der ersten lo-gischen Einrichtung (47) ein Phasen-Beschleunigungssignal | einer Phasen-Beschleunigungssteuerung (30) und von der zwei+ ten logischen Einrichtung (48) ein Phasenverzögerungssignal',
    i einer Phasenverzögerungssteuerung (31) zugeführt wird.
    '6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,, daß das Verschieben des Inhaltes des Schieberegisters (14) und das Verschieben eines der beiden fehlerhaften ersten binären Werte (H) in einer zusammenfallen-
    j den Operation ausgeführt werden.
    BO 974 007 509840/0948
    Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Lesesignal von einen magnetischen Aufzeichnungsmedium (10) gewonnen wird, auf dem digitale Signale nach der Null-Modulationsmethode aufgezeichnet sind.
    Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der Speichereinrichtung (14) an eine mit redundanten Prüfbits arbeitende Fehlererkennungs- und Korrekturschaltung (26) angeschlossen ist.
    Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß ' das UND-Glied (20) an die Stufen N/2 und N/2+1 ange- ι schlossen ist, worin N+1 die Stufenanzahl des Schieberegistersangibt, daß die Wellsnzugauswertung (21) feststellt,: wenn in den Stufen zwischen N/2+1 und N (Ausgangshälfte) ! mehr zweite binäre Werte (L) gespeichert sind als in den-Stufen 0 bis N/2-1 (Eingangshälfte) und ein Signal zum Rückstellen auf 0 der Stufe N/2+2 und zum Setzen der Stufe N/2+3 des Schieberegisters erzeugt, und daß die Wellenzugauswertung (21) ferner feststellt, wenn in den Stufen 0 bis N/2-1 (Eingangshälfte) mehr zweite binäre Werte (L) gespeichert sind als kin den Stufen N/2+2 bis N (Ausgangshälfte des Schieberegisters und daraufhin ein Signal zum Setzen der Stufe N/2 und zum Zurückstellen der Stufe N/2+1 des Schieberegisters erzeugt (Verzögern).
    bo 974 007 509840/0 948
DE2510445A 1974-03-25 1975-03-11 Schaltungsanordnung zum Korrigieren von Codesignalen Expired DE2510445C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US454500A US3893171A (en) 1974-03-25 1974-03-25 Signal adjustment circuit

Publications (2)

Publication Number Publication Date
DE2510445A1 true DE2510445A1 (de) 1975-10-02
DE2510445C2 DE2510445C2 (de) 1982-04-15

Family

ID=23804862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2510445A Expired DE2510445C2 (de) 1974-03-25 1975-03-11 Schaltungsanordnung zum Korrigieren von Codesignalen

Country Status (6)

Country Link
US (1) US3893171A (de)
JP (1) JPS5534481B2 (de)
DE (1) DE2510445C2 (de)
FR (1) FR2266379B1 (de)
GB (1) GB1464492A (de)
IT (1) IT1031234B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8101825A (nl) * 1981-04-14 1982-11-01 Philips Nv Inrichting voor het afvragen en korrigeren van een serieel data-signaal.
US4644545A (en) * 1983-05-16 1987-02-17 Data General Corporation Digital encoding and decoding apparatus
US4712217A (en) * 1985-12-20 1987-12-08 Network Equipment Technologies System for transmitting digital information and maintaining a minimum paulse density
JPH01208769A (ja) * 1988-02-16 1989-08-22 Csk Corp バーストエラー訂正装置
US5113187A (en) * 1991-03-25 1992-05-12 Nec America, Inc. CMI encoder circuit
US5204848A (en) * 1991-06-17 1993-04-20 International Business Machines Corporation Adjusting amplitude detection threshold by feeding back timing-data phase errors
GB0313664D0 (en) * 2003-06-13 2003-07-16 Weatherford Lamb Method and apparatus for supporting a tubular in a bore

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3067422A (en) * 1958-12-24 1962-12-04 Ibm Phase distortion correction for high density magnetic recording
US3483539A (en) * 1966-03-11 1969-12-09 Potter Instrument Co Inc Pulse repositioning system
US3831194A (en) * 1973-07-19 1974-08-20 Honeywell Inf Systems Digital data recovery system with circuitry which corrects for peak shifting

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
IT1031234B (it) 1979-04-30
GB1464492A (en) 1977-02-16
FR2266379A1 (de) 1975-10-24
JPS50126310A (de) 1975-10-04
JPS5534481B2 (de) 1980-09-06
US3893171A (en) 1975-07-01
FR2266379B1 (de) 1977-04-15
DE2510445C2 (de) 1982-04-15

Similar Documents

Publication Publication Date Title
DE2023741C3 (de) Testeinrichtung für komplexe elektronische Logikbaugruppen
DE2618031A1 (de) Decodierschaltung
DE2219219A1 (de) Mehrpegelsignal-Übertragungssystem
DE3140431C2 (de) Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals
DE1940021C3 (de) Impulsdiskriminatorschaltung
DE3044541C2 (de)
DE2216349C3 (de) Analog-Digital-Umsetzer für bipolare Eingangssignale
DE2718490C2 (de) Decodierung von Signalwellenzügen
DE3855342T2 (de) Digitale Phasenregelschleifen-Anordnung
DE2510445A1 (de) Schaltungsanordnung zum korrigieren von codesignalen
DE1762517B2 (de) Verfahren und Schaltungsanordnung zur Demodulation eines phasendifferenzmodulierten Signals
DE3012905A1 (de) Rueckkopplungs-phase-lock-schleife
DE3724572C2 (de)
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
DE2532729A1 (de) Verfahren zur Erfassung der Verschlechterung von Lesesignalen und Anordnung zur Durchfuehrung eines solchen Verfahrens
DE2457435B2 (de) Schaltung zur Wiedergewinnung von Daten aus einem Daten- und Taktsignale enthaltenden Signalzug
DE1919871C3 (de) Schaltungsanordnung zur Erzeugung von Taktimpulsen aus einem Eingangssignal
WO1991012668A1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
DE1242688B (de) Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen
EP0245616A2 (de) Einrichtung zur seriellen Übertragung von digitalen Messwerten wenigstens eines Messwertwandlers
DE69226331T2 (de) Anordnung und Verfahren für die Wiederherstellung eines Taktsignales, angewendet bei der Übertragung von empfangenen Signalen
EP0089511B1 (de) Verfahren zur Auswertung der Ausgangsimpulsfolgen eines inkrementalen Lagegebers und Schaltungsanordnung zur Durchführung des Verfahrens
DE1164714B (de) Verfahren zur Pruefung der Datenuebertragung in elektronischen Datenverarbeitungssystemen
DE1574478A1 (de) Einrichtung zum Ablesen eines magnetischen Aufzeichnungstraegers
DE2423456C3 (de) Schaltungsanordnung zur Fehlererkennung bei der Auswertung von Signalen, die aus In periodischen Abständen nacheinander wirksam werdenden Zustandswechseln einer Aufzeichnung abgeleitet werden

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee