DE2500059B2 - Schaltungsanordnung zur Erzeugung von Kombinationen von digital synthetisierten, sinusförmigen Wellenformen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung von Kombinationen von digital synthetisierten sinusförmigen Wellenformen, insbesondere für eine Mehrton-Telefonwähleinrichtung, wobei Frequenzteiler vorhanden sind, durch welche eine Taktfrequenz in digitale Signalfolgen vorgegebener Frequenz umgesetzt wird.

Eine derartige Schaltung ist aus der US-PS 37 87 836 bekannt. Da bei dieser bekannten Einrichtung die Anzahl der möglichen Stützstellen begrenzt ist, läßt sich auch eine Sinuswelle nur mit beschränkter Genauigkeit annähern. Außerdem weist die bekannte Schaltungsanordnung einen verhältnismäßig komplizierten Aufbau auf, bei welchem eine verhältnismäßig große Anzahl von Bauelementen benötigt wird.

Moderne Telefonanlagen verwenden eine Tonwahl und erfordern Ton-Versch!üßler, um Doppelfrequenzen zu erzeugen, welche einer von sechzehn Tasten entsprechen, die bei einer Telefontastatur aktiviert werden können. Um beispielsweise ein Signal zu übertragen, welches einer Fünf entspricht, werden zwei Frequenzen übertragen, nämlich 770 und 1336 Hz.

Bekannte Verfahren zur Durchführung dieses Vorgangs verwenden einen brückenstabilisierten Oszillator, der eine T-Schaltung aufweist, welche als Brückenelement; Induktivitäten verwendet. Zwei getrennte, abstimmbare Induktionsspulen werden als Teil der Frequenzsteuereinrichtung verwendet. Somit ist eine Kalibrierung im Betrieb erforderlich. Die erreichbaren Frequenztoleranzen betragen etwa +1,5% bei der anfänglichen Einstellung, wobei die Temperatur und die Alterung die Haupteinflußfaktoren sind. Bei solchen Oszillatoren tritt auch ein sogenannter Frequenz-Mitzieh-Effekt auf. Mit anderen Worten, die Bauelemente, welche die Reihenfrequenz bestimmen, sind nicht echt von den Bauelementen unabhängig, welche die Spaltenfrequenz bestimmen.

Der Erfindung liegt die Aufgabe zugnude, eine Schaltungsanordnung der eingangs näher genannten Art zu schaffen, welche bei sehr präziser und stabiler Arbeitsweise mit besonders wenig Bauelementen in Form einer integrierten Schaltung eine besonders gute Annäherung eines vorgebbaren sinusförmigen Signals ermöglicht

Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß ein Frequenzteiler jeweils eine Zählkette zur Erzeugung einer in vorgebbarer Weise abwechselnd ansteigenden und wieder abfallenden periodischen Zählfolge aufweist, daß wenigstens ein Glied der Zählkette über eine Impulsunterdrückungsstufe an den Eingang der Zählkette zurückgeführt ist und daß die Impulsunterdrückungsstufe durch eine die zu unterdrükkenden Impulse vorgebende Steuerstufe steuerbar ist

Durch die Verwendung der gemäß der Erfindung vorgesehenen Impulsunterdriickungsstufe wird der wesentliche Vort&'· erreicht, daß die Schaltungsanordnung mit einer besonders geringen Anzahl von Bauelementen gerätetechnisch verwirklicht werden kann.

Die Erfindung bedient sich der Erkenntnis, daß durch die Verwendung einer Impulsunterdrückungsstufe in einer Taktimpulsfolge eine vorgebbare Anzahl von Impulsen unterdrückt oder verschluckt werden können, so daß dadurch ein vorhandenes Teilerverhältnis einer Teilerschaltung in eleganter Weise auf einen vorgebbaren Wert modifiziert werden kann.

Weiterhin kann gemäß der Erfindung eine einfachere Widerstandteilerschaltung verwendet werden, um eine Sinushalbwelle anzunähern, während zugleich der Vorteil besteht, daß die Sinusform besonders gut angenähert wird. Gemäß der Erfindung kann nämlich bei geringem gerätetechnischem Aufwand eine besonders große Anzahl von Stützwerten verwendet werden.

Vorteilhafte Weiterbildungen und bevorzugte Ausführungsformen des Erfindungsgegenstandes ergeben sich aus den Unteransprüchen.

Eine bevorzugte Ausführungsform der Erfindung ist ein Zwei-aus-acht- Γοη-Verschlüßler zum Synthetisieren von Doppeltönen für Telefonwählanlagen. Ein einzelner kristallgesteuerter Oszillator ist an eine Teilerschaltung angeschlossen, welche ein geeignetes Taktsteuersignal erzeugt. Die Teilerschaltung ist an eine Reihentonsynthetisier-Schaltung und an eine Spaltentonsynthetisier-Schaltung angeschlossen. Die Reihentonsynthetisier-Schaltung weist einen programmierbaren Zähler auf, welcher zeitlich durch das Taktsteuersignal steuerbar ist. Der programmierbare Zähler wird durch eine Reihensteuerschaltung gesteuert, welche vier Reiheneingänge aufweist, welche jeweils einem von vier möglichen Tönen entsprechen, die einer der vier Reihen der Tastaturmatrix zugeordnet sind. In einer bevorzugten Ausfuhrungsform steuert die Reihensteuerschaltung den programmierbaren Zähler dadurch, daß die Rückführung von der Teilerschaltung an eine Impuls-Unterdrückungsstufe gesteuert wird, welche zwischen dem Taktsignalleiter und der Teilerschaltung des

programmierbaren Zählers angeordnet ist. Die Ausgangssignale, welche den vier Bits mit dem höchsten Stellenwert des ersten programmierbaren Zählers entsprechen, werden einer exklusiven ODER-Schaltung (oder einer exklusiven NOR-Schaltung) zugeführt, und der erste programmierbare Zähler arbeitet in Verbindung damit als ein Aufwärts-Abwärts-Zähler. Die Ausgangssignale von der exklusiven ODER-Schaltung werden einer Dekodierschaltung zugeführt. Die Ausgangssignale dieser Schaltung schalten ihrerseits sequentiell einen von acht Widerständen in ein Widerstandsteiler-Netzwerk. Dieses Widerstandsteiler-Netzwerk kann derart ausgebildet sein, daß es einer abgestuften Sinus-Welle entspricht, welche durch geeignete Auswahl der verschiedenen Widerstandswerte erzeugt wird. Die Spaltentonsynthetisier-Schaltung ist der Reihentonsynthetisier-Schaltung völlig gleich. Die abgestuften Sinus-Wellen, welche jeweils erzeugt werden, werden einer Summationsverstärker-Schaltung zugeführt, welche mit der Spalten- und mit der Reihentonsynthetisier-Schaltung verbunden ist. Der Ausgangsleiter liefert das gewünschte Signal, einschließlich der zwei gewünschten Tonfreqrenzkomponenten, welche der ausgewählten Reihe und der ausgewählten Spalte der Tastaturmatrix entsprechen.

Gemäß einer bevorzugten Ausführungsform der Erfindung wird somit eine Zwei-aus-acht-Ton-Verschlüßleranordnung geschaffen, welche eine digitale Technik anwendet, um Doppeltöne zu synthetisieren, welche bei einem Ton-Telefonwählsystem verwendet werden. Einer von sechzehn Schaltern aus einer Telefontastatur wählt einen von vier gewünschten Reihentönen und einen von vier gewünschten Spaltentönen. Die Zwei-aus-acht-Verschlüßler-Schaltung weist für den Reihenverschlüßlerteil einen Zähler auf, welcher durch die Reiheneingangssignale programmierbar ist. Das Zählerausgangssignal treibt eine Vielzahl von exklusiven ODER-Gattern und einen Eins-aus-acht-Dekodierer, welcher einen von acht Widerständen in ein Widerstandsteiler-Netzwerk einschaltet. Die exklusiven ODER-Ga'ter und der Eins-aus-acht-Dekodierer arbeiten derart zusammen, daß ein Aufwärts-Abwärts-Zähler entsteht. Die acht Widerstände werden in ihrem Widerstandswert derart gewählt, daß eine synthetisierte abgestufte Sinus-Welle am Ausgang des Widerstandsteiler-Netzwerks erzeugt wird, wobei die synthetisierte abgestuft? Sinus-Welle der gewünschten gewählten Reihenfrequenz entspricht. Eine ähnliche Schaltung erzeugt eine abgestufte Sinus-Welle, welche der gewünschten gewählten Spaltenfrequenz entspricht. Die zwei abgestuften Sinus-Wellen werden gegebenenfalls gefiltert und als Eingangssignale einem Summationsvers'ärker zugeführt, dessen Ausgang den gewünschten Ton darstellt, der die Frequenzkomponenlen für die beiden gewählten Frequenzen enthält, nämlich für den gewählten Reiheneingang und den gewählten Spalteneingang.

Ein zusätzlicher Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß bei einem Zwei-aus-acht-Tonverschlüßler lediglich ein Kristalloszillator und ein Summationsverstärker erforderlich sind.

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt

Fig. I ein Blockdiagramm eines erfindungsgemäßen Zwei-aus-acht-Ton-Verschlüßlers,

Fig. 2 ein Diagramm, welches die vier Reihenfrequenzen und die vier Spaltenfrequenzen angibt und deren Beziehung zu dr- ßerührungs-Ton-Tclefontastaturmatrix,

Fi g, 3 ein Diagramm, welches eine AusföhrnngsfGrm der Zähler, Dekodiereinrichtungen und Sinus-Generatoren gemäß F i g. 1 darstellt, und

F i g. 4 eine graphische Darstellung der Frequenz des durch das erfindungsgemäße System erzeugten Signals, wenn der Tastaturknopf »1« niedergedrückt wird.

Gemäß F i g. 1 weist das Zwei-aus-acht-Ton-Verschiüßler-System 10 gemäß der Erfindung einen

iu 1 -MHz-Oszillator 12 auf, welcher durch einen Kristall 14 gesteuert wird. Das Ausgangssignal des Oszillators 12 wird an eine Teilerschaltung 16 geführt, um ein Signal mit einer besser geeigneten Frequenz zu erzeugen. Das Ausgangssignal der Teilerschaltung 16 wird an die

Ii Löschschaltung 18 geführt, welche die Taktsignale löscht, falls auf der Telefontastenmatrix mehr als einer der sechzehn Knöpfe gedrückt wird. Das Ausgangssignal der Löschschaltung 18 wird auf einen Leiter 36 geführt, der mit einem Zähler 38 verbunden ist Der

jo Zähler 38 ist weiterhin durch eine Vielzahl von Leitern 26 mit einer Reihensteuerschaltung 20 verbunden. Die Reihensteuerschaltung 20 hat vierAeiheneingangsleiter 22, welche damit verbunden sind, ι nd ist weiterhin mittels eines Leiters 24 an die Löschschaltung 18

_'i angeschlossen. Der Zähler 38 ist mittels einer Vielzahl von Leitern 40 mit der Dekodiereinrichtung 42 verblinden. Der Ausgang der Dekodiereinrichtung 42 ist mit einem Sinus-Wellengenerator 44 mittels einer Vielzahl von Leitern 46 verbunden. Das Ausgangssignal

id des Sinus-Wellengenerators 44 erscheint auf einem Leiter 48, welcher an den Summacionsverstärker 62 zugeführt ist. Ein Zähler 50 ist mit dem Leiter 36 verbunden, und er ist weiterhin mit der Spaltensteuerschaltung 28 verbunden. Die Spaltensteuerschaltung 28

r> hat vier Spalteneingangsleiter 30, welche damit verbunden sind, und ist mittels eines Leiters 32 mit der Löschschaltung 18 verbunden. Der Zähler 50 ist mittels einer Vielzahl von Leitungen 34 mit der Spaltensteuerschaltung 28 verbunden. Eine Vielzahl von Ausgangslei-

Hi tern 52 von dem Zähler 50 ist mit der Dekodierschaltung 54 verbunden, deren Ausgangsleitungen 56 mit dem Sinuswellengenerator 58 verbunden sind. Der Ausgang des Sinus-Wellengenerators 58 ist mit einem Leiter 60 verbunden, welcher den synthetisierten Spaltenton dem

r> Summationsverstärker 62 zuführt. Das Au^gangssignal des Zwei-aus-acht-Ton-Verschlüßlers tO steht auf dem Ausgangsleiter 64 zur Verfugung.

Die F i g. 2 ist ein Diagramm, welches eine Telefontastenmatrix mit sechzehn Tasten für Tonwählsysteme

'" darstellt. Es ist ersichtlich, daß dann, wenn eine der sechzehn Tasten in dem 4 χ 4-Bereich aktiviert wird, ein Reihenton und ein Spaltenton der in der Fig. 2 angegebenen Frequenzen durch die Schaltung gemäß F i g. 1 erzeugt werden.

~r· Lie Schaltung gemäß F i g. I wandelt die zwei synthetisierten Frequenzen, welche der Spalte und der Reihe der ausgewählten Taste entsprechen, in ein einzelnes Signal um, welches den harmonischen Inhalt aufweist, der für die gewählte Reihe und die gewählte Spalte repräsentativ ist. Beispielsweise zeigt die Fig.4 ein Frequenzdiagramm, welches dem Fall entspricht, in welchem diejenige Taste gedrücki wurde, welche der Zahl »I« entspricht, so daß eine Reihenfrequenz von 697 Hz und eine Spaltenfrequenz von 1209 Hz vorhanden sind.

In dem Diagran,m gemäß Fig. J weist die Schaltung 68 einen Zähler 38 auf, weiterhin eine Dekodiereinrichtung 42 und einen Sinus-Wellcngenerator, die auch in

der F i g. I vorhanden sind. Gemäß I-i g. 3 kann eine Ausführungsform des Zählers 38 einen 8-Bit-Teiler 72 aufweisen, welcher Kiemente 74, 76, 78, 79 und 80 hai. die du^rch 2 teilen, wobei weiterhin eine Impulsunterdrückungsstufe 70 vorhanden ist. welche mit einem Leiter 36 gemäß F i g. 1 verbunden ist. Impulsuntcrdrükkungsstufen sind grundsätzlich bekannt. Um die vier Keihenfrequenzen 697, 770, 852 und 941 Hz beispielsweise zu erzeugen, teilt der programmierbare Zähler 38 gemäß F i g. 3 das Signal auf dem Leiter 82 durch einen geeigneten Divisor. Die zusätzlichen Zählungen, welche auf dem Leiter 36 benötigt werden, um die Frequenz von 250 kHz auf die Impulsrate auf dem Leiter 36 zu teilen, um die Reihenfrequenzen zu erreichen, wird dadurch erreicht, daß geeignete Ausgangssignale an verschiedenen Stufen des Zählers 72 bereitgestellt werden und mittels der Reihensteuerschaltung 20 an die Impulsunterdrückungsstufe 70 zurückgeführt werden.

Kl Uinärzählcr zu verwenden, welcher bis zu der Zah hochzählt, welche der höchsten Potenz von 2 entspricht vermindert um die gewünschte Frequenz. Zusätzliche Zahlungen, welche erforderlich sind, um die Teilung durch 380 durchzuführen, werden dadurch erreicht, daC Signale von den verschiedenen Bits des sequentieller Zählers, welche sich zu der Anzahl der zusätzlich benötigten Zählungen aufaddieren, an die Impulsunter drückungsstufc zurückgeführt werden, welcher in dei Weise arbeitet, daß das Signal auf dem Leiter 36 urr diese Anzahl von Zählungen verzögert oder unterbro chen wird. Auf diese Weise wird die gewünschte Teilung durch 380 durchgeführt. Der Zähler wird programmier bar ausgebildet, indem die Rückführung von den Bits de< sequentiellen Zählers 72 zu der Impulsunterdrückiings stufe 70 mittels der Rcihensteuerschaltung 20 gesteuer wird.

Die Ausgänge der vier Bits 76, 78, 79 und 80 mit. den

ΜΛ> LJIl Mill UCIII MUt-MStCII JICMCMWCI I, IKItMIIHI UdI Uli 80 des Teilers 72, wird ebenfalls als ein Eingangssignal 2<i tür die drei exklusiven ODER-Gatter 100, 102 und 104 (oder exklusiven NOR-Gatter) verwendet. Die nächsten drei Bits mit dem höchsten Stellenwert werden als Ausgangssignale jeweils den exklusiven ODER-Gattern zugeführt. Die drei Ausgangssignale 2> der exklusiven ODER-Gatter werden dann der F.insaus-acht-Dekodiereinrichtung 106 zugeführt, welche aus acht NAND-Gattern bestehen kann. Die Zählfolge, welche an den Ausgängen der Gatter der Einsaus-acht-Dekodiereinrichtung 106 erhalten wird, ν ist eine Aufwärts-Abwärts-Zählfolge. Wenn die Ausgangssignale von der Eins-aus-acht-Dekodiereinrichtung 106 dazu verwendet werden, einen der Widerstände 110, 112, 114, 116, 118, 120, 122 oder 124 an Erde zu legen, so wird eine positive Spannung an das obere Ende r> des Widerstandes 108 geführt, und es erscheint ein periodisches Signal am Leiter 48. Die Widerstandsverhältnisse der obengenannten Widerstände können derart gewählt werden, daß am Leiter 48 eine abgestufte Sinus-Welle vorhanden ist. -so

Nachfolgend wir die Arbeitsweise der Zwei-aus-acht-Ton-Verschlüßlereinrichtung gemäß Fig. I erläutert. Der Oszillator 12. welcher beispielsweise mit 1 MHz arbeiten kann, wird durch den Kristall 14 gesteuert. Für eine Ausführung des Systems in MOS-Technik ist ■?', ! MHz eine unzweckmäßig hohe Frequenz, so daß die Teilerschaltung 16 eine geringere Frequenz erzeugt, welche in einer komplementären MOS-Schaltung leichter zu verarbeiten ist. Die Löschschaltung 18 unterbricht das Taktsignal, wenn auf der Telefontastatur mehr als eine Taste niedergedrückt wird. Dann erscheint ein Systemtaktsignal auf dem Leiter 36, welches die beiden programmierbaren Zähler 38 und 50 beaufschlagt.

Nachfolgend wird anhand der Fig.3 ein Ausführungsbeispiel des programmierbaren Zählers erläutert, welcher für diesen Anwendungsfall geeignet ist. Damit beispielsweise der Reihenton von 697 Hz erzeugt wird, welcher benötigt wird, wenn die Taste »1« niedergedrückt wird, muß die Schaltung 10 das 1-MHz-Oszilla- μ torsignal durch etwa 1440 teilen, und in diesem Ausfühningsbeispiel muß der programmierbare Zähler 38 das Taktsignal auf dem Leiter 36 durch etwa 380 teilen, wenn beispielsweise die Schaltung 16 durch 4 teilt. Ein Weg, auf welchem diese Teilung erreicht nwerden könnte, besteht darin, einen Polynom-Zähler zu verwenden. Die erfindungsgemäße Lösung gemäß Fig.3 besteht jedoch darin, einen sequentiellen binären Folge. Die Ausgänge von 76, 78 und 79 wcrder getrennten ODER-Gattern 104, 102 und 100 jeweil: zugeführt. Das Bit 80 mit dem höchsten Stellenwert ha seinen Ausgang mit allen drei exklusiven ODERGat tern verbunden, und die daraus resultierende Operatiot besteht darin, daß jedesmal dann, wenn sich das Bit 8( mit dem höchsten Stellenwert ändert, die Zählfolgt invertiert wird. Mit anderen Worten, die Zählfolge de Bits 7f, 78 und 79 geht von 000 bis zu 111, wobei at diesem Punkt das Bit 80 mit dem höchsten Stellenwer verändert wird und die nächste Zählung komplemen tier·, welche 000 sein würde, um 111 an den Ausgänger der exklusiven ODER-Gatter zu erreichen. Wahrem der folgenden Zählungen zählen die Ausgänge dei exklusiven NOR-Gatter 104,102 und 100 auf 000 zurück Somit arbeiter, die letzten vier Bits des Zählers 72 plui den drei exklusiven NOR-Gattern als ein Aufwärts-Ab wärts-Zähler. Zusätzliche Bits können dazu verwende werden, schmalere Stufen der abgestuften Sinus-Welle zu erreichen, wie es nachfolgend im einzelnen nähei erläutert wird.

Die drei binären Variablen an den Ausgängen dei exklusiven NOR-Gatter werden dekodiert, um fort schreitend eines von acht Gattern der Eins-aus-acht-De kodiereinrichtung 106 auszuwählen. Wenn mehr Bit: des Zählers 72 verwendet werden, um das Aufwärts-Ab wärts-Zählen durchzuführen, sind natürlich mehr Gattei erforderlich. Die Gatter können beispielsweise NAND Gatter sein. Die Ausgangssignale der Eins-aus-acht-De kodiereinrichtung 106 können in einer komplementärer MOS-Ausführung mit MOS-Feldeffekt-Transistor-Ein richtungen verbunden sein, welche jeweils die ^ider Standseinrichtungen 110, 112 usw. an Erde zu legen. It einer alternativen Ausführungsform können die Wider Standseinrichtungen 110,112 usw. ihrerseits MOS-FeId effekt-Transistor-Einrichtungen sein, deren Steuerelek troden jeweils mit Ausgängen der acht Gattei verbunden sind, die zu der Eins-aus-acht-Dekodierein richtung 106 verschlüsselt sind. Die relativen Widerstän de des Widerstandes 108 und der Widerstandseinrich tungen 110,112 usw. werden dann derart gewählt, dal eine abgestufte Sinuswellenform auf dem Leiter 4i vorhanden ist Die Kombination der exklusiver ODER-Gatter, der Dekodiereinrichtung und der Wider Standsschaltung kann als Digital-Analog-Wandler auf gefaßt werden.

Gemäß F i g. 1 wird die abgestufte Sinuswellenforn auf dem Leiter 48 als ein Eingangssignal den Summationsverstärker 62 zugeführt. In ähnlicher Weis*

ist die Arbeitsweise des Zählers 50, der Dekodiereinrichtung 54 und des Sinus-Wellengenerators 58 vollständig analog und liefert ein abgestuftes Sinuswellensignal mit 1209 Hz auf dem Leiter 60, welches ebenfalls als ein Eingangssignal dem Summationsverstärker 62 zugeführt wird. Das Signal auf dem Airgangsleiter 64 ist dann die Summe der zwei abgestuften Sinuswellensignale und hat die Frequenzverteilung, wie sie in der graphischen Darstellung der F i g. 4 veranschaulicht ist.

Einfache Filter mit entsprechendem Abfall können an den Leitern 48 und 60 dazu verwendet werden, ein sehr sauberes Frequenzspektrum zu liefern. Somit wird gemäß der Erfindung eine digitale Zwei-aus-acht-Ton-

Verschlüßlereinrichtung geschaffen, welche gegenüber bekannten Einrichtungen eine Reihe von Vorteilen aufweist, einschließlich der Tatsache, daß keine Kalibrierung von Induktionsspulen erforderlich ist und daß nur ein einziger Kristalloszillator erforderlich ist, wobei ein weiterer Vorteil in der hohen Frequenzgenauigkeit sowie der Vermeidung eines Frequenz-Mitzieh-Effekts besteht, und eine Schaltung gemäß der Erfindung läßt sich leicht unter Anwendung einer CMOS-LSI-Technik verwirklichen. Dies bedeutet, daß eine komplementäre Metalloxid-Halbleiter-Technik in besonders stark integrierter Bauweise verwendet werden kann. Weiterhin entfällt gemäß der Erfindung das Altern von reaktiven Bauelementen wie Spulen.

Hierzu 2 Blatt Zeichnungen

Claims (4)

25 OO Patentansprüche;

1. Schaltungsanordnung zur Erzeugung von Kombinationen von digital synthetisierten sinusförmigen Wellenformen, insbesondere für eine Mehrton-Telefonwähleinrichtung, wobei Frequenzteiler vorhanden sind, durch welche eine Taktfrequenz in digitale Signalfolgen vorgegebener Frequenz umgesetzt wird, dadurch gekennzeichnet, daß ein Frequenzteiler jeweils eine Zählkette (38, SO) zur Erze Jgung einer in vorgebbarer Weise abwechselnd ansteigenden und wieder abfallenden periodischen Zählfolge (00,01,10,11,10,01,00,01 usw.) aufweist, daß wenigstens ein Glied (76, 78, 79, 80) der Zählkette (38, 50) über eine Impulsunterdrückungsstufe (70) an den Eingang der Zählkette (38, 50) zurückgeführt ist und daß die Impulsunterdrükkungsstufe (70) durch eine die zu unterdrückenden Impulse vorgebende Steuerstufe (20) steuerbar ist

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Zählkette (38, 50) eine Dekodiereinrichtung (42, 54) nachgeschaltet ist, welche aus den Ausgangssignalen der Zählkette (38, 50) ein vorgebbares Ausgangssignal auswählt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß an die Dekodiereinrichtung (42, 54) ein schaltbares Widerstandsnetzwerk (110 bis 124) angeschlossen ist, an welchem als Ausgangssignal die sinusförmigen Wellenformen abgreifbar jo sind.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Zählkette (38, 50) eine Anzahl von exklusiven NOR oattern (100,102,104) aufweist, die an einew sequentiellen Zähler (72) v> angeschlossen sind.