[go: up one dir, main page]

DE2453981A1 - Schaltungsanordnung zur gewinnung des schritt-taktes eines synchronen datensignals - Google Patents

Schaltungsanordnung zur gewinnung des schritt-taktes eines synchronen datensignals

Info

Publication number
DE2453981A1
DE2453981A1 DE19742453981 DE2453981A DE2453981A1 DE 2453981 A1 DE2453981 A1 DE 2453981A1 DE 19742453981 DE19742453981 DE 19742453981 DE 2453981 A DE2453981 A DE 2453981A DE 2453981 A1 DE2453981 A1 DE 2453981A1
Authority
DE
Germany
Prior art keywords
data signal
output
signal
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742453981
Other languages
English (en)
Other versions
DE2453981C3 (de
DE2453981B2 (de
Inventor
Edgar Dipl Ing Bader
Helmut Dipl Ing Dupont
Gerd Dipl Ing Rohrbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Felten and Guilleaume Fernmeldeanlagen GmbH
Original Assignee
Tekade Felten and Guilleaume Fernmeldeanlagen GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tekade Felten and Guilleaume Fernmeldeanlagen GmbH filed Critical Tekade Felten and Guilleaume Fernmeldeanlagen GmbH
Priority to DE19742453981 priority Critical patent/DE2453981C3/de
Publication of DE2453981A1 publication Critical patent/DE2453981A1/de
Publication of DE2453981B2 publication Critical patent/DE2453981B2/de
Application granted granted Critical
Publication of DE2453981C3 publication Critical patent/DE2453981C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Schaltungsanordnung zur Gewinnung des Schritt-Taktes eines ynchronen Datensipiales Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Gewinnung des Schritt-Taktes eines binären synchronen ers-ten Datensignales, welches abwechselnd mit einem binären asynchronen oder synchronen zweiten Datensignal vorliegt, dessen kürzeste Schrittdauer länger ist als die Schritt-Taktzeit des ersten Datensignales.
  • Schaltungsanordnungen zur Schritt-Taktgewinnung finden beispielsweise Anwendung in Datenübertragungsystemen, die keine gesonderte Übertragung des Schritt-Taktes des Datensignales gestatten. Die Schritt-Taktgewinnung kann dabei mittels einer Synchro-ni.sationsschaltung erfolgen, an deren Eingang das empfangene binäre Datensignal anliegt, dessen Zustande wechsel die Synchronisation bewirken, wie in der DAS 2052 455 näher ausgeführt ist. Bei einem Zeitmultiplexsystem kann nun der Fall auftreten, daß neben der Nachrichteninformation in binärer synchroner Form noch eine Wählzeicheninformation in binärer asynchroner Form übertragen wird. Dies kann in der Weise erfolgen, daß während der Pausen, in denen keine Übertragung der Nachrichteninformation stattfindet, die Wähizeichen iibertragen werden. Dies bedeutet, daß am Eingang der Synchronisationsschaltung zur Schritt-Taktgewinnung während gewisser Zeitabschnitte die Nachrichteninformation und während der zwischen diesen Zeitabschnitten liegenden Zeitabschnitte die Wählzeicheninformation anliegt. Soll nun der Schritt t- Takt der Nachricht eninformat ion gewonnen und während der gesamten Übertragungszeit aufrecht erhalten werden, so tritt während der Zeitabschnitte, in denen die Wählzeicheninformation anliegt, eine falsche Einregelung der Synchronisationsschaltung auf. Es ist möglich, daß die Wählzeicheninformation ebenfalls in synchroner Form übertragen wird. Die Zustandswechsel dieses synchronen Signales liegen dann aber in einem anderen Ze:itras'..er als die der Nachrichteninformation, sodaß sie ebenfalls eine falsche Einregelung der Synchronisationsschaitung bewirken können. In dem geschilderten Beispiel entspricht die Nachrichteninformation dem ersten Datensignal und die Wählzeicheninformation dem zweiten Datensignal.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Schritt-Taktgewinnung zu schaffen, die nur die Zustandswechsel des ersten Datensignales für die Synchronisation auswertet.
  • Diese Aufgabe wird unter Verwendung einer aus einem Flipflop und einem Vergleicher bestehenden Anordnung zum Erkennen der Zustandswechsel der Datensignale sowie einem in der Phase steuerbaren Schritt-Takt generator erfindungsgemäß dadurch gelöst, daß der Ausgang des Vergleithers mit dem Eingang eines retriggerbaren Zeitgliedes verbunden ist, dessen Ausgangsimpuls länger ist als die Schritt-Taktzeit des ersten Datensignales und kürzer als die kürzeste Schrittiauer des zweiten Datensignales, daß der Ausgang des Vergleichetre mit dem ersten Eingang einer UND-Schaltung verbunden ist und daß der Ausgang des retriggerbaren Zeitgliedes mit dem zweiten Eingang der UND-Schaltung verbunden ist, wobei der Ausgang der UND-Schaltung an den Steuereingang des Schritt-Taktgenerators gelegt ist.
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird nachstehend näher beschrieben.
  • Es zeigen: Fig. i das Prinzipschaitbiid des Ausführungsbeispieles, Fig. 2 des Zeitdiagrannizur Erläuterung der Wirkungsweise der Anordnung nach Fig. 7.
  • Das binäre synchrone erste Datensignal, dessen Zustandewechsel zur Synchronisation des Schritt-Taktgenerators G dienen sollen, liegt während der Zeitabschnitte ts an Eingang A der Schaltungeanordnung an. Während der zwischen den Zeitabschnitten ts liegenden Zeitabschnitte ta liegt am Eingang A der Schaltungsanordnung des gegenüber dem ersten Datensignal langsame binäre asynchrone zweite Datensignal an(Fig. 2, Zeile A). Die beiden Zustände des jeweiligen Datensignales sind der H-Zustand (H=High) und der L-Zustand (L=Low). Der H-Zustand entspricht der positiven Spannung und der L-Zustand einer gegenüber dieser negativen Spannung, beispielsweise der Spannung Null. Der Schritt-Taktgenerator G ist in diesem Ausführungsbeispiel als vierstufiger Binärzähler aufgebaut, der eine Frequenz von 48 kHz auf die Schritt-Taktfrequenz von 3 kHz teilt. Ein H-Zustand am Steuereingang G1 bewirkt ein Zurücksetzen des Binärzählers in die Anfangsstellung. Der Schritt-Takt ist an den beiden Ausgängen G2 und G3. des Schritt-Taktgenerators G abnehmbar. Der Ausgang G2 liefert Übernahmeimpulse für das Flipflop F und der Ausgang G3 gibt Schritt-Taktimpulse mit dem Impuls-Pauson-Verhältnis von 1 : 1 ab (Punkt C). Ein Übernahmeimpule ist ein Impuls, mit dem der am Flipflopeingang F1 herrschende Signalzustand in das Flipflop Fübernommen wird. Der Vergleicher -V ist als exklusive ODER-Schaltung ausgeführt; Das Zeitglied T ist erfindungsgemäß ein retriggerbares Zeitglied. Bei einem retriggerbaren Zeitglied löst jeder Eingangsimpuls einen Ausgangsimpuls einer bestimmten Länge stets von neuem unabhängig davon aus, ob ein vorher ausgelöster Ausgangsimpuls bereits beendet ist oder nicht. Im Gegensatz dazu ist ein nichtretriggerbares Zeitglied erst dann wieder bereit, einen Ausgangsimpuls einer bestimmten Länge abzugeben, wenn ein bereits vorher ausgelöster Ausgangsimpule beendet und eine anschließende Erholzeit abgelaufen ist. Im Ausführungsbeispiel ist das Zeitglied T als retriggerbarer mono stabiler Multivibrator ausgeführt. Es ist aber auch möglich das Zeitglied T nach dem Zählerprinzip auszuführen.
  • Tritt am Eingang A ein Zustandewechsel (L H oder H L) des gerade anliegenden Datensignales auf, so übernimmt das Flipflop F zunächst noch nicht den neuen Zustand. Wegen der unterschiedlichen Zustände, die dadurch an beiden Vergleichereingängen Vi und V2 herrschen, erscheint am Vergleicherausgang V3 ein Impuls, im folgenden Vergleichsimpuls genannt (Fig.2,Zeile V3). Bei der Schaltungsanordnung ist der Ausgang V3 des Vergleichers V mit dem Eingang Ti des Zeitgliedes T und dem ersten Eingang der UND-Schaltung U verbunden, wobei deren Ausgang am Steuereingang G1 des Schritt-Taktgenerators G angeschlossen ist. Der Ausgang T2 des Zeitgliedes T ist mit dem zweiten Eingang der UND-Schaltung verbunden. Ein von einem Zustandswechsel des ersten Datensignales herrührender Vergleichsimpuls, der über die gerade geöffnete UND-Schaltung U zum Eingang G1 des Schritt-Taktgenerators G gelangt, bewirkt ein Rücksetzen des Schritt-Taktgenerators G in die Anfangsstellung und synchronisiert damit den Schritt-Takt auf den betreffenden Zustandswechsel. Durch das Rücksetzen des Schritt-Taktgenerators G wird an dessen Ausgang G2 ein Übernahmeimpuls ausgelöst, der kurz ist bezogen auf die Schritt-Taktzeit. Mit der Vorderflanke dieses Übernabueimpulses übernimmt nunmehr auch das Flipflop F den am Eingang A herrschenden neuen Zustand des Datensignales. Gleichzeitig wird wegen der Signalgleichheit an beiden Vergleichereingängen Vi und V2 der Vergleichs impuls am Vergleicherausgang V3 beendet und der Schritt-Taktgenerator G wieder freigegeben (Fig.2, Zeile B und V3). Die Rückflanke eines jeden am Vergleicherausgang V3 auftretenden Vergleichsimpulses löst das Zeitglied T aus und es erscheint am Ausgang T2 ein positiver Ausgangsimpuls der Länge -t (Fig. 2,Zeile V3 und T2). Vergleichsimpulse,deren Abstand zum vorherigen Vergleichsimpuls kleiner ist als die Länge t,halten den Ausgang T2 des Zeitgliedes T im H-Zustand uiid gelangen über die durch diesen H-Zustand vorbereitete UND-Schaltung U zum Steuereingang G1 des Schritt-Taktgenerators G (Zeile V3, T2 und Gi). Vergleichsimpulse, deren Abstand zum vorherigen Vergleichsimpuls größer ist als die Länge t,gelangen nicht zum Steuereingang Gi des Schritt-Taktgenerators G, da die UND-Schaltung U durch den LSZustand am Zeitgliedausgang T2 nunmehr gesperrt ist.
  • Die Länge t des Ausgangsimpulses vom Zeitgiied T ist erfindungsgemäß so bemessen, daß sie länger als die Schritt-Taktzeit des ersten Datensignales, aber kürzer ist als die kürzeste Schrittdauer des zweiten Datensignales. Entsprechend der Funktionsweise der Schaltungsanordnung ist der Abstand zwischen zwei Vergleichsimpulsen gleich am Abstand der beiden am Eingang A bzw. am Flipflopausgang F2 auftretenden Zustandswechsel, welche diese beiden Vergleichsimpulse bewirken (Fig.2,Zeile A,B und V3). Durch die erfindungsgemäße Bemessung der Länge t des Ausgangsimpulses von Zeitglied T können daher Zustandswechsel des zweiten Datensignales keine fehlerhafte Synchronisation des Schritt-Taktgenerators G bewirken.
  • Bei dem ersten Datensignal kann der Fall auftreten, daß nicht sämtliche Zustandswechsel zu einer Synchronisation des Schritt-Taktgenerators beitragen, weil die Zeit zwischen zwei Zustandswechseln größer ist als die Länge-t des Ausgangsimpulses von Zeitglied T. Ist das Verhältnis k der kürzesten Schrittdauer des zweiten Datensignals zur Schritt-Taktzeit des ersten Datensignals groß, beispielsweise k4, so ist es vorteilhaft, die Länge t so zu bemessen, daß sie zwar kürzer ist als die kürzeste Schrittdauer des zweiten Datensignals, aber noch lang gegenüber der Schritt-Taktzeit des ersten Datensignals.
  • Bei sehr kleinen Werten von k (k ~ 1,2 .¢.1,3) ist es ebenfalls noch möglich, die Zustandswechsel des zweiten Datensignals für die Synchronisation zu sperren. In diesem Fall tragen dann allerdings nur noch die Zustandswechsel des ersten Datensignals zur Synchronisation des Schritt-Taktgenerators G bei, deren Abstand zum vorherigen Zustandswechsel eine Schritt-Takt länge beträgt Tritt dieser Betriebsfall auf, so muß auf eine kleine Differenz(aT ~ i 0-4) zwischen der Schritt-Taktzeit des ersten Datensignals und der des freilaufenden Schritt-Taktgenerators G geachtet werden.

Claims (2)

  1. Patentansprüche
    Schaltungsanordnung zur Gewinnung des Schritt-Taktes eines binären synchronen ersten Datensignales, welches abwechselnd mit einem binären asynchronen oder synchronen zweiten Datensignal vorliegt, dessen kürzeste Schrittdauer länger ist als die Schritt--Taktzeit des ersten Datensignales, mit einer aus einem Flipflop und einem Vergleicher bestehenden Anordnung zum Erkennen der Zustandswechsel der beiden Datensignale sowie mit einem in der Phase steuerbaren Schritt-Taktgenerator, dadurch gekennzeichnet, daß der Ausgang (V3) des Vergleichers (V) mit dem Eingang (Ti) eines retriggerbaren Zeitgliedes (T) verbunden ist, dessen Ausgangsimpuls länger ist als die Schritt-Taktzeit des ersten Datensignales und kürzer als die kürzeste Schrittdauer des zweiten Datensignales, daß der Ausgang (V3) des Vergleichers (V) mit dem ersten Eingang einer UND-Schaltung (U) verbunden ist und daß der Ausgang (T2) des retriggerbaren Zeitgliedes (T) mit dem zweiten Eingang der UND-Schaltung (U) verbunden ist, wobei der Ausgang der UND-Schaltung (U) an den Steuereingang (Gi) des Schritt-Taktgenerators (G) gelegt ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnetdaß das Zei-tglied (T) als retriggerbarer monostabiler Multivibrator ausgeführt ist.
DE19742453981 1974-11-14 1974-11-14 Schaltungsanordnung zur Synchronisierung bei Datenübertragung Expired DE2453981C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742453981 DE2453981C3 (de) 1974-11-14 1974-11-14 Schaltungsanordnung zur Synchronisierung bei Datenübertragung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742453981 DE2453981C3 (de) 1974-11-14 1974-11-14 Schaltungsanordnung zur Synchronisierung bei Datenübertragung

Publications (3)

Publication Number Publication Date
DE2453981A1 true DE2453981A1 (de) 1976-05-20
DE2453981B2 DE2453981B2 (de) 1979-02-01
DE2453981C3 DE2453981C3 (de) 1979-09-20

Family

ID=5930802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742453981 Expired DE2453981C3 (de) 1974-11-14 1974-11-14 Schaltungsanordnung zur Synchronisierung bei Datenübertragung

Country Status (1)

Country Link
DE (1) DE2453981C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2933322A1 (de) * 1979-08-17 1981-02-26 Wandel & Goltermann Schaltungsanordnung zum ableiten eines bittaktsignals aus einem digitalsignal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2933322A1 (de) * 1979-08-17 1981-02-26 Wandel & Goltermann Schaltungsanordnung zum ableiten eines bittaktsignals aus einem digitalsignal

Also Published As

Publication number Publication date
DE2453981C3 (de) 1979-09-20
DE2453981B2 (de) 1979-02-01

Similar Documents

Publication Publication Date Title
DE2542954C2 (de) Frequenzgenerator mit einem Phasenregelkreis
DE69610944T2 (de) Schneller programmierbarer Frequenzteiler
DE1952926B2 (de) Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten
EP0898217A2 (de) Schaltung zur glitchfreien Umschaltung digitaler Signale
DE2059434A1 (de) Steuerbarer Taktimpulserzeuger
DE2537937A1 (de) Schaltung zur rueckgewinnung oder abtrennung einer folge von nutzimpulsen aus einem nutzimpulse und stoerimpulse enthaltenden eingangssignal
DE19709770A1 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE69030192T2 (de) Synchronisationsschaltung
DE2055356B2 (de) Rastersynchronisierschaltung fuer digitale kommunikationssysteme
DE2514529A1 (de) Digitales dekodiersystem
DE2453981A1 (de) Schaltungsanordnung zur gewinnung des schritt-taktes eines synchronen datensignals
DE2024818C3 (de) Dekodierschaltiingsanordniuig für ein Signalübertragungssystem mit Informationsübertragung mittels eines quadraturmodulierten Trägers, insbesondere für Färbfernsehsignale
DE2521403A1 (de) Schaltungsanordnung zum synchronisieren eines ausgangssignals im takte eines periodischen impulsfoermigen eingangssignals
DE2613930A1 (de) Digitaler phasenregelkreis
DE3313063A1 (de) Digitale phasenstarre schleife
DE2710270A1 (de) Schaltungsanordnung zur erzeugung von synchronisations-impulsen
DE939333C (de) Vorrichtung zum Trennen von Synchronisier- und Signalimpulsen bei Impulskodemodulation
DE2051940A1 (de) Selbsttätiger Baud Synchronisierer
DE3835259C2 (de) Schaltungsanordnung zum Empfang von seriell übertragenen digitalen Daten
DE3633024C2 (de) Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen
DE2015483C (de) Verfahren und Anordnung zum Synchro msieren des Zeichenablaufes einer TeIe graphiezeichen Leseanlage, insbesondere eines Fernschreibers
DE3230271C2 (de)
DE2254038C3 (de) System für synchrone Datenübertragung über einen synchronen digitalen Ubertragungskanal
DE69320616T2 (de) Synchronisierungsschaltung
DE1763234C3 (de) Schaltungsanordnung zum In-Phase-Bringen und In-Phase-Halten eines Servoantriebes in Abhängigkeit von einem als Impulsfrequenz vorliegenden Referenzsignal zur Steuerung eines rotierenden Systems

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: FELTEN & GUILLEAUME FERNMELDEANLAGEN GMBH, 8500 NU

8339 Ceased/non-payment of the annual fee