[go: up one dir, main page]

DE2444072C3 - Indirekter Digital-Analog-Umsetzer - Google Patents

Indirekter Digital-Analog-Umsetzer

Info

Publication number
DE2444072C3
DE2444072C3 DE2444072A DE2444072A DE2444072C3 DE 2444072 C3 DE2444072 C3 DE 2444072C3 DE 2444072 A DE2444072 A DE 2444072A DE 2444072 A DE2444072 A DE 2444072A DE 2444072 C3 DE2444072 C3 DE 2444072C3
Authority
DE
Germany
Prior art keywords
counter
counters
input
digital
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2444072A
Other languages
English (en)
Other versions
DE2444072B2 (de
DE2444072A1 (de
Inventor
Klaus Dipl.-Ing. 2000 Hamburg Sickert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE2444072A priority Critical patent/DE2444072C3/de
Publication of DE2444072A1 publication Critical patent/DE2444072A1/de
Publication of DE2444072B2 publication Critical patent/DE2444072B2/de
Application granted granted Critical
Publication of DE2444072C3 publication Critical patent/DE2444072C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1066Mechanical or optical alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen nach der sogenannten indirekten Methode arbeitenden Digital-Analog-Umsetzer, wie näher im Oberbegriff des Patentanspruchs 1 beschrieben.
Digital-Analog-Umsetzer, die sich weitgehend in einer digitalen Schaltungstechnik realisieren lassen, verwenden meist die sogenannte indirekte Methode. Die indirekte Methode setzt zunächst den digitalen Wert in ein digitales Signal um, aus dem mit einer einfachen Integration das analoge Signal gewonnen werden kann. Bei dieser Methode erfolgt die Verarbeitung also weitgehend digital und die Genauigkeit wird im wesentlichen durch die Stabilität der Niveaus bestimmt, zwischen denen die Ausgangsspannung geschaltet wird.
Derartige nach der indirekten Methode arbeitende Digital-Analog-Umsetzer, nachfolgend kurz mit DAU bezeichnet, sind grundsätzlich z. B. in der Literaturstelle »Elektronische AD- und DA-Umsetzer als Konipakt-Bausteine«, veröffentlicht in »Bauelemente der Elektrotechnik«, Nov. 1972, S. 1 bis 31, insbesondere S. 24 ff., besehrieben. Weitere Angaben finden sich in der Literaturstelle »An Electronic Design practical guide to d/a-conversion«, veröffentlicht in »Electronic Design 22«, Oct. 24,1968, S. 49 bis 88. Die hier insbesondere ab S. 70 gezeigten Schaltungen beziehen sich auf indirekte DAU. Die Schaltungen nach Bild 22, 24 und 25 sind besonders charakteristisch, wobei das Bild 22 weiter unten näher beschrieben werden soll, weil es sich in P i g. I der anliegenden Zeichnung wiederfindet und zur Obersicht diskutiert wird.
Obengenanntes Bild 22 zeigt das Prinzip einer Schaltung für einen indirekten DAU, ff ist die Takt- oder Clock-Prequenz, entsprechend CL in Fig, I. Input XP entspricht in der Zeichnung E, fr=TA T=TO, V0-UA und ist das Analogsignal· Diese »digital circuits« sind Block 1, d. h. also das digitale Netzwerk. Während also die Taktfrequenz CL den Zeitmaßstab gibt- svehen am
ίο Eingang E Impulse unterschiedlicher Breite und/oder Frequenz ganz allgemein oder auch binär kodierte Signale zur Verfügung, das sogenannte digitale Eingangssignal. Am Ausgang des digitalen Netzwerkes wird dann an der Klemme 4 ein pulsbreitenmoduliertes
IS Ausgangssignal erhalten, wie im Bild 22 bzw. unterhalb der F i g. 1 Zeichnung erläutert
Derartige digitale Netzwerke enthalten im wesentlichen vor- und rückwärts zählende Zähler, die als einzelnes Bauelement betrachtet recht aufwendig sind.
μ Deswegen werden auch nur in einer Richtung zählende sogenannte Richtungszähler verwendet.
Bild 22 zeigt im rechten Teil die Analog-Section, bestehend aus einem Schalter und einem Integrator mit nachfolgendem Verstärker. F i g. 1 zeigt den Analog schalter 2, der es gestattet, das Niveau der Ausgangs spannung an der Klemme 4, das z. B. zwischen 0 und + 5V liegen kttfln, zwischen L/l = — 2 V und L/2=+24 V schaltbar zu machen. Der nachfolgende Integrator 3 setzt das Ausgangssignal, dessen Tastver hältnis ein Maß für das Analogsignal ist, in das Analogsignal, die Gleichspannung UA, um.
Die Erfindung bezieht sich nun auf das digitale Netzwerk 1, das es zu verbessern galt Es war nämlich eine preiswerte Lösung eines DAU für die Bedienungs einrichtung eines Massenartikels, nämlich Fernsehemp fängers, zu schaffen. Die dort zu übertragenden Funktionen wie Lautstärke, Helligkeit, Kontrast und Farbsättigung erfordern vier DAU und wären bei herkömmlicher Ausführung, z. B. nich oben beschriebe nem Bild 22 und 24 nach »Electronic design« verhältnismäßig aufwendig geweseil.
Da bei obengenannter Bedienungsfunktionsübertragung der DAU nicht übertrieben schnell arbeiten muß, konnte die indirekte Methode verwendet werden, aber es war zu überlegen, an welcher Stelle gespart werden konnte. Da ein Vor-Rückwärts-Zähler sehr teuer ist, wurden nur Richtungszähler, hier Vorwärtszähler, in die engere Wahl gezogen. Allein dies brachte zwar einen Preisgewinn beim baulement, nicht jedoch so sehr in der Schaltung.
Aus der Literaturstelle »Mc MOS Handbook« von Motorola, Seite 114, ist es bekannt, in jedem Kanal einen Richtungszähler und einen Bezugsrichtungszähler vorzusehen und diese gleich langen Zähler an die »set«- und »reset«-Eingänge eines beiden Zählers gemeinsam nachgeschalteten Flip-Flop anzuschließen. Eine derartige Schaltungsanordnung ist von Nachteil, weil für jeden Kanal ein Richtungs- und ein Bezugsrichtungszähler angeordnet weiden muß. Demgegenüber schafft der aus der DE-AS 17 63 856 bekannte Stand der Technik bereits den Vorteil, für jeden Kanal einen Richtungszähler vorzusehen, aber bei der Verwendung mehrerer Kanäle und damit mehrerer Richtungszähler die höchstwertigsten Zählstufen dieser Zähler jeweils an einem Phasendiskriminator anzuschließen, dessen anderer Eingang an einem Bezugsrichtungszähler angeschlossen ist, wobei dieser Bezugsrichtungszähler für alle Kanäle gemeinsam verwendet wird. Die aus der
DE-AS 17 63 856 bekannte Schaltungsanordnung hat dagegen den Nachteil, daß nicht normale Rjehtungszähler Verwendung finden, sondern für den dort genannten Zweck besonders angepaßte Richtungszähler, deren innerer Schaltungsaufbau also sehr kompliziert ist und daher für Massenartikel ungeeignet
Die Erfindung geht von diesem Stand der Technik aus. Die Aufgabe der Erfindung bestand darin, für die Bedienungseinrichtung eines Massenartikels, also z. B. für die Bedienungsfunktionsübertragung bei Fernsehgeräten, einen DAU, der nach der indirekten Methode arbeitet, zu verwenden, aber gleichzeitig dafür zu sorgen, daß nicht nur einfache Richtungszähler, hier Vorwärtszähler, verwendet werden, sondern daß auch zusätzliche Sperren eingebaut werden, um das Oberschreiten eines Höchstwertes und eines Kleinstwertes zu vermeiden.
Zur Lösung dieser Aufgabe werden bei einer Schaltungsanordnung der eingangs genannten Art nach der Erfindung Maßnahmen ergriffen, wie im Kennzeichen des Patentanspruches beschrieben. Bei einer derartigen Anordnung ist nicht nur die Vielzahl der Ab?rage!ekungen aus den Zählern fortgefallen und nur noch eine einzige Abfrageleitung vorhanden, sondern es ist gleichzeitig dafür gesorgt, daß ein Höchstwert und ein Kleinstwert nicht überschritten werden kann. Eine derartige Überschreitung bzw. Unterschreitung hat nämlich sehr unangenehme Folgen, was z. B. an der Einstellung der Lautstärke erklärt werden soll:
Erreicht nämlich der Zähler seinen Höchstwert, so ist die höchste Lautstärke eingestellt, und wird dann weiterhin noch ein sogenanntes »Plus«-Signal gegeben, dann schaltet der Zähler wieder auf seinen Anfangswert zurück, und es erfolgt schlagartig nach der höchsten Lautstärke die Einstellung der kleinsten Lautstärke. Der umgekehrte Fall ist jedoch viel schlimmer in seinen Auswirkungen, nämlich, wenn die kleinste Lautstärke erreicht ist, und es wird weiterhin e>n »Minus«-Signal gegeben, dann unterschreitet der Zähler seinen Kleinstwert und springt dann wieder auf den Höchstwert, so daß von der Lautstärke Null, also von einer nicht hörbaren Übertragung, als nächstes der Maximumwert eingeschaltet, wird. Bei einer Verwendung für die Bedienungseinrichtung eines Massenartikels muß daher diese Maßnahme ergriffen werden, um die geschilderten unangenehmen Eigenschaften oines Zählers ohne Sperre zu vermeiden.
tn dem genannten Stand der Technik nach der DE-AS 17 63 856 ist dieses Problem nicht angesprochen. Es tritt vermutlich deswegen nicht auf, weil dort die sogenannte Synchronisationsschaltung gleichzeitig ein Rückkopplungssignal mit dem sogenannten Istwert zugeführt wird und daher die Zähleinrichtung völlig anders als beim Gegenstand der vorliegenden Erfindung angesteuert wird. SS
Nach dem Gegenstand dieser Erfindung ist also eier Zähler begrenzt, d. h. er kann nur vorwärts zählen, wenn UA unterhalb i/2 liegt, und er kann nicht »zurückgestellt« werden, wenn UA gleich U1 beträgt. Die angegebenen Signale bleiben also immer eindeutig.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. I ein Prinzipschaltbild eines indirekten DAU,
F i g. 2 ein digitales Netzwerk nach der Erfindung, F i g. 3 das Impulsdiagramm für F i g. 2,
Fig.4 eine Mehrka.ifhchallungsiinordnung nach der Erfindung,
F i g, 5 das Impulsdiagramm zu F i g, 4.
Fig, 1 zeigt die oben bereits näher beschriebene Anordnung, bestehend aus dem digitalen Netzwerk t, dem Netzwerk, das es durch die Erfindung zu verbessern galt, dem Analogschalter 2 und dem Integrator 3.
An der Klemme Ewerden die digitalen Informationen zugeführt Zum Beispiel liegt hinter der Berührungstaste für die Lautstärke »plus« ein Flipflop, das kippt, solange die Taste berührt wird. Der Takt CL macht nun z, B. bei längerem Berühren zehn, bei kürzerem Berühren zwei Rechteckimpulse aus dieser Information durch Schalten eines Tores. Entsprechend bekommt das digitale Netzwerk eine größere oder kleinere Impulsfolge auf seine Zähler, wobei natürlich dafür gesorgt werden muß, daß einerseits die Taktimpulsfolge CL zur denkbaren möglichen kleinsten Auflagedauer des Fingers auf der Berührungstaste groß ist und daß andererseits, und dies ist viel wichtiger, die Taktimpufsfolge an die Geschwindigkeit, mit der sich der DAU einstellen soll, angepaßt ist.
Am Ausgang des digitalen Netzwerkes 1 steht ein pulsbreitenmoduliertes Signal als Ausgangssignal zur Verfügung, dessen Tastverhältnis abhängig von eier bei E eingegebenen Impulsfolge ist und das nunmehr ein Maß für das zu erzeugende Analogsignal ist. Wenn die Impulse an Kle.~me 4 von 0 V auf +5 V und zurück auf 0 V sich ändern können, so entspricht dies oft nicht dem gewünschten Bereich. Daher kann ein Analogschalter 2 vorhanden sein, der das Ausgangssignal zwischen —2 V und +24V schaltet, so daß hinter diesem ein Impuls gleicher Breite, nur anderer, z. B. also größerer. Amplitude verfügbar ist. Der Integrator 3 erzeugt schließlich das Analogsignal UA in Form einer Spannung, die eine Gleichspannung ist und zwischen U 1 und U2 einschließlich der Werte U1 und i/2 liegt, wie unterhalb der Fig. 1 dargestellt Die Gleichspannung dient zur Einstellung eines elektronischen Potentiometers, z. B. also für die Lautstärke.
Fig.2 zeigt das digitale Netzwerk 1 nach der Erfindung. Zl ist ein aus Flipflops Fl bis FXin gleicher Weise wie ZB aufgebauter Vorwärtszähler. Erhält Fi eine Information, so geht sein Ausgang von »Low« auf »High«. Aber nur dann, wenn der Ausgang eines Flipflops von »High« auf »Low« £eht, kippt der nachfolgende, so daß nach einem bestimmten Zyklus alle Flipflops auf »High« stehen. Die Zähler sind also derart gestaltet, daß sie dauernd umlaufen. Zl ist nur ein Richtungszähler, ZB zwar auch, aber er dient als Bezugszähler, um zu gewährleisten, daß die an E nur kurzzeitig zur Verfügung stehende Information dauernd am Ausgang (Klemme 4) in umgesetzter Form erhallen bleibt.
λ i und ZB sind Binärzähler, die also mit gleichem Takt CL umlaufen. Beide Zähler ändern daher dauernd ihren Zustand gleichzeitig. Nur wenn ein Taktimpuls für den einen unterdrückt wird oder weitere hinzukommen, ändern sich die Zustände um diese Zeiten versetzt, wie in Fig.3 dargestellt. Die Zähler haben also z. B., wenn sie um eine Taktzeit TO versetzt sind, die Differenz von eins.
Die F i g. 3 zeigt in Zeile eins den nvit CL bezeichneten Takt, der z. B. eine Frequenz von 60 kHz aufweisen kann und an die gleichnamige Klemme CL in Fig.2 angelegt wird. Zeile zwei in Fig.3 zeigt das Ausgangssignal QNi des höchstwertigsten Flipflops FX des Zählers Zl. Zeile drei zeigt das entsprechende Ausgangssignal QN 2 des Flipflops FX des Zählers ZB.
Das Exclusiv-ODER-Glied 12 verknüpft die beiden Signale QN1 und QN2; an seinem Ausgang 4 wird das Ausgangssignal QA (Zeile vier in Pig.3)erhalten. Weil die Zähler Z1 und ZBihren Zustand gleichzeitig ändern, wenn noch nie eine Impulsfolge auf den Eingang E gegeben wurde und auch zur betrachteten Zeit gegeben wird, haben QNi und QN2 die in Fig.3, Zeilen zwei und drei, gezeichneten Verläufe und QA hat einen Wert, der einem Ausgangswert von UA = U1 = 0 V entspricht.
Wird an den Eingang Feine Impulsfolge gegeben, so ändern sich die Zustände der Zähler ZX und ZB unterschiedlich, wie QNX und QN 2 in den Zeilen fünf und sechs nach F i g. 3 zeigen. Das Ergebnis ist dann ein Ausgangssignal QA, wie in Zeile sieben gezeigt, das schließlich zu einem t/4-Wert führt, der zwischen U I '5 und L/2 liegt.
Der Höchstwert für UA = U2 wird erreicht, wenn die Impulsfolge am Eingang E derart lange anlag. Haß Hje Zustände der Zähler Z X und ZBsich genau entgegengesetzt ändern (Zeilen acht, neun und zehn nach F i g. 3).
Da nunmehr der Höchstwert erreicht ist, muß die Durchschaltung vom Eingang E auf den Eingang des Zählers ZX gesperrt werden. Hierzu sind eine RUckführungsleitung 6, zwei Gatter 8 und 9 sowie ein Inverter 7, wie in Fig.2 gezeigt, angeordnet, die dafür sorgen, daß das Ausgangssignal QA in der richtigen Phasenlage an die Eingänge gelangt. Hierzu wären nur das Gatter 9 und der Inverter 7 erforderlich. Weil aber auch beim Kleinstwert ^LM = OVoIt, QA wie in Zeile vier nach Fig.3 angegeben) eine Unterschreitung verhindert werden muß, ist auch ein Gatter 8 eingeschaltet. Ein Vorstellen des DAU-Inhalls wird also nur zur Zeit QA- »0« zugelassen, ein Rückstellen dagegen nur zur Zeit ζλ4 = »1«.
Die Vor- und Rückeinstellung ist an Hand der F i g. 4 und 5 näher besprochen, wobei die Klemme 5 nach F i g. 2 auch eine Eingangsklemme, jedoch für die Rückstellung, wie nachfolgend näher beschrieben, ist.
Fig.4 und 5 zeigen die Schaltungsanordnung mit zugehörigem Impulsdiagramm für ein Beispiel mit mehreren Richtungszählern Zl, Z2 und ZM und nur einem Bezugszähler ZB. Die Rückführungsleitungen 6 sind der Übersichtlichkeit nicht mitgezeichnet. Da alle Zähler Zl bis ZM über den Bezugszähler ZB miteinander verknüpft sind, muß z. B. dann, wenn nur Zl um einen Schritt vorgestellt werden soll, an den Eingang RWi ein Signal für Zl geliefert werden. Soll dagegen ZI um einen Schritt zurückgestellt werden.
d. h. Lautstärke »geringer«, so wird Zflum einen Schritt vorgestellt. Damit sich nun aber nicht QA ? und QAM mit ändern, müssen Z2 und ZM gleichzeitig einen Schritt vorgestellt werden.
Die »Vor«-!nformation für ZI kommt daher an den Eingang RWi, die für Z2 an RW2, die für ZM an R WM. Die »Rückw-Information für Z1 kommt dann als »Vor«-Information an den Eingang VWI für ZB, ZM und Z2, nur nicht an Zl. Desgleichen sind die Signale für die »Rück«-Informationen an die Eingängp VW2 und VWM geschaltet. Die Eingänge VW entsprechen also dem Eingang E nach F i g. 2 und die Eingänge RW dem Eingang 5 nach F i g. 2.
Vorausgesetzt ist also auch bei F i g. 4, daß alle Zähler ZI, Z 2, ZN und ZB mit gleichem Takt CL umlaufen.
Werden weitere Impulse unterdrückt oder hinzugefügt, so ändert sich diese Differenz entsprechend. Pu-Finuahp Hpr 711 u/anHplnHpn HiouaUn (".rfiRe erfc!^! also seriell durch einen Eingriff in das Taktsignal und wird durch ganzzahlige Vielfache der Taktperiodendauer ausgedruckt. Die Eingabe kann aber auch parallel erfolgen, indem die Zähler auf eine der digitalen Größe entsprechende Differenz gesetzt werden.
Fin Zählerpaar ZI und ZB mit N Stufen kann so 2fN-i)+ ] verschiedene digitale Werte für die Umsetzer annehmen. Sie sinJ als »Phasenverschiebung« der Ausgang signale der höchstwertigsten Flipflops FX von 0 bis 2'""1 Taktzeiten in den Zählern gespeichert (Fig. 3). Diese Phasenverschiebung wird also von dem Exclusiv-ODER-Glied 12 in ein Si<?na| umgeformt, dessen zeitlicher Mittelwert dem Analogwert UA entspricht. Gemäß seiner logischen Definition entscheidet also das Exclusiv-ODER-Glied 12, wann die Zustände der beiden höchstwertigsten Flipflops FX gleich bzw. ungleich sind. Sein Ausgangssignal QA hat folglich ein Tastverhältnis, das der digitalen Inhaltsdifferenz der Zähler ZI und ZB entspricht und das nach Integration einen entsprechenden analogen Wert UA liefert, wie oben näher beschrieben.
Bei einer Differenz der Zählerinhalte von Vs " sind also die Ausgangssignale der höchstwertigsten Zählerausgänge FX genau gegenphasig. Das Ausgangssignal QA des Exclusiv-ODER-Gliedes 12 ist also ständig »I«. der Maximalwert der Phasendifferenz ist erreicht (Fig. 3). Diese einfache Auswertung ermöglicht mit einer /»/-stufigen Zählerkette eine Auflösung von 2^-0+ !Stufen.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Schaltungsanordnung für einen nach der sogenannten indirekten Methode arbeitenden Digital-Analog-Umsetzer für mehrere zueinander parallelliegende Umsetzkanäle, bei der im ersten Umsetzkanal zwei ständig mit dem gleichen Takt umlaufende binäre Richtungszähler, von denen einer als Bezugsrichtungszähler geschaltet ist, angeordnet sind, jedem dieser Zähler das digitale Eingangssignal zugeführt wird und die an den Ausgängen abnehmbaren Signale derart miteinander verknüpft werden, daß ein pulsbreitenmoduliertes Ausgangssignal entsteht, das einem Integrator zur Bildung des eigentlichen analogen Ausgangssignals zuführbar ist und bei der die in jedem Umsetzkanal liegenden Richtungszähler mit dem Ausgang ihrer höchstwertigsten Zählstufe an den einen Eingang eines jeden Richtungs7ählers nachgeschalteten Auswertegliedes angeschlossen sind und jeder der anderen Eingänge eines dieser Auswerteglieder mit dem Ausgang der höchstwertigsten Zählstufe des allen gemeinsamen Bezugsrichtungszählers verbunden sind, dadurch gekennzeichnet, daß das Auswerteglied ein Exklusiv-ODER-Glied (12) ist und der Ausgang jedes Exklusiv-ODER-Gliedes (12) über einen Inverter (7) mit dem Eingang eines dem Bezugsrichtungszähler (ZB)bzw. dessen Eingangsgatter (11) vorgeschalteten ersten Steuergatter (8) und gleichzeitig mit dem Eingang eines dem jeweiligen Exklusiv-ODER-Glieu (12) zugeordneten Richtungszählers (Zi) bzw. dessen Einyangsgt.ter (10) vorgeschaltetem zweiten SteuergatCir (9) verbunden ist.
DE2444072A 1974-09-14 1974-09-14 Indirekter Digital-Analog-Umsetzer Expired DE2444072C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2444072A DE2444072C3 (de) 1974-09-14 1974-09-14 Indirekter Digital-Analog-Umsetzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2444072A DE2444072C3 (de) 1974-09-14 1974-09-14 Indirekter Digital-Analog-Umsetzer

Publications (3)

Publication Number Publication Date
DE2444072A1 DE2444072A1 (de) 1976-04-01
DE2444072B2 DE2444072B2 (de) 1977-09-08
DE2444072C3 true DE2444072C3 (de) 1979-07-05

Family

ID=5925794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2444072A Expired DE2444072C3 (de) 1974-09-14 1974-09-14 Indirekter Digital-Analog-Umsetzer

Country Status (1)

Country Link
DE (1) DE2444072C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3236335C1 (de) * 1982-09-30 1984-05-30 Jedam Communication GmbH, 7000 Stuttgart Ansteuereinrichtung

Also Published As

Publication number Publication date
DE2444072B2 (de) 1977-09-08
DE2444072A1 (de) 1976-04-01

Similar Documents

Publication Publication Date Title
DE2541163A1 (de) Phasen- und/oder frequenzkomparator
DE2162486B2 (de) Digital gesteuerter Impulsgenerator
DE1000861B (de) Schaltungsanordnung zur Herstellung eines binaeren Codes
DE2618633C3 (de) PCM-Decodierer
DE1549603B1 (de) Korrelator
DE2201939C3 (de) A-Codierer mit automatischem Ladungsabgleich
DE69515018T2 (de) Schaltung zur konversion serieller in parallele daten
DE2842374C2 (de) Verfahren und Vorrichtung zur Code- Umsetzung
DE68913967T2 (de) Sigma-Delta-Konverter mit einer Dämpfungsfunktion sowie einer Übertragungsfunktion, die unempfindlich gegenüber Fehlanpassungen der Anstiegs- und Abfallzeiten der Schaltelemente ist.
DE2444072C3 (de) Indirekter Digital-Analog-Umsetzer
EP0541878A1 (de) Delta-Sigma-Analog/Digital-Wandler
DE2849001C2 (de) Netzwerk für adaptive Deltamodulation
DE4431791C2 (de) Signalauswahlvorrichtung
DE4242201A1 (de) Schaltungsanordnung zum Verzögern eines Nutzsignals
DE3046772C2 (de) Taktgenerator
DE1039768B (de) Logisches magnetisches Element
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
DE3614272A1 (de) Verfahren und anordnung zur schnellen und praezisen messung der frequenz eines signals
DE1170464B (de) Mit Pulscodemodulation arbeitende UEber-tragungsanordnung
DE2030991B2 (de)
EP0387685A2 (de) Verfahren zur Spannungs-Frequenz-Wandlung und Einrichtung zur Durchführung des Verfahrens
DE1065192B (de) Nach dem Dezimal-System arbeitende elektronische Rechenmaschine
DE3319300C2 (de)
DE3916482A1 (de) Verfahren zur umwandlung von aus datenworten gebildeten digitalen signalen sowie digital/analog-wandler
DE3045018C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee