DE2409472B2

DE2409472B2 -

Info

Publication number: DE2409472B2
Application number: DE2409472A
Authority: DE
Inventors: Shakir Ahmed Abbas; Conrad Albert Barile; Ralph David Lane; Peter Tsung-Shih Beacon Liu
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-03-16
Filing date: 1974-02-28
Publication date: 1980-12-04
Also published as: US3836992A; IT1006903B; JPS49123244A; FR2221787A1; CA1023859A; GB1460599A; DE2409472C3; DE2409472A1; FR2221787B1; JPS54155B2

Description

Die Erfindung betrifft ein Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET, bei dem in einem Halbleitergrundkörper zwei beabstandete Dotierungsgebiete als Source- und Drainzonen mit gegenüber dem Grundkörper entgegengesetzter Leitfähigkeit vorgesehen sind und der Halbleiterkörper im Gate-Bereich von einer ersten Isolierschicht, einer darüber angeordneten elektrisch isolierten ersten offenen (floating) Gate-Elektrode sowie einer davon durch eine zweite Isolierschicht getrennten zweiten elektrisch von außen zugänglichen Gate-Elektrode bedeckt ist

Ein Speicherelement mit einem derartigen strukturellen Aufbau ist bereits aus der Veröffentlichung im IBM TDB, Vol. 14, No. 11, April 1972, Seite 3356 bekannt Die Erfindung hat sich die Aufgabe gestellt, in dieser Weise aufgebaute Speicherelemente bezüglich ihres Schaltverhaltens sowie im Sinne einer einfacheren Herstellbarkeit zu. verbessern. Zui Lösung dieser Aufgabe sieht die Erfindung ein Halbleiterspeicherelement der im Patentanspruch 1 gekennzeichneten An vor. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprixhen gekennzeichnet

Die Erfindung wird im folgenden an Hand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt

Fi g. 1 ein vereinfachtes schcmatischcs Schaltbild für die Anwendung einer Speicherzelle nach der Erfindung,

F i g. 2 eine Querschnittsdarstellung einer bevorzugten integrierten Ausführungsform der Speicherzelle von F i g. 1 und

F i g. 3 ein vereinfachtes Ersatzschaltbild der Löschgate-Struktur von F i g. 2.

Die in F i g. 2 dargestellte Speicherzelle stellt den Aufbau einer einzelnen Speicherstelle innerhalb einer umfangreicheren Gesamtanordnung dar. Die Speicherzelle umfaßt einen elektrisch löschbaren Avulaiche-Injektions-FET I, dei in Reihe mit einem zwischen die Bitleitung 3 und Massepolentia! geschalten Zugriffs-f-ET 2 liegt. Die Gate-Elektrode des FET2 ist mit der Wortleitung 4 verbunden. Die obere (Lösch-) Gate-Elektrode 5 des FET 1 ist an die Löschleitung 6 angeschlossen. Beide FETs 1 und 2 sind P-Kanal-Fcldeffekttransistoren. Die Binärinformation »1« wird in den ΓΕΤ 1 durch gleichzeitiges Anlegen eines negativen Potentials an die Bitlcitung 3 sowie an die Wortleitung 4 eingeschrieben. Im Rahmen des später im Zusammenhang mii Fig.2 beschriebenen bevorzugten Ausführungsbeispiels werden an die Bitleitung 3 und die Wortleitung 4 zu diesem Zweck Impulse von -30 V mit einer Impulslänge von etwa 10 bis 100 \xs angelegt.

Der FET 2 arbeitet bezüglich der angelegten negativen Spannungsimpulse als sogenannte Soiirccfolgcr und lädt das mit ihm direkt verbundene Draingebiet des FRT 1 so ausreichend auf ein negatives Potential auf, daß bezüglich des P + -Drainiibcrgangs von FKT 1 zum an Masscpoiential liegenden Substrat die Avalanche-Bedingungen vorliegen. Das elektrisch nicht fixierte offene (floating) Gate 7 des I'F.T 1 befindet sich zunächst auf Masscpoiential und wirkt so als

Feldelektrode zur Reduzierung der Durchbrucbspannung an der Oberfläche des Drainübergangs. Der Lawinendurchbrucheifekt (Avalanche breakdown) des Drain-Obergangs hat zur Folge, daß sogenannte heiße Elektronen an der Substratoberfläche auftreten, die ihrerseits durch die das offene Gate 7 vom Substrat trennende Isolierschicht injiziert werden. Diese injizierten Elektronen gehen damit durch das Gate-Oxyd hindurch und werden schließlich von dem offenen Gate 7 eingefangen. Die auf diese Weise von dem offenen Gate akkumulierte negative Ladung ist eine Funktion der Amplitude, der Länge der für die Erzeugung des Lawinendurchbruchs des P+ -Drain-Übergangs von FET 1 verwendeten Impulse sowie der Leckstromeigenschaften des Dielektrikums, das die obere Gate-Elektrode von dem offenen Gate trennt.

Der Feldeffekttransistor 2 umfaßt, wie aus F i g. 2 hervorgeht, ein P +· Drain-Diffusionsgebiet 8, eine P-dotierte polykristalline Siliziumelektrode als Wortleitung 4', eine 800 Ä dicke thermisch aufgewachsene Silizhundioxyd-Gateisolierschicht 10 und ein P+ -dotiertes Source-Diffusionsgebiet 11. Die Bithitung 3' ist an das Drain-Gebiet 8 angeschlossen. Die Bit- und Wortleitungen 3' und 4' in F i g. 2 entsprechen den Bit- und Wortleitungen 3 und 4 von Fig. 1. Eine passivierende Siliziumdioxydschicht 9 vollendet den vertikalen Aufbau dieser Struktur.

Das Drain-Gebiet des FET 1 und das Source-Gebiet des FET 2 von Fig. 1 sind durch das gemeinsame P+-Diffusionsgebiet 11 in Fig.2 realisiert. Wie weiter aus Fig.2 hervorgeht, umfaßt der FET 1 das P+-Draindiffusionsgebiet U, eine offene (floating) P-dotierte polykristalline Silizium-Gateelektrode T, eine 800 Ä dicke thermische SiliziumdioKydschicht als Gate-Dielektrikum 12, eine 1000 Ä dicke P-dotierte thermisch aufgewachsene Siliziumdioxydschicht 13, eine Löschleitung 6' sowie ein P+ -Source-Diffusionsgebiet 14, das über den Anschluß 16 mit Massepotential verbunden ist Beide FETs 1 und 2 sind in einem gemeinsamen N-dotierten Siliziumsubstrat 15 ausgebildet.

Bei genügend großer angesammelter negativer Ladung auf dem offenen Gate wird eine leitfähige Inversionsschicht zwischen dem Source- und Drain-Gebiet 14 bzw. 11 des Speicherelements gebildet. Bei Vorhandensein eines leitfähigen Kanals wird in der Nähe der Drain-Zone 11 ein transversales Randfeld erzeugt, das ein zusätzliches heiße Elektronen erzeugendes Feld bereitstellt. Die Anzahl der erzeugten heißen Ladungsträger wird mit negativer Aufladung des offenen Gates reduziert. Mit zunehmender negativer Ladung wird die für den Lawinendurchbruch zwischen dem Draingebiet 11 und dem Substrat 15 erforderliche Spannung erhöht. Ein Gleichgewichtszustand wird erreicht, wenn dia Spannung zwischen dem Draingebict 11 und der offenen Gate-Elektrode T in dem angeführten Beispiel unterhalb von 10 V fällt. Wie bereits oben erwähnt, werden Impulse von etwa —30 V und einer Impulsdauer von etwa 10 bis IGOfis an die Bitleitung 3' und die Wortleitung 4' angelegt, wobei das P + -Diffii$ionsgebief 11 auf etwa -25 V aufgeladen wird, so daß der Übergang /wischen dem Source-Diffusionsgcbict 11 und dem Substntl Ii unterhalb der offenen Gaic-Elcktrode T dem Lawincndurchbruchseffekt unterworfen wird. Um das l.awincndurcl.bruehs potential zu verringern, kann eine Phosphorimplanuition in das KanalgebK't des Speicherelement»» und zwar in der Nähe des Dirfiisioiisgebictcs Il angewandt werden. Die Dauer der gleichzeitig an die Bit- und Wortleitungen 3' bzw. 4' angelegten negativen Impulse ist auf solche Werte beschränkt, die bei normalen Speicher- und Logikanwendungen das Erreichen des

ι Gleichgewichtszustandes nicht erlauben. Zusätzlich haben Experimente gezeigt, daß die offene Gate-Elektrode T dadurch auf etwa —10 V gehalten bzw. geklemmt wird, daß zwischen dem Lösch-Gate 5' und dem offenen Gate 7' ein feldabhängiges P-dotiertes

in Oxyd 13 vorgesehen ist. Obwohl die offene Gaieelektrode T durch Impulse höhere Amplitude oder längere Impulsdauer auf eine demgegenüber höhere Spannung, z. B. — 15 V, aufgeladen werden kann, wird sich diese auf dem offenen Gate T befindliche Ladung innerhalb

ι -, weniger Minuten auf — 10 V absenken.

Beim Schreiben einer binären »1« vird demnach eine negative Ladung auf dem offenen Gate T vorhanden sein. Die elektrische Löschung dieser Ladung wird durch Anlegen einer positiven Spannung an das

κι Lösch-Gate 5' über die Löschleitung 6' bewirkt. Aus F i g. 3 wird deutlich, daß bei einem <λ das Lösch-Gate 5' angelegten positiven Impuls eine Spannung V2 über die durch das Oxyd 13 in F i g. 2 dargestellte Kapazität C1 auf dem offenen Gate bewirkt wird. Es gilt:

Vl = VO +

Cl

Cl +Cl

VL.

VO bedeutet dabei das gespeicherte Potential auf «ι dem Gate T und C2 ist die Kapazität des Gate-Dielektrikums 12 von F i g. 2. Wenn man die Abmessungen des Speicherelements derart optimiert, daß der Oxydbereich oberhalb des offenen Gates T klein ist gegenüber dem Oxydbereich unterhalb des offenen j-, GaUs (C'1 klein gegenüber C2), wird der größere Anteil der Löschspannung VL über die obere Oxydschicht 13 (Cl) zwischen dem Löschgate 5' und dem offenen Gate T eingeprägt. Die thermisch aufgewachsene Oxydschicht 13 unter dem Löschgate ist von der P-dotierten polykristallinen Siliziumschicht des offenen Gates 7 im Laufe ihrer thermischen Ausbildung ebenfalls P-dotiert. Die P-Dotierung dieser (Lösch-) Oxydschicht 13 bedingt die im Rahmen der Erfindung besondere Eigenschaft dieser Schicht, daß sie nämlich einerseits bei kleinen Feldstärken (wenn Information gespeichert werden soll) nur geringe Leckströme zuläßt, andererseits bei höheren Feldstärken (wenn gespeicherte Information gelöscht werden soll) hohe Leckstrompfade bereitstellt. Im Speicherbetrieb ist das Lösch-

-,o Gate 5' an Massepotential angeschlossen. Beim Löschen wird ein +30V-lmpuls von mindestens Ims und vorzugsweise von etwa 100 ms Dauer an das Lösch-Gate 5' angelegt, urr. die negative Ladung auf dem offcien Gate 7' vollständig zu beseitigen.

■->■-, Auf Grund von entsprechenden Versuchen an einer derartigen Speiciierstruktur nach F i g. 2, kann angenommen werden, daß die Datenhaltezeit etwa ein Jahr bei einer Kristalltemperatur von 85°C betragen dürfte. Es gibt allerdings Hinweise, daß dabei nur eine

M) beschränkte Anzahl von Spcuk-ivyklen, d. h. Schreib-ZLöschvorgängen möglich im Ia kann jedoch v/eiterhin angenommen werden, il.il'. etwa 1000 Arbeitszyklen unter Benutzung derselben Schrcib-ZLöschpotcntialc realisierbar sind. Demzufolge

h-> ist eine Struktur "ntsprechenil F-" ig. 2 in erster Linie geeignet für Anwendungen im Zusammenhang mit Speichern, die überwiegend ausgelesen werden (sog. read-mostly memories).

Halbleitermaterialien wie Silizium sind gekenn/eichnet durch das Vnrh.indensein einer sogenannten verbotenen /one /wischen dem l.citungs- und Valenzband. Elektronen im Leitungsband und Defektelektronen bzw. Löcher im Valenzband tragen dabei /um Leilungsvorgang im Halbleiterkörper bei. Unter Glcichgewiehisbedingungen ist die sogenannte Generations- mit der Rekombinationsraie gleich, so dall der Überschtißeffekt Null ist. Unter dem Einfluß hoher elektrischer Feldstärken können in einem einkristallinen Siliziummatcrial die Elektronen und Löcher jedoch eine so hohe kinetische Energie gewinnen, dall sie zusätzli ehe Llektronen und Löcher erzeugen, was zu einer Vervielfachung der beweglichen Ladungsträger und damit /um Lawinen- bzw. Avalanchc-Effekt führt I¹Hi einen l.awinendurehbrucheffekt zu bekommen, muli man ein starkes elektrisches Feld vorsehen, um ein Verarmungsgebiet an der Oberfläche des einkristallinen .Siü/ji:;?; Sühv.ru!·. /t! cr/ci!"c:i /'.:r !likhsrs·· e;"c·. Vcrarmungsgebicles an der Oberfläche des Siliziumsubstrats wird ein elektrisches Feld in der normalen Richtung zur Oberfläche so ausgerichtet, dall die Maioritätsträgcr aus dem Oberflächenbereich verdrängt werden. Wenn genügend Minoriiätsträgcr erzeugt werden, tritt normalerweise eine Oberflacheninversion auf. so daß sich das Obcrflachenpotenu.il stabilisiert. Wenn jedoch das in Normalenriehtiirig zur Oberfläche angelegte elektrische Feld groll genug und von sehr kurzer Dauer isl. steigt die I eidstärke im Verarniungsgebict auf den für den Fmsat/ des Lawinendurchbruchs erforderlichen kritischen Wen an und kann einen Leitungsvorgang durch das Vcrarmiingsgebiel im Substrat in eine über dem Substrat befindliche Sili/iumotydschicht bewirken. Im Falle eines P-dotierten einkristallinen Sili/iumsubstrats mit einer darüber angeordneten Sili/iumoxydschicht werden auf Cirund einer hochfrequenten sinusförmigen Anregungsspannung F.lektroncn während jeder positiven Halbschwingung in die Sili/kimoxydschiehl inji/iert. Während jedes negativen Schwingungsab Schnitts werden die Elektronen von der Oberfläche des .Substrats verdrängt.

Da ein Avalanche-Effekl in der oh'n beschriebenen Weise in Leitern (d.h. auf Äquipotentialflächen) nicht auftreten kann und unter Berücksichtigung der Tatsache, dall selbst leicht dotiertes polvkristallincs Silizium einen Leiter darstellt, kann davon ausgegangen werden, iiall Phänomene, die ein Verarnuingsgehiet erfordern, wie z. Ii. der Avalanche Effekt, in polvkristallinem Sili/iummaierial nicht auftreten können. Folglich ergibt sich die Loschung der negativen Ladung auf der offenen !'•dotierten polykristallinen Sili/iumgatc-Elektrode T in I i g. 2 nicht als Folge eines Avalanche-Üffeklcs im j> ,j...,._.,-!.,,> .,,,kl.-,it_:.η.,,._.,, S:!i.'::.'.':::;:;:!er:::! Vie!::::/!:: ist anzunehmen, was auch durch experimentelle Untersuchungen unterstützt wird, dall der l.öschvor gang einfach durch l.eekstromleilung durch die Sili/iumdiowdschiclii 15 zum I.ösch-C'iate V vor sich geht, wenn ehe l.oschleitiing ft', wie oben beschrieben wurde, gegenüber dem Substrat 15 mit positiven Impulsen beaufschlagt wird. Selbst wenn eine gewisse Tendenz hm zum Avalanche-Diirchbruch bestehen sollte. \'rd durch den erhohlen l.eckstroni einer Oxidschicht, die thermisch auf einem l'oKsiliziiimsub st rat aufgewachsen ist. wie bei der auf dem offenen date 7 aufgewachsenen (Kydschicht I λ. der \iifbau der dazu erforderlichen kritischen elektrischen Feldstärke über tier Oxidschicht 13 gegenüber dem offenen Cialc 7 verhindert.

Hierzu I Blatt Zeichnungen

Claims

Patentansprüche:

1. Halbleiterspeicherelement mit einem Doppelgate-lsolierschicht-FET, bei dem in einem Halb- ϊ leitergrundkörper zwei beabstandete Dotierungsgebiete als Source- und Drainzonen mit gegenüber dem Grundkörper entgegengesetzter Leitfähigkeit vorgesehen sind und der Halbleiterkörper im Gate-Bereich von einer ersten Isolierschicht, einer darüber angeordneten elektrisch isolierten ersten offenen Gate-Elektrode sowie einer davon durch eine zweite Isolierschicht getrennten zweiten elektrisch von außen zugänglichen Gate-Elektrode bedeckt ist, dadurch gekennzeichnet, daß ι} zur Entladung der ersten Gate-Elektrode (7, T) ein spannungsabhängiger Leckstrompfad durch die zweite Isolierschicht (13) zur zweiten Gate-Elektrode (5,5' bzw. 6') vorgesehen ist.

2. Halbleiterspeicherelement nach Anspruch 1, dadurch! gekennzeichnet, daß die erste Gate-Elektrode (7, T) aus dotiertem polykristallinen Halbleitermaterial besteht

3. Halbleiterspeicherelement nach Anspruch 2, dadurch gekennzeichnet, daß die erste Gate-EIek- >i trode (13) aus P-dotiertem polykristallinem Halbleitermaterial besteht.

4. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Isolierschicht thermisch auf der m ersten Gate-Elektrode ausgebildet ist.

5. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß die zweite Isolierschicht aus thermisch aufgewachsenem Siliziufiidiox d besteht, daß durch π Oxydation der darunterliegenden aus P-dotiertem Silizium bestehenden ersten Gate-Elektrode gebildet ist, wobei als Dotierungsstoff vorzugsweise Bor verwendet ist.

6. Halbleiterspeicherelement nach einem der w vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Einschreiben der Speicherinformation unter Ausnützung eines Avalanche-Effektes über ι iie erste Isolierschicht eine vorzugsweise negative Ladung auf die erste Gate-Elektrode gebracht wird, r> und daß zum Löschen der Speichfrinformation der spannungsabhängige Leckstrompfad über die zweite Isolierschicht ausgenutzt wird.

7. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeich- "> <> net, daß die Fläche der zweiten Isolierschicht auf der ersten Gate-Elektrode kleiner ist als die Fläche der ersten Isolierschicht unterhalb der ersten Gate-Elektrode.

8. Halbleiterspeicherelement nach einem der Yi vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolierschicht etwa 800 Ä und die zweite Isolierschicht etwa 1000 Ä dick ist.

9. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeich- m> net. daß mm Löschen der Speicherinformalion im Falle einer negativen gespeicherten Ladung ein positiver Spannungsimpuls von mindestens I ms Dauer verwendet wird.

10. Halbleiterspeicherelement nach einem der *"> vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Kapa/itätswert der von tier ersten Gate-elektrode, der /weiten Isolierschicht und der zweiten Gate-Elektrode gebildeten Kondensatorstruktur (Ci) kleiner ist als der Kapazitätswert der vom Halbleitergrundkörper, der ersten Isolierschicht und der ersten Gate-Elektrode gebildeten Kondensatorstruktur (C2).