DE2328976C2 - Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher - Google Patents

Description

Die Erfindung bezieht sich auf ein Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher mit einer Matrix aus Wort- und Abfühlleitungen und Mitteln zum nur kapazitive;¹ Koppeln der Wortleitungen mit den Abfühlleitungen an vorbestimmten Kreuzungs-

punkten.

Zusammensetzbare kapazitive Festwertspeicher

(CCROM) werden unter anderem dazu verwendet, Prototypen von rechnerorientierten Produkten zu entwickeln und neue Produkte störungsfrei zu machen.

Solche CCROM sind an Ort und Stelle änderbar, d. h. es können an Ort und Stelle verschiedene logische Verbindungen geändert werden, z. B. während des Störungsfreimachens bei der Entwicklung. Dadurch

ίο entfällt die Notwendigkeit, jedesmal einen neuen Festwertspeicher zu bestellen, wenn ein Fehler in der Logik festgestellt wird oder wenn eine andere logische Folge ausgewertet werden soll.

Festwertspeicher (CCROM) werden seit einigen Jahren in Form von Halbleiter-Festwertspeichern und kapazitiven Festwertspeichern verwendet. Halbleiter-Festwertspeicher sind firoße Anordnungen von Halbleiterzellen, die auf einer einzigen Siliziumscheibe in MOS-Technik hergestellt werden. Kapazitive Festwertspeicher sind wie erläutert deshalb günstig, weil man bei ihnen an Ort und Stelle Änderungen vornehmen kann, doch haben sie bislang den Nachteil, daß sie nur ODER-Verknüpfungen ermöglichen, also die boolesche Summenfunktion, die im folgenden durch das Pluszeichen ausgedrückt wird.

Aus der US-PS 33 50 691 ist ein änderbarer, kapazitiver Festwertspeicher bekannt, dei eine Matrix aus Wort- und Abfühlleitungen enthält, die an den Kreuzungspunkten über Kondensatoren kapazitiv miteinander gekoppelt sind. Wahlweise können die Wortleitungen und die Abfühlleitungen bei dieser bekannten Anordnung über Kondensatoren mit Masse verbunden werden.

Aus der US-PS 35 66 153 ist ein Halbleiter-Festwert-

)5 speicher zur Bildung eines booleschen Produktes bekannt, bei dem die Knotenpunkte zwischen den Wortleitungen und den Abfühlleitungen durch Feldeffekttransistoren überbrückt sind. Der bekannte Festwertspeicher weist darüber hinaus Eingangsleitungen

4(i auf, die zum einen das wahre Eingangssignal und zum anderen das komplementäre Eingangssignal zuführen. Die ausgewählten wahren und komplementären Leitungen sind dann über die Feldeffekttransistoren an entsprechende Ausgangsleitungen angeschlossen und zwar abhängig von der Verknüpfung, die mit diesem Festwertspeicher durchgeführt werden soll. Zu diesem Zweck wird das Gate des Feldeffekttransistors mit der jeweiligen Eingangsleitung verbunden, während die Source-Elektrode des Feldeffekttransistors mit einer Bezugsspannung und die Drain-Elektrode mit Masse verbunden ist. Mit dieser bekannten, mit Feldeffekttransistoren an den Knotenpunkten versehenen Anordnung sind im Gegensatz zu den bekannten kapazitiven Festwertspeichern auch andere Verknüpfungen als die reine ODER-Verknüpfung möglich.

Aufgabe der vorliegenden Erfindung ist es, ein Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher zu schaffen, das bei Kombination verschiedener kapazitiver Festwertspeicher die Möglichkeit

ho verschiedener boolescher Verknüpfungen, beispielsweise von UND-ODER, UND-UND, ODER-ODER, ODER-UND-Verknüpfungen sowie ähnliche Kombinationen bei drei oder mehr Speichern ermöglicht.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst,

h5 daß jede Wortleitung in eine erste Leitung für das logisch wahre Eingangssignal und eine zweite Leitung für das logische Komplement des wahren Eingangssignals aufgeteilt ist, daß zwischen jede Wortleitung und

die jeweiligen ersten und zweiten Leitungen eine Torschaltung geschaltet ist, die von einem Taktsignal gesteuert wird und daß zum Taktzeitpunkt alle Abfühlleitungen bis auf eine einen Ausgangsimpuls liefern.

Die erfindungsgemäße Lösung gestattet, unter Verwendung eines kapazitiven, änderbaren Festwertspeichers wahlweise boolesche UND- bzw. ODER-Verknüpfungen der auf den Wortleitungen abgegebenen Eingangssignale zu erzeugen und beim Zusammenschalten von zViti oder mehr Speichern beliebige Kombinationen boolescher UND- bzw. ODER-Verknüpfungen abzugeben.

Vorteilhafte Ausgestaltungen der erfindungsgemäßen Lösung sind den Merkmalen der Unteransprüche zu entnehmen.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles soll der der Erfindung zugrunde liegende Gedanke näher erläutert werden. Es zeigt

F i g. 1 einen zur Bildung des booleschen Produkts ausgebildeten Halbleiter-Festwertspeicher nach dem Stand der Technik,

F i g. 2 einen kapazitiven Festwertspeicher zur Summenbildung, nach dem Stand der Technik,

F i g. 3 ein erstes Ausführungsbeispiel eines kapazitiven Festwertspeichers, welcher zur Bildung des booleschen Produkts ausgebildet ist, und

Fig.4 eine Schaltungsanordnung für die Reihenschaltung zweier kapazitiver Festwertspeicher.

In den einzelnen Figuren werden gleiche oder in gleichwirkende Teile jeweils mit denselben Bezugrzeichen bezeichnet und gewöhnlich nur beim ersten Auftreten beschrieben.

In der folgenden Beschreibung werden, soweit möglich, die Begriffe nach DIN 44 300, Ausgabe März i^r> 1972, verwendet. Für Paare von binären Signalen werden unter anderem die Begriffe wahres Signal und komplementäres Signal, oder hohes Signal und niederes Signal verwendet. Damit sind Paare von Binärzeichen gemeint.

Zur Erläuterung der vorliegenden Erfindung ist es zweckmäßig, zunächst kurz die Festwertspeicherschaltungen nach dem Stand der Technik zu beschreiben. Fig. 1 zeigt einen Halbleiter-Festwertspeicher 10 nach dem Stand der Technik, welcher so geschaltet ist, daß er 4 > eine UN D-Verknüpfung ergibt, welche auch als boolesches Produkt bezeichnet werden kann. Der Festwertspeicher 10 enthält Eingangsleitungen 12/4, 12ß sowie Ausgangsleitungen 14/4, 14Ä Jede »wahre« Eingangsleitung 12Λ, MB verzweigt sich zu einem NICHT-Glied 16/4, bzw. 16ß, an dessen Ausgang eine komplementäre Eingangsleitung 18/4 bzw. 18S angeschlossen ist. Ausgewählte wahre und komplementäre Leitungen sind über MOS-Transistoren an die entsprechenden Ausgangsleitungen 14/4, 14ß angejchlossen, und zwar abhängig von der Verknüpfung, welche mit diesem Festwertspeicher bewirkt werden soll. Falls bei dem Ausführungsbeispiel nach F i g. 1 das boolesche Produkt A ■ B' erzeugt werden soll, wird die Eingangsleitung 12/4 für das Signal A über einen MOS-Transistor e>o 20/4 mit der Abfühl- oder Ausgangsleitung 14Λ verbunden. Diese Verbindung erfolgt dadurch, daß man das GATE des MOS-Transistors 20/4 mit der Eingangsleitung 12/4 verbindet, die SOURCE-Elektrode mit einer Spannung Vs. und die DRAIN-Elektrode über einen hi Widerstand 22/4 mit einer negativen Potentialquelle oder alternativ mit Masse.

Das Komplement des an der Leitung 18S auftretenden Signals B wird über den Transistor 20ß mit der Ausgangsleitung 14Λ verbunden.

Die Schaltung nach F i g. 1 arbeitet wie folgt: Falls die Leitung 12/4 aktiv und die Leitung \2B nicht aktiv ist, sind die Transistoren 20.A und 20ß ausgeschaltet und der Ausgang 24/4 befindet sich auf dem Potential - V. Im anderen Fall befindet sich der Ausgang 24Λ auf dem Potential Vs. Es wird also das boolesche Produkt A ■ B' abgefühlt

Als nächstes wird die Arbeitsweise eines kapazitiven Festwertspeichers beschrieben, dessen Schaltung nach dem Stand der Technik ausgeführt ist und der nur eine boolesche ODER-Verknüpfung ausführen kann. Einen solchen Festwertspeicher 26 zeigt Fig.2. Er hat Eingangs- oder Wortleitungen IVi, W2, IV3... IV_n in einer ersten Ebene, und Abfühl- oder Ausgangsleitungen Su $2, S3... S_n in einer zweiten Ebene. Verschiedene Wortleitungen und Abfühlleitungen sind, wie bei 28 dargestellt, kapazitiv gekoppelt, und zwar entsprechend den gewünschten Verknüpfungen, welche mittels dieses Speichers bewirkt werden sollen. Zum Beispiel wird bei der Schaltung nach F i g. 2 gewünscht, die Abfühlleitung S] beim Pulsen von Wi oder Wz zu aktivieren, und in diesem Fall wird der Schnittpunkt von Wi und S\ kapazitiv gekoppelt ebenso der Schnittpunkt von IV2 und Si. Ein Signal an W] oder IV2 oder an beiden Wortleitungen erzeugt über die kapazitive Kopplung einen Ausgangsimpuls an der Leitung S\. In F i g. 2 ist unten eine Tabelle eingezeichnet, welche die verschiedenen booleschen Verknüpfungen darstellt, für die der kapazitive Festwertspeicher 26 nach F i g. 2 ausgebildet ist.

F i g. 2 zeigt also, daß die kapazitiven Festwertspeicher nach dem Stand der Technik nur für die boolesche Summenbildung, also eine ODER-Verknüpfung, geeignet waren. Für eine logische UND-Verknüpfung mußte bislang ein nicht-kapazitiver Speicher verwendet werden.

F i g. 3 zeigt einen kapazitiven Festwertspeicher gemäß der Erfindung mit den zugeordneten Negationsschaltungen, welche es ermöglichen, diesen kapazitiven Festwertspeicher zur booleschen Produktbildung zu verwenden.

Der Festwertspeicher nach F i g. 3 hat Eingangs- oder Wortleitungen VVi, IV?... W_n in einer ersten Ebene sowie Abfühl- oder Ausgangsleitungen Si, S2 ■ ■ ■ S_n in einer zweiten Ebene. Jede Eingangsleitung gibt an den Festwertspeicher sowohl »wahre« als auch komplementäre Eingangssignale ab. Ein Zweig der Eingangsleitung IVi wird über ein Negationsglied 30 geleitet, dessen Ausgang mit dem Eingang eines nachgeschalteten UND-Glieds 32 mit zwei Eingängen verbunden ist. Wegen des Negationsgliedes 30 ist dies das komplementäre Signal für den Eingangsimpuls. Das »wahre« Eingangssignal an der Leitung 34 ist ein Eingangssignal eines UND-Glieds 36 mit zwei Eingängen. Der zweite Eingang der beiden UND-Glieder 32, 36 ist jeweils für einen Taktgeberimpuls eines Taktgebers 7! vorgesehen. Das Ausgangssignal des ersten UND-Glieds 32 tritt an der Leitung 38 auf und das Ausgangssignal des zweiten UND-Glieds 36 an der Leitung 40. Ähnliche Schaltungen sind für jede Eingangs- oder Wortleitung vorgesehen, wie in F i g. 3 deutlich gezeigt wird, so daß eine Beschreibung der Schaltungen für die übrigen Wortleitungen nicht erforderlich ist. Ausgewählte Wortleitungen sind bei 42 kapazitiv mit bestimmten Abfühlleitungen gekoppelt, und zwar bestimmt durch die frei wählbaren Verknüpfungen, welche mit diesem

Festwertspeicher bewerkstelligt werden sollen.

Die Abfühlleitungen Si... S_n sind jeweils mit einem Eingang eines zugeordneten, zwei Eingänge aufweisenden Komparators 44 mit negiertem Ausgang verbunden. Diese Komparatoren 44 haben verschiedene ^r> Funktionen. An ihrem anderen Eingang ist eine Schwellenspannung Vth gelegt. Die Komparatoren 44 vergleichen jeweils die Schwellenspannung mit der Spannung an der zugeordneten Abfühlleitung, und falls letztere die Schwellenspannung übersteigt, wird der κι Komparator 44 aktiviert. Gleichzeitig wird der Ausgang negiert, so daß sich ein niedriges Signal ergibt. Falls die Spannung an der Abfühlleitung niedriger ist als die Schwellenspannung, so ist der Ausgang des Komparators 44 hoch oder »Eins«. Γ)

Die Ausgänge der Komparatoren 44 dienen jeweils als Daten-Eingangssignal eines D-Flipflops 46. An einen zweiten Eingang dieser D-Flipflops 46, dem Takteingang, ist ein Taktgeberimpuls eines zweiten Taktgebers T₂ angelegt. 2(i

Das Ausgangssignal der D-Flipflops 46 erscheint jeweils an deren Q-Ausgängen 48.

Im folgenden wird die Arbeitsweise der Schaltung nach F i g. 3 bei verschiedenen Bedingungen beschrieben. Hierbei soll nochmals darauf hingewiesen werden, daß die Anordnung der Kondensatoren 42, welche die Eingangs- oder Wortleitungen und die Abfühlleitungen miteinander koppeln, entsprechend einem vorgegebenen Muster vorgegeben ist, um die gewünschten Verknüpfungen zu erhalten. Diese Anordnung wird J» nach den Prinzipien der vorliegenden Erfindung in der im folgenden erläuterten Weise invertiert.

Als erstes soll das Ausgangssignal an der Abfühlleitung Si betrachtet werden, wenn ein Eingangsimpuis an der Wortleitung W₁ aber kein Eingangsimpuls an einer J^ anderen Wortleitung vorliegt. Der Eingangsimpuls an Wi wird durch das Negationsglied 30 negiert und bewirkt dadurch ein niedriges Eingangssignal am UND-Glied 32.

Zum Taktgeberzeitpunkt T₁ ist das Ausgangssignal des UND-Glieds 32 niedrig und die Leitung 38 hat kein Signal. Der nichtinvertierte Impuls an der Wortleitung Wi erscheint als hohes Signal an der Leitung 34 und ergibt so ein aktivierendes Signal für das UND-Glied 36. Zum Taktgeber-Zeitpunkt Γι hat die Leitung 40 ein Signal, welches über die kapazitive Kopplung 42/4 die Abfühlleitung S_n aktiviert oder »pulst«.

Jede Eingangsleitung W₂... W_n hat ihre entsprechende »wahre« Leitung 50, 52 und ihre komplementäre Leitung 54, 56 in der ersten Ebene. Das Fehlen eines Impulses an den Wortleitungen W₂ bis W_n bewirkt einen Ausgäiigsiffipüiä an jeder komplementärer. Leitung 54, 56, aber kein Ausgangssignal an den »wahren« Leitungen 50,52. Die Leitung W₂ liefert einen Impuls an der komplementären Leitung 54, welcher ebenfalls über 42ß kapazitiv auf die Abfühlleitung S_n gekoppelt wird. Die Eingangsleitung W_n wird durch einen Impuls an ihrer komplementären Leitung 56 über den Kondensator 42C mit der Abfühlleitung S₂ gekoppelt Man erkennt also, daß zum Taktgeber-Zeitpunkt T\ alle Abfühlleitungen S₂ bis S_n pulsen, also einen Impuls führen, während an Si kein Impuls vorliegt so daß alle Leitungen mit Ausnahme der gewünschten Abfühlleitungen Impulse führen.

Da die Spannungen an allen impulsführenden Abfühlleitungen größer sind als die Schwellenspannung Vth, mit Ausnahme der an der nicht-impulsführenden Abfühlleitnng Si auftretenden Spannung, zeigen die Komparatoren 44 an, daß jede Abfühlleitung mit Ausnahme der Abfühlleitung Si ihre Schwellenspannung überschreitet. Durch die Negation am Ausgang der Komparatoren 44 erhält man jedoch ein Ausgangssignal, welches für die Abfühlleitung Si hoch ist, jedoch für alle anderen Abfühlleitungen niedrig ist. Man erhält also ein hohes Signal am Eingang des D-Flipflops 46, welcher der Abfühlleitung Si zugeordnet ist, und ein niedriges Signal an allen anderen Flipflops 46. Die Ausgangssignale der einzelnen Flipflops 46 werden wie bereits beschrieben an deren Ci-Anschlüssen 48 abgenommen.

Es folgt nun eine kurze Zusammenfassung der Arbeitsweise eines an sich bekannten »Dec-Flipflops. Die am D- oder Dateneingang eines solchen Flipflops anstehende information wird zum Q- öder Ausgängsanschluß übertragen, wenn der Taktgeberimpuls am Eingang C hoch ist. Solange der Taktgeberimpuls hoch bleibt, folgt der (^-Ausgang dem Daten-Eingang D. Wenn der Taktgeberimpuls sein Potential von hoch nach niedrig ändert, wird die Information, welche am Dateneingang D zum Zeitpunkt der Potentialänderung des Taktgeberimpulses vorhanden war, am (^-Ausgang beibehalten, bis der Taktgeberimpuls wieder eine Potentialänderung nach hoch erfährt.

Bezogen auf die Arbeitsweise der Schaltung nach F i g. 3 bedeutet dies, daß kurz vor und während des Auftretens eines Taktgeberimpulses Γ₂ der Ausgang des Komparators 44, welcher der Abfühlleitung Si zugeordnet ist, hoch war (wegen der Negation, da Si keinen Impuls führte) und daß der Ausgang aller anderen Komparatoren niedrig war. Somit ist während des Taktgeberimpulses Γ₂ und an seinem Ende der O-Eingänge des der AbfühHeitung S-, zugeordneten D-Flipflops 46 hoch, aber die D-Eingänge und infolgedessen auch die ^Ausgänge der anderen D-Flipflops 46 niedrig. Man erkennt also an den Verknüpfungen des vorliegenden kapazitiven Festwertspeichers, daß die aufeinanderfolgenden Negationen ein Ausgangssignal von dem der Abfühlleitung Si zugeordneten D-Flipflop ergeben, welches eine Kombination eines Eingangs an der Leitung W] aber keiner anderen Eingangsleitung darstellt

Als zweites Beispiel für eine Verknüpfung soll der Fall erläutert werden, daß nur ein Eingangssignal an den Leitungen Wi und W_n auftritt. An der Wortleitung IVi tritt also zum Taktgeber-Zeitpunkt Γι ein Impuls an seiner »wahren« Leitung 40 auf, und infolgedessen ist die Abfühlleitung S_n impulsführend. Das Fehlen eines Impulses an der Eingangsleitung W₂ ergibt über die Negation einen Ausgangsimpuls an der komplementären Leitung 54. wodurch die leitung S_n ebenfalls impulsführend wird. Der Impuls an der Leitung W_n ergibt einen Ausgangsimpuls an der wahren Leitung 52, und die Abfühlleitung Si wird impulsführend. Da mit Ausnahme der Abfühlleitung S₂ alle Abfühlleitungen impulsführend sind, entsteht nur am Ausgang 48 des der Abfühlleitung S₂ zugeordneten D-Flipflops 46 ein Ausgangsimpuls zur Taktgeberzeit T₂.

Eine dritte, häufig verwendete Verknüpfung ist diejenige, welche mit »egal wie« bezeichnet werden könnte. Das heißt, das Eingangssignal an einer bestimmten Leitung ist unwichtig. Als Beispiel sei angenommen, daß gewünscht wird, das Fehlen eines Impulses an der Leitung Wi und die Anwesenheit eines Impulses an der Leitung W₂ anzuzeigen, gleichgültig, ob ein Impuls auf der Leitung W_a auftritt oder nicht Das Fehlen eines Impulses an der Leitung W\ fuhrt dann zn

einem Impuls zum Zeitpunkt T₁ an der Leitung 38, wodurch die Abfühlleitung Si erregt wird. Die Anwesenheit eines Impulses an der Leitung W₂ führt zu einem Impuls an der wahren Leitung 50 und hierdurch werden die Leitungen Si und S₂ impulsführend. Da es gleichgültig ist, ob ein impuls an der Leitung W_n auftritt oder nicht, ist es gleichgültig, ob ein Impuls an den zugeordneten Leitungen 52 oder 56 auftritt. In diesem Fall führen die Abfühlleitungen S₁ und S₂ Impulse, aber die Abfühlleitung S_n führt keinen Impuls, wodurch — 1« über den D-Flipflop 46 — ein Impuls für die Abfühlleitung S_n erzeugt wird.

Man kann die Arbeitsweise des erfindungsgemäßen kapazitiven Festwertspeichers wie folgt zusammenfassen: Jedes Eingangssignal beaufschlagt die kapazitive Matrix sowohl in wahrer wie in komplementärer Form. Durch die Verwendung von Negationsgliedern und durch bestimmte kapazitive Kopplung werden mit Ausnahme der gewünschten Abfühlleitung alle Abfühlleitungen impulsführend, wenn bestimmte Eingangssignale auftreten. Negierende Verknüpfungsschaltungen am Ausgang, welche auf den impulsführenden oder nicht-impulsführenden Zustand an der Abfühlleitung ansprechen, ergeben ein Ausgangssignal nur für diejenigen Abfühlleitungen, welche nicht-impulsführend sind. Man erhält also eine »doppelte Negation«, wobei die erste dazu dient, die Abfühlleitungen auszuwählen, und die zweite dazu, den Ausgangsflipflop auszuwählen.

Nach der Beschreibung der UND-Verknüpfung bei einem kapazitiven Festwertspeicher soll dessen vorteilhafte Anwendung in Reihenschaltung mit anderen logischen Speichern oder Matrizen erläutert werden. Hierzu wird atf Fig. 4 Bezug genommen, welche eine kapazitive ODER-Matrix zeigt, die derjenigen nach Fig. 2 ähnlich ist mit der Ausnahme, daß die ODER-Matrix nach Fig.4 Ausgangsschaltungen aufweist. Zum Zwecke der Erläuterung weist die Matrix nach F i g. 4 die D-Flipflops 46 der Matrix nach F i g. 3 auf. Die Ausgänge 48 der einzelnen D-Flipflops 46 dienen jeweils an ein Eingang eines UND-Glieds 58 mit zwei Eingängen, von denen jeweils dem anderen Eingang zum Zeitpunkt Γ3 ein Taktgeberimpuls zugeführt wird. An die Ausgänge der einzelnen UND-Glieder 58 sind Abfühlleitungen Si bis S_n angeschlossen. Die Wortleitungen der Matrix nach F i g. 4 werden mit Wi bis W_n bezeichnet, und die kapazitiven Kopplungen 60 sind entsprechend den gewünschten Verknüpfungen vorgesehen.

Jede Wortleitung dient als ein Eingang eines UND-Glieds 62 mit zwei Eingängen, dessen Ausgang als Daten- oder D-Eingang eines D-Flipflops 64 dient. Die Ausgänge Cn bis O_n der D-F!ipf!ops 64 werden an deren (^-Anschlüssen abgenommen. Den anderen Eingängen der UND-Glieder 62 wird jeweils eine Schwellenspannung Vth zugeführt Der Taktgeber-Eingang oder Taktgeber-Impuls für die einzelnen D-Flipflops 64 erfolgt zum Zeitpunkt ü.

Es wird nun die Arbeitsweise der in Reihe geschalteten kapazitiven Festwertspeicher nach den Fig.3 und 4 erläutert. Hierbei wird nur auf die Verknüpfungen nach dem ersten und zweiten Beispiel gemäß der Erläuterang zu F i g. 3 Bezug genommen, da dies für das Verständnis der Prinzipien der vorliegenden Erfindung ausreicht. Wie bereits beschrieben, erzeugt der für eine UND-Verknüpfung ausgebildete kapazitive Festwertspeicher nach F i g. 3 bei einem Eingangsimpuls nur an der Wortleitung Wi einen Ausgangsimpuls nur am D-Flipflop 46, welches der Abfühlleitung Si zugeordnet ist. Falls es gewünscht wird, einen Ausgangsimpuls an allen Ausgangs-Wortleitungen O\ bis O_n zu erzeugen, wenn die Abfühlleitung Si nach F i g. 4 aktiviert wird, sollten Kondensatoren 60 mit dem Schnittpunkt der Abfühlleitung Si mit jeder Wortleitung IVi bis W_n beim kapazitiven Festwertspeicher nach Fig.4 verbunden sein. Dann wird ein Impuls am Ausgang des der Abfühlleitung Si nach F i g. 3 zugeordneten D-Flipflops 46 zum Zeitpunkt Γ3 der Abfühlleitung S\ im kapazitiven Festwertspeicher nach Fig.4 zugeführt. Die kapazitive Kopplung aktiviert alle Wortleitungen Wi bis W_n im Festwertspeicher nach Fig.4, und da sie alle die Schwellenspannung Vm überschreiten, werden alle UND-Glieder 62 aktiviert und erzeugen Daten an den D-Eingängen aller D-Flipflops 64. Wenn der Taktgeberimpuls T₄ niedrig wird, behält das Ausgangssignal an der O-Klemme der einzelnen D-Flipflops 64 das Signal, welches zu dem Zeitpunkt aufgetreten war, als der Taktgeberimpuls sein Potential änderte. Somit erzeugt also jeder Ausgang O\ bis O_n ein Ausgangssignal.

Das zweite Beispiel, welches im Zusammenhang mit F i g. 3 erläutert wurde, war, daß ein Eingangsimpuls an den Leitungen Wi und W_n auftritt. Dies führte zu einem Ausgangssignal nur an demjenigen D-Flipflop 46, welcher der Abfühlleitung S2 zugeordnet ist. Falls gewünscht wird, Ausgangssignale an den Leitungen O\ und O_n nach F i g. 4 zu erzeugen, wenn der Flipflop 46 impulsführend ist, der der Abfühlleitung S₂ nach F i g. 3 zugeordnet ist, wird eine kapazitive Kopplung 60 zwischen der Abfühlleitung S₂ und sowohl den Wortleitungen Wi wie W_n benötigt, um ein solches Ausgangssignalmuster zu erhalten. Dann werden in der gerade beschriebenen Weise sowohl Wi wie W_n impulsführend, und zwar mit einem Signal, welches größer ist als die Schwellenspannung Vth. und die UND-Glieder 62, welche W, und W_n zugeordnet sind, werden aktiviert, und die D-Flipflops 64 von W, und W_n erzeugen Ausgangsimpulse.

Durch die Erfindung erhält man also einen kapazitiven Festspeicher, welcher eine boolesche UND-Verknüpfung ermöglicht, und zwar durch die Negation des Eingangssignals und die Negation des Ausgangssignals. Es wurde auch gezeigt, daß der Ausgang einer solchen Produkt-Matrix dem nachgeschalteten Eingang einer anderer. Matrix zuführbar ist. !n F i g. 4 wurde eine ODER-Matrix dargestellt, doch ist es selbstverständlich, daß die verschiedenen Abfühlleitungen nach F i g. 3 als Abfühlleitungen jeder beliebigen logischen Matrix dienen können. Auch können die Schaltung zum Durchführen der beiden Negationen in verschiedenster Weise ausgeführt werden. Selbstverständlich müssen je nach Art der verwendeten Negationsschaltungen verschiedene Arten von Ausgangs-Flipflops mit verschiedenen Zeitsteuerungs- und Verknüpfungseigenschaften verwendet werden.

Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher mit einer Matrix aus Wort- und Abfühlleitungen und Mitteln zum nur kapazitiven Koppeln der Wortleitungen mit den Abfühlleitungen an vorbestimmten Kreuzungspunkten, dadurch gekennzeichnet, daß jede Wortleitung (W], VV₂,... W_n) in eine erste Leitung (40, 50, 52) für das logisch wahre Eingangssignal und eine zweite Leitung (38,54,56) für das logische Komplement des wahren Eingangssignals aufgeteilt ist, daß zwischen jede Wortleitung (40, 50, 52) und die jeweiligen ersten und zweiten Leitungen eine Torschaltung (32, 36) geschaltet ist, die von einem Taktsignal (T₁) gesteuert wird und daß zum Taktzeitpunkt alle Abfühlleitungen (Su 5z,... S_n) bis auf eine einen Ausgangsimpuls liefern.

2. Schaltwerk nach Anspruch 1, dadurch gekennzeichnet, daß ein Eingang der ausgangsseitig mit jeder ersten Leitung (40, 50, 52) verbundenen Torschaltung (36) direkt und ein Eingang der ausgangsseitig mit jeder zweiten Leitung (38, 54, 56) verbundenen Torschaltung (32) über ein invertierendes Glied (30) mit der zugehörigen Wortleitung (W₁, Wi,... W_n)verbunden ist.

3. Schaltwerk nach Anspruch 1, dadurch gekennzeichnet, daß jede Abfühlleitung (S], .Si ■ · · S_n) mit einem Eingang eines Negationsgliedes (44) verbunden ist, dessen anderer Eingang an eine Vergleichsspannungsquelle (Vth) angeschlossen ist.

4. Schaltwerk nach Anspruch 3, dadurch gekennzeichnet, daß die Negationsgiieder (44) Komparatoren (44) sind, deren negierte Ausgänge mit den D-Eingängen nachgeschalteter und mit einem zweiten Taktsignal (T₂) beaufschlagter D-Flipflops (46) verbunden sind.

5. Schaltwerk nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgänge der D-Flipflops (46) wahlweise einem zweiten in Reihe geschalteten, kapazitiven, änderbaren Festwertspeicher zugeführt sind.

6. Schaltwerk nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Festwertspeicher UND-Gatter (58) enthält, die eingangsseitig mit den Ausgängen der vorgeschalteten D-Flipflops (46) und einer dritten Taktleitung (Tj) verbunden sind und deren Ausgänge an die Abfühlleitungen (S\, S2,... S„)des zweiten Festwertspeichers angeschlossen sind und daß die Wortleitungen (W], W2,... W_n) des zweiten Festwertspeichers mit dem einen Eingang nachgeschalteter UND-Glieder (62) verbunden sind, deren anderer Eingang an eine Schwellenspannung (Vth) angeschlossen ist und deren Ausgang mit dem D-Eingang nachgeschalteter weiterer />Flipflops (64) verbunden ist, deren Taktgeber-Eingänge mit einer vierten Taktleitung (Ti) verbunden sind.