DE2326109B2 - Schaltungsanordnung zur Quotientenbildung aus zwei voneinander unabhängigen Variablen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Quotientenbildung aus zwei voneinander unabhängigen Variablen, die als analoge elektrische Spannungen vorliegen, wobei die eine Spannung als Divisorspannung ^h0 auf einen Integrator geschaltet ist, dessen Ausgang mit einem Komparator verbunden ist, auf welchen weiterhin die zweite Spannung als Dividendenspannung geführt ist und der anspricht, sobald die Spannung am Ausgang des Integrators und die Dividendenspannung <>·> in einem vorbestimmten Verhältnis zueinander stehen.

Es ist eine Schaltungsanordnung der genannten Art bekannt. In dieser Anordnung wird die Spannung am Ausgang des Integrators auf einen Eingang eines Komparators geführt, dessen zweiter Eingang auf Erdpotential liegt Mit dem Eingang, der von der Spannung am Ausgang des Integrators belegt ist, sind weiterhin die Dividendenspannung und zwei Kompensationsspannungen verbunden. Die Dividendenspannung hat eine Polarität, die der Polarität der Spannung am Ausgang des Integrators und der Polarität der Kompensationsspannungen entgegengesetzt ist Die eine Kompensationsspannung ist einstellbar und dient dazu, die Verzögerung unwirksam zu machen, die durch die Schaltzeit des Komparators bedingt ist Die andere Kompensationsspannung ist von der Divisorspannung abgeleitet und kompensiert die Schaltverzögerungen, die in der dem Komparator nachgeschalteten Anordnung entstehen. Es ist des weiteren eine Ablaufsteuerung vorgesehen, von der der Beginn jeder Quotientenbildung abhängt

Die Ablaufsteuerung führt den Integrator nach jeder Quotientenbildung auf einen Anfangszustand zurück, indem für eine bestimmte Zeit der Ausgang des Integrators mit seinem Eingang mittels eines Kontaktes verbunden wird, wodurch sich der Integrationskondensator entladen kann. Nach Ablauf dieser Zeit öffnet dieser Kontakt, so daß der Integrator wieder betriebsbereit ist Der Zeitpunkt des Öffnen«: des Kontaktes ist somit der Zehpunkt des Integrationsbeginns der Divisorspannung, deren Größe dem Anstieg der Spannung am Ausgang des Integrators proportional ist. Der Beginn der Integration ist gleichzeitig der Beginn des Vergleichs der Spannung am Ausgang des Integrators einschließlich der Kompensationsspannungen mit der Dividendenspannung. Mit dem Ansteigen der Spannung am Ausgang des Integrators erreicht das Potential am Eingang des Komparators wegen der gewählten Polaritäten der Spannungen schließlich den Wert 0 Volt, d. h., die Spannung am Ausgang des Integrators einschließlich der beiden Kompensationsspannungen ist der Dividendenr/iannung dem Betrage nach gleich. Bei diesem Wert spricht der Komparator an, wodurch ein Signalwechsci an dessen Ausgang stattfindet. Die Kompensationsspannungen bewirken dabei, daß der Komparator zu einem früheren Zeitpunkt schaltet als ohne die Kompensationsspannungen. Die Spannung am Ausgang des Integrators ist folglich zu diesem Zeitpunkt dem Betrage nach noch kleiner als die Dividendenspannung. Mit diesem Signalwechsel ist der Vergleich und damit die Quotientenbildung beendet. Der errechnete Quotient ist identisch mit der Zeitdauer des Vergleichs. Die Ablaufsteuerung fährt den Integrator nach Beendigung des Vergleichs auf den Anfangszustand zurück. Da die Spannung am Ausgang des Integrators dabei den Wert 0 Volt erreicht, kippt infolgedessen der Komparator in die Ausgangslage zurück.

Die Genauigkeit der nach der bekannten Schaltungsanordnung gebildeten Quotienten hängt maßgeblich davon ab, inwieweit es gelingt, den Beginn und das Ende des Vergleichs unter Berücksichtigung der schaltungstechnisch bedingten Verzögerungen zu erfassen. Die bekannte Schaltungsanordnung kann hohen Anforderungen hinsichtlich der Genauigkeit des gebildeten Quotienten nicht gerechnet werden, weil die Zeitdauer des Vergleichs fehlerbehaftet erfaßt wird. So beginnt, ausgelöst durch die Ablaufsteuerung, gleichzeitig mit der Integration der Vergleich. Jeder Integrator weist aber eine Anfangsträgheit auf, die durch innere Einschwingvorgänge bedingt ist und die selbst durch

hohen Schaltungsaufwand nicht vollständig beseitigt werden kann. Auf Grund dieser Anfangsträgheit steigt die Spannung am Ausgang des Integrators zu Beginn der Integration nicht geradlinig an. Erst nach Abklingen der Anfangsträgheit geht die Integrationsausgangs- s spannung als Funktion der Zeit in einen Vorlauf mit linearem Anstieg über. Gegenüber einer von Anfang an linear ansteigenden Integratorausgangsspannung gleichen Anstiegs erreicht die tatsächliche Integratorausgangsspannung den Wert der Dividendenspannung zu einem späteren Zeitpunkt Damit wird der für die Quotientenbildung entscheidende Zeitraum des Vergleichs unzulässig erweitert Die Erweiterung ist dabei um so größer, je größer der Anstieg der Integrationsausgangsspannung UJ isL Diese Erweiterung wirkt sich dann besonders negativ aus, wenn die Dividendenspannung klein gegenüber der Divisorspannung ist weil dann die Zeitdauer des Vergleichs relativ klein ist

Weiterhin muß berücksichtigt werden, daß die erwünschte Wirkung der Kompensation der Schaltzeit des !Comparators nur bedingt eintritt Der Komparator bestimmt lediglich das Ende des Vergleichs, wodurch die nur zum Teil kompensierte Schaltzeit des Kumparators in das Ende des Vergleichs eingeht und diese folglich verfälscht

Da die Schaltzeit des Komparators und auch die betreffende Kompensationsspannung konstant sind, hängt der Zeitpunkt des früheren Schaltens des Komparators von der Größe des Anstiegs der auf den Summenpunkt geführten Integratorausgangsspannung ab. Das bedeutet daß der Komparator bei Anliegen einer Integratorausgangsspannung kleinen Anstiegs früher schaltet als das bei einer Integratorausgangsspannung großen Anstiegs der Fall ist Exakt kann die Schaltzeit des Komparators bei einmal eingestellter v> Kompensationsspannung deshalb nur bei einem bestimmten Anstieg der Integratorausgangsspannung kompensiert werden.

Somit wird die den Quotienten darstellende Zeitdauer in ihrem Lnde mehr oder weniger ungenau festgelegt, da mit dem Schalten des Komparators der Vergleich beendet ist. Diese Abweichungen wirken sich in bezug auf die Zeitdauer des Vergleichs um so mehr aus, je kleiner die Dividendenspannung gegenüber der Divisorspannung ist.

Zweck der Erfindung ist, eine Schaltungsanordnung zur Quotientenbildung anzugeben, in welcher bei geringem technischen Aufwand die Zeitdauer des Vergleichs fehlerfrei erfaßt wird, wodurch eine Quotientenbildung mit hoher Genauigkeit erreicht wird. ".0

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Quotientenbildung aus zwei voneinander unabhängigen Variablen, die als analoge elektrische Spannungen vorliegen, wobei die eine Spannung als Divisorspannung auf einen Integrator .", geschaltet ist, dessen Ausgang mit einem Komparator verbunden ist, auf welchen weiterhin die zweite Spannung als Dividendenspannung geführt ist und der anspricht, sobald die Spannung am Ausgang des Integrators und die Dividendenspannung in einem w vorbestimmten Verhältnis zueinander stehen, zu schaffen, in welcher der Komparator außer dem Ende des Vergleichs auch dessen Beginn nach der Überwindung der Anfangsträgheit des Integrators auslöst.

Erfindungsgeniäß wird die Aufgabe durch die μ Kombination folgender Schaltungsmerkniale gelöst:
1) Es ist eine Begrenzuugsspannung vorgesehen, die auf den Komparator geführt ist;

b) im Komparator sind ein erstes Vergleichsglied und ein zweites Vergleichsglied angeordnet auf die gemeinsam die Begrenzungsspannung und der Ausgang des Integrators sowie auf das zweite Vergleichsgiied zusätzlich die Dividendenspannung geführt sind und deren Ausgänge jeweils mit einem Schwellwertschalter verbunden sind, wobei der Ausgang des dem ersten Vergleichsglied zugeordneten Schwellwertschalters auf einen ersten Eingang einer Konjunktion geführt ist deren zweiter Eingang durch den negierten Ausgang des dem zweiten Vergleichsgiied zugeordneten Schwellwertschalters belegt ist und deren Ausgang den Ausgang des Komparators bildet

Dabei ist es zweckmäßig, den Ausgang des Integrators über einen ersten Widestand und einen zweiten Widerstand mit einer Bezugsspannung zu verbinden.

Es ist weiterhin vorteilhaft an dem mit der Divisorspannung belegten Eingang des Integrators eine Schalteinrichtung vorzusehen, durch welche der Eingang des Integrators in Abhängigkeit von einer Ablaufsteuerung entweder mit der Divisorspannung oder mit einem Spannungsteilerabgriff zwischen dem ersten Widerstand und dem zweiten Widerstand verbindbar ist

N^h der erfindungsgemäßen Lösung wird nunmehr der Beginn und das Ende des Vergleichs durch den Komparator bestimmt Dabei wird der Vergleich erst ausgelöst, wenn die Anfangsträgheit des Integrators mit Sicherheit überwunden ist Der Vergleich beginnt somit später als die Integration.

Für den Vergleich steht deshalb eine linear ansteigende Integratorausgangsspannung zur Verfugung, die für die hohe Genauigkeit der Quotientenbildung Voraussetzung ist Der spätere Beginn des Vergleichs gegenüber dem Beginn der Integration gestattet es auch, das Schaltmittel am Eingang des Integrators als Wechselkontakt auszuführen, ohne daß durch das Prellen der Kontakte die Genauigkeit des Vergleichs beeinträchtigt wird.

Weiterhin geht die Schaltzeit des Komparators sowohl in den Beginn als auch in das Ende des Vergleichs ein, wodurch die Zeitdauer des Vergleichs zwar insgesamt um die Schaltzeit des Komparators verzögert zur Verfügung steht, aber im übrigen unverändert bleibt. Eine gesonderte Kompensationsschaltung für die Schaltzeit des Komparators erübrigt sich deshalb. Die hohe Genauigkeit bei der Quotientenbildung ist auch dann gegeben, wenn die Dividendenspannung klein gegenüber der Divisorspannung ist, weil die Genauigkeit des Vergleichs vollkommen unabhängig von der Größe dieser Spannung ist.

Die Erfindung wird nachstehend an einem Ausführun >beispiel erläutert. In der Zeichnung zeigt

Fig. 1 das Blockschaltbild der erfindungsgemäßen Schaltungsanordnung,

F i g. 2 die Quotientenbildung nach der erfindungsgemäßen Schaltungsanordnung als grafische Darstellung.

In der erfindungsgemäßen Schaltungsanordnung (Fig. 1) ist ein Integrator 1 angeordnet,dessen Eingang über ein Schaltmittel 2 in Abhängigkeit von einer Ablaufsteuerung (nicht dargestellt) entweder mit einer Divisorspannung — UN oder mit einem Spannungsteilerabgriff zwischen einem ersten Widestand 3 und einem zweiten Widerstand 4 verbindbar ist Der erste Widerstand 3 ist nut seinem zweiten Anschluß auf den Ausgang des Integrators 1 geschaltet, während der zweite Widerstand 4 mit seinem anderen Anschluß an einer Bezugsspannung - UA liegt. Beide Widerstände 3

und 4 sind gleich groß. Der Ausgang des Integrators 1 ist in einem Komparator 5 auf ein erstes Vergleichsglied 6 und ein zweites Vergleichsglied 7 geschaltet, die weiterhin mit einer Begrenzungsspannung - UB verbunden sind. Dem zweiten Vergleichsglied 7 ist außerdem noch eine Dividendenspannung - UZ zugeführt. Das erste Vergleichsglied 6 ist mit einem ersten Schwellwertschalter 8 und das zweite Vergleichsglied 7 mit einem zweiten Schwellwertschalter 9 verbunden. Beide Schwellwertschalter 8 und 9 haben den gleichen schaltungstechnischen Aufbau und sind hinsichtlich ihrer Schaltzeit gleich eingestellt. Ihr Schwellwert liegt bei Null Volt. Stehen keine Schwellwertschalter gleicher Schaltzeit zur Verfügung, so kann am Ausgang des schnelleren Schwellwertschalters ein Verzögerungsglied (nicht dargestellt) vorgesehen werden, womit der Unterschied in der Schaltzeit ausgeglichen werden kann. Als Verzögerungsglied kann beispielsweise ein Kondensator dienen, der einerseits auf den Ausgang des betreffenden Schwellwertschalters und andererseits auf Erdpotential geschaltet ist.

Es ist weiterhin eine Konjunktion 10 vorgesehen, deren erster Eingang vom Ausgang des ersten Schwellwertschalters 8 und deren zweiter Eingang vom negierten Ausgang des zweiten Schwellwertschalters 9 belegt ist. Der Ausgang 11 der Konjunktion 10 ist gleichzeitig der Ausgang des Komparator 5. Die Größe der Begrenzungsspannung - t/flwird unter Berücksichtigung der Da jer der Anfangsträgheit des Integrators 1 festgelegt, die durch die inneren Einschwingvorgänge bedingt ist. Der Betrag der Begrenzungsspannung - UB ist so gewählt, daß die ansteigende Integratorausgangsspannung + UJ bei diesem Wert unabhängig von der Größe der Divisorspannung - UN mit Sicherheit bereits in einen Verlauf mit linearem Anstieg übergegangen ist. Die Bezugsspannung - UA ist hinsichtlich ihres Betrages kleiner als der Betrag der Begrenzungsspannung UB. Alle Spannungen können bezüglich der Polaritäten gegenüber den angeführten Polaritäten auch entgegengesetzt gewählt werden.

Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung ist wie folgt:

Voi· Beginn jeder Quotientenbildung ist der Spannungsteilerabgriff zwischen dem ersten Widerstand 3 und dem zweiten Widerstand 4 über das Schaltmittel 2, das von der Ablaufsteuerung geschaltet wird, mit dem Eingang des Integrators 1 verbunden. In diesem Zustand ist die Verbindung der Divisorspannung — UN mit dem Eingang des Integrators 1 durch das Schaltmittel 2 unterbrochen. Der Integrator 1 wird dadurch auf die Anfangsspannung gesetzt. Zur Zeit f = fO (Fig.2) ist dann die Integravorausgangsspannung + UJ betragsmäßig gleich der Bezugsspannung - UA, da die Widerstände 3 und 4 gleich groß sind. Der Spannungsteilerabgriff führt O-Potential, so daß auch der Eingang des Integrators 1 auf O-Potential liegt Am Ausgang des ersten Vergleichsgliedes 6 liegt dann eine Spannung UVX, die gleich der Summe aus der Integratorspannung + UJ =/UAf und der Begrenzungsspannung — UB ist (Fig. 2). Der erste Schwellwertschalter 8 führt an seinem Ausgang ein O-Signal, so daß auch zwangsläufig am Ausgang 11 der Konjunktion 10 ein O-Signal liegt Am Ausgang des zweiten Vergleichsgliedes 7 liegt eine Spannung UVl, die gleich der Summe der Integratorausgangsspannung + UJ = IUAI, der Begrenzungsspannung — UB und der Dividendenspannung — UZ ist (Fig. 2). Der zweite Schwellwertschalter 9 hat an seinem negierten Ausgang ein L-SignaL

Zu diesem Zeitpunkt I = tO erfolgt das Umschalten des Schaltmittels 2 durch die Ablaufsteuerung, wodurch der Spannungsteilerabgriff zwischen den beiden Widerständen 3 und 4 vom Eingang des Integrators 1 abgetrennt und die Divisorspannung - UN an den Eingang des Integrators I gelegt wird. Damit ist der Vorgang der Integration eingeleitet. Am Ausgang des Integrators 1 tritt ein kontinuierlich verlaufender Anstieg der Integratorausgangsspannung + UJ über der Zeit / auf, der bei dem Wert + UJ = IUAI beginnt (Fig. 2).

Infolge der Anfangsträgheit (Einschwingvorgänge) im Integrator I weicht der Anstieg der Integratorausgangsspannung + UJ vom angestrebten linearen Anstieg, der der anliegenden Divisorspannung —UN proportional ist, zu Beginn der Integration ab. Die Integratorausgangsspannung + UJ geht in einen linearen Anstieg mit dem Steigungswinkel über und nähert sich dem Wert, dessen Betrag dem Betrage der Begrenzungsspannungen UB gleich ist. Die Spannung UVX und UVl an den Ausgängen der beiden Vergleichsglieder 6 und 7 steigen wegen deren Summierwirkung in demselben Maße an wie die Integratorausgangsspannung + UJ. Zum Zeitpunkt t = 11 erreicht die Spannung UVX am Ausgang des ersten Vergleichsgliedes 6 aus dem Negativen kommend schließlich den Wert 0 Volt, d. h, die Integratorausgangsspannung + UJ ist dem Betrage nach gleich der Begrenzungsspannung — UB. Folglich spricht zum Zeitpunkt/= rl der erste Schwellwertschalter 8 an. An seinem Ausgang liegt nun ein L-Signal. Das Signal am negierten Ausgang des zweiten Schwellwertschalter 9 bleibt unverändert, so daß beide Eingänge der Konjunktion 10 ein L-Signal führen. Am Ausgang 11 der Konjunktion 10 liegt somit ebenfalls ein L-Signal, das gegenüber dem Ansprechen des ersten Schwellwertschalters 8(1 = 11) um die Schaltzeit fs des Signalweges vom Eingang des ersten Schwellwertschalfters 8 bis zum Ausgang 11 der Konjunktion 10 verzögert ist (Fig. 2). Das erste Vergleichsglied 6 bestimmt somit den Beginn des Vergleichs in Zusammenwirkung mit der Integratorausgangsspannung + UJ und er Begrenzungsspannung - UB. Für den folgenden Vergleich steht eine linear ansteigende Integratorausgangsspannung + UJ mit dem Steigungswinkel zur Verfügung. Der weitere Anstieg der Spannung UVX am Ausgang des ersten Vergleichsgliedes 6 im positiven Bereich ist für den Vergleich der Integratorausgangsspannung + UJ mit der Dividendenspannung -- i/Zohne Bedeutung.

Die Spannung UVl am Ausgang des zweiten Vergleichsgliedes 7 steigt wie bereits erwähn' in demselben Maße an wie die Integratorausgangsspannung + UJ. Zum Zeitpunkt f = fl ist die Spannung UYL am Ausgang des zweiten Vergleichsgliedes 7 noch negativ und gleich der Dividendenspannung — UZ. Infolge des weiteren linearen Anstiegs der Integratorausgangsspannung + UJ erreicht schließlich die Spannung UVl am Ausgang des zweiten Vergleichsgliedes 7 zum Zeitpunkt t = O. den Wert 0 Volt d. h„ die Integratorausgangsspannung + UJ ist dem Betrage nach gleich der Summe aus der Begrenzungsspannung — UB und der Dividendenspannung + UZ. Der zweite Schwellwertschalter 9 spricht an und gibt über seinen negierten Ausgang ein O-Signal aus, das am Ausgang 11 der Konjunktion 10 ebenfalls ein O-Signal bewirkt Damit ist der Vergleich beendet Der Signalwechse! am Ausgang 11 der Konjunktion 10 ist gegenüber dem Zeitpunkt t=t2, an dem der zweite Schwellwertschal-

ter 9 reagierte, um die gleiche Schaltzeit is des Signalweges vom Eingang des zweiten Schwellwertschalters 9 zum Ausgang 11 der Konjunktion 10 verzögert.

Aus Fig. 2 ist ersichtlich, daß die Zeitdauer Γ des Vergleichs wegen des linearen Anstiegs der Integratorausgangsspannung + UJ proportional der Größe der nVidendenspannung - UZ und umgekehrt proportional zur Größe der Divisorspannung — LWist.

Die Zeitdauer Γ des Vergleiches ist folglich ein Maß für die Größe des Quotienten aus Div^:dendenspannung - UZ und Divisorspannung - UN. Eine Verfälschung der Zeitdauer Tdes Vergleichs durch die Schaltzeit des Komparators 5 ist ausgeschlossen, da die Signalwege vom Eingang des ersten Schwellwertschalters 8 bzw. vom Eingang des zweiten Schwellwertschalters 9 zum Ausgang des Komparators 5 hinsichtlich ihrer Schaltzeit /5 gleich sind. Die Zeitdauer Tdes Vergleichs erscheint somit am Ausgang riss Komparator* S insgp^amt um dir· Schaltzeit /5 der genannten Signalwege verzögert. Zum 2η Zwecke der Speicherung des in dieser Form gebildeten Quotienten kann das L-Signal am Ausgang des Komparators 5 dazu verwendet werden, eine weitere Konjunktion anzusteuern, deren zweiter Eingang von einer Impulsfolge bekannter und konstanter Frequenz angelaufen wird und die auf einen Zähler geführt ist. Während der Zeitdauer T des Vergleichs kann eine dieser Zeitdauer T entsprechende Impulszahl in den Zähler einlaufen. Damit liegt der Quotient in digitaler Form als Impulszahl gespeichert im Zähler vor.

Nach Beendigung des Vergleiches steuert die Ablaufsteuerung das Schaltmittel 2 an, wodurch der Eingang des Integrators 1 von der Divisorspannung - UN abgetrennt und mit dem Spannungsteilerabgriff zwischen den beiden Widerständen 3 und 4 verbunden ist. Damit ist auch die Integration beendet. Der Integrator 1 wird wieder auf die Anfangsspannung zurückgeführt. Wenn dabei die Integratorausgangsspannung + UJm ihrem Betrag kleiner geworden ist als der Betrag der Begrenzungsspannung - UB, kippen die beiden Schwellwertschalter 8 und 9 in ihre Ausgangslaotp zyriirlt Sobald di? A"fangsbPd'"giingpn am Intpgrator 1 wisder hergestellt sind, kann durch die Ablaufsteuerung die nächste Quotientenbildung eingeleitet werden.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Schaltungsanordnung zur Quotientenbildung aus zwei voneinander unabhängigen Variablen, die als analoge elektrische Spannungen vorliegen, wobei die eine Spannung als Divisorspannung auf einen Integrator geschaltet ist, dessen Ausgang mit einem Komparator verbunden ist, auf welchen weiterhin die zweite Spannung als Dividendenspannung >o geführt ist und der anspricht, sobald die Spannung am Ausgang des Integrators und die Dividendenspannung in einem vorbestimmten Verhältnis zueinander stehen, gekennzeichnet durch die Kombination folgender Schaltungsmerkmale: <"

a) es ist eine Begrenzungsspannung (-UB) vorgesehen, die auf den Komparator (5) geführt ist,

b) im Komparator sind ein erstes Vergleichsglied (6) uad ein zweites Vergleichsglied (7) angeordnet, auf die gemeinsam die Begrenzungsspannung (-UB) und der Ausgang des Integrators (1) sowie auf das zweite Vergleichsglied (7) zusätzlich die Dividendenspannung (-UZ) ^ geführt sind und deren Ausgänge jeweils mit einem Schwellwertschalter (8 bzw. 9) verbunden sind, wobei der Ausgang des dem ersten Vergleichsglied (6) zugeordneten Schwellwertschalters (8) auf eine Konjunktion (10) geführt ist, deren zweiter Eingang durch den negierten Ausguig des dem zweiten Vergleichsglied (7) zugeordneten SchweP-vertschalters (9) belegt ist und deren Ausgang (11) den Ausgang des Komparators (5) bildet.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des Integrators (1) über einen ersten Widerstand (3) und einen zweiten Widerstand (4) mit einer Bezugsspannung (-UA) verbunden ist. ^w

3. Schaltungsanordnung nach Anspruch 1 und 2, wobei der Integrator nach jeder Quotientenbildung durch eine Ablaufsteuerung auf einen Anfangszustand zurückgeführt wird, dadurch gekennzeichnet, daß an dem mit der Divisorspannung (- UN) 4"> belegten Eingang des Integrators (1) ein Schaltmittel (2) vorgesehen ist, durch welches der Eingang des Integrators (1) in Abhängigkeit von der Ablaufsteuerung entweder mit der Divisorspannung (—UN) oder mit dem Spannungsteilerabgriff zwischen dem ⁵⁽⁾ ersten Widerstand (3) und dem zweiten Widerstand (4) verbindbar ist.