DE2454601B2 - Einrichtung zur Ermittlung des Mittelwertes einer elektrischen Größe - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Einrichtung zur Ermittlung des Mittelwertes einer elektrischen Größe mit Abtastung, Speicherung und Summation von Einzelwerten dieser elektrischen Größe. Eine derartige Einrichtung ist nach der DT-OS 610 bekannt. Pro Einzelwert ist dort jeweils ein Speicher vorgesehen, welcher über einen Abtastschalter mit einem gemeinsamen Summierglied verbunden werden kann.

Zur Ermittlung des Mittelwertes einer sich periodisch

ändernden Größe mit dieser bekannten Einrichtung könnte man daran denken, die Abtastschalter mit einer Tastfrequenz zu betreiben, welche größer ist als die Frequenz der sich periodisch ändernden Größe. Für

^r> eine große Genauigkeit bei der Erfassung des Mittelwertes wären aber dabei eine entsprechend große Anzahl von Speichern erforderlich.

Aufgabe der Erfindung ist es, bei einer Einrichtung der eingangs genannten Art trotz einer geringen

ι» Speichsranzahl für eine große Genauigkeit der Mittelwerterfassung zu sorgen. Gelöst wird diese Aufgabe erfindungsgemäß dadurch, daß bei einer sich periodisch ändernden elektrischen Größe die Abtastfrequenz das /i-fache der Änderungsfrequenz beträgt und

i"> zwei abwechselnd mit der elektrischen Größe für die Dauer einer Abtastperiode beaufschlagbare und danach rücksetzbare Integratoren vorgesehen sind, wobei der Ausgang jedes Integrators zyklisch nacheinander an den Eingang eines von n/2 Speichern anschließbar ist und die Ausgänge sämtlicher Speicher mit den Eingängen eines Addierverstärkers verbunden sind.

Die Erfindung samt ihrer weiteren Ausgestaltungen, welche in den Unteransprüchen gekennzeichnet sind, soll nachstehend anhand der Figuren näher erläutert

2) werden.

Im Diagramm der F i g. 1 ist zunächst der Verlauf eines pulsierenden Gleichstroms dargestellt, wie er sich beispielsweise am Ausgang einer mit Netzfrequenz gespeisten dreiphasigen Stromrichterschaltung ergibt.

J» Die Periodendauer seiner niedrigstfrequenten Oberwelle ist mit T bezeichnet und der zu erfassende Gleichstrommittelwert mit i. Es sei angenommen, daß sechs Speicher vorhanden sind, welche nacheinander in zyklischer Reihenfolge mit den jeweils in zeitlichem

i> Abstand von 776 abgetasteten Werten des pulsierenden Gleichstroms / geladen werden. Auf diese Weise erhält man in einem Zeitintervall der Dauer 7"sechs Meßwerte, deren Mjttelwert näherungsweise dem Gleichstrommittelwert i des pulsierenden Gleichstromes ; entspricht.

Ό Die Genauigkeit der Abbildung des Mittelwertes /steigt mit zunehmender Zahl der Abtastpunkte innerhalb einer Peridodendauer T, welche gleichzeitig auch der

Anzahl der Speicher entspricht. In F i g. 2 ist ein allgemeines Ausfuhrungsbeispiel des

■ti anhand der F i g. 1 geschilderten Verfahrens mit der eingangs erwähnten, bekannten Einrichtung dargestellt. Es sind η Speicher Sp 1 bis Sp η vorgesehen. Diese Speicher bestehen jeweils aus einem als Impedanzwandler beschalteten Operationsverstärker, in dessen Eingangskreis jeweils Speicherkondensatoren angeordnet sind. Die Speicherkondensatoren sind über elektronische Schalter 51 bis Sn mit einer Spannung LJ verbunden, welche sich periodisch ändert. Eine derartige Spannung könnte beispielsweise den mittels Gleich-

">> stromwandler erfaßten pulsierenden Gleichstrom /nach F i g. 1 repräsentieren. Die Ausgänge der Speicher Sp 1 bis Sp η sind über gleiche Widerstände, deren Stromwert jeweils die Größe R aufweist, mit dem Eingang eines Addierverstärkers 6 verbunden, dessen

w> Gegenkopplungswiderstand den Ohmwert R/n aufweist und so den Mittelwert der Inhalte der η Speicher als Ausgangsspannung LJ ausgibt. Die Schalter 51 bis S η werden von den Stufen ί bis η eines als rückgekoppeltes Schieberegister 7 ausgebildeten Schrittschaltwerkes so

*>■> angesteuert, daß sie zyklisch nacheinander den Eingang eines der η Speicher mit der Eingangsspannung LJ verbinden. Mit jedem Takt eines mit der Taktfrequenz T/n

arbeitenden Taktgenerators 8 wird ein zuvor geschlossener Schalter geöffnet und der nächste Schalter geschlossen. Die Betätigung der einzelnen Schalter erfolgt also in der Reihenfolge 51, 52 bis 5 η und nach Betätigung des Schalters Sn erfolgt wiederum eine ^r> Betätigung des Schalters 51 undsofi»«. Die von der Einrichtung ausgegebene Spannung U stellt also in jedem Augenblick den Mittelwert aus den η zuletzt abgetasteten Werten der Spannung {7 dar.

Um eine große Genauigkeit bei der Erfassung des ι ο Mittelwertes zu erhalten, wäre bei der in Fig.2 dargestellten Einrichtung eine entsprechend große Anzahl von Speichern und Schrittschaltwerkstufen erforderlich. Demgegenüber ist in den F i g. 3 und 4 eine Ausführungsform der erfindungsgemäßen Einricntung ti dargestellt, bei welcher trotz einer geringen Speicherzahl (n=4) eine optimale Genauigkeit erreicht werden kann. Diese Variante beruht auf dem Gedanken, das Eingangssignal während der einzelnen Tastperioden abwechselnd von zwei rückselzbaren Integratoren zu >n integrieren und ihren jeweils am Ende einer Abtastperiode erreichten Wert abzuspeichern. F i g. 3 zeigt die schaltungstechnische Realisierung einer solchen Variante und Fig.4 die zugehörige Ansteuerung der dabei verwendeten Schalter. >ί

Bei der in Fig.3 dargestellten Schaltung sind zwei Integratoren /1 und /2 vorgesehen, welche durch die mit den Signalen Wund Dbetätigbaren Schalter, welche die Gegenkopplungskondensatoren der Integratoren kurzschließen, riicksetzbar sind. Eingangsseitig beauf- in schlagt werden diese beiden Integratoren über die mit den Signalen A und E betätigbaren Schalter vom Ausgangssignal eines Operationsverstärkers 9a, an dessen Eingang die pulsierende Gleichspannung Uliegt. Es sind vier Speicher 5p 1 bis Sp 4 nach Art der bereits r. im Zusammenhang mit F i g. 2 erwähnten Speicher vorhanden, welche durch mit den Signalen B, C, Fund G betätigbare Schalter mit den Ausgangssignalen der Integratoren /1 und /2 geladen werden können. Die Ausgänge der Speicher Sp 1 bis Sp 4 beaufschlagen den to Eingang eines weiteren Operationsverstärkers 9b. Der Operationsverstärker 9b weist — wie aus den vermerkten Widerstandswerten seiner Eingangswiderstände und seines Gegenkopplungswiderstandes zu entnehmen ist, genauso wie der Operationsverstärker r> 9a den Verstärkungsfaktor Wi auf. Dadurch, daß bereits die Eingangsgröße durch den Operationsverstärker 9a um den Faktor Wi reduziert wird, braucht zur Mittelwertbildung die Summe der Ausgangssignale der Speicher 5p 1 bis 5p4 nur noch um den Faktor Ui >o reduziert werden. Zum Unterschied zu der Ausführungsform nach F i g. 2 wird der dort mit 6 bezeichnete Operationsverstärker also in die beiden Verstärker 9a und 9b aufgespalten, wodurch eine Vergleichniäßigung der Signalpegel bei den einzelnen Schaltungsteilen >~> erreicht wird. Diese Vergleichsmäßigung bzw. Erniedrigung des Signalniveaus kann sich besonders bei Verwendung von elektronischen Schaltern empfehlen.

Die in Fig.3 dargestellte Schaltung arbeitet mit vier Speichern (n=4), es ist daher eine Abtastperiodendauer ho von T/n zu wählen, wo Γ die Periodendauer der in der Eingangsspannung {/enthaltenen und niedrigstfrequenten Oberwelle bedeutet. Die Integrierzeit der Integratoren Ii und /2, welche sich jeweils als Produkt des Ohmwertes Ri ihrer Eingangswiderstände und dem ·■» Kapazitätswert Cl ihrer Gegenkopplungskondensatoren ergibt, wird gleich der Abtastperiodendauer T/4 gewählt.

F i g. 4 zeigt die Gewinnung der Ansteuersignale A bis //für die in Fig. 3 dargestellten Schalter. Diese werden aus den Ausgangssignalen der mit I —IV bezeichneten Stufen eines Schrittschaltwerkes 10 abgeleitet. Das Schrittschaltwerk 10 kann wie bei der in Fig.2 dargestellten Variante aus einem rückgekoppelten, mit dem Schiebetakt ST fortschaltbaren Schieberegister bestehen. Es kann aber genauso auch ein repetierend bis auf 4 zählender digitaler Zähler vorgesehen werden, dessen Zählerstand mit jedem eintreffenden Taktimpuls um eins erhöht wird. Die Periodendauer der Taktimpulse ST₁ welche die Dauer der Abtastperioden festlegen, beträgt beim dargestellten Beispiel T/4. Die Periodendauer T der Oberwelle wird dadurch in vier gleiche Zeitabschnitte 71, Tn, Tn\ und 71v unterteilt und während dieser Zeitabschnitte entsteht an den Ausgängen der zugeordneten Schieberegisterstufen I —IV jeweils ein L-Signal. Setzt man voraus, daß ein L-Signal die in Fig.3 dargestellten Schalter durchlässig zu steuern vermag, so ergibt sich, wie im einzelnen auch noch anhand des in Fig.5 dargestellten Impulsdiagramms ersichtlich ist, folgender Ablauf: In der Abtastperiode 7] und 71ii liegt an einem der beiden Eingänge des ODER-Gatters 11 und damit auch an seinem Ausgang ein L-Signal, der im Eingangskreis des Integrators /1 liegende Schalter wird damit geschlossen und der Integrator /1 beginnt die Eingangspannung U zu integrieren. In der Abtastperiode /u weist das Ausgangssignal A des ODER-Gatters 11 Null-Signal auf, der im Eingang des integrators /I liegende Schalter wird geöffnet und während der Dauer des in dieser Abtastperiode erscheinenden Impulses 57" weist das Ausgangssignal J?des UND-Gatters 12 ein L-Signal auf, was ein Schließen des mit dem Eingang des Speichers Sp 1 verbundenen Schalters und eine Übernahme des vom Integrator /1 erreichten Wertes in den Speicher Sp 1 bewirkt. Sodann wird in der anschließenden Impulspause des Schiebetaktes ST am Ausgang des ODER-Gliedes 13 ein L-Signal auftreten, wodurch der den Gegenkopplungskondensator des Integrators /1 überbrückende Schalter geschlossen und der Integrator auf Null zurückgesetzt wird. Dasselbe geschieht mit ihm zwei Abtastperioden später in der dann auftretenden Pause der Taktimpulsfolge 57^ In der Abtastperiode Tin erfolgt eine erneute Integration der Eingangsspannung U durch den Integrator /1 und in der darauffolgenden Abtastperiode 71v die Übernahme des Integrationsergebnisses in den Speicher 5p 2, indem das Ausgangssignal C eines UND-Gatters 14 den im Eingangskreis dieses Speichers angeordneten Schalter schließt. Die vorstehend geschilderte Arbeitsfolge, nämlich Integrieren, Übernahme in den Speicher und anschließendes Rücksetzen des Integrators läuft nun bezüglich des Integrators /2 und der ihm zugeordneten Speicher 5p3 und 5p 4 in genau der gleichen Reihenfolge, jedoch jeweils um eine Abtastperiode versetzt ab, wie aus der in F i g. 4 dargestellten Beaufschlagung der Gatter 15 bis 18 ersichtlich ist.

Das Spannungsdiagramm der Fig.6 zeigt die Spannungen an den Ausgängen der Integratoren /1 und 12, die Spannungen an den Ausgängen der Speicher Sp 1 bis Sp 4 sowie die Ausgangsspannung U der in F i g. 3 und 4 dargestellten Schaltung bei einem beispielhaft angenommenen Verlauf der Eingangsspannung U. Die Mittelwerterfassung beginne zum Zeitpunkt t,, so daß in der Abtastperiode T₁ erstmals der Integrator /1 und in der Abtastperiode TIi erstmals der Integrator /2 beaufschlagt werden. Unter Beriicksichti-

gung des im Zusammenhang in den F i g. 3 bis 5 geschilderten Wirkungsablaufes ergibt sich, daß in der Zeit von to bis ft, d. h. innerhalb einer Periode T_der überlagerten Oberwelle die Ausgangsspannung U in vier Schritten den richtigen Gleichspannungsmittelwert erreicht hat, sodann konstant und absolut oberwellenfrei bleibt und der ab dem Zeitpunkt *2 erfolgenden Veränderung des Gleichstrommittelwertes innerhalb einer weiteren Periodendauer T ebenfalls in vier Schritten exakt folgt. Insbesondere für den Einsatz der erfindungsgemäßen Einrichtung in Regelkreisen ist es vorteilhaft, daß nicht nur schon nach einer Periodendauer der überlagerten Oberwelle der richtige Wert des tatsächlichen Gleichspannungsmittelwertes zur Verfügung steht, sondern daß bereits schon vorher die Veränderungstendenz des Meßwertes erkennbar ist und ausgewertet werden kann. Wird z. B. die erfindungsgemäße Einrichtung als Istwertgeber in einem Regelkreis verwendet, so kann damit ein überaus schnelles Ansprechen des Reglers auf Änderungen des Gleichstrommittelwertes erreicht werden, was im besonderen Maße dann gilt, wenn der Regler mit D-Verhalten ausgestattet ist.

Für den Fall, daß die Frequenz der überlagerten Oberwelle nicht konstant ist, sondern ebenfalls Veränderungen unterworfen ist, zeigt F i g. 7 ein Ausführungsbeispiel, bei welchem eine selbsttätige Kompensation dieser Frequenzänderung berücksichtigt ist. Mit 19 ist dort der in den F i g. 3 und 4 dargestellte Meßwertgeber bezeichnet. Es ist ein Frequenzmeßglied 20 vorgesehen, welches an seinem Ausgang eine Impulsfolge abgibt, deren Frequenz der Frequenz der im Eingangsspannungssignal U enthaltenden Oberwelle entspricht. Die Frequenz dieser Impulsfolge wird in einem Frequenzvervielfachcr 2t urn den Faktor η vervielfacht. Auf diese Weise steht der Steuertakt SFfür den Meßwertgeber 19 selbsttätig immer in einem starren Verhältnis zu der jeweiligen Frequenz der Oberwelle. Da bei konstant belassener Integrierzeinder Integratoren / 1 und /2 sich das Ausgangssignal U des Meßwertgebers 19 mit wechselnder Frequenz der in seiner Eingangsspannung U enthaltenen Oberwelle ebenfalls ändert, ist ein Multiplizierer 22 nachgeordnet, welcher eine derartige Verfälschung des Meßergebnisses kompensiert, indem an seinem zweiten Eingang der Ausgang eines Frequenz-Spannungsumsetzers 23 angeschlossen ist, welcher ebenfalls eingangsseitig von der Schiebetaktimpulsfolge ST beaufschlagt ist.

Fig.8 zeigt eine Modifikation des erfindungsgemäßen Meßwertgebers 19, mit welcher die Erfassung des quadratischen Mittelwertes, d. h. des Effektivwertes einer Spannung bzw. eines Stromes erfaßt werden kann. Diese besteht darin, daß die Eingangsspannung mittels eines Multiplizierers 24 quadriert und die Ausgangsspannung einem radizierenden Funktionsgenerator 25 zugeführt ist. Auf diese Weise erscheint am Ausgang des Funktionsgenerators 25 der Effektivwert U_ctt der Eingangsspannung U.

Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Einrichtung zur Ermittlung des Mittelwertes einer elektrischen Größe mit Abtastung, Speicherung und Summation von Einzelwerten dieser elektrischen Größe, dadurch gekennzeichnet, daß bei einer sich periodisch ändernden elektrischen Größe die Abtastfrequenz das n-fache der Änderungsfrequenz (1/7} beträgt und zwei abwechselnd mit der elektrischen Grüße für die Dauer einer Abtastperiode (T/n) beaufschlagbare und danach rücksetzbare Integratoren (/1, 12) vorgesehen sind, wobei der Ausgang jedes Integrators zyklisch nacheinander an den Eingang eines von n/2 Speichern anschließbar ist und die Ausgänge sämtlicher Speicher mit den Eingängen eines Addierverstärkers (ßb) verbunden sind (F i g. 3).

2 Einrichtung nach Anspruch 1, gekennzeichnet durch ein n-stufiges Schrittschaltwerk, welches mit der Abtastfrequenz weitergeschaltet wird und von dessen Ausgängen Schalter zur Durchschaltung von der elektrischen Größe entsprechenden Spannungen auf den Eingang eines der Integratoren, zur Rücksetzung derselben sowie zur Durchschaltung ihrer Ausgangsspannungen auf die Eingänge der ihnen zugeordneten Speicher betätigbar sind.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß als Schrittschaltwerk ein rückgekoppeltes Schieberegister (7) vorgesehen ist.

4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß als Schrittschaltwerk ein repetierend arbeitender Zähler vorgesehen ist.

5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ihr zur Effektivwerterfassung eine Quadriereinrichtung (24) vorgeordnet und eine Radiziereinrichtung nachgeordnet ist.

6. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Schrittschaltwerk mit einer Taktspannung weitergeschaltet wird, welche am Ausgang eines die Änderungsfrequenz der periodisch sich ändernden Größe (LJ) um den Faktor η vergrößernden Frequenzvervielfachers (21) auftritt.

7. Einrichtung nach den Ansprüchen 1 und 6, dadurch gekennzeichnet, daß der Ausgang des Frequenzvervielfachers (21) über einen Frequenz-Spannungs-Umsetzer (23) mit einem Eingang eines Multiplizierers (22) verbunden ist, dessen anderer Eingang am Ausgang des Addierverstärkers (ßb) angeschlossen ist.

8. Einrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ihre Verwendung als Istwertgeber in Stromrichterstellglieder enthaltenden Regelkreisen.