DE2119092A1 - Rahmensynchronisiersystem - Google Patents

Description

Dipl.-Phys.Leo Thul

7 Stuttgart

M.Clark - 9

INTERMATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Rahmensynchronisiersystem

Die Erfindung betrifft ein Rahmensynchronisiersystem mit einer Quelle binärer Informationszeichen, die eine vorbestimmte Frequenz haben und eine Synchronisierkomponente enthalten, mit einer ersten Stufe, die verschiedene Zeitzeichen erzeugt, und einer Vergleichstufe, die die aufeinanderfolgenden Bits des Informationszeichens prüft, um das Synchronisierbit zu erfassen, und dabei jedesmal ein Ausgangszeichen abgibt, das anzeigt, ob Synchronisierung vorliegt oder nicht.

Das allgemeine Problem besteht darin, die Rahmensynchronisierung einer digitalen Nachrichtenverbindung trotz Rauschen oder Bitfehler herzustellen und aufrecht zu erhalten. Ein Rahmensynchronisiersystem steuert die Zähler eines digitalen Vervielfachers, so daß der ZählVorgang synchron mit dem Format der empfangenen Daten abläuft. Dieses System hat zwei Hauptaufgaben: (1) zu fühlen,wenn die Synchronisierung verloren gegangen ist und (2) die Phase, der Zähler zu ändern, so daß die Synchronisierung wieder erreicht wird. Ein Referenzsynchronisierungsmuster, das von den Zählern erzeugt wird, wird mit einem ankommenden Zeichen verglichen, um festzustellen ob die Zähler synchron arbeiten. Falls die Synchronisierung verloren gegangen ist, schaltet die Einrichtung auf Suchbetrieb um. In diesem Suchbetrieb 14.April 1971

Sr/Mr -/-

10ÖÖU/1692

M. Clark - 9

wird die Phase der Zähler geändert bis Synchronissmus festgestellt wird, woraufhin das Rahmsi Synchronisiersystem wieder auf den Fühlbetrieb umschautet, um gegebenenfalls einen später eintretenden Verlust der Synchronisierung festzustellen.

Es wird angenommen, daß im Fühlbetrieb die Phase der Zähler korrekt war, und die Entscheidungsstufe muß feststellen, ob die Rahmensynchronisierung jetzt unkorrekt ist (Verlust der Synchronisierung). Im Suchbetrieb wird angenommen, daß die Rahmenphase unkorrekt war und eine Einstellung der Phase durchgeführt wird. Die Entscheidungsstufe muß entscheiden, ob die Rahmenphase jetzt korrekt ist. Beide Betriebsarten müssen bei ^onstuktion der Entscheidungsstufe berücksichtigt werden.

Für den Fühlbetrieb ist es oft notwendig, daß die Entscheidungsstufe langsam anspricht. Dadurch erhältman einen Schutz gegen ein Fading des Zeichens, wie es bei Nachrichtenverbindungen aufgrund von Streuungen in der Troposphäre auftreten kann. Dieses Fading des empfangenen Zeichens bewirkt im allgemeinen eine Häufigkeit der Abweichungen, die eine Schwellwertwahrscheinlichkeit überschreitet. Auf diese Weise kann es vorkommen, daß die Entscheidungsstufe eine unkorrekte Phase anzeigt, während die Phase tatsächlich korrekt ist. Dadurch wird die Suchstufe eingeschaltet, und sie beginnt die Phase zu verändern, und dadurch wird die Phase;-erst unkorrekt. Falls die Fühlstufe jedoch langsam anspricht im Vergleich zu der Dauer eines Fadings, dann kann eine solche Fehlent scheidung nicht zustande kommen.

Für den Suchbetrieb ist es normalerweise erforderlich, daß die Entscheidungsstufe schnell anspricht. Das ist wichtig, um die durchschnittliche Suchzeit bis zur Erreichung der Synchronisierung zu reduzieren, da die Entscheidungsstufe

1Ö9Ö46/16Ö2

M.Clark - 9

alle Entscheidungen während der Suche trifft.

Eine einfache Entscheidungsstufe ist aus der US-Patentanmeldung Serial No 78I Iß! bekannt. Diese entgegenstehenden Erfordernisse bedeuten, daß die Ansprechzeit der Entscheidungsstufe für den Fühlbetrieb groß sein muß und für den Suchbetrieb klein sein muß, daß also die Ausgangsspannung El des Differenzverstärkers der bekannten Anordnung nur. langsam von seinem oberen Grenzwert zu der Entscheidungsspannung V3 abfallen darf und die Spannung El schnell von ihrem unteren Grenzwert zu der Spannung V3 ansteigen muß. Um diese beiden Erfordernisse zu erfüllen, muß die Spannung Vj5 näher bei dem unteren Grenz spannungswert liegen als bei dem oberen Grenzspannungswert, und die Schwellwertspännung Vl, die dem Differenzverstärker zugeführt wird, muß möglichst niedrig eingestellt werden, so daß die Schwellwertwahrscheinlichkeit möglichst nahe bei dem erwarteten Häufigkeit swert für unkorrekte Phasenzustände eingestellt wird. Die Berücksichtigung der Variationen der Komponenten und der Änderungen der Energieversorgung, aufgrund deren, die Spannung Vl, V]5 oder die Klammerspannung sich mit der Zeit oder mit der Temperatur ändern könnten, erlauben es jedoch nicht, Vl und V3 beliebig nahe zu legen ohne daß die Gefahr auftretender Fehler besteht. Infolge dessen kann eine einfache Entscheldungsstufe, wie sie in der Figur 5 der genannten US-Patentanmeldung dargestellt ist, nicht beide Erdordernisse glechzeitig erfüllen.

Um diesen Nachteil zu vermeiden, hat man eine zweifache Entscheidung- oder Rahmensteuerstufe vorgesehen, die zwei Integratoren umfaßt; einen Integrator für den Füllbetrieb und einen anderen Integrator für den Suchbetrieb. Der Grund ist darin zu sehen, daß der Fühlbetrieb eine größere Zeitkonstante braucht, um die Rahmensteuerstufe unempfindlich gegenüber einem Fading des Eingangszeichens zu machen,

1 0 9 S 4 5/1S 92 V-

M.Clark - 9

und daß der Suchbetrieb eine kurze Zeitkonstante erfordert, damit die Synchronisierung schnell erreicht werden kann. > Es muß jedoch darauf hingewiesen werden, daß diese Schaltung den Nachteil aufweist, daß die Fühlstufe langsamer als die Suchstufe arbeitet, und daß somit die Ausgangsspannung El der Fühlstufe nicht so schnell einsteigen, wie die Ausgangsspannung E2 der Suchstufe. Es besteht des- ' halb die Möglichkeit, daß kurz nach Erreichen der Synchronisierung, wenn die Ausgangsspannung El niedrig ist und noch nicht den oberen Grenzspannungswert erreicht hat, aufgrund eines kurzzeitigen Fadings die Rahmensteuerstufe die Synchronisierung verlieren kann, da die Ausgangsspannung El niedriger als die Bezugsspannung ist und die Ansprechzeit der Fühlstufe effektiv kürzer als normal ist.

Aufgabe der Erfindung ist es, ein Rahmensynchronisiersystem mit einer dualen Entscheidungsstufe zu schaffen, daß die Nachteile der bekannten Vorrichtungen nicht aufweist. Diese Aufgabe ist bei Einrichtungen der eingangs genannten Art dadurch gelöst, daß eine logische Schaltstufe mit der ersten Stufe und mit der Vergleichsstufeverbunden ist, daß eine duale Entscheidungsstufe zwischen der Vergleichsstufe und der logischen Stufe liegt, die zwei Steuerzeichen erzeugt, die, wenn sie und das resultierende Ausgangszeichen den Verlust der Synchronisierung anzeigen, die logische Stufe einschalten, wodurch die Zeitzeichen zur Erzielung der Rahmensynchr-onisierung gesteuert werden, und daß

die Entscheidungsstufe eine Fühlstufe mit großer Zeitkonstante und einer Referenzspannung und eine Suchstufe mit einer relativ>kleinen Zeitkonstanten umfaßt, die das eine Steuerzeichen erzeugt, und daß eine Auswahlstufe die mit der ersten Stufe und mit der Vergleichsstufe verbunden ist, das andere Steuerzeichen erzeugt, wodurch die Fühlstufe auf die Referenzspannung zurückgestellt wird, wenn das andere Steuerzeichen das Fehlen der Synchronisierung anzeigt.

. 1 G § a 4 5/16 θ 2 ^V"

M.Clark - 9

Weitere, die Erfindung fortgestaltende Merkmale gehen aus de'r Beschreibung im Zusammenhang mit den Ansprüchen hervor. Die Erfindung ist im folgenden anhand eines Ausführungsbeispiels und in Verbindung mit der Zeichnung näher beschrieben. Es zeigen:

Pig.l ein Blockdiagramm eines erfindungsgemäßen Synchronisierungssystems und

Pig.2 eine graphische Darstellung der verschiedenen Spannungen, die in einer in dem Diagramm der Pig.l verwendeten doppelten Entscheidungsstufe auftreten.

In Pig.l ist ein Blockdiagramm einer Ausführungsform eines Rahmensynchronisiersystems dargestellt, das dem in der US-Anmeldung Serial No 78I I8I ähnlich ist. und das die erfindungsgemäße duale Entscheidungsstufe umfaßt. Ein Taktgeber 1 erzeugt Taktimpulse mit einer Frequenz des digitalen Informationssignals von der Quelle 2, und diese Takte werden über eine Sperrschaltung J3 der binären Zähler- und Dekodierstufe 4 zugeführt, damit verschiedene Zeitsignale erzeugt werden, die für den Betrieb des Rahmensynchronisiersystems notwendig sind, als auch Zeitsignale, die für andere Punktionen notwendig sind, zum Beispiel der im Vielfach empfangenen Signale von der Quelle 2. Zum Zwecke der Erklärung wird angenommen, daß die Rahmenfrequenz des Informationssignals 8Khz beträgt, daß der empfangene Synchronisationscode in aufeinanderfolgenden Rahmen das Muster 1,0 hat und daß das örtlich erzeugte Synchronisationsreferenzzeichen REP eine rechteckförmige 4Khz-Welle ist. Die Stufe 4 erzeugt weiterhin das Synchronisierungsbit-Zeitzeichen FT, das eine · konstante Breite einer Taktperiode hat, und das Haltezeitzeichen, das eine veränderliche Breite hat, die gleich der Breite des HALT-Impulses plus der Breite eines Taktes ist.

Das Haltezeichen HT ist notwendig, um eine Verriegelung

10684.6/1602 -/-

M.Clark - 9

des Rahmensynchronisiersystems in einem unsynchronisierten und stationären Zustand beim Anstellen der Energieversorgung zu verhindern, da die Komponenten 6,9 und 17 sonst eine Kombination von Zuständen annehmen könnten, die die Zähler der Stufe 4 zum Halten bringen würde. Das Ausbleiben der Zeitsignale könnte die bistabilen ^ΐΓ~" ppstufen 6 und 17 daran hindern, die obengenannten Kombinationszustände zu verlassen. Durch Verwendung des Zeichens HT können die Zähler der· Stufe 4 nur dann anhalten, wenn die Zeitzeichen an den bistabilen Kippstufen 6 und 17 zur Verfügung stehen.

Das Informationszeichen von der Quelle zwei und das örtliche Referenzzeichen RIP der Stufe 4 werden einer digital arbeitenden Vergleichsstufe zugeführt, die als Antivalenzstufe 5 ausgebildet ist, welche die binären Zustände der aufeinanderfolgenden Bits des Informationszeichens und des Referenzzeichens miteinander vergleicht, um die Presens des angenommenen verteilten Synchronisierungscodes zu bestimmen. Die Torschaltung 5 erzeugt ein Ausgangszeichen _s das eine Übereinstimmung oder eine Fehlabstimmung zwischen den binären Zuständen der beiden ihm zugeführten Eingangszeichen anzeigt. Das resultierende Ausgangszeichen wird mit MMP bezeichnet. Das Ausgangszeichen MMF wird direkt der bistabilen Kippstufe 6 zugeführt. Diese wird durch das Zeichen MT an dem Ausgang der UND-Schaltung 7 geschaltet und tastet das Zeichen MMF ab. Die Eingänge der UND-Schaltung 7 sind mit dem Taktgeber 1 und mit dem Ausgang der Stufe 4 für das Synchronlsierungsbit-Zeitzeichen FT verbunden. Das Zeichen der Antivalenzschaltung 5 wird von der Vorderflanke des Zeichens MT abgetastet, und die bistabile Kippstufe 6 wird mit der Hinterflanke des Zeichens MT in ihren anderen Zustand gekippt. Falls das Zeichen MMF eine binäre "l" ist, die eine Fehlanpassung

1ÖÖ845/1SÖ2

M.Clark - 9

anzeigt, dann wird der Ausgang der bistabilen Kippstufe gleichzeitig mit der hinteren Flanke des Zeichens MT in den binären Zustand "l" gebracht. Dieser Ausgang der Kippstufe 6 ist mit Ziffer 1 MM bezeichnet. Der Ausgang der Torschaltung 5 ist außerdem mit einem Inverter 8 verbunden. Wenn das Zeichen MMP eine "O" ist, die eine Übereinstimmung anzeigt,dann ist das Ausgangszeichen der Inverterstufe 8 eine "l", die mit der Vorderflanke des Zeichens MT abgetastet wird, dessen Rückflanke die bistabile Kippstufe 6 in ihren anderen Zustand kippt, wodurch an ihrem ¹¹I"-Ausgang der Zustand "θ" erzeugt wird. Der Ausgang der bistabilen Kippstufe 6 ist mit einer dualen Entseheidungsstufe 9 verbunden, die entscheidet, ob die ihr bisher zugeführten Abtastwerte einen synchronisierten oder einen unsynchronisierten Zustand anzeigen.

Der Ausgang der Torschaltung 5 ist außerdem einmal direkt und einmal über die Inverterstufe 18 mit der bistabilen Kippstufe 17 verbunden. Die Schaltimpulse werden der bistabilen Kippstufe 17 von der UND-Schaltung 19 und der ODER-Schaltung 20 zugeführt. Der ODER-Schaltung 20 wird an ihrem Eingang von der Stufe 4 das Zeichen ST zugeführt und das Ausgangszeichen der UND-Schaltung 21, deren Arbeitsweise weiter unten "beschrieben wird. Der Eingang der UND-Schaltung 19 ist mit dem Ausgang der ODER-Schaltung 20 und mit dem Taktgeber 1 verbunden, wodurch ein Schaltzeichen PHC für die bistabile Kippstufe erzeugt wird. Die UND-Schaltung 21 entscheidet, ob ein HALT-Impuls mit dem Sperreingang der Sperrschaltung 3 verbunden werden soll, um die Phase der Zeitzeichen an den Ausgang der Stufe 4 zu ändern, indem der Zählbetrieb der binären Zähler kurz unterbrochen wird. Die UND-Schaltung 21 empfängt das Ausgangszeichen PL (Suchniveau)der Entscheidungsstufe 9, das Ausgangszeichen der bistabilen Kippstufe 17 und das Ausgangszeichen SM (Suchmodus) der Entscheidungsstufe 9. Auch das Zeichen HP der Stufe 4 wird der UND-Schaltung 21 zu dem obengenannten Zweck zugeführt. Wenn somit

109845/1692 -/-

M.Clark - 9

eines der Eingangszeichen der UND-Schaltung 21 den Zustand ¹¹O" hat, wird kein HALT- oder Sperrzeichen erzeugt, und die> Zähler der Stufe 4 zählen ohne Unterbrechung im normalen Betrieb weiter. Wenn alle Eingangszeichen an der UND-Schaltung 21 den Zustand "l" aufweisen, dann erzeugt die UND-Schaltung 21 einen HALT-Impuls, der die Torschaltung 3 sperrt, wodurch der Zählbetrieb der Zähler unterbrochen wird, was zu einer Phasenverschiebung oder einer Zeitverschiebung der von der Stufe 4 erzeugten Zeitzeichen führt. Der Betrag dieser Phasenverschiebung hängt davon ab, wie viele Taktimpulse gesperrt werden.

Die bistabile Kippstufe 17, die Inverterstufe l8, die UND-Schaltung 21 und die Torschaltung J> bilden eine Suchlogik 22, die in der genannten US-Patentanmeldung Serial No 781 181 vollständig beschrieben ist. Eine andere Ausführungsform einer Suchlogik 22, die in dem erfindungsgemäßen System verwendet werden kann, ist vollständig in der US-Patentanmeldung Serial No 78O 98I beschrieben.

Es wurde oben angenommen, daß das Synchronisiercodezeichen in der Information der Quelle ein aus einem Bit bestehendea, verteiltes Synchronisiercodezeichen umfaßt, das in einem Komparator, z.B. einer Antivalenzschaltung 5, verarbeitet wird. Es können Jedoch auch andere Synchronisiercodezeichen verwendet werden, die andere digitale Vergleichsschälfcungen erfordern. Die verschiedenen Synchronisiercodezeichen und die digitalen Vergleichsschaltungen können bei der Rahmensynchronisierung gemäß der Erfindung verwendet werden, bei der eine der obengenannten Suchschaltungen verwendet werden. In dem durch gestrichelte Linien in Fig.1 dargestellten Block 9, der die duale Entscheidungsstufe umfaßt, ist die erfindungsgemäße Schaltungsanordnung der Komponenten der dualen Entscheidungsstufe 9 dargestellt. Die duale Entscheidungsstufe 9 ist ein dualer Integrator. Das Eingangszeichen 1 MM von der bi-

109845/1692 _f

M.Clark - 9

stabilen Kippstufe 6 wird zwei Integratorstufen zugeführt. Der Integrator, der aus dem Verstärker 23, einem Widerstand Rl und einem Kondensator Cl besteht, bildet die Fühlstufe 24, und der Integrator, der aus einem Verstärker 25, einem Widerstand R2 und einem Kondensator C2 besteht, bildet die Suchstufe 26. Die Zeitkonstante Rl, Cl ist groß, da₇ mit die Ansprechzeit des Fühlbetriebes erhöht wird, und die Zeitkonstante R2, C2 ist klein, damit die Ansprechzeit des Suchbetriebes verringert wird. Ein Verstärker 27 liefert eine Spannung oder einen Amplitudenkomparator für die Fühlstufe 24, und Verstärker 28 und 29 liefern eine Spannung oder Amplitudenkomparatoren für die Suchstufe 26. Die Verstärker 27 und 28 sind so angeordnet, daß sie die bistabile Kippstufe JQ, die die Betriebsart bestimmt, stellen oder zurückstellen, wie im folgenden beschrieben wird.

Wenn die Synchronisierung verloren gegangen ist, überschreitet die durchschnittliche Häufigkeit der Abweichungen die Schwellwertwahrscheinlichkeit, welche durch die Vorspannung Vl eingestellt ist, und die Spannung El fällt stärker ab, als sie ansteigt und fällt schließlich unter den Vorspannungswert VJ, wodurch die Spannung EJ ansteigt und die bistabile Kippstufe JO einstellt, so daß diese an ihrem ¹I"-Ausgang eine "l" liefert. Dieser Vorgang ist in der Fig.2 durch die strichpunktierte Kurve El dargestellt. Das Ausgangszeichen SM ist gleich "l" und representiert den Suchbetrieb und ermöglicht den Anfang des Suchbetriebes, fialls an dem Ausgang SL des Verstärkers 29 in der Suchstufe 26 eine "1" ansteht. Da die Suchstufe 26 eine kleinere' Zeitkonstante hat, sinkt die Spannung E2 schneller ab als die Spannung El und am Ausgang SL des Verstärkers 29 errscheint eine "l", bevor das Zeichen SM zu "}" wird. Man beachtet die relative Neigung der Kurven E2 und El der Fig.2. Da beide Ausgangszeichen SL und SM notwendig sind, um den Suchbetrieb auszulösen, bestimmt die langsamere Stufe, nämlich die Stufe 24,

109845/1692 "^

M.Clark - 9

die Fühlzeit oder die Zeit bis zum Ansprechen nach dem Verlust der Synchronisierung.

Bei der Suche nach der korrekten Phase arbeiten der Integrator und der Verstärker 29 der Suchstufe 26 in ähnlicher Weise wie eine einfache Entscheidungsstufe in der ^T?S-Anmeldung Serial No 78I I8I. Wenn die Rahmenphase korrekt ist, dann liegt die durchschnittliche Häufigkeit der Abweichungen unterhalb der Grenzwertwahrscheinlichkeit, die durch die Spannung V2 eingestellt ist, und E2 steigt stärker an als die abfällt und wird schließlich größer als die Spannung V4, wodurch die Spannung E4 angehoben wird und die Betriebsarten-Kippstufe 30 auf "O" zurücksetzt, die dem Fühlbetrieb entspricht.

Da die Fühlstufe langsamer ist, kann die Spannung El genauso schnell anwachsen wie die Spannung E2, und es besteht die Wahrscheinlichkeit, daß kurz nach Erreichen der Synchronisierung, wenn die Spannung El niedrig ist, wie es an der Stelle 31 der Fig.2 angedeutet ist, und noch nicht wieder auf das Referenznieveau angestiegen ist, das die Synchronisiereinrichtung wegen eines kurzen Fadings die Synchronisierung verlieren kann, da eine niedrige Spannung Pl die Ansprechzeit der Fühlstufe 24 verkürzt. Um dieses Problem zu vermeiden ist der "0"-Ausgang der Kippstufe 30 mit dem Invertereingang des Verstärkers 23 über eine Diode 32 verbunden. Beim Fühlbetrieb steht an dem "O"-Ausgang der bistabilen Kippstufe 30 eine "l", wodurch die Diode 32 in Sperrichtung vorgespannt ist und keinen Einfluß auf die Fühlstufe hat. Beim Suchbetrieb, wenn die Fühlstufe 24 nicht verwendet wird, erscheint an dem "o"-Ausgang der bistabilen Kippstufe eine 0, wodifch die Diode 32 in Durchlaufrichtung vorgespannt ist und einen Strom aus dem invertierenden Eingang des Verstärkers 23 zieht. Die niedrige Quellenimpedanz dieses Zeichens ermöglicht es der

109845/1692

Spannung El, schnell ihren oberen Grenzwert oder das Arbeitsniveau zu erreichen, wie es durch die gestrichelte Linie in der Fig.2 dargestellt ist.

Indem die bistabile Kippstufe 30 mit dem Rahmenzeitzeichen MT verbunden wird, wechselt sie ihren Zustand synchron mit den Zählern. Das Zeitzeichen MT ist jedoch nur dann notwendig falls die verwendete Kippstufe Taktimpulse erfordert.

Gemäß der Erfindung wird die Fühlstufe der dualen Entscheidungsstufe 9 durch ein Referenzpotential bei der Suchzeit zurückgestellt, damit auf diese Weise die Nachteile der bekannten dualen Entscheidungsstufen vermieden werden, so daß die vollständige Verbindung der Zeitkonstanten der Fühlstufe 24 gewährleistet ist, und damit einen besseren Schritt gegen eine zufällige Phasenverschiebung (Verluste der Synchronisierung) die sonst aufgrund eines kurzen Fadings eintreten könnte.

109845/1692

Claims (4)

1. M.Clark - 9
   Patentansprüche

   '^/Rahmensynchronisiersystem mit einer Quelle binärer Informationszeichen, die eine vorbestimmte Frequenz haben und eine Synchronisierkomponeife enthalten, mit einer ersten Stufe, die verschiedene Zeitzeichen erzeugt, und eine Vergleichsstufe, die die aufeinanderfolgende Bits des Informationszeichens prüft, um das Synchronisierbit zu erfassen, und die dabei jedesmal ein Ausgangszeichen abgibt, das anzeigt, ob Synchronisierung vorliegt oder nicht, dadurch gekennzeichnet, daß eine logische Schaltstufe (21) mit der ersten Stufe ( 1,4,7) und mit der Vergleichsstufe (5) verbunden ist, das zwischen der Vergleichsstufe (5) und der logischen Stufe(21) eine duale Entscheidungssbafe (9) liegt, die. . zwei Steuerzeichen (1 SM, 1 SL) erzeugt, die, wenn sie und das resultierende Ausgangszeichen den Verlust der Synchronisierung anzeigen, die logische.Stufe (21) einschalten, wodurch die Zeitzeichen (FT, HT) zur Erzielung der Rahmensynchronisierung gesteuert werden, und daß die duale Entscheiungsstufe 9 eine Fühlstufe (24) mit großer Zeitkonstante und einer Referenzspannung umfaßt, und eine Suchstufe (26) mit einer relativ kleinen Zeitkonstanten, die das eine Steuerzeichen (1 SL) erzeugt, und daß eine Auswahlstufe [J)O), die mit der ersten Stufe (1,4,7) und mit der Vergleichsstufe (5) verbunden ist, daß andere Steuerzeichen (1 SM) erzeugt, wodurch die Fühlstufe (24) auf die Referenzspannung zurückgestellt wird, wenn das andere Steuerzeichen (1 SL) das Fehlen der Synchronisierung anzeigt.
2. 2.Rahmensynchronisiersystem nach Anspruch 1, dadurch gekennzeichnet , daß die Fühlstufe (24) einen ersten Integrator umfaßt, der mit der Vergleichsstufe (5) verbunden ist, und an dem die genannte Referenzspannung anliegt, und einen ersten Amplitudenkomparator, der mit dem Ausgang des ersten

   V-109845/1692

   M.Clark - 9

   Integrators verbunden ist, daß die Suchstufe 26 einen zweiten Integrator (25) umfaßt, der mit der Vergleichsstufe (5) verbunden ist und die zweite Zeitkonstante hat, und einen zweiten Amplitudenkomparator (29), der mit dem Ausgang des zweiten Integrators verbunden ist und das eine Sruerzeichen (1 SL) erzeugt, und einen dritten Amplitudenkomparator, der mit dem Ausgang des zweiten Integrators verbunden ist, und daß die Auswahlstufe (30) eine bistabile Kippstufe (3) umfaßt, die mit den Ausgängen des ersten und des dritten Komparators verbunden ist und das andere Steuerzeichen (1 SM) erzeugt, und eine Diode (32), die zwischen dem Ausgang der bistabilen Kippstufe (30) und dem Eingang des ersten Integrators liegt und diesen ersten auf die Referenzspannung einstellt, wenn das andere Steuerzeichen (l SL) das Fehlen der Synchronisierung anzeigt.
3. 3.Rahmensynchronisiersystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der "l"-Eingang der bistabilen Kippstufe (30) mit dem Ausgang des ersten Komparators (27),und der "θ"-Eingang mit dem Ausgang des dritten Komparators (28) verbunden ist, und der "l"-Ausgang das Steuerzeichen (1 SM) erzeugt, und daß die Diode (32) zwischen dem ^!f0"-Auf=gang der bistabilen Kippstufe (30) und dem Eingang des ersten Integrators (23) so geschaltet ist, daß sie in Sperrrichtung vorgespannt ist, wenn das andere Steuerzeichen (1 SL) anzeigt, daß Synchronisierung vorliegt, und daß sie in Vorwärtsrichtung vorgespannt ist, wenn das andere Steuerzeichen (1 SL) das Fehlen der Synchronisierung anzeigt.
4. 4.Rahmensynchronisiersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Fühlstufe (24) eine zweite Vorspannungsquelle umfaßt, und einen ersten Widerstand (Rl), der mit der Vergleichseinrichtung (5-8) verbunden ist, daß ein invertierender Eingang eines eisten Verstärkers (23) mit der zweiten Vorspannungsquelle und, über einen ersten Kondensator

   109US/1692

   M.Clark - 9

   (Cl) dem Ausgang verbunden ist, daß die Fühlstufe (24) einen zweiten Verstärker umfaßt, dessen invertierender Eingang mit dem Ausgang des ersten Verstärkers verbunden ist und dessen nicht invertierender Eingang mit einer dritten Spannungsquelle verbunden ist, und daß die Suchstufe (26) eine vierte Spannungsquelle umfaßt,und einen mit ö¹- Vergleichsstufe (5-8) verbundenen Widerstand (Jl2), einen dritten Operationsverstärker (25), dessen invertierender Eingang mit dem zweiten Widerstand (R2), und dessen nicht invertierender Eingang mit der vierten Spannungsquelle und über einen zweiten Kondensator (C2) mit dem Ausgang des Verstärkers verbunden ist, da# parallel zu dem zweiten Kondensator (C2) eine Klammerschaltung liegt, daß ein invertierender Eingang eines vierten Operationsverstärkers mit einer fünften Spannungsquelle verbunden ist, während ein nicht invertierender Eingang mit dem Ausgang des dritten Verstärkders verbunden ist, und daß der invertierende Eingang eines fünften Operationsverstärkers, der das eine Steuerzeichen (1 SL) erzeugt, rrft dem Ausgang des dritten Verstärkers verbunden ist, während der nicht invertierende Eingang mit einer sechsten Spannungsquelle verbunden ist.

   1098/15/1692