DE2109803C3 - Integrierter Elementarstromkreis mit Feldeffekt-Transistoren - Google Patents

Description

Die Erfindung bezieht sich auf einen integrierten Elementarstromkreis mit Feldeffekt-Transistoren, enthaltend eine erste Mehrzahl von Haupttransistoren, eine gewünschte Anzahl von Eingangsklemmen, die mit den Steuerelektroden dieser Haupttransistoren verbunden sind, eine zweite Mehrzahl von Hilfstransistoren, wobei mindestens ein Befehlseingang mit den Steuerelektroden dieser Hilfstransistoren verbunden ist, und eine Ausgangsklemme, wobei die Ausgangsfunktion der Eingangs-Logik-Variablen von dem Leitfähigkeitszustand der Hilfstransistoren in Auswirkung der an die Befehlsklemmen angelegten Variablen abhängt.

Ein solcher Elementarstromkreis ist aus der US-PS 01 574 bekannt. Die darin beschriebene Technik macht es möglich, in logischen Schaltkreisen nur eine Art von Tor zu verwenden, was aus Gründen der Normung und Kostensenkung, der Stabilität des Betriebsverhaltens, der Automatisierung, der Konstruktion usw. erwünscht ist. Dennoch lassen sich dabei unterschiedliche Logikfunktionen erzielen.
Die Verwendung von Toren eines einzigen Typs macht jedoch häufig die Zufügung von Bauteilen erforderlich, die man sich sparen könnte, wenn es möglich wäre, in demselben Stromkreis NAND- und NOR-Tore zusammen zu verwenden. Die Zufügung

to solcher Bauteile kann, abgesehen von der dadurch verursachten Kostensteigerung, zu gewissen Verzögerungen führen, da jedes Tor seine eigene, wenn auch kurze, Betätigungszeit hat Es kommt daher oft vor, daß neben der vorherrschenden Verwendung nur von Toren des NOR- oder NAND-Typs in demselben Stromkreis die Benutzung einer Anzahl von anderen Toren verschiedenen Typs erforderlich wird: indem so ein wesentlicher Teil der eben erwähnten Vorteile aufgegeben wird.

Der Erfindung liegt die Aufgabe zugrunde, die Unzuträglichkeiten zu überwinden, indem ein einziges integriertes Stromkreis-Bauelement der eingangs genannten Art vorgesehen wird, das dazu geeignet ist sowohl als ein NAN D-Tor als auch als ein NOR-Tor für

y-, die an seine Logik-Eingänge angelegten Variablen entsprechend dem Wert einer an einen Befehlseingang angelegten Befehlsvariablen zu arbeiten.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Weiterbildun-

Ki gen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung gibt im einzelnen einen Typ einer integrierten logischen Schaltung an, die drei Logik-Eingänge, eine Ausgangsklemme und einen Befehlseingang

Vj hat, und in der in Abhängigkeit von der dem genannten Befehlseingang zugeführten Variablen die NAND-Funktion oder die NOR-Funktion der Eingangsvariablen am Ausgang erhalten werden.
Es ist also möglich, den zur Durchführung der

4(i gewünschten, je nach Bedarf die Verwendung von NOR- und NAND-Toren erlaubenden Funktion benötigten Stromkreis zu konstruieren, indem ein einziger Typ von Stromkreis-Bauelement benutzt und einfach der Wert der dem Befehlseingang zugeführten Variab-

« len geändert wird.

Es ist bemerkenswert, daß, da das erwähnte Bauelement nach der Integrierten-Schaltungstechnik hergestellt wurde, die Zufügung von Hilfstransistoren ohne besondere Bedeutung für die Herstellungskosten

■'■η des Stromkreises selbst ist, da die Anzahl der Abscheidungs- oder Diffusionsvorgänge sich nicht ändert, und daß wegen der geringen, mit der MOS-Technik erhältlichen Größen auch die Größenzunahme nicht sehr bedeutend ist.

^r>s Die Erfindung soll nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert werden. Es zeigt

Fig. 1 ein Schaltbild eines Stromkreiselements mit drei Eingängen nach der Erfindung,

Fig. 2 das Logik-Diagramm für die Durchführung

mi einer die NAND-Logik nach dem Stand der Technik verwendenden Funktion,

Fig.3 das Logik-Diagramm für die Durchführung derselben Funktion unter Verwendung von NOR- und NAND-Elementen nach der Erfindung,

hi Fig. 4 eine Erläuterung der in den vorangehenden Abbildungen benutzten Symbole, und

Fig. 5 das Logik-Diagramm eines Stromkreiselements mit fünf Eingängen.

F i g. 2 veranschaulicht das Schaltbild eines NAND-NOR-Tors mit drei Logik-Eingängen und einem Steuereingang.

Die drei Logik-Eingänge A, B, C sind mit den drei Steuerelektroden der drei Haupttransistcren 1,2 und 3 verbunden. Ein vierter Transistor 4 hat seine Steuerelektrode mit einer festen Vorspann-Spannung + VC verbunden und wirkt deshalb wie ein Strombegrenzungswiderstand. Die Elektrode S des Transistors 4 ist mit einer positiven Speisepsannung + VA verbunden, während die Elektrode D des Transistors 1 an Erde T gelegt ist. Der Ausgang U ist mit dem Punkt 12 verbunden, der der Elektrode D des Transistors 4 und der Elektrode S des Transistors 3 gemeinsam ist. Zusätzlich ist er mit der Elektrode S des Hilfstransistors 5 verbunden, dessen Elektrode D mit Punkt 10 verbunden ist, der der Elektrode D des Transistors 2 und der Elektrode S des Transistors 1 gemeinsam ist. Schließlich ist der Elektrode Odes Transistors 3 und der Elektrode S des Transistors 2 gemeinsame Punkt 11 mit der Elektrode S eines zweiten Transistors 6, dessen andere Elektrode Dgeerdet ist, verbunden.

Die Steuerelektroden der beiden Transistoren 5 und 6 sind miteinander und mit dem Befehlseingang verbunden.

Wenn der Logik-Zustand NULL entsprechend 0 Van den Eingang E angelegt wird, schalten die beiden Transistoren 5 und 6 ab, und die vier Transistoren 1,2,3 und 4 sind in Reihe geschaltet. Sie führen also die N AN D- Funktion der drei Eingänge A, B und Cdurch.

Es ist tatsächlich ausreichend, daß einer der Eingänge .4, ßund C sich im NULL-Zustand befindet, damit der entsprechende Transistor abschaltet und deshalb Punkt 12 gegenüber Erde isoliert ist.

Dann geht der Ausgang U auf einen positiven Spannungswert über, d.h. einen Logik-Zustand EINS. Wenn a, b,vd\e Binärvariablen der Eingänge A, Bund C sind und υ der Wert der Variablen am Ausgang U ist, dann ist nach der Booleschen Algebra:

20

so

u=a

—7-

+b+

Wenn stattdessen an der Klemme E ein EINS-Wert angelegt wird, d. h. ein positives Potential, sind die beiden Transistoren 5 und 6 eingeschaltet, Punkt 10 ist folglich mit dem Ausgang und Punkt 11 mit Erde -ι> verbunden.

Berücksichtigt man die für FET-Transistoren eigentümliche Symmetrie, dann wird ersichtlich, daß die drei Transistoren 1, 2 und 3 zwischen Ausgang und Erde parallel geschaltet sind. Unter diesen Bedingungen führt vi der Stromkreis die NOR-Funktionen der Eingänge durch: es genügt tatsächlich, daß nur einer der Eingänge A, B und C sich im EINS-Zustand befindet, um den Ausgang im NULL-Zustand zu haben:

u=a + b+c=a-b-c.

Die Möglichkeit, durch Anlegung eines Befehlssignals das integrierte Stromkreiselement nach der Erfindung von einem NOR- zu einem NAND-Tor und umgekehrt umzuwandeln, gestattet viele Anwendungen, wo die Befehlssignal-Veränderung während der Datenverarbeitung selbst auftritt oder stattdessen das Befehlssignal ständig angelegt wird, wenn die Zusammenstellung und die Anschlüsse des integrierten Stromkreiselements so durchgeführt werden, daß es immer als ein NOR- oder ein NAND-Tor arbeitet.

In diesem Fall gewährt die Verwendung des integrierten Stromkreislements nach der Erfindung dem Konstrukteur größere Freiheit im Entwurf und in der Kombination und gestattet in vielen Fällen, ein oder mehrere logische Elemente, insbesondere Inverter (Negatoren), fortzulassen, indem Ersparnisse an Raum und Kosten sowie Gewinne an Arbeitsgeschwindigkeit realisiert werden; dies ist besonders wichtig im Falle der MOS-Elemente, die im allgemeinen spezifisch langsamer als andere Halbleiterschaltelemente sind. Es wird, nur als Beispiel, ein Fall angegeben, der die vorerwähnten Möglichkeiten und Vorteile aufzeigt

Angenommen, es sei ein Stromkreis vorzusehen, der die logische Funktion S = ab + ab zu liefern vermag, worin nur die beiden Variablen a und b und nicht die umgekehrten (komplementären) zur Verfügung stehen.

Es ist bekannt, daß in diesem Fall die Funktion S das exklusive ODER (OR) der Variablen a und b darstellt, und der Stromkreis, der eine solche Funktion ausführt, wird Halbaddierer-Kreis genannt. Fig.2 gibt das Logik-Diagramm wieder, entsprechend dem die erwähnte Funktion normalerweise durchgeführt wird, wenn NAND-Logik benutzt wird, d. h. NAND-Tore mit mehreren Eingängen, um die NAN D-Funktion der Eingänge zu erhalten, und NAND-Tore mit nur einem Eingang, um die invertierende Funktion zu erhalten.

Fig.3 zeigt stattdessen, wie es möglich ist, eine solche Funktion unter Verwendung von NOR- und NAND-Toren zu verwirklichen. In den Logik-Diagrammen nach F i g. 2 und 3 werden die in F i g. 4 angegebenen Symbole für die NOR- und NAND-Tore benutzt.

Wie aus Fig.2 ersichtlich, wo die in Fig.4 angegebenen Tor-Symbole benutzt werden, werden die invertierten Variablen a und b durch zwei Inverter erhalten und an die Eingänge bei NAND 18 angelegt, während die direkten Variablen an NAND 19 angelegt werden.

An den beiden Ausgängen werden die Funktionen p=a-b=a + b bzw. q=ab = a+b erhalten, die an die Eingänge von NAND 20 angelegt weiden, dessen Ausgang durch:

U= ρ ■ q = (ii + b) ■ (a+b) = ab+ab

gegeben ist. Um die verlangte Funktion S = ab + ab zu erhalten, ist es notwendig, den Ausgang durch den Inverter 21 invertieren zu lassen.

In Fig. 3, wo die NAND-NOR-Tore nach der Erfindung verwendet werden, werden die beiden Variablen a und b an die Eingänge von NAND 22 und von NOR 23 angelegt, wobei man an den beiden Ausgängen die Werte χ = ab bzw. y — a + b erhält. Durch den Inverter 24 ist es möglich, die Variable

ν = ab = a + b

zu erhalten, die, mit dem Wert y, an die Eingänge von NOR 33 angelegt wird. Der Ausgang dort:

s = F+ y = χ ■ y= (a + b)(a + b) = ab + ab.

Wie ersichtlich, werden zwei Inverter eingespart, und in jedem der Zweige des Logik-Stromkreises wird auch ein Schaltzustand eingespart und daher eine höhere Geschwindigkeit erreicht.

F i g. 5 stellt ein Schaltbild eines Stromkreises mit fünf Eingängen Q, R. W, K, X, fünf Haupttransistoren 31,32, 33, 34, 35, einem als Strombegrenzungswiderstand wirkenden Transistor 36, vier Hilfstransistoren 37,38,39 und 40 und einem Befehlseingang 2 dar. Am Ausgang y erscheint die Funktion NAND oder die Funktion NOR der fünf Eingangsvariablen, je nachdem ob am Eingang

ζ der Schaltzustand NULL oder EINS herrscht.

Die Anzahl der Haupttransistoren und deshalb der integrierten Stromkreiselement-Eingänge nach der Erfindung wird nur durch den maximal zulässigen, von den in Reihe geschalteten Haupttransistoren gebildeten Widerstand und durch den minimal zulässigen, bei ihrer Parallelschaltung .iuftretenden Widerstand begrenzt.

Es ist möglich, diese Werte zu berücksichtigen, indem man eine passende Größe für die Querschnittsfläche der Leiterkanäle zwischen den Source- und Drain-Zonen vorsieht.

Es ist schließlich, wenn sich das als notwendig und erwünscht herausstellen sollte, möglich, gleichzeitig mit der Anlegung des einen oder des anderen logischen Schaltzustands an die Befehlsklemme die an den den Strombegrenzungswiderstand darstellenden Transistor angelegte Vorspann-Spannung + VG so zu verändern, daß der Wert dieses Widerstands an die unterschiedli-

^r> ehe Verbindungsweise der Haupttransistoren angepaßt wird.

Die Anzahl der Haupttransistoren und somit der Logik-Eingänge muß ungerade sein, also drei, fünf, sieben usw.

ι» Wenn nicht alle Eingänge benutzt werden, können zwei oder mehr derselben, die sich auf benachbarte Transistoren beziehen, miteinander verbunden und so auf nur einen Eingang reduziert werden, wie durch die gestrichelte Linie in F i g. 5 angedeutet

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Integrierter Elementarstromkreis mit Feldeffekt-Transistoren, enthaltend eine erste Mehrzahl von Haupttransistoren, eine gewünschte Anzahl von Eingangsklemmen, die mit den Steuerelektroden dieser Haupttransistoren verbunden sind, eine zweite Mehrzahl von Hilfstransistoren, wobei mindestens ein Befehlseingang mit den Steuerelektroden dieser Hilfstransistoren verbunden ist, und eine Ausgangsklemme, wobei die Ausgangsfunktion der Eingangs-Logik-Variablen von dem Leitfähigkeitszustand der Hilfstransistoren in Auswirkung der an die Befehlsklemmen angelegten Variablen abhängt, gekennzeichnet durch eine ungerade Anzahl η der Haupttransistoren (1, 2, 3), durch eine Anzahl n-1 von Hilfstransistoren (5, 6}, durch eine Erdungsklemme (T), die an eine gemeinsame Bezugsspannung angeschlossen ist, wobei die Tran- sistoren untereinander so verbunden sind, daß in Auswirkung des an den Befehlseingang (E) angelegten Spannungsniveaus die Haupttransistoren (1,2,3) demgemäß in Reihe oder parallel zwischen die Ausgangsklemme (LJ) und die Erdungsklemme (T) geschaltet sind.

2. Elementarstromkreis nach Anspruch 1, gekennzeichnet durch eine Speisungsklemme (+ VA) und einen Feldeffekt-Transistor (4), der zwischen die Speisungsklemme (+ VA) und die Ausgangsklemme (U) geschaltet und dessen Steuerelektrode mit einer Vorspannungsklemme (+ VG) verbunden ist, an die eine Binärspannung angelegt ist, deren Wert in geeigneter Weise von dem an die Steuerklemme angelegten Spannungsniveau abhängt.

3. Elementarstromkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder Transistor eine erste und eine zweite leitende Klemmen-Zone umfaßt und daß die zweite leitende Klemmenzone jedes der ersten n-1 Haupttransistoren mit der ersten Klemmenzone des nächstfolgenden Transistors sowie mit einer Klemmenzone eines in geeigneter Weise gewählten Hilfstransistors gemeinsam ausgebildet ist, wobei die erste Zone des ersten Klemmentransistors mit einer Ausgangsklemme und die zweite Zone des letzten Haupttransistors (36) mit der Erdungs-Bezugsspannungsklemme (+ KG) verbunden ist.