DE4135528A1 - Tristate-treiberschaltung - Google Patents

Description

Die Erfindung bezieht sich auf eine Rechnerschaltung und insbesondere auf eine CMOS-Tristate-Treiberschaltung. Tristate-Treiberschaltungen werden u. a. eingesetzt, um Rechner-Busse mit Signalen zu beaufschlagen. In dieser Anwen­ dung liefern diese Schaltungen eine einer binären Eins äquiva­ lente erste Spannung, eine einer binären Null äquivalente zweite Spannung und einen Leerlaufzustand. Wenn viele verschie­ dene Komponenten mit einem Bus verbunden sind, ist es er­ wünscht, daß die aktiven Treiberschaltungen zum Treiben des Busses zwei unterschiedliche Binärwerte hervorrufen können, daß aber die inaktiven Treiberschaltungen als nicht-existent er­ scheinen.

Ein signifikantes Problem dieser aus bi-CMOS-Material her­ gestellten Schaltungen besteht darin, daß höhere Spannungszu­ stände auf dem Bus die Ausgangstransistoren der Tristate-Trei­ berschaltungen in Sperr- oder Rückwärtsrichtung vorspannen kön­ nen. Wird diese Sperrichtungs-Vorspannung (back bias) hoch ge­ nug, können die Transistoren ausfallen; bei niedrigerer, aber über kurze Zeit wiederholt auftretender Rückwärtsspannung kann die Funktionsfähigkeit der Transistoren gemindert werden, und es können die Transistoren letztlich ganz ausfallen.

Die Aufgabe der vorliegenden Erfindung besteht in der Ver­ besserung von Tristate-Treiberschaltungen. Insbesondere ist es Aufgabe der vorliegenden Erfindung, verbesserte bi-CMOS-Tri­ state-Treiberschaltungen zur Verfügung zu stellen, die einen Durchbruch in Sperrichtung verhindern.

Ausgehend von einer Tristate-Treiberschaltung mit einem im eingeschalteten Zustand an einem Ausgangsanschluß eine erste Ausgangsspannung anlegenden ersten Ausgangstransistor, der durch Rückwärtsvorspannung (back bias) dann funktionell beein­ trächtigt werden oder ausfallen kann, wenn einen bestimmten Pe­ gel übersteigende Spannungen im ausgeschalteten Zustand am Aus­ gangsanschluß anstehen, ferner mit einem zweiten Ausgangstran­ sistor, der im eingeschalteten Zustand eine zweite Ausgangs­ spannung am Ausgangsanschluß erzeugt und mit Mitteln zum Vor­ spannen der ersten und zweiten Transistoren derart, daß letz­ tere bei Anstehen von Freigabesignalen arbeiten können und bei Fehlen von Freigabesignalen entaktiviert werden, wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß daß Schaltungsmit­ tel zum Eliminieren der Rückwärtsvorspannung des ersten Transi­ stors bei Fehlen von Freigabesignalen vorgesehen sind. Weiter­ bildungen der Erfindung sind in den Unteransprüchen gekenn­ zeichnet.

Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung anhand eines in der Zeichnung dargestellten Aus­ führungsbeispiels erläutert. In der Zeichnung zeigen:

Fig. 1 ein Schaltbild einer Tristate-Treiberschaltung nach dem Stande der Technik, und

Fig. 2 ein Schaltbild einer Tristate-Treiberschaltung ge­ mäß dem beschriebenen Ausführungsbeispiel der Er­ findung.

In Fig. 1 ist eine bekannte Tristate-Treiberschaltung 10 dargestellt. Diese Schaltung 10 umfaßt ein Paar Feldeffekttran­ sistoren 12 und 14, die mit ihren Drains und ihren Sources in Serie zwischen einer Spannungsquelle VCC und dem Basisanschluß eines Ausgangstransistors 20 geschaltet sind. Diese Feldef­ fekttransistoren 12 und 14 sind beides P-Bauelemente, und der Transistor 20 ist ein NPN-Transistor. Zwei weitere Feldeffekt­ transistoren 16 und 18 sind in Parallelschaltung zwischen Erde und der Basis des Transistors 20 geschaltet. Beide Feldeffekt­ transistoren 16 und 18 sind N-Kanal-Bauelemente. Der Transistor 20 ist mit seinem Kollektor an die Spannungsquelle VCC und mit seinem Emitter an den Ausgangsanschluß 38 angeschlossen. Der Ausgangsanschluß 38 ist mit dem hier nicht gezeigten Bus ver­ bunden, und die an diesen Punkt angelegten Signale sind Eins (VCC), Null (Erde) und Leerlauf.

Die Schaltung 10 umfaßt ebenfalls ein zweites Paar von N- Kanal-Feldeffekttransistoren 26 und 28, die in Parallelschal­ tung zwischen Erde und dem Basisanschluß eines zweiten NPN- Transistors 30 geschaltet sind. Die Basis des Transistors 30 ist über zwei in Serie geschaltete N-Kanal-Feldeffekttransisto­ ren 22 und 24 mit dessen Kollektor verbunden. Der Kollektor des Transistors 30 ist ebenfalls mit dem Ausgangsanschluß 38 der Treiberschaltung 10 verbunden. Der Emitter des Transistors 30 ist mit der Erde verbunden.

Wie gesagt, ist es erwünscht, daß die Treiberschaltung 10 die folgenden Ausgangssignale liefert: Eine Eins (VCC), eine Null (Erde) und einen Leerlaufzustand. Tatsächlich arbeitet die Schaltung 10 als lnverter und generiert den Ausgang Eins als Antwort auf ein Null-Eingangssignal und umgekehrt. Dies wird erreicht, indem Freigabesignale und die zu den Freigabesignalen inversen Signale (Freigabesperrsignale) an den Anschlüssen 32 bzw. 34 und Eingangssignale an den Anschluß 36 angelegt werden. Die Freigabe- und Freigabesperrsignale werden verwendet, um entweder die Übertragung des Eingangssignals zum Ausgangsan­ schluß 38 zu ermöglichen oder um am Ausgangsanschluß 38 einen Leerlaufzustand zu generieren. Im Betrieb der Schaltung 10 steht das Freigabesperrsignal auf Low, was eine Null anzeigt, wenn das Freigabesignal auf High steht und somit eine Eins an­ zeigt; wenn das Freigabesperrsignal auf High steht und somit eine Eins anzeigt, so ist das Freigabesignal auf Low und zeigt eine Null an.

Die Schaltung arbeitet wie folgt. Ist die Schaltung 10 freigegeben, so wird das Gate des Bauelements 22 am Anschluß 32 mit einer positiven Freigabespannung (einer Eins) beaufschlagt. Dies schaltet Bauelement 22 ein. Simultan wird das Freigabe­ sperrsignal auf Low (eine Null) gesetzt. Dieses Signal wird an die Bauelemente 12, 18 und 28 angelegt. Dies schaltet Bauele­ ment 12 ein und sperrt die Bauelemente 18 und 28.

Ist das am Anschluß 36 anstehende Datenelement eine Eins, so wird dieser Wert an die Gateanschlüsse des Bauelements 14 und des Bauelements 16 angelegt. Dadurch wird Bauelement 14 aus- und Bauelement 16 eingeschaltet. Dementsprechend wird Erde anstelle von VCC an die Basis des Transistors 20 angelegt, was dessen Basis herunterzieht und den Transistor abschaltet bzw. sperrt.

Gleichzeitig wird das Eins-Eingangssignal am Anschluß 36 an das Gate des Bauelements 24 angelegt und letzteres dadurch ein­ geschaltet. Da das Bauelement 22 durch das Freigabesignal lei­ tend geschaltet ist, ist der Ausgangsanschluß 38 mit dem An­ schluß 42 an der Basis des Bauelements 30 praktisch verbunden und führt diesem Anschluß Strom zu. Wenn der Anschluß 42 auf ein hohes Potential geht, beginnt der Transistor 30 durch­ zuschalten. Ein gewisser Strom fließt über die Bauelemente 22 und 24, jedoch fließt der größte Teil des Stroms durch den Transistor 30, wodurch der Ausgangsanschluß 38 praktisch geer­ det wird. Daher wird im Freigabezustand eine Eins am Eingangs­ anschluß 36 invertiert und als Null an den Ausgangsanschluß 38 angelegt.

Ist das Datenelement am Anschluß 36 andererseits Null, so wird eine Null an den Gate-Anschluß des Bauelements 14 angelegt und letzteres durchgeschaltet; ferner wird eine Null an den Gate-Anschluß des Bauelements 16 angelegt, wodurch letzteres ausgeschaltet bzw. gesperrt wird. Bauelement 12 ist ebenfalls eingeschaltet, da ein Freigabesperrsignal an seinem Gate-An­ schluß ansteht. Dies führt dazu, daß das Potential am Anschluß 40 der Basis des Transistors 20 auf die Spannung VCC ansteigt und den Transistor 20 leitend schaltet. Das Einschalten des Transistors 20 legt die Spannung VCC an den Ausgangsanschluß 38.

Gleichzeitig liegt das Eingangssignal Null am Anschluß 36 an den Gateanschluß des Bauelementes 24 an und schaltet letz­ teres aus, während die Spannung am Anschluß 40 an den Gatean­ schluß des Bauelements 26 angelegt wird, um letzteres leitend zu machen. Dadurch wird der Ladestrom vom Anschluß 38 zum Tran­ sistor 30 unterbrochen und ein Entladungspfad nach Erde am An­ schluß 42 gebildet. Dadurch wird der Transistor 30 ausgeschal­ tet. Dementsprechend wird im Freigabezustand eine Null am Ein­ gangsanschluß 36 invertiert und als eine Eins am Ausgangsan­ schluß 38 angelegt.

Ist die Schaltung 10 entaktiviert, so ist das Freigabe­ sperrsignal eine Eins, während das Freigabesignal eine Null ist. Daher sind die Bauelemente 12 und 22 ausgeschaltet bzw. gesperrt, während die Bauelemente 18 und 28 eingeschaltet sind. Dadurch werden beide Knoten 40 und 42 geerdet. Dies bedeutet, daß beide Transistoren 20 und 30 abgeschaltet sind, so daß sich der Ausgangsanschluß 38 auf schwimmendem Potential im Leerlauf befindet, soweit die Treiberschaltung 10 betroffen ist. Dement­ sprechend liefert die Schaltung 10 alle für eine Tristate- Schaltung erwünschten Signale.

Wenn eine andere Schaltung den Anschluß 38 hochtreibt, wäh­ rend die bekannte Schaltung 10 entaktiviert (im Leerlauf) ist, wird eine Rückwärts- bzw. Sperrvorspannung über den Emitter-Ba­ sis-Anschlüssen des Transistors 20 erzeugt. Wenn dieser Zustand über eine gewisse Zeit bestehen bleibt, so kann die Funktions­ fähigkeit des Transistors 20 nach einiger Zeit herabgemindert sein, oder es kann der Transistor 20 nach wiederholter Beauf­ schlagung mit einer ausreichenden Vorspannung in Rückwärts­ bzw. Sperrichtung ausfallen.

Eine Schaltung 50 gemäß einem Ausführungsbeispiel der Er­ findung ist in Fig. 2 dargestellt. Sie ist so ausgebildet, daß sie die Möglickeit einer Rückwärts- bzw. Sperr-Vorspannungsbe­ dingung vermeidet, durch die die Funktionsfähigkeit von bi- CMOS-Treiberschaltungen beeinträchtigt oder zerstört werden kann. Die Schaltung 50 weist einen in bekannter Weise ausgebil­ deten Inverter 52 auf, der so angeordnet ist, daß er Eingangs­ signale aufnehmen kann. Dem Ausgang des Inverters 52 ist eine Parallelanordnung aus einem P-Feldeffekttransistor 54 und einem N-Kanal-Feldeffekttransistor 56 nachgeschaltet. Die Parallelan­ ordnung ist mit der Basis eines NPN-Transistors 60 verbunden.

Eine weitere Parallelanordnung mit einem P-Feldeffekttransistor 58 und einem N-Kanal-Feldeffekttransistor 62 verbindet die Ba­ sis des Transistors 60 mit dessen Emitteranschluß an einem Aus­ gangsanschluß 80. Ähnlich der Schaltung 10 in Fig. 1 verbinden zwei N-Kanal-Feldeffekttransistoren 64 und 66 den Ausgangsan­ schluß 80 am Kollektor eines NPN-Transistors 70 mit der Basis dieses Transistors 70. Zwei andere N-Kanal-Feldeffekttransisto­ ren 68 und 72 verbinden die Basis des Transistors 70 mit Erde. Der Emitter des Transistors 70 ist geerdet.

Wenn die Schaltung 50 freigegeben ist, liegt ein Eins-Si­ gnal an einem Freigabeanschluß 74. Dieses Signal wird an die Gate-Anschlüsse der N-Kanal-Bauelemente 56 und 66 angelegt und schaltet diese Bauelemente ein. Es wird außerdem an den Gate- Anschluß des P-Bauelements 58 angelegt und schaltet das Bauele­ ment 58 aus. Gleichzeitig wird ein Freigabesperrsignal (Freigabe) von Null an den Anschluß 76 angelegt. Dieses Null- Signal wird an die Gate-Anschlüsse der N-Kanal-Bauelemente 62 und 68 angelegt und schaltet diese Bauelemente aus. Es wird außerdem an den Gate-Anschluß des P-Bauelements 54 angelegt und schaltet dieses Bauelement ein. Dementsprechend sind in dem Freigabezustand die parallelgeschalteten Transistoren 54 und 56 eingeschaltet, während die Parallelschaltung aus den Transisto­ ren 58 und 62 ausgeschaltet ist.

Wenn eine Eins in diesem Freigabezustand am Eingangsan­ schluß 78 ansteht, wird sie invertiert und vom Inverter 52 übertragen. Da die beiden Transistoren 54 und 56 eingeschaltet sind, wird das invertierte Signal (Null) zur Basis des Transi­ stors 60 übertragen und bringt diese auf einen niedrigen Wert. Gleichzeitig sind die beiden Transistoren 58 und 62 ausgeschal­ tet und haben daher auf die Schaltung keinen Einfluß. Daher ist der Transistor 60 ausgeschaltet.

Gleichzeitig steht das Eingangssignal Eins an dem Gate-An­ schluß des Bauelements 64 an und schaltet dieses ein. Da die Bauelemente 64 und 66 beide eingeschaltet sind, wird die Basis des Transistors 70 auf den Wert des Ausgangs-Anschlusses 80 ge­ zogen, und der Transistor 70 wird eingeschaltet. Das Einschal­ ten des Transistors 70 erdet den Ausgangsanschluß 80. Daher er­ zeugt die Schaltung 50 das gleiche Null-Ausgangssignal als Ant­ wort auf ein Eins-Eingangs-Signal im Freigabezustand.

In ähnlicher Weise erzeugt der Inverter 52 eine Eins bei einer Null am Eingangsanschluß 78. Diese Eins wird an die Basis des Transistors 60 über die Bauelemente 54 und 56 übertragen. Die Bauelemente 58 und 62 bleiben ausgeschaltet, so daß die Ba­ sis des Transistors 60 hochgezogen und der Transistor 60 einge­ schaltet wird. Gleichzeitig schaltet das Signal Eins vom Inver­ ter 52 das von ihm über den Gate-Anschluß angesteuerte Bauele­ ment 72 ein, während das Null-Signal vom Eingang am Gate-An­ schluß des Bauelements 64 letzteres ausschaltet. Dementspre­ chend wird der Transistor 70 ausgeschaltet, und die Spannung VCC wird an den Ausgangsanschluß 80 angelegt. Daher wird eine Null am Eingangsanschluß 78 invertiert und als eine Eins zum Ausgangsanschluß übertragen, wenn die Schaltung im aktivierten bzw. freigegebenen Zustand ist.

Die vorstehende Beschreibung macht klar, daß die Treiber­ schaltung 50 im Freigabe- bzw. Aktivierungszustand die gleichen Ausgangssignale zum Treiben des Busses wie die Schaltung 10 ge­ mäß Fig. 1 entwickelt.

Im entaktivierten bzw. Freigabesperrzustand arbeitet die Schaltung 50 jedoch anders, um das Rückwärtsvorspannungsproblem der Schaltung 10 gemäß Fig. 1 zu eliminieren. Wenn die Schal­ tung 50 entaktiviert ist, ist das Aktivierungssignal Null und das Freigabesperrsignal eine Eins. Ein Null-Freigabesignal wird an die Gate-Anschlüsse der N-Kanal-Bauelemente 66 und 56 ange­ legt und schaltet diese Bauelemente aus. Ferner wird dieses Si­ gnal an den Gate-Anschluß des P-Bauelements 58 angelegt und schaltet dieses Bauelement ein. Gleichzeitig wird das Freigabe­ sperrsignal (Freigabe) Eins an die Gate-Anschlüsse der N-Kanal- Bauelemente 62 und 68 angelegt, und schaltet diese Bauelemente ein; ferner wird das Freigabesperrsignal Eins an den Gate-An­ schluß des P-Bauelements 54 angelegt und schaltet dieses Bau­ element aus. Es ist daher zu sehen, daß im entaktivierten Zu­ stand der Schaltung 50 das Bauelement 68 die Basis des Transi­ stors 70 auf Erde zieht, während das Bauelement 66 den Strom zwischen dem Ausgangsanschluß 80 und der Basis des Transistors 70 unterbricht. Daher ist der Transistor 70 ausgeschaltet und hat keinen Einfluß auf die Schaltung 50. Gleichzeitig sind die beiden parallelgeschalteten Transistoren 54 und 56 ausgeschal­ tet, während die parallelen Transistoren 58 und 62 beide einge­ schaltet sind. Dadurch wird die Basis des Transistors 60 mit dem Emitter des Transistors 60 und daher mit dem Ausgangsan­ schluß 80 gekoppelt. Die Basis des Transistors 60 wird außerdem vom Inverter 52 getrennt, so daß der Transistor 60 nicht ein­ schalten kann. Die Parallelanordnung der Bauelemente 58 und 62 garantiert daher dafür, daß sich keine Rückwärtsvorspannung am Emitter-Basis-Übergang des Transistors 60 im entaktivierten Zu­ stand der Treiberschaltung 50 aufbauen kann. Daher wird ein Ausfall der Schaltung aufgrund dieser Vorspannung in Rückwärts­ bzw. Sperrichtung bei der erfindungsgemäßen Schaltung zuverläs­ sig verhindert.

Claims (6)

1. Tristate-Treiberschaltung mit einem im eingeschalteten Zustand an einem Ausgangsanschluß (80) eine erste Ausgangsspan­ nung (VCC) anlegenden ersten Ausgangstransistor (60), der durch Rückwärtsvorspannung (back bias) dann funktionell beeinträch­ tigt werden oder ausfallen kann, wenn einen bestimmten Pegel übersteigende Spannungen im ausgeschalteten Zustand am Aus­ gangsanschluß (80) anstehen, ferner mit einem zweiten Aus­ gangstransistor (70), der im eingeschalteten Zustand eine zweite Ausgangsspannung am Ausgangsanschluß (80) erzeugt und mit Mitteln (52 ... 56, 64 ... 68, 72) zum Vorspannen der er­ sten und zweiten Transistoren derart, daß letztere (60, 70) bei Anstehen von Freigabesignalen arbeiten können und bei Fehlen von Freigabesignalen entaktiviert werden, dadurch gekennzeichnet, daß Schaltungsmittel (58, 62) zum Eliminieren der Rück­ wärtsvorspannung des ersten Transistors (60) bei Fehlen von Freigabesignalen (74) vorgesehen sind.

2. Tristate-Treiberschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Mittel zum Eliminieren der Rückwärtsvor­ spannung des ersten Transistors (60) bei Fehlen von Freigabesi­ gnalen zwei Feldeffekttransistoren (58, 62) enthalten, die zwi­ schen den Anschlüssen des für Rückwärtsvorspannungen anfälligen ersten Transistors (60) parallelgeschaltet sind und bei Fehlen einer Freigabebedingung leitend werden.

3. Tristate-Treiberschaltung nach Anspruch 2, dadurch ge­ kennzeichnet, daß die beiden Feldeffekttransistoren (58, 62) zwischen der Basis und dem Emitteranschluß des ersten Transi­ stors (60) parallelgeschaltet sind.

4. Tristate-Treiberschaltung nach Anspruch 3, dadurch ge­ kennzeichnet, daß die beiden Feldeffekttransistoren (58, 62) von entgegengesetzter Polarität sind, und daß ein Gate-Anschluß des einen (58) der Feldeffekttransistoren mit dem Eingangs- Freigabe-Signal und ein Gate-Anschluß des anderen (62) der Feldeffekttransistoren mit dem inversen Eingangs-Freigabesignal beaufschlagbar ist.

5. Tristate-Treiberschaltung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß ein zweites Paar von Feldeffekt­ transistoren (54, 56) zwischen der Datenquelle (78) und dem Ba­ sisanschluß (82) des ersten Transistors (60) parallelgeschaltet ist.

6. Tristate-Treiberschaltung nach Anspruch 5, dadurch ge­ kennzeichnet, daß das zweite Paar von Feldeffekttransistoren (54, 56) aus Bauelementen mit entgegengesetzter Polarität be­ steht und daß ein Gate-Anschluß des einen (56) der Feldeffekt­ transistoren des zweiten Paars das Eingangs-Freigabe-Signal (74) und ein Gate-Anschluß des anderen (54) der Feldeffekttran­ sistoren des zweiten Paars das umgekehrte Eingangs-Freigabe-Si­ gnal (76) aufnimmt.