[go: up one dir, main page]

DE19963883A1 - Leistungshalbleiter-Gehäuse - Google Patents

Leistungshalbleiter-Gehäuse

Info

Publication number
DE19963883A1
DE19963883A1 DE1999163883 DE19963883A DE19963883A1 DE 19963883 A1 DE19963883 A1 DE 19963883A1 DE 1999163883 DE1999163883 DE 1999163883 DE 19963883 A DE19963883 A DE 19963883A DE 19963883 A1 DE19963883 A1 DE 19963883A1
Authority
DE
Germany
Prior art keywords
power semiconductor
housing according
substrate
semiconductor housing
wire contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1999163883
Other languages
English (en)
Inventor
Bharat Shivkumar
Daniel M Kinzer
Jorge Munoz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE19963883A1 publication Critical patent/DE19963883A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Leistungshalbleiter-Gehäuse schließt ein Substrat mit oberen und unteren Oberflächen ein, wobei die obere Oberfläche einen Umfang einschließt, der durch erste und zweite mit Abstand voneinander angeordnete Seitenkanten und vordere und hintere, mit Abstand voneinander angeordnete, Seitenkanten gebildet ist. Ein Leistungshalbleiter-Chip ist auf der oberen Oberfläche des Substrates angeordnet und schließt eine obere Oberfläche, auf der zumindest eine erste metallisierte Oberfläche angeordnet ist, und eine untere Oberfläche ein. Eine Vielzahl von leitenden Anschlußflecken ist lediglich an der zweiten Seitenkante des Substrates angeordnet und eine Vielzahl von Drahtkontaktierungen erstreckt sich von der ersten metallisierten Oberfläche zu der Vielzahl von leitenden Anschlußflecken.

Description

Die vorliegende Erfindung bezieht sich auf ein Leistungshalb­ leiter-Gehäuse der im Oberbegriff des Anspruchs 1 genannten Art und insbesondere auf Leistungshalbleiter-Gehäuse für die Oberflächenbefestigung.
Leistungshalbleiter-Gehäuse für die Oberflächenbefestigung sind bekannt. Diese Gehäuse schließen typischerweise einen Leistungshalbleiter-Chip ein, der im wesentlichen in der Mitte des Gehäuses angeordnet ist, und sie schließen weiterhin eine Vielzahl von Anschlußflecken ein, die am Umfang des Gehäuses liegen. Diese Anschlußflecken sind üblicherweise um im wesentlichen den gesamten verfügbaren Umfangsbereich des Gehäuses oder auf zumindest zwei Seiten des Gehäuses angeordnet.
Ein oder mehrere Drahtkontaktierungen sind zwischen den metalli­ sierten Bereichen des Leistungshalbleiter-Chips und einem oder mehreren der am Umfang angeordneten Anschlußflecken angeordnet. Hierdurch ergeben sich Eingangs-/Ausgangsverbindungen zwischen Elektroden des Gehäuses und dem Halbleiter.
Es ist wünschenswert, Leistungshalbleiterbauteil-Gehäuse zu verwenden, die einen niedrigen Gesamtwiderstand, einen niedri­ gen thermischen Widerstand und große Verhältnisse zwischen der Fläche des Halbleiterchips und der Fläche des Gehäuses auf­ weisen. Leider haben die vorstehend beschriebenen Leistungs­ halbleiter-Gehäuse nicht alle diese Ziele erreicht, und zwar zumindest deshalb, weil die große Anzahl von Eingangs-/Aus­ gangs-Anschlußflecken, die um den Umfang des Halbleitergehäuses herum angeordnet sind, das Verhältnis der Fläche des Halbleiter­ chips zur Fläche des Gehäuses verringert. Der Gehäusewiderstand und die thermische Leitfähigkeit leidet ebenfalls, wenn die Eingangs-/Ausgangs-Anschlußflecken um den Umfang des Gehäuses herum angeordnet sind. Diese Probleme verstärken sich, wenn Anordnungen mit mehrfachen Halbleiterchips erwünscht sind, unabhängig davon, ob die mehrfachen Halbleiterchips in dem gleichen Gehäuse oder in getrennten Gehäusen befestigt sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Leistungshalb­ leiter-Gehäuse der eingangs genannten Art zu schaffen, bei dem die vorstehend erläuterten Probleme des Standes der Technik gemildert sind.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Um die Nachteile der bekannten Leistungshalbleiter-Gehäuse zu beseitigen, schließt das Leistungshalbleiter-Gehäuse gemäß der vorliegenden Erfindung folgendes ein:
ein Substrat mit oberen und unteren Oberflächen, wobei die obere Oberfläche einen Umfang einschließt, der durch erste und zweite mit Abstand angeordnete Seitenkanten und vordere und hintere mit Abstand voneinander angeordnete Kanten gebildet ist,
einen Leistungshalbleiter-Chip, der auf der oberen Ober­ fläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der zumindest eine metallisierte Oberfläche angeordnet ist, und eine untere Oberfläche einschließt,
eine Vielzahl von leitenden Anschlußflecken, die lediglich an der zweiten Seitenkante des Substrats angeordnet sind, und
eine Vielzahl von Drahtkontaktierungen, die sich von der ersten metallisierten Oberfläche zu der Vielzahl von leitenden Anschlußflecken erstrecken.
Gemäß einem weiteren Gesichtspunkt der Erfindung schließt ein Leistungshalbleiter-Gehäuse folgendes ein:
ein Substrat mit oberen und unteren Oberflächen, wobei die obere Oberfläche einen durch erste und zweite mit Abstand voneinander angeordnete Seitenkanten und vordere und hintere, mit Abstand voneinander angeordnete Kanten gebildeten Umfang einschließt,
einen ersten Leistungs-MOSFET-Halbleiterchip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der metallisierte Source- und Gate- Oberflächen angeordnet sind, und eine untere, eine Drain-Elek­ trode bildende Oberfläche einschließt,
einen zweiten Leistungs-MOSFET-Halbleiterchip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der metallisierte Source- und Gate- Oberflächen angeordnet sind, und eine untere, eine Drain- Elek­ trode bildende Oberfläche einschließt,
eine Vielzahl von leitenden Anschlußflecken, die lediglich an der zweiten Seitenkante des Substrats angeordnet sind,
einen ersten Satz von Drahtkontaktierungen, die sich von der metallisierten Source-Oberfläche des ersten MOSFET-Chips zu einem oder mehreren der Vielzahl von leitenden Anschlußflecken erstrecken, wobei sich zumindest eine der Drahtkontaktierungen von der metallisierten Gate-Oberfläche des ersten MOSFET-Chips zu einem der leitenden Anschlußflecken erstreckt, und
einen zweiten Satz von Drahtkontaktierungen, die sich von der metallisierten Source-Oberfläche des zweiten MOSFET-Chips zu einem oder mehreren der Vielzahl von leitenden Anschlußflecken erstrecken, wobei sich zumindest eine der Drahtkontaktierungen von der metallisierten Gate-Oberfläche des zweiten MOSFET-Chips zu einem der leitenden Anschlußflecken erstreckt.
Bei allen Ausführungsformen können vorzugsweise im wesentlichen alle Drahtkontaktierungen von dem Halbleiterchip zu den am Umfang angeordneten Anschlußfleck-Bereichen lediglich zu einer Seite des Gehäuses gerichtet sein.
Ausführungsbeispiele der Erfindung werden im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch inäher erläutert.
In der Zeichnung zeigen:
Fig. 1 eine Draufsicht auf eine Ausführungsform eines Leistungshalbleiter-Gehäuses gemäß einem Gesichtspunkt der vorliegenden Erfindung,
Fig. 2 eine Seitenansicht des Leistungshalbleiter- Gehäuses nach Fig. 1,
Fig. 3 eine Draufsicht auf eine Ausführungsform eines Leistungshalbleiter-Gehäuses gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung, und
Fig. 4 eine Draufsicht auf eine Ausführungsform eines Leistungshalbleiter-Gehäuses gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung.
In den Zeichnungen, in denen gleiche Bezugsziffern gleiche Ele­ mente bezeichnen, ist in Fig. 1 eine Draufsicht auf ein Leistungshalbleiter-Gehäuse 100 gemäß einem Grundgedanken der vorliegenden Erfindung gezeigt. Das Leistungshalbleiter-Gehäuse 100 schließt ein Substrat 104, einen Leistungshalbleiter-Chip 106 und eine Vielzahl von leitenden Anschlußflecken 108 ein. Das Substrat 104 weist vorzugsweise die Form eines rechtwinkli­ gen Quaders mit elektrischen Isoliereigenschaften auf. Wie dies am besten aus Fig. 2 zu erkennen ist, schließt das Substrat 104 obere und untere Oberflächen 110 bzw. 112 ein. Das Substrat 104 schließt weiterhin einen Umfang ein, der durch erste und zweite mit Abstand voneinander angeordnete Seitenkanten 114, 11 und vordere und hintere Umfangskanten 118 bzw. 120 gebildet ist.
Die leitenden Anschlußflecken 108 sind an der zweiten Umfangs- Seitenkante 116 angeordnet, und, was kritisch für die vor­ liegende Erfindung ist, es sind keine leitenden Anschlußflecken 108 an anderen Umfangskanten des Substrates 104 angeordnet. Der Leistungshalbleiter-Chip 106 nimmt vorzugsweise im wesent­ lichen den gesamten Rest der oberen Oberfläch 110 des Sub­ strates 104 ein, um das Verhältnis zwischen der Fläche des Chips und der Fläche des Gehäuses zu einem Maximum zu machen.
Der Leistungshalbleiter-Chip 106 schließt vorzugsweise zumindest eine erste metallisierte Oberfläche 122 ein, und bevorzugt schließt er weiterhin eine zweite metallisierte Oberfläche 124 ein. Es wird bevorzugt, daß der Leistungshalbleiter-Chip 106 ein MOSFET-Chip ist, der einen Source-Anschluß an der ersten metallisierten Oberfläche 122 und einen Gate-Anschluß an der zweiten metallisierten Oberfläche 124 einschließt. Wenn der Chip 106 ein MOSFET-Chip ist, ist eine Gate-Sammelschiene 126 vorgesehen, um eine Verteilung des Gate-Potentials über den Source-Bereich hinweg sicherzustellen.
Eine Vielzahl von Drahtkontaktierungen 130 erstreckt sich von der ersten metallisierten Oberfläche (Source) 122 zu einem oder mehreren der leitenden Anschlußflecken 108. Es sei bemerkt, daß sich die Drahtkontaktierungen 130 alle im wesentlichen in der gleichen Richtung erstrecken, d. h. von der ersten metalli­ sierten Oberfläche 122 in Richtung auf die zweite Umfangs- Seitenkante 116. Es wird bevorzugt, daß einige der Drahtkon­ taktierungen 130 eine erste Länge L1 aufweisen, daß einige an­ dere der Drahtkontaktierungen 130 eine zweite Länge L2 auf­ weisen, und daß weitere Drahtkontaktierungen 130 eine dritte Länge L3 aufweisen.
Die diskreten Drahtkontaktierungs-Längen L1, L2 und L3 sind derart ausgewählt, daß der Gesamtwiderstand des Halbleiter- Gehäuses 100 zu einem Minimum gemacht wird. Speziell sind diese Längen als eine Funktion des spezifischen Widerstands pro Ein­ heitslänge der Drahtkontaktierung 130, des Kontaktwiderstandes, der sich aus der Verbindung der jeweiligen Enden jeder Drahtkon­ taktierung 130 mit der ersten metallisierten Oberfläche 122 und den leitenden Anschlußflecken 108 ergibt, und des spezifischen Widerstandes pro Einheitsfläche der ersten metallisierten Ober­ fläche 122 ausgewählt. Insbesondere ist, weil jede Drahtkontak­ tierung einen endlichen Widerstand aufweist, es wünschenswert, viele Drahtkontaktierungen 130 vorzusehen, um in wirkungsvoller Weise den Stromfluß von der ersten metallisierten Oberfläche 122 zu den leitenden Anschlußflecken 108 parallel zu schalten, wodurch der Gesamtwiderstand der Drahtkontaktierungen 130 verringert wird.
Um den Stromfluß durch die erste metallisierte Oberfläche (Source) 122 gleichmäßig zu verteilen, ist es weiterhin wün­ schenswert, die Längen der Drahtkontaktierungen 130 zu ändern. Es wird besonders bevorzugt, daß L2 ungefähr dem zweifachen der Länge L1 entspricht, und daß die Länge L3 ungefähr dem dreifachen der Länge L1 entspricht. Es sei darauf hingewiesen, daß benachbarte Drahtkontaktierungen 130 unterschiedliche Längen aufweisen, so daß der Stromfluß gleichförmig verteilt ist.
Ein oder mehrere Drahtkontaktierungen 109 können dazu verwendet werden, die zweite metallisierte Oberfläche (Gate) 124 mit einem der leitenden Anschlußflecken 108a zu verbinden.
Wie dies am besten aus Fig. 2 zu erkennen ist, schließt das Substrat 104 eine Vielzahl von Durchführungen oder Durchgängen 132 ein, die sich von der oberen Oberfläche 110 zur unteren Oberfläche 112 erstrecken. Die Durchgänge 132 enthalten ein leitendes Material, um eine elektrische und thermische Leit­ fähigkeit von der unteren Oberfläche des Halbleiter-Chips 106 zur unteren Oberfläche 112 des Substrates 104 sicherzustellen. Vorzugsweise sind die Durchgänge 132 im wesentlichen mit Wolfram oder einem Material mit ähnlicher elektrischer und thermischer Leitfähigkeit gefüllt, so daß sie massiv sind. Dies stellt sicher, daß die Durchgänge 132 einen sehr niedrigen elektrischen und thermischen Widerstand aufweisen. Es ist besonders vorzu­ ziehen, daß die Durchgänge Durchmesser aufweisen, die zu einem Maximum gemacht sind, und daß weiterhin die Anzahl der Durchgänge 112 ebenfalls maximal ist.
Es ist verständlich, daß einige der Durchgänge eine elektri­ sche und thermische Leitfähigkeit von der unteren Oberfläche des Halbleiter-Chips 106 (dem Drain-Anschluß, wenn der Chip 106 ein MOSFET ist) ergeben, während andere Durchgänge 132 eine elektrische Verbindung zu einem oder mehreren der leiten­ den Anschlußflecken 108 ergeben. Eine Vielzahl von leitenden Kugeln 134, die eine Kugelgitter-Anordnung bilden, ist an der unteren Oberfläche 112 des Substrats 104 angeordnet. Die Kugel­ gitter-Anordnung ergibt elektrische Verbindungen zwischen dem Leistungshalbleiter-Gehäuse 100 und einer (nicht gezeigten) gedruckten Leiterplatte.
Die Verwendung von massiven Durchgängen 132 verbessert die Leitfähigkeit und beseitigt die Notwendigkeit einer Lotmaske auf der oberen Oberfläche 110 des Substrates 104, was es er­ möglicht, daß die untere Oberfläche des Halbleiter-Chips 106 in direkten thermischen Kontakt mit den Durchgängen 132 ge­ langt. Dies macht den thermischen Widerstand von dem Halbleiter- Chip 106 zu der Kugelgitter-Anordnung zu einem Minimum.
Eine gewisse Anzahl von Durchgängen 132 ist zwischen den leitenden Anschlußflecken 108 und dem Halbleiter-Chip 106 angeordnet, um den Oberflächenbereich des Substrates 104, der von dem Halbleiter-Chip 106 ausgenutzt wird, zu einem Maximum zu machen. Dies verbessert das Verhältnis des Chip-Oberflächen­ bereiches zum Gehäuse-Oberflächenbereich.
Tatsächlich wurde festgestellt, daß das Halbleiter-Gehäuse 100 der vorliegenden Erfindung Verhältnisse des Chip-Oberflächen­ bereichs zum Gehäuse-Oberflächenbereich nahe an 70% erreicht (im Gegensatz zu bekannten Gehäusen, die lediglich Verhältnisse von bis zu 40% erreichen).
Es wird nunmehr auf Fig. 3 Bezug genommen, die eine Draufsicht eines Halbleiter-Gehäuses 200 gemäß einem weiteren Merkmal der vorliegenden Erfindung zeigt, wobei die gleichen Bezugs­ ziffern gleiche Elemente wie in den Fig. 1 und 2 bezeichnen.
Das Halbleiter-Gehäuse 200 nach Fig. 3 schließt ein Gehäuse 102 ein, das vorzugsweise die gleiche Grundfläche wie das Halbleiter-Gehäuse 100 nach Fig. 1 aufweist. Das Halbleiter- Gehäuse 200 schließt weiterhin zwei Leistungshalbleiter-Chips 106a und 106b, vorzugsweise MOSFET-Chips, ein (obwohl auch andere Arten von Halbleiterbauteilen in Betracht gezogen wer­ den können). Die MOSFET-Chips 106a, 106b sind auf einer oberen Oberfläche 110 eines Substrates 104 befestigt. Leitende An­ schlußflecken 108, 108a sind ebenfalls an der zweiten Umfangs­ seitenkante 116 des Substrates 104 angeordnet.
Es sei bemerkt, daß wenn die Größe des Halbleiter-Gehäuses 200 im wesentlichen gleich der Größe des Halbleiter-Gehäuses 100 ist, die einzelnen MOSFET-Chips 106a und 106b etwa die halbe Größe des MOSFET-Chips 106 nach Fig. 1 aufweisen.
Die MOSFET-Chips 106a und 106b schließen Source-Metallisierungs­ bereiche 102a, 102b und Gate-Metallisierungsbereiche 124a bzw. 124b auf einer oberen Oberfläche des jeweiligen Chips ein. Die Source-Metallisierungsbereiche 102a, 102b sind mit den leitenden Anschlußflecken 108 an der zweiten Umfangs-Seitenkante 116 über Drahtkontaktierungen 130a bzw. 130b verbunden.
Wie im Fall des Gehäuses 100 nach Fig. 1 erstrecken sich im wesentlichen alle Drahtkontaktierungen 130a, 130b in einer Richtung von den jeweiligen Source-Metallisierungsbereichen 122fa, 122b in Richtung auf die leitenden Anschlußflecken 108 an der Seitenkante 116. Weiterhin ist eine Vielzahl von Durch­ gängen 132 und eine Kugelgitter-Anordnung im wesentlichen ähnlich der nach Fig. 2 in das Substrat 104 eingefügt, obwohl dies nicht gezeigt ist.
Es wird nunmehr auf Fig. 4 Bezug genommen, die eine Draufsicht auf ein Halbleiter-Gehäuse 300 gemäß einem weiteren Merkmal der vorliegenden Erfindung zeigt. Als Hintergrund sei darauf hingewiesen, daß es in manchen Fällen wünschenswert ist, Rücken-an-Rücken geschaltete MOSFET-Transistoren (die auch als Wechselspannungsschalter bekannt sind) zu verwenden, wobei die jeweiligen Source-Elektroden von zwei MOSFET-Chips mit­ einander verbunden sind. Das Halbleiter-Gehäuse 300 ergibt einen derartigen Wechselspannungsschalter, wobei die Verbindung zwischen den jeweiligen Source-Bereichen der MOSFET-Chips vollständig innerhalb des Gehäuses ausgebildet ist, um den elektrischen Widerstand von Drain-Elektrode zu Drain-Elektrode zu einem Minimum zu machen.
Das Halbleiter-Gehäuse 300 schließt erste und zweite MOSFET- Chips 106a, 106b ein, die jeweilige Source-Metallisierungs­ bereiche 122a und 122b aufweisen. Die Halbleiter-Chips 106a und 106b sind auf einer oberen Oberfläche eines Substrats 104 im wesentlichen in der gleichen Weise angeordnet, wie bei dem Gehäuse 200 nach Fig. 3. Eine Vielzahl von leitenden Anschluß­ flecken 108, 108a und 108b ist auf einer Umfangs-Seitenkante 116 des Substrats 104 angeordnet. Jeweilige Gate-Metallisie­ rungsbereiche 124a, 124b sind mit jeweiligen leitenden An­ schlußflecken 108a, 108b über Gate-Drahtkontaktierungen 109a, lOSb verbunden.
Ein Hochstrom-Zugang in einem Wechselstromschalter muß ledig­ lich an die jeweiligen Drain-Elektroden der MOSFET-Chips 106a, 106b erfolgen. Somit wird eine Niedrigstromverbindung mit den Source-Metallisierungsbereichen 122a, 122b unter Verwendung von Drahtkontaktierungen 111 hergestellt, die an einem der leitenden Anschlußflecken 108 enden, während Hochstromverbin­ dungen zwischen den Source-Metallisierungsbereichen 106a und 106b unter Verwendung einer Vielzahl von Drahtkontaktierungen 130 hergestellt werden, die direkt von einem Source-Metalli­ sierungsbereich 106a zu dem anderen Source-Metallisierungs­ bereich 106b verlaufen. Wie dies weiter oben erläutert wurde, wird der Widerstand von der Soürce 106a zu der anderen Source 106b dadurch zu einem Minimum gemacht, daß Drahtkontaktierun­ gen 130 mit unterschiedlichen Längen verwendet werden, und daß diese derart abgestuft angeordnet werden, daß sich eine gleich­ förmige Verteilung des Stromes über die Source-Metallisierungs­ bereiche 122a, 122b hinweg ergibt.
Eine Vielzahl von Durchgängen 132 und eine Kugelgitter-Anordnung im wesentlichen ähnlich der nach Fig. 2 ist in das Substrat 104 eingefügt, jedoch nicht gezeigt.
Die vorstehende Beschreibung der bevorzugten Ausführungsformen der vorliegenden Erfindung wurde zu Zwecken der Erläuterung und Beschreibung gegeben. Die Beschreibung soll nicht er­ schöpfend sein oder die Erfindung auf die genauen beschriebe­ nen Ausführungsformen beschränken. Vielfältige Modifikationen und Abänderungen sind im Hinblick auf die vorstehenden Lehren möglich. Es ist daher vorgesehen, daß der Schutzumfang der Erfindung nicht durch die ausführliche Beschreibung, sondern lediglich durch die beigefügten Ansprüche beschränkt ist.

Claims (52)

1. Leistungshalbleiter-Gehäuse, gekennzeichnet durch:
ein Substrat mit oberen und unteren Oberflächen, wobei die obere Oberfläche einen Umfang einschließt, der durch erste und zweite, mit Abstand voneinander angeordnete Seitenkanten und vordere und hintere, mit Abstand voneinander angeordnete Kanten gebildet ist,
einen Leistungshalbleiter-Chip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Ober­ fläche, auf der zumindest eine erste metallisierte Oberfläche angeordnet ist, und eine untere Oberfläche einschließt,
eine Vielzahl von leitenden Anschlußflecken, die lediglich an der zweiten Seitenkante des Substrates angeordnet sind, und
eine Vielzahl von Drahtkontaktierungen, die sich von der ersten metallisierten Oberfläche zu der Vielzahl von leitenden Anschlußflecken erstreckt.
2. Leistungshalbleiter-Gehäuse nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl der Drahtkontaktierun­ gen jeweilige Längen aufweisen, wobei die Längen einen einer Mehrzahl von diskreten Werten aufweisen.
3. Leistungshalbleiter-Gehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vielzahl von Drahtkontaktierun­ gen benachbart zueinander angeordnet sind, wobei unmittelbar benachbarte Drahtkontaktierungen unterschiedliche Längen aufweisen.
4. Leistungshalbleiter-Gehäuse nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß das Substrat eine Vielzahl von Durchgängen aufweist, die sich zwischen den oberen und unteren Oberflächen erstrecken.
5. Leistungshalbleiter-Gehäuse nach Anspruch 4, dadurch gekennzeichnet, daß einige der Durchgänge eine elektri­ sche Verbindung von der unteren Oberfläche des Halbleiter-Chips durch das Substrat hindurch ergeben.
6. Leistungshalbleiter-Gehäuse nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Durchgänge im wesentlichen mit leitendem Material gefüllt sind, so daß sie massiv sind.
7. Leistungshalbleiter-Gehäuse nach Anspruch 6, dadurch gekennzeichnet, daß das leitende Material Wolfram oder anderes Material mit hoher elektrischer und thermischer Leitfähigkeit ist.
8. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß eine Vielzahl von leitenden Kugeln, die eine Kugelgitteranordnung bilden, auf der unteren Oberfläche des Substrats angeordnet ist, wobei zumindest einige der Kugeln der Anordnung eine elektrische Verbindung von dem leitenden Material der Durchgänge zu einer externen Schaltung bilden.
9. Leistungshalbleiter-Gehäuse nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß der Halbleiter-Chip ein Leistungs- MOSFET-Chip ist.
10. Leistungshalbleiter-Gehäuse nach Anspruch 9, dadurch gekennzeichnet, daß die erste metallisierte Oberfläche des MOSFET-Chips einen Source-Anschluß bildet, und daß der MOSFET-Chip weiterhin eine zweite metallisierte Oberfläche einschließt, die einen Gate-Anschluß bildet, der mit einem der Vielzahl von leitenden Anschlußkissen über eine Drahtkontak­ tierung verbunden ist.
11. Leistungshalbleiter-Gehäuse nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die untere Oberfläche des MOSFET- Chip einen Drain-Anschluß bildet, daß das Substrat eine Vielzahl von Durchgängen einschließt, die sich zwischen den oberen und unteren Oberflächen derart erstrecken, daß einige der Durchgänge eine elektrische Verbindung von dem Drain-Anschluß durch das Substrat hindurch ergeben, und daß zumindest ein weiterer Durch­ gang eine elektrische Verbindung von dem leitenden Anschluß­ fleck, der mit dem Gate-Anschluß verbunden ist, durch das Substrat hindurch ergibt.
12. Leistungshalbleiter-Gehäuse nach Anspruch 10, dadurch gekennzeichnet, daß die Durchgänge im wesentlichen mit leitendem Material gefüllt sind, so daß sie massiv sind.
13. Leistungshalbleiter-Gehäuse nach Anspruch 12, dadurch gekennzeichnet, daß das leitende Material Wolfram oder ein anderes Material mit hoher elektrischer und thermischer Leitfähigkeit ist.
14. Leistungshalbleiter-Gehäuse, gekennzeichnet durch:
ein Substrat mit oberen und unteren Oberflächen, wobei die obere Oberfläche einen Umfang einschließt, der durch erste und zweite, mit Abstand voneinander angeordnete Seitenkanten und vordere und hintere, mit Abstand voneinander angeordnete Kanten gebildet ist,
einen Leistungs-MOSFET-Halbleiterchip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der metallisierte Source- und Gate- Oberflächen angeordnet sind und eine untere Oberfläche ein­ schließt, die einen Drain-Anschluß bildet,
eine Vielzahl von leitenden Anschlußflecken, die lediglich an der zweiten Seitenkante des Substrates angeordnet sind und
eine Vielzahl von Drahtkontaktierungen, die sich von der metallisierten Source-Oberfläche zu einer oder mehreren der Vielzahl von leitenden Anschlußflecken erstrecken, wobei sich zumindest eine der Drahtkontaktierungen von der metallisierten Gate-Oberfläche zu einem der leitenden Anschlußflecken erstreckt.
15. Leistungshalbleiter-Gehäuse nach Anspruch 14, dadurch gekennzeichnet, daß die Vielzahl der Drahtkontaktierun­ gen jeweilige Längen aufweisen, wobei die Längen jeweils einen einer Vielzahl von diskreten Werten aufweisen.
16. Leistungshalbleiter-Gehäuse nach Anspruch 15, dadurch gekennzeichnet, daß die Anzahl der diskreten Werte zwei oder mehr ist.
17. Leistungshalbleiter-Gehäuse nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Vielzahl von Drahtkontaktierun­ gen benachbart zueinander angeordnet sind, und daß unmittelbar benachbarte Drahtkontaktierungen unterschiedliche Längen aufweisen.
18. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß der MOSFET-Chip eine seitliche Breite aufweist, die die ersten und zweiten mit Abstand voneinander angeordneten Seitenkanten überspannt, wobei die jeweiligen Drahtkontaktierungen an einer einer Vielzahl von diskreten seitlichen Positionen enden.
19. Leistungshalbleiter-Gehäuse nach Anspruch 18, dadurch gekennzeichnet, daß die Anzahl der diskreten seitlichen Positionen zwei oder mehr ist.
20. Leistungshalbleiter-Gehäuse nach Anspruch 18, dadurch gekennzeichnet, daß die Vielzahl der Drahtkontaktierun­ gen benachbart zueinander angeordnet sind, wobei unmittelbar benachbarte Drahtkontaktierungen an unterschiedlichen seitlichen Positionen enden.
21. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, daß das Substrat eine Vielzahl von Durchgängen einschließt, die sich zwischen den oberen und unteren Oberflächen erstrecken.
22. Leistungshalbleiter-Gehäuse nach Anspruch 21, dadurch gekennzeichnet, daß einige der Durchgänge eine elektri­ sche Verbindung von dem Drain-Anschluß des Halbleiter-Chips durch das Substrat hindurch ergeben.
23. Leistungshalbleiter-Gehäuse nach Anspruch 21 oder 22, dadurch gekennzeichnet, daß die Durchgänge im wesentlichen mit leitendem Material gefüllt sind, so daß sie massiv sind.
24. Leistungshalbleiter-Gehäuse nach Anspruch 23, dadurch gekennzeichnet, daß das leitende Material Wolfram oder anderes Material mit hoher elektrischer und thermischer Leitfähigkeit ist.
25. Leistungshalbleiter-Gehäuse nach Anspruch 21, gekennzeichnet durch eine Vielzahl von leitenden Kugeln, die eine Kugelgitteranordnung auf der unteren Oberfläche des Sub­ strats bilden, wobei zumindest einige der Kugeln der Anordnung eine elektrische Verbindung von dem leitenden Material der Durchgänge zu einer externen Schaltung bilden.
26. Leistungshalbleiter-Gehäuse, gekennzeichnet durch:
ein Substrat mit oberen und unteren Oberflächen, wobei die obere Oberfläche einen Umfang einschließt, der durch erste und zweite, mit Abstand voneinander angeordnete Seitenkanten und vordere und hintere, mit Abstand voneinander angeordnete Kanten gebildet ist,
einen ersten Leistungs-MOSFET-Halbleiterchip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der metallisierte Source- und Gate-Oberflächen angeordnet sind, und eine untere Oberfläche einschließt, die einen Drain-Anschluß bildet,
einen zweiten Leistungs-MOSFET-Halbleiterchip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der metallisierte Source- und Gate-Oberflächen angeordnet sind und eine untere Oberfläche einschließt, die einen Drain-Anschluß bildet,
eine Vielzahl von leitenden Anschlußflecken, die lediglich an der zweiten Seitenkante des Substrates angeordnet sind,
einen ersten Satz von Drahtkontaktierungen, die sich von der metallisierten Source-Oberfläche des ersten MOSFET-Chips zu einem oder mehreren der Vielzahl von leitenden Anschlußflecken erstrecken, wobei zumindest einer der Drahtkontaktierungen sich von der metallisierten Gate-Oberfläche des ersten MOSFET-Chips zu einem der leitenden Anschlußflecken erstreckt, und
einen zweiten Satz von Drahtkontaktierungen, der sich von der metallisierten Source-Oberfläche des zweiten MOSFET-Chips zu einem oder mehreren der Vielzahl von leitenden Anschluß­ flecken erstreckt, wobei zumindest eine der Drahtkontaktierun­ gen sich von der metallisierten Gate-Oberfläche des zweiten MOSFET-Chips zu einem der leitenden Anschlußflecken erstreckt.
27. Leistungshalbleiter-Gehäuse nach Anspruch 26, dadurch gekennzeichnet, daß sich die Vielzahl von Drahtkontak­ tierungen im wesentlichen in der gleichen Richtung erstrecken.
28. Leistungshalbleiter-Gehäuse nach Anspruch 26, dadurch gekennzeichnet, daß die Vielzahl der Drahtkontaktierun­ gen jeweilige Längen aufweisen, wobei die Längen einen einer Vielzahl von diskreten Werten aufweisen.
29. Leistungshalbleiter-Gehäuse nach Anspruch 28, dadurch gekennzeichnet, daß die Anzahl der diskreten Werte zwei oder mehr beträgt.
30. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, daß die Vielzahl von Drahtkontaktierun­ gen benachbart zueinander angeordnet sind, wobei unmittelbar benachbarte Drahtkontaktierungen unterschiedliche Längen aufweisen.
31. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 26 bis 30, dadurch gekennzeichnet, daß die jeweiligen ersten und zweiten MOSFET-Chips eine seitliche Breite aufweisen, die sich zwischen den ersten und zweiten mit Abstand voneinander angeordneten Seitenkanten erstreckt, wobei die jeweiligen Drahtkontaktierun­ gen an einer einer Vielzahl von diskreten seitlichen Positionen enden.
32. Leistungshalbleiter-Gehäuse nach Anspruch 31, dadurch gekennzeichnet, daß die Anzahl der diskreten seitlichen Positionen zwei oder mehr beträgt.
33. Leistungshalbleiter-Gehäuse nach Anspruch 31 oder 32, dadurch gekennzeichnet, daß die Vielzahl der Drahtkontaktierun­ gen innerhalb eines Satzes benachbart zueinander angeordnet sind, wobei unmittelbar benachbarte Drahtkontaktierungen an unterschiedlichen seitlichen Positionen enden.
34. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 26 bis 33, dadurch gekennzeichnet, daß das Substrat eine Vielzahl von Durchgängen einschließt, die sich zwischen den oberen und unteren Oberflächen erstrecken.
35. Leistungshalbleiter-Gehäuse nach Anspruch 34, dadurch gekennzeichnet, daß einige der Durchgänge eine elektrische Verbindung von den jeweiligen Drain-Anschlüssen der ersten und zweiten MOSFET-Chips durch das Substrat hindurch ergeben.
36. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 33 bis 35, dadurch gekennzeichnet, daß die Durchgänge im wesentlichen mit leitendem Material gefüllt sind, so daß sie massiv sind.
37. Leistungshalbleiter-Gehäuse nach Anspruch 36, dadurch gekennzeichnet, daß das leitende Material Wolfram oder anderes Material mit hoher elektrischer und thermischer Leitfähigkeit ist.
38. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 32 bis 37, gekennzeichnet, durch eine Vielzahl von leitenden Kugeln, die eine Kugelgitteranordnung bilden, die auf der unteren Oberfläche des Substrats angeordnet ist, wobei zumindest einige der Kugeln der Anordnung eine elektrische Verbindung von dem leitenden Material der Durchgänge zu einer externen Schaltung ergeben.
39. Leistungshalbleiter-Gehäuse, gekennzeichnet durch:
ein Substrat mit oberen und unteren Oberflächen, wobei die obere Oberfläche einen Umfang einschließt, der durch erste und zweite, mit Abstand voneinander angeordnete Seitenkanten und vordere und hintere, mit Abstand voneinander angeordnete Kanten gebildet ist,
einen ersten Leistungs-MOSFET-Halbleiterchip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der metallisierte Source- und Gate-Oberflächen angeordnet sind, und eine untere Oberfläche einschließt, die einen Drain-Anschluß bildet,
einen zweiten Leistungs-MOSFET-Halbleiterchip, der auf der oberen Oberfläche des Substrates angeordnet ist, wobei der Chip eine obere Oberfläche, auf der metallisierte Source- und Gate-Oberflächen angeordnet sind, und eine untere Oberfläche einschließt, die einen Drain-Anschluß bildet,
eine Vielzahl von leitenden Anschlußflecken, die lediglich an der zweiten Seitenkante des Substrates angeordnet sind,
eine Vielzahl von Drahtkontaktierungen, die sich von der metallisierten Source-Oberfläche des ersten MOSFET-Chips zu der metallisierten Source-Oberfläche des zweiten MOSFET- Chips erstrecken,
zumindest eine Drahtkontaktierung, die sich von der metalli­ sierten Gate-Oberfläche des ersten MOSFET-Chips zu einem der leitenden Anschlußflecken erstreckt, und
zumindest eine Drahtkontaktierung, die sich von der metalli­ sierten Gate-Oberfläche des zweiten MOSFET-Chips zu einem der leitenden Anschlußflecken erstreckt.
40. Leistungshalbleiter-Gehäuse nach Anspruch 39, dadurch gekennzeichnet, daß sich die Vielzahl von Drahtkontak­ tierungen im wesentlichen in der gleichen Richtung erstrecken.
41. Leistungshalbleiter-Gehäuse nach Anspruch 40, dadurch gekennzeichnet, daß sich die Vielzahl von Drahtkontak­ tierungen quer bezüglich einer Richtung erstrecken, die von der ersten Seitenkante zur zweiten Seitenkante des Substrats gerichtet ist.
42. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 39 bis 41, dadurch gekennzeichnet, daß die Vielzahl der Draht­ kontaktierungen jeweilige Längen aufweist, wobei die Längen einen einer Vielzahl von diskreten Werten aufweisen.
43. Leistungshalbleiter-Gehäuse nach Anspruch 42, dadurch gekennzeichnet, daß die Anzahl der diskreten Werten gleich zwei ist.
44. Leistungshalbleiter-Gehäuse nach Anspruch 42, dadurch gekennzeichnet, daß die Vielzahl von Drahtkontaktierun­ gen benachbart zueinander angeordnet sind, wobei unmittelbar benachbarte Drahtkontaktierungen unterschiedliche Längen aufweisen.
45. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 39 bis 44, dadurch gekennzeichnet, daß die jeweiligen ersten und zweiten MOSFET-Chips eine längsgerichtete Breite aufweisen, die sich zwischen den vorderen und hinteren, mit Abstand voneinander angeordneten Kanten erstreckt, wobei die jeweiligen Drahtkon­ taktierungen an einer einer Vielzahl von diskreten längsge­ richteten Positionen jedes MOSFET-Chips enden.
46. Leistungshalbleiter-Gehäuse nach Anspruch 45, dadurch gekennzeichnet, daß die Anzahl der diskreten längsgerichteten Positionen gleich zwei oder mehr ist.
47. Leistungshalbleiter-Gehäuse nach Anspruch 45 oder 46, dadurch gekennzeichnet, daß die Vielzahl von Drahtkontaktierun­ gen benachbart zueinander angeordnet sind, wobei unmittelbar benachbarte Drahtkontaktierungen an unterschiedlichen längsgerichteten Positionen jedes MOSFET-Chips enden.
48. Leistungshalbleiter-Gehäuse nach einem der Ansprüche 39 bis 47, dadurch gekennzeichnet, daß das Substrat eine Vielzahl von Durchgängen einschließt, die sich zwischen den oberen und unteren Oberflächen erstrecken.
49. Leistungshalbleiter-Gehäuse nach Anspruch 48, dadurch gekennzeichnet, daß einige der Durchgänge eine elektrische Verbindung von den jeweiligen Drain-Anschlüssen der ersten und zweiten MOSFET-Chips durch das Substrat hindurch ergeben.
50. Leistungshalbleiter-Gehäuse nach Anspruch 48 oder 49, dadurch gekennzeichnet, daß die Durchgänge im wesentlichen mit leitendem Material gefüllt sind, derart daß sie massiv sind.
51. Leistungshalbleiter-Gehäuse nach Anspruch 50, dadurch gekennzeichnet, daß das leitende Material Wolfram oder anderes Material mit hoher elektrischer und thermischer Leitfähigkeit ist.
52. Leistungshalbleiter-Gehäuse nach Anspruch 48, gekennzeichnet, durch eine Vielzahl von leitenden Kugeln, die eine Kugelgitteranordnung bilden, die auf der unteren Oberfläche des Substrats angeordnet ist, wobei zumindest einige der Kugeln der Anordnung eine elektrische Verbindung von dem leitenden Material der Durchgänge zu einer externen Schaltung bilden.
DE1999163883 1999-01-04 1999-12-30 Leistungshalbleiter-Gehäuse Withdrawn DE19963883A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/225,254 US6410989B1 (en) 1999-01-04 1999-01-04 Chip-scale package

Publications (1)

Publication Number Publication Date
DE19963883A1 true DE19963883A1 (de) 2000-07-06

Family

ID=22844169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999163883 Withdrawn DE19963883A1 (de) 1999-01-04 1999-12-30 Leistungshalbleiter-Gehäuse

Country Status (3)

Country Link
US (3) US6410989B1 (de)
JP (1) JP3426179B2 (de)
DE (1) DE19963883A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3986989B2 (ja) * 2003-03-27 2007-10-03 松下電器産業株式会社 半導体装置
US6917090B2 (en) * 2003-04-07 2005-07-12 Micron Technology, Inc. Chip scale image sensor package
US7504733B2 (en) 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
DE102005039940B4 (de) * 2005-08-24 2009-07-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
US7446375B2 (en) * 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US8067825B2 (en) * 2007-09-28 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with multiple die
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686492A (en) * 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
DE3786314D1 (de) * 1986-09-23 1993-07-29 Siemens Ag Halbleiterbauelemente mit leistungs-mosfet und steuerschaltung.
US5019893A (en) * 1990-03-01 1991-05-28 Motorola, Inc. Single package, multiple, electrically isolated power semiconductor devices
DE69326318T2 (de) * 1992-07-17 2000-02-03 Vlt Corp., San Antonio Verpackung für elektronische komponenten
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US6384492B1 (en) * 1995-05-04 2002-05-07 Spinel Llc Power semiconductor packaging
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US5930666A (en) * 1997-10-09 1999-07-27 Astralux, Incorporated Method and apparatus for packaging high temperature solid state electronic devices
JP3466064B2 (ja) * 1997-10-20 2003-11-10 ローム株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JP2000200861A (ja) 2000-07-18
US6410989B1 (en) 2002-06-25
JP3426179B2 (ja) 2003-07-14
US6776399B2 (en) 2004-08-17
US6984890B2 (en) 2006-01-10
US20040238971A1 (en) 2004-12-02
US20020135079A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
DE69308691T2 (de) Halbleiterbauelement mit reduzierter Schaltinduktanz und Verfahren zu seiner Herstellung
DE10323238B4 (de) Leistungselement, welches einen großen elektrischen Strom durchlässt
DE69637488T2 (de) Halbleiter und Halbleitermodul
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102013210972B4 (de) Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen
DE1933731A1 (de) Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10350137B4 (de) Halbleitereinrichtung
DE102006012665A1 (de) Anschlussbox für ein Solarzellenpanel
DE69907590T2 (de) Halbleitermodul
DE112018002547B4 (de) Schaltungsvorrichtung
DE112021002909T5 (de) Halbleiterbauteil
DE10122931A1 (de) Halbleitermodul
DE102016212032A1 (de) Halbleitermodul
DE19963883A1 (de) Leistungshalbleiter-Gehäuse
DE102013215588A1 (de) Leiterplattenanordnung, Steuervorrichtung für ein Kühlerlüftermodul und Verfahren
DE69418037T2 (de) Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
EP1764832B1 (de) Bondverbindung für Leistungshalbleiterbauelemente
DE69716081T2 (de) Rf leistungsbauteil mit einem doppelten erdschluss
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE19960013A1 (de) Gehäuse für Hochstrom-Bauleiterteile
DE102021110251B4 (de) Leistungshalbleiteranordnung und Wechselrichterbrücke mit Leistungshalbleiteranordnung
DE19902462B4 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
DE112020002845T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee