DE69716081T2

DE69716081T2 - Rf leistungsbauteil mit einem doppelten erdschluss

Info

Publication number: DE69716081T2
Application number: DE69716081T
Authority: DE
Inventors: Larry Leighton; W. Moller
Original assignee: Ericsson Inc
Current assignee: Infineon Technologies AG
Priority date: 1996-07-19
Filing date: 1997-07-02
Publication date: 2003-02-06
Anticipated expiration: 2017-07-03
Also published as: WO1998003999A1; ES2185046T3; EP0912997B1; EP0912997A1; KR100338655B1; CN1230290A; CA2260823A1; DE69716081D1; US5889319A; JP2001502845A; KR20010029445A; AU4325997A; TW358993B

Description

GEBIET DER ERFINDUNG

Die Erfindung betrifft die elektrische Erdung von Radiofrequenz-Leistungstransistorpaketen.

HINTERGRUND DER ERFINDUNG

Radiofrequenz ("RF") Leistungstransistoren haben viele Anwendungen in Industrien im Bereich von Kommunikationen bis Unterhaltungselektronik, z. B., beim Einsatz als Hochfrequenzverstärker. Solche Transistoren sind üblicherweise zur Montierung auf einer gedruckten Schaltungsplatine ("pc") entworfen worden, um in Verbindung mit anderen Schaltungskomponenten benutzt zu werden, die auf derselben pc-Platine angebracht sind.
Typischerweise werden ein oder mehrere Transistorzellen auf einem Silizium-Wafer hergestellt (bezeichnet als Transistor- "Chip"). Der Transistorchip wird dann auf einer isolierenden Schicht angebracht, normalerweise einem keramischen Substrat. Das keramische Substrat ist selber an einem Befestigungsflansch angebracht, und ein Schutzüberzug ist über Substrat und Transistorchip platziert, so dass dadurch ein Komponententransistor - "Paket" gebildet wird. Verschiedene elektrisch leitende (z. B., metallische) Zuleitungen sind angebracht und führen weg von dem Paket (d. h., außerhalb des Schutzüberzuges), um übliche Anschlüsse des Transistorchips mit externen Schaltungselementen zu verbinden, z. B., die sich auf einer pc-Platine zusammen mit dem Transistorpaket befinden. Bei einem Transistor des Bipolar-Übergangs-Typs zum Beispiel, sind die auf dem Paket angebrachten entsprechenden elektrischen Zuleitungen mit einer Basis, einem Emitter und einem Kollektor des Transistorchips verbunden.
Einzelschicht-pc-Platinen, - d. h., bei denen sich eine einzelne Schicht aus dielektrischem Material zwischen entsprechenden Ober- und Bodenflächen der Platine befindet, - - haben typischerweise eine metallische Bodenfläche, welche auch eine Referenzmasse ist. Diese Bodenfläche ist üblicherweise mit Schrauben oder Lötmittel mit einer (metallischen) Wärmesenke verbunden, so dass der Boden der pc-Platine und die Wärmesenke das gleiche Massepotential in bezug auf irgendwelche auf der pc-Platine angebrachten Schaltungselemente haben.
Eins von zwei Verfahren wird angewendet, um in einer Einzelschicht-pc-Platine das Transistorpaket mit der Masse zu verbinden. Ein erstes Verfahren ist es, eine "Oberseiten"- Masse vorzusehen, wobei eine oder mehrere Massedrähte entsprechende Emitter-, Basis- oder Kollektoranschlüsse des Transistorchips mit einer "Masseebene" (auch bekannt als "Massestab") verbinden, die normalerweise auf dem Keramik - Substrat neben dem Transistorchip angebracht ist. Die Masseebene ist elektrisch Teil eines metallischen Zuleitungsrahmens, der vom Paket herausführt. Nachdem das Paket an der Wärmesenke angebracht ist, kann der Zuleitungsrahmen gelötet oder auf andere Weise (z. B., durch eine Draht-Klammer Anordnung) mit der Oberseite der entsprechenden pc-Platine verbunden werden, wobei ein elektrischer Pfad zur Masse (d. h., die Bodenfläche der Platine) vorgesehen ist. Obgleich durch dieses Verfahren ein Massepfad geschaffen wird, ist er nicht notwendigerweise von einheitlicher Länge von jedem der gemeinsamen Emitter (oder Basis) Orte aus.
Ein anderes Verfahren zur Erdung von RF-Transistorpaketen in einer Einzelschicht pc-Platine benutzt plattierte "Durchführungslöcher", die sich in dem keramischen Substrat befinden. Im einzelnen erstrecken sich die Durchführungslöcher von einer Oberseite des Keramiksubstrats zu einer Oberseite des Befestigungsflansches und sind mit einem elektrisch leitenden Material plattiert, d. h. Metall, dadurch erlauben sie dem Strom durch sie zu fließen. Wiederum verbinden, ein oder mehrere Massedrähte jeweilige Emitter-, Basis- oder Kollektoranschlüsse des Transistorchips mit einer Masseebene. Die Masseebene ist direkt über den Durchführungslöchern angeordnet und ist in elektrischem Kontakt mit den Durchführungslöchern, so dass der Strom von der Masseebene über die Durchführungslöcher zum Befestigungsflansch fließt. Der Befestigungsflansch ist dann, gewöhnlich durch Schrauben, mit der Metall - Wärmesenke verbunden, welche, wie oben angemerkt, ein äquivalentes Potential wie die Bodenfläche der Platine hat. Ein richtiger Abstand der Durchführungslöcher ist wünschenswert, so dass sich jeder Emitter-, Basis- oder Kollektoranschluss des Transistorchips in angenähert der gleichen elektrischen Entfernung zum Massepotential befindet und damit ungewünschte Induktivitäten vermindert.
Von den vorher beschriebenen Erdungsverfahren für Einzelschicht-pc-Platinen werden die Durchführungslöcher von der Perspektive der Leistung her als überlegen betrachtet, weil der elektrische Pfad zur Masse (d. h. die Fläche der Wärmesenke) direkter und gleichmäßig über der gesamten Transistor Einrichtung ist. Auf der anderen Seite wird, wo es die Leistungsanforderungen erlauben, das Oberflächen - "Zuleitungsrahmen" - Verfahren bevorzugt, da es weniger kostenaufwendig ist, die Pakete ohne die Durchführungslöcher herzustellen.
Mit der Notwendigkeit, die Größe der Komponenten zu reduzieren, werden die Designer der Verstärker gezwungen, RF- Leistungstransistorpakete für Vielschicht-pc-Platinen zu entwickeln, bei denen das richtige Erden schwieriger wird. Insbesondere sind in einer Vielschicht-pc-Platine mindestens zwei und oft mehrere Schichten eines dielektrischen Isolationsmateriales zwischen den entsprechenden Boden- und Oberflächen der pc-Platine, mit einer zusätzlichen metallischen Schicht, die sich zwischen zwei der dielektrischen Schichten befindet. Diese zusätzliche metallische Schicht dient als Massereferenz für gewisse Komponenten, die auf der Oberfläche der pc-Platine angebracht sind. Wenn der Boden der Platine mit einer Wärmesenke gepaart ist, gibt es somit zwei Masseebenen: Die Metallschicht zwischen den dielektrischen Schichten der pc-Platine und die Wärmesenke. Während diese beiden Masseebenen verbunden sind, "sehen" Komponenten, die auf der Deckfläche der pc-Platine angebracht sind, noch die Masseebene der mittleren metallischen Schicht viel mehr als die Masseebene der Fläche der Wärmesenke.
Wenn vom Designer eines Verstärkers gefordert wird, einen RF- Leistungstransistor in einer Vielschicht-pc-Platine zu benutzen, deren Leistungsanforderungen sonst für die Erdung die Anwendung von plattierten Durchführungslöchern erfordern würde, d. h., um die gewöhnliche Zuleitungsinduktivität über dem Massepfad zu minimieren, ergibt sich ein Problem dadurch, daß der RF-Leistungstransistor als die vorwiegende Masseebene die Wärmesenke benutzen wird, an der er direkt angebracht ist, während die anderen an der Platine angebrachten Schaltungselemente die mittlere metallische Schicht als die vorwiegende Masseebene benutzen werden.
Insbesondere der RF-Leistungstransistor arbeitet bei sehr hohen Frequenzen, was zu einer unerwünschten Isolation zwischen den beiden Masseebenen führen kann. Diese Isolation kann hochfrequente Komponenten des Transistorstromes davon abhalten, von der mittleren Metallschicht zum Boden der Wärmesenke der pc-Platine zu fließen. Dieses wiederum bringt den Transistor dazu, an der mittleren Metallschicht eine andere Spannung als an der Wärmesenke zu "sehen". Das Auftreten unterschiedlicher Referenzspannungen für verschiedene elektrische Komponenten auf derselben pc-Platine kann zu Instabilitäten, schlechten Herstellungsergebnissen und allgemein geringerer Zuverlässigkeit führen.
So ist es eine wünschenswerte Zielsetzung, ein Erdungsverfahren für ein RF-Transistorleistungspaket bereitzustellen, das zur Anwendung in einer Vielschicht-pc- Platine und insbesondere mit minimaler üblicher Zuleitungsinduktivität zwischen dem Paket und dem unterstützenden Schaltkreis ausgelegt ist.
Das Dokument US-A-4 042 952 offenbart ein RF- Leistungstransistorpaket, das einen Transistorchip, bei dem ein oder mehrere Masseanschlüsse mit einer gemeinsamen Masseebene verbunden sind, wobei der Transistorchip und die gemeinsame Masseebene jeweils an der ersten Oberfläche eines nicht leitenden Substrats angebracht sind, einen leitenden Befestigungsflansch, ausgelegt zur Montierung an einer Wärmesenke, wobei die zweite Oberfläche des nicht leitenden Substrats an dem Flansch montiert ist und eine leitende Zuführung, die sich von der ersten Fläche des Substrats erstreckt und mit der gemeinsamen Masseebene verbunden ist, umfasst.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung überwindet die zuvor beschriebenen Einschränkungen der herkömmlichen Erdungstechniken, indem sie ein RF-Leistungstransistorpaket mit Mehrfachpfaden zur Masse für einen Transistorstrom bereitstellt, wie in den angehängten Ansprüchen dargestellt.
In einer bevorzugten Ausführungsform ist ein RF- Leistungstransistorpaket zur Montage an einer Wärmesenke in einer Vielschicht-pc-Platine, die eine Mittelschicht ("Massereferenz") aufweist, ausgelegt. Insbesondere enthält das Paket einen direkten elektrischen Oberseiten-Massepfad von einem Transistorchip, der auf einem keramischen Substrat angebracht ist, zu einem Befestigungsflansch, ohne durch das keramische Substrat zu führen. Bevorzugt ist dieser Oberseiten-Massepfad in einer Art bereitgestellt, die die übliche bzw. gemeinsame Zuleitungsinduktivität zwischen den entsprechenden Transistorchipelementen und dem Befestigungsflansch minimiert. In einigen bevorzugten Ausführungsformen ist zum Beispiel eine äußere Fläche des keramischen Substrats metallplattiert, um einen oben montierten Metall-Zuleitungsrahmen an dem Flansch elektrisch zu verbinden. In alternativen bevorzugten Ausführungsformen verbinden symmetrisch angeordnete Metallverbindungsstücke jeweils Zuleitungsrahmenanzapfungen und den Flansch. Ein direkter Massepfad vom Transistorchip zum Befestigungsflansch ist ebenso über den Weg von plattierten Durchführungslöchern durch das keramische Substrat bereitgestellt.
In Übereinstimmung mit einem allgemeinen Aspekt dieser Erfindung ist der Oberseiten-Massepfad ebenso als Verbindung mit der mittleren Massereferenzschicht der Mehrschicht-pc- Platine ausgelegt, wenn der Befestigungsflansch an der Wärmesenke befestigt ist. So wird vom Transistor ein einheitliches Massepotential bei beiden, der Mittelschicht und der Wärmesenke, gesehen, d. h., über den Weg des Oberseiten-Massepfades, der mit beiden, der Wärmesenke und der Mittelmasseschicht, verbunden ist. Auf diese Weise ist die bevorzugte Leistungspaketanordnung an demselben Referenzpotential Vie die anderen auf der pc-Platine angebrachten Elemente geerdet, während sie nach wie vor die durch die Massepfad-Durchgangslöcher bereitgestellte hohe Leistungscharakteristik hat.
Diese und andere Aspekte, Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung werden durch die Fachleute besser bei Betrachtung der folgenden detaillierten Beschreibung einer bevorzugten Ausführungsform, die in Verbindung mit den begleitenden Zeichnungen vorgestellt wird, verstanden und gewürdigt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Zeichnungen veranschaulichen beides, die Auslegung und die Nützlichkeit der bevorzugten Ausführungsform der vorliegenden Erfindung, in der:
Fig. 1 ein Grundriss eines bevorzugten RF- Leistungstransistorpakets ist, entsprechend einem ersten Aspekt der vorliegenden Erfindung;
Fig. 2 eine Seitenansicht des RF-Leistungstransitorpakets der Fig. 1 ist;
Fig. 3 eine Seitenansicht des Befestigungsflansches des RF-Leistungstransistorpakete der Fig. 1 ist; und
Fig. 4 eine Seitenansicht eines alternativen bevorzugten RF-Leistungstransistorpakets ist, entsprechend weiteren Aspekten der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG

Bezug nehmend auf Fig. 1 enthält ein RF- Leistungstransistorpaket 10 eine Vielzahl von auf einem Siliziumplättchen 14 hergestellten Transistorzellen 12, wodurch ein Transistorchip 16 gebildet wird. Der Transistorchip 16 ist an einer Oberfläche eines nicht leitenden Substrats 18 angebracht, das bevorzugt eine elektrisch isolierende, aber thermisch leitende Verbindung, so wie z. B. Berylliumoxid, ist. Ebenso sind auf der Oberfläche des Substrats 18 eine oder mehrere Masseschienen (Massestäbe) 20 angebracht, die kollektiv als eine gemeinsame Masseebene für die Zellen 12 des Transistorchips 16 dienen. Insbesondere verbinden eine erste Vielfalt von Drähten (nicht gezeigt) gemeinsame "Masse"- (d. h. Emitter oder Basis) Anschlüsse (nicht gezeigt) der jeweiligen Transistorzellen 12 mit der/den Masseschiene(n) 20.
Eine gemeinsame (d. h. Basis oder Emitter) Zuleitung 22 ist angebracht an der bzw. erstreckt sich nach außen entsprechend von der Oberfläche eines nicht leitenden Substrats 18, wobei die gemeinsame Zuleitung 22 mit der/den Masseschiene(n) 20 elektrisch verbunden ist. Die gemeinsame Zuleitung 22 enthält · vier entsprechende "Anzapfungen" 24, die sich außen von dem nicht leitenden Substrat 18 in einer verstreuten, bevorzugt symmetrischen Weise, erstrecken, und angeordnet sind, um elektrischen Kontakt mit einer oder mehreren Massezuleitungen (nicht gezeigt) zu bilden, die auf einer Oberfläche einer pc- Platine (nicht gezeigt)angeordnet sind, auf der das Paket 10 angebracht ist, herzustellen.
Eine Ausgangsleitung 26 (Kollektor) ist ebenso angebracht an der bzw. erstreckt sich nach außen von der Oberfläche eines nicht leitenden Substrats 18, wobei die Ausgangsleitung 26 durch eine zweite Vielzahl von Drähten (nicht gezeigt) mit einem oder mehreren (Kollektor) Ausgangsanschlüssen (nicht gezeigt) der entsprechenden Transistorzellen 12 verbunden ist. Eine Eingangsleitung 28 (d. h. Basis oder Emitter) ist ebenso angebracht an der und erstreckt sich nach außen von der Oberfläche eines nicht leitenden Substrats 18, wobei die Eingangsleitung 28 mit einer dritten Vielzahl von Drähten (nicht gezeigt) mit einem oder mehreren entsprechenden (d. h. Basis oder Emitter) Eingangsanschlüssen (nicht gezeigt) der Transistorzellen 12 verbunden ist.
Wie es am besten in Fig. 2 zu sehen ist, ist eine Bodenfläche des nicht leitenden Substrats 18 an einem leitenden Befestigungsflansch 30 angebracht, der angepaßt ist, um fest an einer Wärmesenke (nicht gezeigt) auf einer pc-Platinen- Konfiguration montiert zu werden, z. B., durch Metallschrauben (nicht gezeigt), die durch entsprechende Schraubenlöcher 32 befestigt sind. Eine Vielzahl von leitend plattierten Durchführungslöchern 34 erstreckt sich zwischen den entsprechenden Ober- und Bodenflächen des nicht leitenden Substrats 18, wobei die entsprechenden Durchführungslöcher 34 einen ersten elektrischen Pfad von der gemeinsamen Masseebene (d. h., Masseschiene(n) 20) zum Befestigungsflansch 30 bilden.
Wie es am besten in Fig. 3 zu sehen ist, ist in der Oberfläche 35 des Befestigungsflansches 30 eine Ausnehmung oder "Wanne" 36 gebildet, an der das nicht leitende Substrat 18 angebracht ist. Die Wanne 36 sorgt bevorzugt für offene (d. h., ohne Kontakt) Bereiche 38 auf jeder Seite des Substrats 18, um thermische Spannungen während des Herstellungsprozesse zu mildern, d. h., die durch verschiedene thermische Ausdehnungskoeffizienten in dem entsprechenden nicht leitenden Substrat 18 und den Flansch 30 Materialien hervorgerufen werden.
In Übereinstimmung mit einem Aspekt der Erfindung, ist die Wanne 36 konfiguriert, um das nicht leitende Substrat 18 in der Tiefe "einzupassen", so dass ein Teil von jedem der Anzapfungen 24 der gemeinsamen Leitung 22 sich in einer im wesentlichen ebenen Ebene erstreckt und einen elektrischen Kontakt mit der entsprechenden Flanschfläche 35 herstellt. Auf diese Weise wird ein zweiter elektrischer Pfad zwischen der gemeinsamen Masseebene (Masseschiene(n) 20) und dem Befestigungsflansch 30 gebildet, wobei der zweite elektrische Pfad in bezug auf das nicht leitende Substrat 18 außen gelegen ist.
Bezugnehmend auf Fig. 4 ist in einer anderen bevorzugten Ausführungsform des Transistorpaketes 11 ein Befestigungsflansch 40 nicht mit einer Wanne 36 versehen, sondern enthält statt dessen einen im wesentlichen rechteckig geformten Querschnitt. In diesem Fall muss ein zweiter Massepfad für den Transistorstrom durch leitende Verbindungsstücke 42, die sich zwischen jedem der entsprechenden gemeinsamen Leitungsanzapfungen 24 und dem Befestigungsflansch 40 erstrecken, vorgesehen werden, um den Befestigungsflansch zu erreichen. Obgleich ein einzelnes leitendes Verbindungsstück 42 zwischen nur einer der Anzapfungen 24 und dem Flansch 40 einen Massestrompfad bereitstellt, ist es vorzuziehen, ein Verbindungsstück 44 zwischen jeder entsprechenden Anzapfung 24 und dem Befestigungsflansch 40 anzubringen, um die übliche Leitungsinduktivität über den bestehenden Massepfad zu reduzieren.
Alternativ kann ein zweiter Massepfad zwischen den entsprechenden gemeinsamen Leitungsanzapfungen 24 und dem Befestigungsflansch 40 durch eine leitende Beschichtung 44 vorgesehen werden, z. B., so etwas wie eine Metallauflage, die eine oder beide Flächenenden 46 des nicht leitenden Substrats 18 bedeckt, in Fig. 4 durch gestrichelte Linien dargestellt, um anzuzeigen, dass es ein anderer bevorzugter Massepfad ist.
Auf diese Art wurden bevorzugte Ausführungsformen einer RF- Leistungstransistor-Paketkonfiguration offenbart, die über mehrfache Pfade zur Erdung des Stromes des Transistorchips 16 verfügen. Während Ausführungsformen und Anwendungen dieser Erfindung gezeigt und beschrieben wurden, wie es Durchschnittsfachleuten ersichtlich wird, sind viel mehr Modifikationen und Anwendungen möglich, ohne von den erfinderischen Konzepten hier abzuweichen.
Der Umfang der Erfindung ist daher nur durch die anhängenden Ansprüche eingeschränkt.

Claims

1. RF-Leistungstransistorpaket (10; 11), umfassend:

einen Transistorchip (16), der einen oder mehrere Masseanschlüsse hat, die mit einer gemeinsamen Masseebene (20) verbunden sind, wobei der Transistorchip (16) und die gemeinsame Masseebene (20) jeweils an einer ersten Fläche eines nicht leitenden Substrats (18) angebracht sind;

einen leitenden Befestigungsflansch (30), konfiguriert zur Anbringung an einer Wärmesenke, wobei eine zweite Fläche des nicht leitenden Substrats (18) an dem Flansch (30) angebracht ist, wobei das Substrat (18) eine Vielzahl von leitend plattierten Durchführungslöchern (34) aufweist, die sich zwischen den jeweiligen ersten und zweiten Flächen erstrecken und einen ersten elektrischen Pfad von der gemeinsamen Masseebene (29) zu dem Flansch (30) bilden;

eine leitende Zuleitung (22, 24), die sich von der ersten Fläche des Substrats erstreckt und mit der gemeinsamen Masseebene (20) verbunden ist; und

einen zweiten elektrischen Pfad, der die Zuleitung (22) zu dem Flansch (30) verbindet, wobei der zweite elektrische Pfad sich außerhalb des nicht leitenden Substrats (18) befindet;

2. RF-Leistungstransistorpaket nach Anspruch 1, wobei der Flansch (30) eine Wanne (36) hat, die in einer ersten Fläche (35) angeordnet ist und konfiguriert ist, das nicht leitende Substrat (18) so einzupassen, dass ein Abschnitt (24) der Zuleitung (22, 24) sich von dem Substrat (18) auf einer im wesentlichen geraden Ebene wie die Flanschfläche erstreckt.

3. RF-Leistungstransistorpaket nach Anspruch 2, wobei die Zuleitung (22, 24) in direktem Kontakt mit dem Flansch (30) ist.

4. RF-Leistungstransistorpaket nach Anspruch 1, wobei der zweite elektrische Pfad eine leitende Plattierung (44), angebracht über einer dritten Fläche des nicht leitenden Substrats (18), umfasst.

5. RF-Leistungstransistorpaket nach Anspruch 1, wobei der zweite elektrische Pfad ein leitendes Verbindungsstück (42), angebracht zwischen der jeweiligen Zuleitung (22, 24) und dem Flansch (30), umfasst.

6. RF-Leistungstransistorpaket nach Anspruch 1, wobei der zweite elektrische Pfad eine Vielzahl von leitenden Verbindungsstücken (42), angebracht zwischen den jeweiligen Zuleitungen (22, 24) und dem Flansch (30), umfasst.

7. RF-Leistungstransistorpaket nach Anspruch 1 oder Anspruch 4, wobei die Zuleitung (22, 24) ausgelegt ist, einen elektrischen Kontakt mit einer Massenleitung herzustellen, die auf einer Oberfläche einer gedruckten Schaltungsplatine, an der das Paket (10, 11) angebracht ist, angeordnet ist.