DE19957286A1 - Verfahren und Vorrichtung zum Testen von Leiterplatten - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Testen von Leiterplatten mittels eines Paralleltesters, der eine Kontaktanordnung mit mehreren Testkontakten zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte einer zu testenden Leiterplatte aufweist, wobei das Verfahren folgende Schritte umfaßt: DOLLAR A - Auflegen einer zu testenden Leiterplatte auf die Kontaktanordnung, so daß zumindest Leiterplattentestpunkte eines ersten Bereichs einer zu testenden Leiterplatte mit Testkontakten eines ersten Bereichs der Kontaktanordnung in Kontakt stehen, DOLLAR A - Durchführen eines ersten Testmeßvorgangs in diesem ersten Bereich, DOLLAR A - Verschieben der zu testenden Leiterplatte bzgl. der Kontaktanordnung um einen vorbestimmten Verschiebeweg, so daß zumindest Leiterplattentestpunkte eines zweiten Bereichs der zu testenden Leiterplatte mit Testkontakten eines zweiten Bereichs der Kontaktanordnung in Kontakt stehen, DOLLAR A - Durchführen eines zweiten Testmeßvorgangs in diesem zweiten Bereich. DOLLAR A Mit dem erfindungsgemäßen Verfahren können Leiterplatten mit einem Verzug und/oder einem Versatz mit einem Paralleltester getestet werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Testen von Leiterplatten.

Vorrichtungen zum Testen von Leiterplatten, insbesondere unbestückten Leiterplat­ ten, können grundsätzlich in zwei Gruppen eingeteilt werden, nämlich den Fingerte­ stern und den Paralleltestern.

Fingertester sind Vorrichtungen, bei welchen die einzelnen Leiterplattentestpunkte einer zu prüfenden Leiterplatte sequentiell abgetastet werden, indem eine an einem Schlitten angeordnete Prüfsonde über der zu testenden Leiterplatte verfahren wird, wobei sie über jeweils einen abzutastenden Leiterplattentestpunkt positioniert werden kann, der dann mittels einer Sonde kontaktiert wird. Ein derartiger Fingertester weist zumindest zwei Prüfsonden auf, so daß er eine Leiterbahn der zu testenden Leiter­ platte an zwei Leiterplattentestpunkten kontaktieren kann und den dazwischen lie­ genden Abschnitt prüfen kann, ob darin eine Unterbrechung oder ein Kurzschluss vorliegt.

Ein Fingertester ist beispielsweise in der EP 0 468 153 A1 beschrieben. Die Vorzüge der Fingertester liegen darin, daß sie sehr flexibel sind und unterschiedlichste Arten von Leiterplatten getestet werden können, ohne daß hierbei irgendwelche mechani­ sche Umbauten notwendig sind. Zudem können mit Fingertestern alle beliebigen Leiterplattentypen getestet werden.

Paralleltester sind Prüfvorrichtungen, die mittels einer Kontaktanordnung, die in der Regel durch einen Adapter dargestellt wird, alle oder zumindest die meisten Kontakt­ stellen einer zu prüfenden Leiterplatten gleichzeitig kontaktieren. Derartige Parallelte­ ster werden bevorzugt zum Testen von unbestückten Leiterplatten verwendet, da mit ihnen eine große Anzahl von Leiterplattentestpunkten schnell und sicher abgetastet werden kann.

Die Vorteile eines Paralleltesters gegenüber einem Fingertester liegen darin, daß mit einem Paralleltester wesentlich schneller eine Leiterplatte getestet werden kann, da alle Messvorgänge im wesentlichen gleichzeitig ausgeführt werden. Jedoch muss bei einem Wechsel des Leiterplattentyps der zu testenden Leiterplatte eine neue Kon­ taktanordnung vorgesehen werden, was in der Regel durch die Herstellung eines neuen Adapters erfolgt.

Die Paralleltester werden deshalb bevorzugt bei der Produktion mit hohen Stückzah­ len eingesetzt, da mit ihnen ein hoher Durchsatz erzielt werden kann.

Zur Erhöhung der Produktivität werden Leiterplatten oftmals mit mehreren Nutzen bzw. Panels versehen, das heißt sie weisen Bereiche mit identischen Leiterbahn­ strukturen auf. Diese Leiterplatten werden nach dem Test mechanisch in die einzel­ nen Nutzen gespaltet, so daß aus einer großen Leiterplatte mit vielen Nutzen viele kleine Leiterplatten mit jeweils einer Ausführung der bestimmten Leiterbahnstruktur hergestellt werden.

Beim Testen großer Leiterplatten mit mehreren Nutzen mittels eines Paralleltesters können nicht alle Nutzen gleichzeitig mit einem Adapter kontaktiert werden, da die Abweichungen der Leiterplattentestpunkte von ihrer Soll-Position aufgrund von Verzügen und Versätzen oftmals so stark sind, daß oftmals kein fehlerloser Kontakt zwi­ schen den Leiterplattentetspunkten und den Prüfkontakten des Adapters möglich ist. Diese Abweichungen summieren sich über die Länge einer zu testenden Leiterplatte, weshalb diese Probleme umso größer werden, je größer die Leiterplatte ist und/oder je kleiner die Leiterplattentestpunkte ausgebildet sind.

Bei derartigen Leiterplatten mit mehreren Nutzen wird deshalb jeder Nutzen einzeln mit der Kontaktanordnung der zu prüfenden Leiterplatte verbunden und getestet. Damit alle Nutzen der Leiterplatte getestet werden, wird ein sogenanntes Stepverfah­ ren ausgeführt, bei dem die einzelnen Nutzen aufeinanderfolgend mit der Kontak­ tanordnung des Paralleltesters in Kontakt gebracht werden. Hierbei ist es möglich, daß jeweils die Leiterplatte um einen Nutzen an dem Paralleltester versetzt wird, oder daß die Leiterplatte während des gesamten Vorgangs von einem Rahmen gehalten wird, der still steht, und der Adapter des Paralleltesters aufeinanderfolgend auf die einzelnen Nutzen gesetzt wird.

Das aufeinanderfolgende Testen der Nutzen ist zeitaufwendig. Zudem muss vorab die Position jedes einzelnen Nutzens exakt ermittelt werden. Der Mechanismus zum Versetzen der Leiterplatten bzw. des Adapters ist aufwendig, da er ein schnelles Ver­ setzen der Leiterplatten bzw. des Adapters bei einer hohen Genauigkeit ermöglichen soll.

Grundsätzlich bestünde die Möglichkeit, einen Adapter zu schaffen, der gleichzeitig alle Nutzen einer Leiterplatte kontaktieren kann. Da diese mehrere Nutzen aufwei­ senden Leiterplatten jedoch eine beträchtlich Größe besitzen, kann die Position der einzelnen Leiterplattentestpunkte gegenüber der Soll-Position an einer idealen Lei­ terplatte des gleichen Leiterplattentyps ("Golden Bord") erheblich durch Verzüge bzw. Versätze der Leiterplatte abweichen. In der Regel werden durch das Herstellungs­ verfahren Verzüge und Versätze an der Leiterplatte verursacht, die einige 0,1 mm betragen können. Weist die Kontaktfläche eines Leiterplattentestpunktes mit einem Durchmesser von 0,1 mm auf, so bedeutet dies, daß bei einer Abweichung von 0,1 mm oder mehr von der Soll- oder Idealposition kein Kontakt mit einem auf die Ideal­ position justierten Testkontakt möglich ist. Deshalb ist es in der Regel praktisch nicht möglich, mit einem einzigen Adapter mehrere Nutzen einer großflächigen Leiterplatte mit kleinen Leiterplattentestpunkten zu kontaktieren. In der Praxis hat sich gezeigt, daß Leiterplatten, deren Verzug größer als 30% des Durchmessers des kleinsten Leiterplattentestpunktes ist, nicht mit einem Paralleltester vollständig getestet werden können.

Das durch die Verzüge und Versätze erzeugte Problem beim Kontaktieren von groß­ flächigen Leiterplatten tritt nicht nur bei Leiterplatten mit mehreren Nutzen auf, son­ dern auch bei großflächigen Leiterplatten, die als solche ohne Aufspaltung in mehre­ re Teile verwendet werden. Auch bei derartigen Leiterplatten kann durch einen Ver­ zug bzw. einen Versatz eine Fehlkontaktierung am Adapter verursacht werden. Der­ artige Fehlkontaktierungen sind bei einem Verfahren zum Testen von Leiterplatten unzulässig, da sie einen sicheren Testvorgang verhindern.

Es besteht deshalb ein erheblicher Bedarf, ein Verfahren bzw. eine Vorrichtung zu schaffen, mit der ohne aufwendige Mechanik bzw. Stepmechanismen alle Leiterplat­ tentestpunkte einer großflächigen Leiterplatte im wesentlichen gleichzeitig kontaktiert werden können. Dies ist aber aufgrund der Probleme bei der exakten Positionierung der Leiterplattentestpunkte gegenüber der Kontaktanordnung der bekannten Prüfvor­ richtungen nicht möglich.

Es ist bekannt, die Position einer Leiterplatte an sich bezüglich einer Kontaktanord­ nung eines Paralleltesters zu ermitteln und entsprechend zu korrigieren. Hierzu wer­ den sowohl optische als auch elektrische Verfahren verwendet. Bei optischen Verfah­ ren wird mittels einer Kamera die Leiterplattentestpunktanordnung der zu prüfenden Leiterplatte ermittelt. Ergibt sich bei dem optischen Messverfahren eine Abweichung der Anordnung der Leiterplattentestpunkte von ihrer Soll-Anordnung, so wird die Lei­ terplatte entsprechend auf dem Adapter verschoben.

Anstelle des optischen Messvorganges kann auch ein elektrischer Messvorgang ausgeführt werden, bei welchem beispielsweise vorbestimmte Referenzmarken an der zu prüfenden Leiterplatte abgetastet werden, und falls eine entsprechende Ab­ weichung der Ist-Lage von der Soll-Lage festgestellt wird, kann diese durch Verschieben der Leiterplatte bzw. des Adapters ausgeglichen werden. Derartige Verfah­ ren und Vorrichtungen sind beispielsweise in der DE 43 02 509 A1, der JP 4038480 und der EP 0 874 243 A2 offenbart.

Es sind auch diverse Vorrichtungen bekannt, mit welchen die Leiterplatten bezüglich der Kontaktanordnung ausgerichtet werden können. Hierzu wird beispielhaft auf die DE 44 17 811 A1, DE 43 42 654 A1, US 4,820,975, EP 0 859 239 A2 und die EP 0 831 332 A1 verwiesen.

Mit keiner dieser bekannten Vorrichtungen und Verfahren zum Testen von Leiter­ platten ist es möglich, Abweichungen der Positionen der Leiterplattentestpunkte auf­ grund von Verzügen und/oder Versätzen bei der Positionierung der Leiterplatte auf einen Adapter zu berücksichtigen und entsprechend zu kompensieren.

Lediglich aus der WO 94/11743 ist es bekannt, einen sogenannten Gummitranslator zu verwenden, der ein Stück gestreckt werden kann. Mit diesem Translator, der die Funktion eines herkömmlichen Adapters übernimmt, könnten grundsätzlich Leiter­ platten mit Verzügen korrekt kontaktiert werden, das heißt, daß hiermit das Muster der Leiterplattentestpunkte - einschließlich des Verzuges - der zu prüfenden Leiter­ platten korrekt auf ein Grundraster einer Prüfvorrichtung zum Testen von Leiterplat­ ten umgesetzt werden könnte. Dieser Gummitranslator hat sich in der Praxis jedoch nicht bewährt. Insbesondere ist es mit so einem Translator nicht möglich, sehr kleine, eng beieinander liegende Leiterplattentestpunkte fehlerfrei zu kontaktieren, da die Kontaktnoppen des Gummitranslators nicht beliebig klein gestaltet werden können.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zum Testen von Leiterplatten mittels eines Paralleltesters zu schaffen, die es erlauben, selbst großflächige Leiterplatten mit einem Verzug und/oder einem Versatz vollstän­ dig und korrekt mit der Kontaktanordnung des Paralleltesters zu kontaktieren.

Die Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 oder 11 und durch eine Vorrichtung mit den Merkmalen des Anspruchs 13 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Gemäß dem erfindungsgemäßen Verfahren zum Testen von Leiterplatten werden diese mit einem Paralleltester getestet. Ein solcher Paralleltester weist eine Kontak­ tanordnung mit mehreren Testkontakten zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte der zu testenden Leiterplatte auf. Das Verfahren umfaßt fol­ gende Schritte:

• - Auflegen einer zu testenden Leiterplatte auf die Kontaktanordnung, so daß zumindest Leiterplattentestpunkte eines ersten Bereichs der zu testenden Leiterplatte mit Testkontakten eines ersten Bereichs der Kontaktanordnung in Kontakt stehen,
• - Durchführen eines ersten Testmeßvorgangs in diesem ersten Bereich,
• - Verschieben der zu testenden Leiterplatte bezüglich der Kontaktanordnung um einen vorbestimmten Verschiebeweg, so daß zumindest Leiterplattentest­ punkte eines zweiten Bereichs der zu testenden Leiterplatte mit Testkontakten eines zweiten Bereichs der Kontaktanordnung in Kontakt stehen,
• - Durchführen eines zweiten Testmeßvorgangs in diesem zweiten Bereich.

Mit dem erfindungsgemäßen Verfahren werden in einem Paralleltester einzelne Be­ reiche der Leiterplatte aufeinanderfolgend getestet, obwohl die Kontaktanordnung die Kontakte für alle zu testenden Leiterplattentestpunkte vorsieht. Das Problem mit den Verzügen und Versätzen, die bei der Produktion von Leiterplatten nie vollständig vermieden werden können, wird dadurch beseitigt, daß die Leiterplatte bezüglich der Kontaktanordnung nach dem Messen eines Bereiches der Leiterplatte ein Stück be­ wegt wird, so daß ein weiterer Bereich der Leiterplatte gemessen werden kann. Hier­ durch ist es möglich, selbst großflächige Leiterplatten, die kleine Leiterplattentest­ punkte aufweisen, mit einem Verzug und/oder einem Versatz vollständig und korrekt zu kontaktieren und entsprechend vollständig und korrekt zu testen.

Die durch einen Verzug und/oder einen Versatz hervorgerufenen Abweichungen der Positionen der Leiterplattentestpunkte gegenüber den entsprechenden Leiterplat­ tentestpunkten einer idealen, keinen Verzug und keinen Versatz aufweisenden Lei­ terplatte können optisch und/oder elektrisch gemessen werden.

Das Verschieben kann manuell oder automatisch ausgeführt werden, wobei eine automatische Verschiebung aufgrund der geringen Verschiebewege, die in der Regel Bruchteile eines Millimeters betragen, zweckmäßig ist. Hierbei kann die zu testende Leiterplatte oder der Adapter bewegt werden.

Bei einer manuellen Verschiebung ist es vorteilhaft, wenn Hilfsmittel verwendet wer­ den, die die exakte Einstellung derart kleiner Verschiebewege gestatten. Ein derarti­ ges Hilfsmittel ist z. B. aus der EP 0 831 332 A1 bekannt, aus der ein Adapter hervor­ geht, der zwei übereinander liegende Lagen von Leiterplatten aufweist, wobei mit der einen Leiterplatte die Kontaktstifte und mit der anderen Leiterplatte der zu prüfende Prüfling geführt werden. In diesen beiden Leiterplatten sind in einem regelmäßigen Raster übereinander liegende Bohrungen eingebracht, wobei die Bohrungen der bei­ den Raster etwas voneinander abweichen, so daß beim Durchstecken eines Stiftes zwei übereinander liegende Bohrungen die beiden Leiterplatten um einen vorbe­ stimmten Verschiebeweg verschoben werden. Mit einer solchen Lochrasteranord­ nung lassen sich sehr kleine Verschiebewege exakt einstellen.

Zur elektrischen Ermittlung des Verschiebeweges ist es möglich, spezielle elektrisch leitende Referenzmarken an den zu testenden Leiterplatten vorzusehen, die von kor­ respondierenden Referenzkontakten der Kontaktanordnung abgetastet werden.

Es ist auch möglich, anstelle von Referenzmarken die Leiterplattentestpunkte einer zu prüfenden Leiterplatte selbst zum Ermitteln der Abweichung der Ist-Position von der Soll-Position der Leiterplattentestpunkte zu bestimmen. Ein derartiges Verfahren geht beispielsweise aus der EP 874 243 A2 hervor.

Das erfindungsgemäße Verfahren kann besonders vorteilhaft zum Testen von Leiter­ platten mit mehreren Nutzen eingesetzt werden, wobei jeder Nutzen einen separat zu testenden Leiterplattenbereich bildet und nach jedem Testmeßvorgang, bei dem ein Nutzen getestet wird, die zu prüfende Leiterplatte bzgl. eines weiteren Nutzens aus­ gerichtet wird.

Es ist jedoch auch möglich, großflächige Leiterplatten mit kleinen Leiterplattentest­ punkten zu testen, deren Leiterplattenstruktur nicht in mehrere Nutzen unterteilt ist. Hierbei ist es zweckmäßig, sich überlappende Bereiche vorzusehen, wobei die ein­ zelnen Bereiche separat getestet werden. Die überlappenden Bereiche werden derart festgelegt, daß Leiterbahnen, die sich zumindest über zwei Bereiche erstrecken, ei­ nen Leiterplattentestpunkt in dem überlappenden Abschnitt der sich überlappenden Bereiche aufweisen. Hierdurch ist sichergestellt, daß die entsprechenden Leiterbah­ nen auch bei dem erfindungsgemäßen sequentiellen Testverfahren der einzelnen Bereiche vollständig überprüft werden können.

Das erfindungsgemäße Verfahren zum Testen von Leiterplatten mittels eines Paral­ leltesters Kann dahingehend optimiert werden, daß mit jedem Testmeßvorgang ein möglichst großer Bereich getetstet wird. Ein solches Verfahren umfaßt folgende Schritte:

Ermitteln der Abweichungen der Leiterplattentestpunkte der zu testenden Lei­ terplatte von ihren Soll-Positionen,

• - Berechnen einer oder mehrerer Anordnungen der Leiterplatte auf der Kontak­ tanordnung, bei welchen möglichst viele Leiterbahnen und/oder möglichst viele Lei­ terplattentestpunkte mit der Kontaktanordnung in Kontakt stehen,
• - Auflegen der zu testenden Leiterplatte auf die Kontaktanordnung in der einen oder in einer der berechneten Anordnungen,
• - Durchführen eines ersten Testmeßvorgangs,
• - Verschieben der zu testenden Leiterplatte bzgl. der Kontaktanordnung, falls mehrere Anordnungen berechnet worden sind, in eine der anderen Anordnungen,
• - Durchführen eines weiteren Testmeßvorgangs,
• - Wiederholen des Verschiebevorganges und des Testmeßvorganges, falls weitere Anordnungen berechnet worden sind, bis die Leiterplatte mit allen Anordnun­ gen bzgl. der Kontaktanordnung getestet ist.

Die Erfindung wird nachfolgend beispielhaft anhand eines in der Zeichnung darge­ stellten Ausführungsbeispieles näher erläutert. In der Zeichnung zeigen:

Fig. 1 schematisch eine Testvorrichtung in einer Schnittansicht mit einem auf einem Grundraster aufliegenden Adapter zum Kontaktieren einer zu testenden Lei­ terplatte,

Fig. 2 eine zu testende Leiterplatte in der Draufsicht mit mehreren Nutzen, und

Fig. 3 eine weitere zu testende Leiterplatte.

Fig. 1 zeigt schematisch vereinfacht eine erfindungsgemäße Vorrichtung 1 zum Te­ sten von Leiterplatten in einer Schnittansicht. Die Testvorrichtung 1 weist einen Ad­ apter 2 auf, der auf einem Grundrasterfeld 3 der Testvorrichtung 1 aufliegt. Das Grundrasterfeld 3 weist in einem regelmäßigen Raster angeordnete Kontaktflächen auf, die elektrisch mit der Prüfschaltung (nicht dargestellt) verbunden sind. Der Ad­ apter 2 dient zum Umsetzen des regelmäßigen Rasters des Grundrasterfeldes 3 auf das Muster der Leiterplattentestpunkte 4 (Fig. 2, 3) einer zu testenden Leiterplatte 5.

Der Adapter 2 ist aus mehreren Lagen 6 ausgebildet, die mit Abstand zueinander parallel angeordnet sind und aus einer Kunststoffplatte bestehen. Die Adapterlagen 6 werden von einem Rahmen 7 gehalten. Die Adapterlagen 6 sind mit Bohrungen ver­ sehen, in die Prüfstifte bzw. Prüfnadeln 8 eingesetzt sind. Die Prüfnadeln erstrecken sich von der Unterseite des Adapters bis zur Oberseite des Adapters und stehen so­ wohl an der Unter- als auch an der Oberseite ein Stück vor, so daß sie die Kontakt­ felder des Grundrasterfeldes 3 elektrisch mit den Leiterplattentestpunkten 4 einer zu testenden Leiterplatte 5 verbinden können. Die Prüfstifte 8 können bezüglich einer auf dem Grundrasterfeld 3 senkrecht stehenden Linie schräg angeordnet sein, wo­ durch das in einem gleichmäßigen Raster ausgebildete Grundrasterfeld 3 auf das unregelmäßige Raster der Leiterplattentestpunkte 4 umgesetzt wird. Die oberen En­ den der Prüfstifte 8 bilden Testkontakte, die exakt in dem Muster der Leiterplatten­ testpunkte einer idealen zu testenden Leiterplatte angeordnet sind. Eine solche ideale Leiterplatte weist keinen Verzug und keinen Versatz auf.

Die Prüfstifte 8 können als Prüfstifte mit einem federnden Element oder als Starrna­ deln ausgebildet sein. Sind in dem Adapter 2 Starrnadeln eingesetzt, so ist es zweckmäßig, daß zwischen dem Adapter 2 und dem Grundrasterfeld 3 eine Vollra­ sterkassette eingesetzt ist. Eine solche Vollrasterkassette entspricht im Aufbau im wesentlichen dem des Adapters, wobei anstelle der schräg gestellten Prüfstifte par­ allel zueinander angeordnete Prüfstifte vorgesehen sind, die mit einem federnden Abschnitt versehen sind, so daß durch die Prüfstifte der Vollrasterkassette ein Län­ genausgleich der aufeinander stehenden Prüfstifte und Prüfnadeln gewährleistet ist, um Unebenheiten an der zu testenden Leiterplatte 5 kompensieren zu können.

An der obersten Lage 6 des Adapters 2 ist im Innenbereich des Adapters 2 eine Ju­ stiereinrichtung 9 angeordnet, die einen an der Oberseite des Adapters 2 vorstehen­ den Justierstift 10 aufweist. Die Justiereinrichtung 9 weist einen Bewegungsmecha­ nismus auf, der den Justierstift 10 um einen exakt einstellbaren, vorbestimmten Ver­ schiebeweg in der Ebene der zu prüfenden Leiterplatte bewegen kann. Der Justier­ stift 10 kann sowohl in X- als auch in Y-Richtung bewegt werden. Eine derartige Ju­ stiereinrichtung ist beispielsweise in der EP 0 831 332 A1 beschrieben.

Vorzugsweise weist ein Adapter 2 zwei derartige Justiereinrichtungen 9 auf, die bei­ spielsweise an gegenüberliegenden Ecken des Adapters angeordnet sind.

Die Justierstifte 10 greifen jeweils in eine Passausnehmung 11 einer zu testenden Leiterplatte 5 ein. Durch Betätigen der Justiereinrichtung 9 kann eine auf dem Adap­ ter 2 aufliegende Leiterplatte verschoben werden.

Im Bereich oberhalb des Adapters 2 ist eine Kamera 12 angeordnet, die auf die Lei­ terplatte 5 ausgerichtet ist und deren Blickwinkel 13 vorzugsweise so bemessen ist, daß mit der Kamera 12 der gesamte von der Testvorrichtung 1 abtastbare Bereich einer zu prüfenden Leiterplatte 5 erfaßt werden kann.

Nachfolgend wird die Funktionsweise der in Fig. 1 gezeigten Testvorrichtung anhand einer Leiterplatte erläutert, die in Fig. 2 gezeigt ist. Diese Leiterplatte 5 weist vier Nut­ zen 14 bzw. Panels 14 auf. Diese Nutzen 14 besitzen alle die gleiche Leiterbahn­ struktur mit der gleichen Anordnung von Leiterbahnen und Leiterplattentestpunkten 4. Typische Anwendungen für derartige Leiterplatten mit mehreren Nutzen 14 sind z. B. die Herstellung von Platinen für tragbare Telefone, deren einzelne Platinen sehr klein sind, weshalb mehrere gleichzeitig auf einer Leiterplatte im üblichen Format ausgebildet werden können. Diese Platinen bzw. Leiterplatten besitzen jedoch eine sehr dichte Anordnung von Leiterbahnen und eine entsprechend hohe Dichte an sehr kleinen Leiterplattentestpunkten 4.

Diese Leiterplatten können in der Regel nicht ohne Verzug und/oder Versatz herge­ stellt werden. Eine solche Leiterplatte weist einen Verzug auf, wenn Abweichungen der Position der Leiterplattentestpunkte gegenüber den Leiterplattentestpunkten ei­ ner idealen Leiterplatte in einer Richtung allmählich zunehmen. Die Zunahme der Abweichungen von der Soll-Position muß selbstverständlich nicht entlang einer gera­ den Linie verlaufen, d. h., daß der Verzug z. B. in der Form eines Kissens ausgebildet sein kann. Bei einem Versatz sind eine Gruppe von Leiterplattentestpunkten der zu testenden Leiterplatte gegenüber der Position der entsprechenden Leiterplattentest­ punkte einer idealen Leiterplatte um den gleichen Betrag in die gleiche Richtung ver­ schoben bzw. versetzt. In der Regel weisen Leiterplatten sowohl einen Versatz als auch einen Verzug auf, wobei beides kombiniert im gleichen Bereich auftreten kann.

Beträgt der Durchmesser der kleinsten Kontaktstellen einer zu testenden Leiterplatte 100 µm, so ist es bei herkömmlichen Paralleltestern notwendig, daß die Abweichun­ gen der Leiterplattentestpunkte von der idealen Position nicht größer als +/-30 µm sind. Derart geringe Abweichungen können insbesondere bei großflächigen Leiter­ platten oftmals nicht eingehalten werden. Will man die Fläche der Leiterplattentest­ punkte noch weiter verringern, so müssen bei herkömmlichen Paralleltestern noch engere Toleranzen für die Abweichungen der Leiterplattentestpunkte von der idealen Position festgelegt werden.

Erfindungsgemäß wird die zu prüfende Leiterplatte 5 in mehrere Prüfbereiche I bis IV aufgeteilt. Im dargestellten Ausführungsbeispiel umfaßt jeder Prüfbereich genau ei­ nen Nutzen 14. Grundsätzlich ist es jedoch möglich, daß ein Prüfbereich mehrere Nutzen umfaßt.

Zu Beginn des Prüfverfahrens wird die Leiterplatte 5 derart auf den Adapter 2 aufge­ legt, daß in die beiden Passausnehmungen 11 der Leiterplatte 5 die Justierstifte 10 der Justiereinrichtungen 9 eingreifen. Danach wird das Muster der Leiterplattentest­ punkte 4 der Leiterplatte 5 mit der Kamera 12 abgetastet. Anschließend werden die Abweichungen der Leiterplattentestpunkte eines ersten Prüfbereiches (z. B. I) gegen­ über der Position der korrespondierenden durch die Prüfstifte 8 des Adapters 2 aus­ gebildeten Testkontakte ermittelt. Diese Ermittlung erfolgt mittels eines Computers, der für die optische Signalverarbeitung geeignet ist. Es wird sowohl die Länge als auch die Richtung der Abweichung ermittelt.

Hierauf werden dann die beiden Justiereinrichtungen 9 derart betätigt, daß die Lei­ terplatte 5 mit dem Prüfbereich I exakt auf den Testkontakten bzw. den Prüfstiften 8 des korrespondierenden Bereiches des Adapters 2 ausgerichtet wird.

Nun kann der eigentliche Messvorgang in an sich bekannter Art und Weise ausge­ führt werden, bei dem die einzelnen Leiterbahnen des Prüfbereichs I auf Unterbre­ chungen und Kurzschlüsse getestet werden.

Nach diesem Testmeßvorgang wird erneut die Lage der Leiterplatte 5 mittels der Kamera 12 erfaßt und die Abweichungen der Leiterplattentestpunkte 4 eines zweiten Prüfbereiches (z. B. II) bzgl. der korrespondierenden Testkontakte des Adapters 2 ermittelt. Hierauf wird die Leiterplatte 5 wiederum derart verschoben, daß diese Ab­ weichungen beseitigt werden, das heißt, daß die Leiterplattentestpunkte 4 des zwei­ ten Prüfbereichs II exakt an den Prüfstiften 8 des korrespondierenden Bereiches des Adapters 2 angeordnet sind. Danach kann der Testmeßvorgang für den zweiten Prüfbereich ausgeführt werden.

Diese Abfolge der Verfahrensschritte, Erfassen der Lage der Leiterplatte, Ermitteln der Abweichungen der Leiterplattentestpunkte 4 gegenüber den entsprechenden Kontaktstellen des Adapters 2, Verfahren der Leiterplatte 5 zum Beseitigen dieser Abweichungen, Durchführen des Testmeßvorganges wird für die weiteren Prüfberei­ che III und IV wiederholt ausgeführt.

Da mit dem erfindungsgemäßen Verfahren jeder Prüfbereich einzeln justiert wird, kann eine großflächige Leiterplatte mit kleinen, sehr dicht angeordneten Kontaktstel­ len auf einem Paralleltester getestet werden, da die Abweichungen der Leiterplat­ tentestpunkte von der Idealposition innerhalb eines Prüfbereiches in der Regel gering sind und die sich über die gesamte Länge der Leiterplatte aufsummierenden Abwei­ chungen durch das Verschieben der Leiterplatte zwischen den einzelnen Testmess­ vorgängen kompensiert werden können.

Erfindungsgemäß wird somit die zu testende Leiterplatte 5 zwischen einzelnen Mess­ vorgängen durch eine Bewegung der Leiterplatte bzgl. des Adapters nachjustiert. Ei­ ne solche Bewegung kann einfach automatisiert werden, und die entsprechenden Verschiebewege sind sehr kurz, weshalb die gesamte Prüfung einer Leiterplatte im Vergleich zu den Testverfahren mit bekannten Fingertestern wesentlich schneller ausgeführt werden kann.

Es ist auch möglich, das erfindungsgemäße Verfahren in einer Testvorrichtung zum beidseitigen Testen einer Leiterplatte zu verwenden, bei welcher eine zu testende Leiterplatte zwischen zwei Adaptern während des Testvorganges eingelegt wird. Bei einer solchen Testvorrichtung kann selbstverständlich keine optische Abtastung in der Testvorrichtung erfolgen, mit welcher der Großteil der Leiterplatte abgetastet wird. Bei einer solchen Ausführungsform ist es zweckmäßig, entweder vorab die Lei­ terplatte mit einer Kamera zu erfassen und anhand des so erfaßten Bildes die Ver­ sätze und Verzüge der Leiterplatte zu ermitteln. Wird dann die Leiterplatte definiert in die Vorrichtung eingelegt, so können aus den vorab berechneten Versätzen und Ver­ zügen die Verschiebewege zwischen den einzelnen Testmessvorgängen ermittelt und entsprechend ausgeführt werden.

Die Erfindung ist oben für bestimmte Ausführungsbeispiele beschrieben. Im Rahmen der Erfindung ist es jedoch auch möglich, die Verschiebewege auf andere Art und Weise zu ermitteln. Z. B. können auf der zu testenden Leiterplatte Referenzmarken angebracht werden, die entweder elektrisch - mittels weiteren Referenztestkontakten - oder optisch - mittels Lichtleiter - abgetastet werden. Derartige Abtasteinrichtun­ gen sind aus dem Stand der Technik bekannt. Diese können in den Adapter integriert werden. Sie können sowohl beim einseitigen als auch beim zweiseitigen Test einge­ setzt werden.

Anstelle von Referenzmarken können die Leiterplattentestpunkte durch die Testkon­ takte abgetastet werden, und aus dem Muster der kontaktierbaren bzw. nicht­ kontaktierbaren Leiterplattentestpunkte kann die Lage der Leiterplatte und die Ab­ weichungen der Leiterplattentestpunkte von der Idealposition ermittelt werden. Bei diesem Verfahren kann es zweckmäßig sein, zum definierten Ermitteln der Lage der Leiterplatte bzw. der Abweichungen der Leiterplattentestpunkte von der Idealposition mehrere Messvorgängen auszuführen, zwischen welchen die Leiterplatte jeweils um einen vorbestimmten Betrag in eine vorbestimmte Richtung verschoben wird.

Nachfolgend wird das erfindungsgemäße Verfahren zum Testen einer Leiterplatte 5, die einen einzigen Nutzen aufweist, näher erläutert.

Diese Leiterplatte wird für einen Messvorgang in drei Bereiche I, II und III unterteilt. Die Leiterplatte 5 weist Leiterbahnen 13a auf, die jeweils nur in einem der Bereiche liegen, Leiterbahnen 13b, die sich über die Grenze zwischen zwei Bereiche hinweg erstrecken, und Leiterbahnen 13c, die sich über die gesamte Leiterplatte 5 erstrec­ ken.

In den einzelnen Bereichen sind Referenzmarken 15 angeordnet, die als elektrisch leitfähige Kontaktstellen ausgebildet sind.

Nach dem Auflegen der zu testenden Leiterplatte 5 auf den Adapter 2 der Testvor­ richtung 1 werden anhand der Referenzmarken 15 der Bereiche I und II die Abwei­ chungen der Leiterplattentestpunkte 4 dieser beiden Bereiche von der Idealposition ermittelt und die Leiterplatte 5 derart verschoben, daß die beiden Bereiche I und II mit den entsprechenden Testkontakten der durch die Prüfstifte ausgebildeten Kon­ taktanordnung fehlerfrei kontaktiert werden. Danach wird ein Testmeßvorgang für die beiden Bereiche I und II ausgebildet, die einen ersten Prüfbereich darstellen. Hierbei können alle Leiterbahnen 13a, 13b, die vollständig in den beiden Bereichen I und II liegen und die Abschnitte der Leiterbahnen 13b, 13c, die in diesen beiden Bereichen liegen getestet werden. Bei dem in Fig. 3 gezeigten schematisch vereinfachten Aus­ führungsbeispiel können lediglich die Leiterbahnen nicht bzw. nicht vollständig gete­ stet werden, die vollständig im Bereich III oder mit einem Abschnitt im Bereich III lie­ gen. Nach dem ersten Testmeßvorgang werden deshalb anhand der Referenzmar­ ken 15 der Bereiche II und III die Abweichungen der Bereiche II und III gegenüber den Prüfstiften 8 ermittelt und die Leiterplatte 5 derart verschoben, daß die Leiter­ plattentestpunkte dieser beiden Bereiche II und III fehlerfrei mit dem entsprechenden Prüfstiften 8 des Adapters in Kontakt stehen. Danach können die Leiterbahnen, die vollständig im Bereich III liegen oder die Abschnitte der Leiterbahnen, die sich über die Grenzlinie zwischen den Bereichen II und III erstrecken, geprüft werden.

Bei diesem Verfahren werden in den beiden Testmessvorgängen zwei überlappende Prüfbereiche, die zum Einen aus den beiden Bereichen I und II und zum Anderen aus den beiden Bereichen II und III bestehen, aufeinanderfolgende getestet. Der überlappende Bereich ist bei dem in Fig. 3 dargestellten Ausführungsbeispiel der Be­ reich II.

Die Prüfbereiche der beiden Testmessvorgänge sind derart auszuwählen, daß eine Leiterbahn - z. B. 13c -, die sich über mehrere Prüfbereich erstreckt, in den sich überlappenden Bereichen der Prüfbereich jeweils einen Leiterplattentestpunkt 4 auf­ weist, so daß sichergestellt ist, daß alle Abschnitte dieser Leiterbahn in den Test­ messvorgängen getestet werden können.

Die in Fig. 3 gezeigte Leiterplatte dient lediglich zur Veranschaulichung. Bei einer konkreten Ausführungsform sind für eine großflächige Leiterplatte mehr als zwei auf­ einanderfolgend zu testende Prüfbereiche vorzusehen, wobei das Prinzip der über­ lappenden Bereiche jeweils das gleiche ist, nämlich daß die Leiterbahnen, die sich über mehrere dieser Prüfbereiche erstrecken, in den überlappenden Abschnitten der Prüfbereiche jeweils ein Leiterplattentestpunkt 4 aufweisen müssen. Diese Bedin­ gung kann durch geschicktes Wählen der einzelnen Bereiche erfüllt werden. Es ist selbstverständlich auch möglich, bei der Gestaltung einer Leiterplatte darauf zu ach­ ten, daß größere Leiterbahnen in einem vorbestimmten Abstand regelmäßig ange­ ordnete Leiterplattentestpunkte besitzen.

Das erfindungsgemäße Verfahren kann dahingehend weiter optimiert werden, daß mit jedem Testmeßvorgang ein möglichst großer Prüfbereich getestet wird. Hierdurch wird die Anzahl der Testmessvorgänge minimiert. Da bei jedem Testmeßvorgang der Adapter gegen den Prüfling gedrückt wird, wird somit auch die Anzahl der Andruck­ phasen, bei welchen der Prüfling beschädigt werden kann, gering gehalten.

Bei dieser Optimierung werden die vom Design und der Herstellung bekannten Lei­ terplattendaten, wie die Größe der Leiterplattentestpunkte, die Koordinaten der Lei­ terplattentestpunkte und die Anordnung der Leiterbahnen, d. h. welche Leiterplatten­ testpunkte elektrisch miteinander verbunden sind (= Verknüpfungsstruktur), berück­ sichtigt.

Die Abweichungen der Leiterplattentestpunkte der gesamten zu testenden Leiter­ platte von den Soll-Positionen werden vor dem Testmeßvorgang entweder optisch oder elektrisch ermittelt. Bei der elektrischen Ermittlung der Abweichungen werden z. B. alle Referenzmarken 15 abgetastet und daraus die Abweichungen der Leiter­ plattentestpunkte aller Bereiche der Leiterplatte ermittelt.

Mit den derart ermittelten Abweichungen und den Leiterplattendaten, insbesondere der Größe der Leiterplattentestpunkte und deren Verknüpfungsstruktur, kann be­ rechnet werden, bei welcher Lage der zu testende Leiterplatte auf dem Adapter, wel­ che Leiterplattentestpunkte in Kontakt mit den Testkontakten des Adapters stehen. Die Anordnung der Testkontakte ist bekannt, da die einzelnen Testkontakte an der Soll-Position der Leierplattentestpunkte einer idealen Leiterplatte angeordnet sind.

Bei dieser Berechnung kann z. B. ermittelt werden, welche Leiterbahnen trotz eines starken Verzuges kontaktiert werden können, obwohl sie sich bis außerhalb des ju­ stierten Bereich erstrecken und wie weit die Position der Leiterplatte bzgl. des Adap­ ters verschoben werden kann, ohne daß der Kontakt zu dieser Leiterbahn unterbro­ chen wird. Mit entsprechenden Optimierungsverfahren können somit bestimmte An­ ordnungen der Leiterplatte auf dem Adapter berechnet werden, bei welchen mög­ lichst viele Leiterbahnen getestet werden können, bzw., bei welchen möglichst viele Leiterplattentestpunkte kontaktiert werden können.

Leiterbahnen, die an größeren Leiterplattentestpunkten enden, können um einen entsprechend größeren Weg verschoben werden bzw. entsprechend größere Abwei­ chungen kompensieren. Im Idealafall kann es sogar möglich sein, daß eine Anord­ nung der zu testenden Leiterplatte auf dem Adapter berechnet werden kann, bei der die Abweichungen vollständig kompensiert sind, so daß alle Leiterplattentestpunkte gleichzeitig kontaktiert werden. Ist dies nicht möglich, so wird die geringste Anzahl von Anordnungen berechnet, mit welchen alle Leiterplattentestpunkte kontaktiert werden können und ein entsprechendes Prüfprogramm zum automatischen Testen der zu testenden Leiterplatte erstellt. Das Prüfprogramm steuert das Einlegen und das Verschieben der zu testenden Leiterplatte zwischen den einzelnen Testmessvor­ gängen derart, daß die Leiterplatte in die vorberechneten Anordnungen bzw. Positio­ nen für die einzelnen Testmessvorgänge gebracht wird.

Die Erstellung dieses Prüfprogrammes für eine einzeln zu testende Leiterplatte be­ ruht somit auf den Leiterplattendaten. Dies stellt einen selbständigen Erfindungsge­ danken dar, da es bisher nicht bekannt ist, die Lage einer zu testenden Leiterplatte in einem Adapter mittels der Leiterplattendaten zu optimieren, und da hierdurch die Zu­ verlässigkeit des Testmeßvorganges wesentlich gesteigert werden kann.

Die Erfindung ist oben anhand eines Ausführungsbeispieles näher erläutert worden. Im Rahmen der Erfindung sind weitere Abwandlungen möglich. Das wesentliche Prinzipien der Erfindung sind, daß eine zu testende Leiterplatte mit einem Parallelte­ ster nur bereichsweise getestet wird, wobei zwischen einzelnen Testmessvorgängen die Lage der Leiterplatte auf dem jeweils zu testenden Bereich justiert wird bzw. daß ein Bereich einer zu testenden Leiterplatte auf Grundlage der ermittelten Abweichun­ gen und der Leiterplattendaten optimiert wird.

Claims (17)

1. Verfahren zum Testen von Leiterplatten mittels eines Paralleltesters, der eine Kontaktanordnung mit mehreren Testkontakten (8) zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte (4) einer zu testenden Leiterplatte (5) aufweist, wo­ bei das Verfahren folgende Schritte umfaßt:

• - Auflegen einer zu testenden Leiterplatte (5) auf die Kontaktanordnung, so daß zumindest Leiterplattentestpunkte (4) eines ersten Bereichs einer zu testenden Lei­ terplatte (5) mit Testkontakten (8) eines ersten Bereichs der Kontaktanordnung in Kontakt stehen,
• - Durchführen eines ersten Testmeßvorgangs in diesem ersten Bereich,
• - Verschieben der zu testenden Leiterplatte (5) bzgl. der Kontaktanordnung um einen vorbestimmten Verschiebeweg, so daß zumindest Leiterplattentestpunkte (4) eines zweiten Bereichs der zu testenden Leiterplatte (5) mit Testkontakten (8) eines zweiten Bereichs der Kontaktanordnung in Kontakt stehen,
• - Durchführen eines zweiten Testmeßvorgangs in diesem zweiten Bereich.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mehr als zwei Testmeßvorgänge ausgeführt werden, zwischen welchen jeweils ein Verschiebevorgang zum Verschieben der zu testenden Leiterplatte (5) bzgl. der Kontaktanordnung eines Adapters ausgeführt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verschiebeweg eines Verschiebevorgangs als derjenige Weg ermittelt wird, der der mittleren Abweichung der Leiterplattentestpunkte eines Bereichs entspricht, der nach dem Verschiebevorgang getestet wird, gegenüber der Anordnung der Lei­ terplattentestpunkte einer idealen Leiterplatte.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Verschiebeweg elektrisch gemessen wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zum Messen des Verschiebeweges an der zu testenden Leiterplatten den ein­ zelnen Bereichen zugeordnete, elektrisch leitende Referenzmarken (15) vorgesehen sind, die mittels korrespondierenden Referenzkontakten der Kontaktanordnung ab­ getastet werden.

6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß zum Messen des Verschiebeweges mittels einer elektrischen Messung geprüft wird, ob vorbestimmte Testkontakte (8) der Kontaktanordnung mit den entsprechen­ den Leiterplattentestpunkten (4) in Kontakt stehen, und anhand des sich hierdurch ergebenden Kontaktmusters die mittlere Abweichung des Bereichs berechnet wird, der nach dem Verschiebevorgang getestet wird.

7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß der Verschiebeweg optisch gemessen wird.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Verschiebevorgang automatisch mittels einer Verschiebeeinrichtung ausge­ führt wird.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß sich die einzelnen Bereiche der Testmeßvorgänge überlappen.

10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die einzelnen Bereiche der Testmeßvorgänge jeweils einem Nutzen (14) ent­ sprechen.

11. Verfahren zum Testen von Leiterplatten mittels eines Paralleltesters, der eine Kontaktanordnung mit mehreren Testkontakten (8) zum gleichzeitigen Kontaktieren mehrerer Leiterplattentestpunkte (4) einer zu testenden Leiterplatte (5) aufweist, ins­ besondere nach einem der Ansprüche 1 bis 10, wobei das Verfahren folgende Schritte umfaßt:

• - Ermitteln der Abweichungen der Leiterplattentestpunkte (4) der zu testenden Leiterplatte von ihren Soll-Positionen,
• - Berechnen einer oder mehrerer Anordnungen der Leiterplatte auf der Kontak­ tanordnung, bei welchen möglichst viele Leiterbahnen und/oder möglichst viele Lei­ terplattentestpunkte mit der Kontaktanordnung in Kontakt stehen,
• - Auflegen der zu testenden Leiterplatte (5) auf die Kontaktanordnung in der einen oder in einer der berechneten Anordnungen,
• - Durchführen eines ersten Testmeßvorgangs,
• - Verschieben der zu testenden Leiterplatte (5) bzgl. der Kontaktanordnung, falls mehrere Anordnungen berechnet worden sind, in eine der anderen Anordnungen,
• - Durchführen eines weiteren Testmeßvorgangs,
• - Wiederholen des Verschiebevorganges und des Testmeßvorganges, falls weitere Anordnungen berechnet worden sind, bis die Leiterplatte mit allen Anordnun­ gen bzgl. der Kontaktanordnung getestet ist.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß automatisch ein Prüfprogramm erstellt wird, das an einer Vorrichtung das Ver­ fahren nach Anspruch 11 automatisch erstellt.

13. Vorrichtung zum Testen von Leiterplatten, insbesondere zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12, mit einer Kontaktanordnung mit mehreren Testkontakten (8) zum gleichzeitigen Kontak­ tieren mehrerer Leiterplattentestpunkte (4) einer zu testenden Leiterplatte (5), und einer Einrichtung zum Verschieben einer zu testenden Leiterplatte (5) zwischen zwei aufeinanderfolgenden Testmeßvorgängen um einen vorbestimmten Verschiebeweg, wobei im ersten der beiden Testmeßvorgänge die Leiterplattentestpunkte (4) eines ersten Bereichs der zu testenden Leiterplatte (5) mit den entsprechenden Testkon­ takten (8) der Kontaktanordnung in Kontakt stehen, und der Verschiebeweg derart bemessen ist, daß im zweiten der beiden Testmeßvorgänge die Leiterplattentest­ punkte (4) eines zweiten Bereichs der zu testenden Leiterplatte (5) mit den entspre­ chenden Testkontakten (8) der Kontaktanordnung in Kontakt stehen.

14. Vorrichtung nach Anspruch 13, gekennzeichnet durch eine Einrichtung zum Verschieben einer zu testenden Leiterplatte (5) bzgl. der Kon­ taktanordnung.

15. Vorrichtung nach Anspruch 13 oder 14, gekennzeichnet durch eine Einrichtung zum Ermitteln des Verschiebeweges.

16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Einrichtung zum Ermitteln des Verschiebeweges eine elektrische Meßein­ richtung mit Testkontakten zum Abtasten von vorbestimmten elektrisch leitenden Referenzmarken (15) der Leiterplatte ist.

17. Vorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Einrichtung zum ermitteln des Verschiebeweges einen optischen Sensor, wie z. B. eine Kamera (12), umfaßt.