[go: up one dir, main page]

DE19942692B4 - Optoelektronische Mikroelektronikanordnung - Google Patents

Optoelektronische Mikroelektronikanordnung Download PDF

Info

Publication number
DE19942692B4
DE19942692B4 DE19942692A DE19942692A DE19942692B4 DE 19942692 B4 DE19942692 B4 DE 19942692B4 DE 19942692 A DE19942692 A DE 19942692A DE 19942692 A DE19942692 A DE 19942692A DE 19942692 B4 DE19942692 B4 DE 19942692B4
Authority
DE
Germany
Prior art keywords
mesa
tub
semiconductor substrate
zone
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19942692A
Other languages
English (en)
Other versions
DE19942692A1 (de
Inventor
Thomas Dipl.-Ing. Schulz
Wolfgang Dr.rer.nat. Rösner
Lothar Dr.rer.nat. Risch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19942692A priority Critical patent/DE19942692B4/de
Priority to KR10-2002-7003057A priority patent/KR100443685B1/ko
Priority to JP2001522591A priority patent/JP3836026B2/ja
Priority to PCT/DE2000/003073 priority patent/WO2001018867A1/de
Publication of DE19942692A1 publication Critical patent/DE19942692A1/de
Priority to US10/093,320 priority patent/US6553157B2/en
Application granted granted Critical
Publication of DE19942692B4 publication Critical patent/DE19942692B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/40Optical elements or arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/103Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Light Receiving Elements (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Optoelektronische Mikroelektronikanordnung, umfassend:
– ein Halbleitersubstrat (20);
– eine im Halbleitersubstrat (20) gebildete dotierte Wanne (21);
– eine aus dem Halbleitersubstrat (20) hervorstehende Mesa (26), die einen den gleichen Leitungstyp wie die Wanne (21) umfassenden Teil (26) aufweist;
– eine integrierte Photodiode mit einem optoelektronisch aktiven Teil, der durch Sperrschichten bildende Dotierungsgebiete (24, 25, 26, 27; 44, 45, 26) gebildet ist, die teils in der Mesa (26) und teils innerhalb der im Halbleitersubstrat (20) gebildeten Wanne (21) angeordnet sind;
– einen Lichtwellenleiter (28, 47), der auf der im Halbleitersubstrat gebildeten Wanne (21) angeordnet ist und die Mesa (26) umgibt, so daß Licht sowohl über eine Seitenwand der Mesa (26) als auch über eine Oberfläche der Wanne (21) in den optoelektronisch aktiven Diodenteil einkoppelt.

Description

  • Die vorliegende Erfindung betrifft eine optoelektronische Mikroelektronikanordnung mit einer integrierten Photodiode.
  • In der Mikroelektronik ist es üblich geworden, neben rein elektronischen Anordnungen, wie integriertem Halbleiterschaltkreisen, in denen elektronische Funktionseinheiten, wie Transistoren, Dioden, Kapazitäten usw. in einem Halbleitersubstrat integriert sind, mit derartigen elektronischen Funktionseinheiten auch optische Elemente zu kombinieren. Dabei ermöglicht es die moderne Halbleitertechnologie, Photosensoren in Form von Photodioden und Lichtwellenleiter mit elektronischen Systemen, wie etwa Verstärkern, monolithisch zu integrieren. Dies kann beispielsweise in MOS-Technologie erfolgen, wobei die Herstellung von Photosensoren in Form von Photodioden und Lichtwellenleitern mit der Herstellung der elektronischen Verstärkerfunktionseinheiten prozeßkompatibel ist.
  • Eine optoelektronische Mikroelektronikanordnung der vorgenannten Art ist prinzipiell aus "Microelectronic Engineering" Bd. 15 (1991), Seiten 289–292 bekannt. Diese Druckschrift erläutert anhand einer integrierten Struktur in CMOS-Technik mit einem NMOS- und einem PMOS-Transistor sowie einer Photodiode die Technologie für eine monolithische Integration.
  • Der prinzipielle Aufbau einer bekannten Photodiode ist in 1 dargestellt. In einem Siliziumsubstrat 10 des einen Leitungstyps mit schwacher Dotierung, beispielsweise vom p-Leitungstyp, sind zur Isolation gegen nicht dargestellte elektronische Funktionseinheiten, wie den oben erwähnten MOS-Transistoren, Grabenisolationen 11, 12 vorgesehen, bei denen es sich um sog. STI-Gebiete (shallow trench isolation) mit Siliziumdioxid handeln kann. In dem Bereich zwischen den Grabenisolationen 11, 12 sind eine Zone 13 des einen Leitungstyps, also etwa des p-Leitungstyps, sowie eine Zone 14 des entgegengesetzten Leitungstyps, also etwa des n-Leitungstyps, vorgesehen, die im Vergleich zur Dotierungskonzentration des Substrats 10 eine große Dotierungskonzentration besitzen. Der vorstehend verwendete Begriff "schwache Dotierung" für die Substratdotierung bedeutet also eine geringe Dotierungskonzentration im Vergleich zur Dotierungskonzentration der Zonen 13 und 14. Zwischen den Zonen 13 und 14 liegt also eine schwach dotierte Zone 15, die praktisch auch als intrinsische Zone bezeichnet werden kann. Werden wie üblich geringe Dotierungskonzentration mit einem Minus- und große Dotierungskonzentration mit einem Plus-Zeichen gekennzeichnet, so ergibt sich bei den oben beispielsweise angegebenen Leitungstypen für das Substrat 10 sowie die Zonen 13 und 14 ein optoelektronisch aktiver Diodenteil der Zonenfolge p+-Zone 13-, p-Zone 15 – sowie n+-Zone 14 –.
  • Auf dem Substrat mit den Grabenisolationen 11, 12 und den Zonen 13, 14, 15 ist ein Lichtwellenleiter 16 vorgesehen, der beispielsweise aus Siliziumoxidnitrid/Siliziumdioxid bestehen kann. Aus einer in diesem Lichtwellenleiter 16 laufenden, schematisch durch einen Pfeil 17 angedeuteten Lichtwelle wird Licht durch eine Leckwellenkopplung in den optoelektronisch aktiven Diodenteil eingekoppelt. In 1 ist die Lichteinkoppelung aus dem Lichtwellenleiter 16 in die Zone 15 durch einen Pfeil 18 angedeutet. Natürlich wird auch Licht über die Gebiete der Zonen 13 und 14 eingekoppelt, was jedoch nicht eigens dargestellt ist. Das eingekoppelte Licht generiert in der Zone 15 Ladungsträger, welche ihrerseits den Diodenphotostrom generieren.
  • Eine Photodiode der vorstehend erläuterten Art stellt eine laterale bzw. planare Diode dar. Um dabei eine gute Lichtausbeute und damit einen größeren Photostrom realisiseren zu können, muß die Fläche des optoelektronisch aktiven Diodenteils in Laterialrichtung gesehen möglichst groß sein. Dies bedeutet aber, daß solche planaren Photodioden in einem integrierten System eine vergleichsweise große Chipfläche benötigen, wodurch die Integrationsdichte beeinträchtigt wird. Für großintegrierte Systeme geht die Tendenz zu immer kleineren Strukturen, beispielsweise MOS-Transistoren mit immer kleineren Kanallängen. Die dadurch gewonnene Chipfläche wird durch planare Photodioden dann mindestens teilweise wieder zunichte gemacht. Dies ist insbesondere auch von wirtschaftlichem Nachteil, da Chipfläche ein wesentlich ins Gewicht fallender Kostenfaktor ist.
  • In der DE 26 24 436 A1 ist eine Photodiodenstruktur gezeigt, bei der zur Verbesserung der Lichteinkopplung eine gegenüber einem Substrat hervorstehende Struktur in Form einer Mesa ausgebildet ist. Das Licht koppelt mit senkrechter Komponente in die Mesa ein, so dass der Einkopplungsgrad erhöht wird. Die Mesa wird in einer epitaktischen Schicht gebildet. Eine vergleichbare Photodiodenstruktur ist in der DE 39 20 219 C2 gezeigt.
  • In der US 4 970 386 ist ein optischer Sensor mit einem vertikalen Feldeffekttransistor gezeigt. Die Lichtleitfasern sind im Bereich der Kopplungszone seitlich abgeflacht und berühren dort die vertikalen Anteile eines Feldeffekttransistors. Nur im Bereich dieser vertikalen Anteile erfolgt die Einkopplung des zu empfangenden optischen Signals.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine bezogen auf eine vorgegebene Lichtausbeute Chipfläche sparende Photodiodenstruktur anzugeben, die darüber hinaus mit MOS-Technologien für Transistorstrukturen insbesondere kleiner Kanallängen kompatibel ist.
  • Diese Aufgabe wird bei einer optoelektronischen Mikroelektronikanordnung der eingangs genannten Art durch die Maßnahmen nach dem kennzeichnenden Teil des Patentanspruchs 1 gelöst.
  • Weiterbildungen des Erfindungsgedankens hinsichtlich der Anordnung sind Gegenstand entsprechender Unteransprüche.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen gemäß den Figuren der Zeichnung näher erläutert. Es zeigt:
  • 1 den oben bereits erläuterten Aufbau einer bekannten Photodiode;
  • 2A eine erste Ausführungsform einer vertikalen Photodiode im Querschnitt;
  • 2B einen Teil eines Layouts der vertikalen Photodiode nach 2A;
  • 3 eine zweite Ausführungsform einer vertikalen Photodiode im Querschnitt; und
  • 4 eine Ausführungsform eines vertikalen MOS-Feldeffekttransistors zur Erläuterung der Herstellungsmöglichkeiten von optoelektronischen Mikroelektronikanordnungen mit solchen Transistoren und vertikalen Photodioden.
  • Vor einer detaillierten Beschreibung der Ausführungsbeispiele sei zunächst darauf hingewiesen, daß es sich bei den Figuren der Zeichnung lediglich um schematische Darstellungen handelt. Es sind dabei zur Vereinfachung der Darstellung zum Beispiel keine tatsächlichen Größenverhältnisse oder sich bei der Herstellung von Isolationsschichten und dotierten Zonen ergebenden Kantenverrundungen berücksichtigt.
  • Gemäß 2A ist in einem Siliziumsubstrat 20 durch eine Wanne ein Gebiet 21 eines Leitungstyps, vorzugsweise vom n-Leitungstyp, ausgebildet. Zur Isolation gegen weitere in einer Mikroelektronikanordnung vorhandene Funktionseinheiten, wie MOS-Feldeffekttransistoren, sind im Substrat 20 Grabenisolationen 22, 23 in Form von STI-Gebieten vorgesehen. Weiterhin sind im Substrat 20 innerhalb der Grabenisolationen 22, 23 Zonen 24, 25 des einen Leitungstyps mit gegenüber der Dotierungskonzentration des Wannengebietes 21 großer Dotierungskonzentration vorgesehen. Ausgehend von einem Wannengebiet 21 mit n-Leitungstyp handelt es sich dann um Zonen vom n+-Leitungstyp.
  • Wesentlich für die Ausbildung einer vertikalen Photodiode ist die Ausbildung einer aus dem Substrat 20 herauspreparierten, auf diesem senkrecht stehenden Mesa 26, die also den gleichen Leitungstyp und die gleiche Dotierungskonzentration wie das Wannengebiet 21 besitzt. In dieser Mesa ist auf der dem Wannengebiet 21 abgewandten Seite eine Zone 27 mit gegenüber dem Leitungstyp des Wannengebietes entgegengesetztem Leitungstyp und vergleichsweise hoher Dotierungskonzentration vorgesehen. Wiederum ausgehend von einem Wannengebiet 21 mit n-Leitungstyp handelt es sich dann um eine Zone 27 vom p+-Leitungstyp.
  • Bei dem insoweit beschriebenen Ausführungsbeispiel wird der optoelektronisch wirksame Diodenteil also durch die Zonen 24, 25 (es kann sich dabei auch um eine einzige zusammenhängende Zone handeln), die Zone der Mesa 26 unterhalb der Zone 27 sowie die Zone 27 gebildet. Geht man davon aus, daß das Wannengebiet 21 als intrinsisches Gebiet betrachtet werden kann, so handelt es sich also um eine pin-Diodenstruktur.
  • In einer abgewandelten Ausführungsform kann an Stelle der p+-Zone 27 auch eine Silizid-Schicht Verwendung finden, wodurch eine Schottky-Diodenstruktur entsteht.
  • In beiden Fällen wird also durch die Zone bzw. Schicht 27 eine Sperrschicht gebildet.
  • Die Mesa 26 ist von einem Lichtwellenleiter 28 umgeben, der, wie oben angegeben, aus Siliziumoxidnitrid/Siliziumdioxid bestehen kann. Dieser Lichtwellenleiter 28 ist auf dem Substrat 20, vorzugsweise auf einer optischen Vergütungsschicht 32, auf einem Oxid vorgesehen. Die Lichteinkopplung vom Lichtwellenleiter 28 in den optoelektronisch aktiven Diodenteil im Bereich der Zone der Mesa 26 unterhalb der Zone 27 ist schematisch durch einen Pfeil 33 angedeutet.
  • Vervollständigt wird die Photodiodenstruktur durch elektrische Kontakte 29 und 30 für die Zone 27 und die Zonen 24 bzw. 25. Schließlich ist eine strichpunktiert dargestellte Passivierung 31 vorgesehen, bei der es sich um Oxide und/oder Nitride handeln kann.
  • Erfindungswesentlich bei einer Photodiode der vorstehend beschriebenen Art ist es, daß die vertikale Mesa und damit der senkrecht stehende optoelektronisch aktive Diodenteil von dem Lichtwellenleiter umgeben ist, d.h. dieser verläuft parallel zu der Mesa und also auch zum optoelektronisch aktiven Diodenteil. Licht wird damit über die vertikale Seitenwand der Mesa in den optoelektronisch aktiven Diodenteil eingekoppelt. Damit ist eine große Lichteinkoppelfläche bei vergleichsweise kleiner Grundfläche der Mesa in lateraler Richtung realisierbar. Bei kleiner Grundfläche ist also gegenüber bekannten planaren Strukturen nach 1 eine höhere Lichtausbeute und damit ein größerer Photostrom erreichbar.
  • Darüber hinaus ist aufgrund des parallel zur Längserstreckung der Mesa verlaufenden Lichtwellenleiters die erwünschte große Lichteinkopplung in den optoelektronisch aktiven Diodenteil von einer unerwünschten Lichteinkopplung über das Substrat entkoppelt.
  • Bei einer geschlossenen Ringstruktur des Lichtwellenleiters 28 und die Mesa 26 gemäß der Layout-Darstellung nach 2B ergibt sich eine weitere Erhöhung der Lichtausbeute, weil zunächst reflektierte Lichtanteile später doch noch absorbiert werden. Dieser Sachverhalt ist in 2B durch eine Vielzahl von die Lichteinstrahlung schematisch repräsentierenden Pfeilen 33 angedeutet.
  • Bei dem Ausführungsbeispiel einer vertikalen Photodiode nach 3, in der gleiche Elemente wie in den 2A und 2B mit gleichen Bezugszeichen versehen sind, sind ebenso wie beim Ausführungsbeispiel nach den 2A und 2B ein Sub strat 20 mit einem Wannengebiet 21, Grabenisolationen 22, 23 und eine Mesa 26 vorhanden. In Abweichung vom Ausführungsbeispiel nach den 2A und 2B sind bei diesem Ausführungsbeispiel zwei hoch dotierte Zonen 44, 45 unterschiedlichen Leitungstyps vorgesehen, die sich aus dem Wannengebiet 21 unterhalb der Mesa 26 längs deren Rand erstrecken. Geht man wiederum davon aus, daß das Wannengebiet 21 vom n-Leitungstyp ist, so ist etwa die Zone 44 vom n+-Leitungstyp und die Zone 45 vom p+-Leitungstyp. Die Mesa 26 ist auch bei diesem Ausführungsbeispiel von einem Lichtwellenleiter 47 vorzugsweise ringförmig umgeben. Aus diesem Lichtwellenleiter 47 wird ebenfalls über die vertikale Seitenwand der Mesa 26 Licht eingekoppelt, was durch einen Pfeil 52 angedeutet ist. Daraus ergeben sich wiederum die bereits anhand des Ausführungsbeispiels nach den 2A und 2B erläuterten günstigen Wirkungen.
  • Vervollständigt wird die Photodiode nach 3 durch elektrische Kontakte 48, 49 für die Zonen 44, 45 sowie strichpunktiert dargestellte Passivierungen 51.
  • Erfindungsgemäße Photodioden der vorstehend erläuterten Art eignen sich in vorteilhafter Weise für eine Integration in integrierten Schaltkreisen mit an sich bekannten Vertikal-MOS-Feldeffekttransistoren. Ein solcher Transistor ist schematisch in 4 dargestellt. Er baut ebenfalls auf einem Substrat 60 mit einem Wannengebiet 61 auf, das im Falle eines n-Kanal-MOS-Transistors vom p-Leitungstyp ist. Eine Isolation gegen weitere Funktionseinheiten in einem integrierten Schaltkreis wird durch Grabenisolationen 62, 63 (STI-Gebiete) gebildet. Im Wannengebiet 61 ist eine zusammenhängende Zone 64 mit im Vergleich zu dessen Leitungstyp entgegengesetztem Leitungstyp und vergleichsweise großer Dotierungskonzentration vorgesehen. Besitzt das Wannengebiet p-Leitungstyp, so ist die Zone 64 vom n+-Leitungstyp. In einer Mesa 65 ist auf deren vom Wannengebiet 61 abgewandten Seite eine Zone 66 vorgesehen, die bei den vorstehend angegebenen Leitungstypen für das Wannengebiet 61, die Zone 64 sowie die Mesa 65 vom n+-Leitungstyp ist. Vervollständigt wird der Transistoraufbau durch einen Spacer 67 aus Polysilizium oder amorphem Silizium, der gegenüber dem Mesasubstrat isoliert ist, Kontakte 68, 69 für die Zonen 64, 66 sowie strichpunktiert dargestellte Passivierungen 70.
  • Es sei darauf hingewiesen, daß sich für einen p-Kanal-Transistor die oben angegebenen Leitungstypen für das Wannengebiet 61, die Zone 64, die Mesa 65 und die Zone 66 umkehren.
  • Wie aus einem Vergleich der 2A, 2B, 3 und 4 ersichtlich ist, eignet sich die erfindungsgemäße Ausbildung von vertikalen Photodioden besonders gut für eine Integration in einem CMOS-Prozeß. Es wird bei der Integration von optoelektronischen Mikroelektronikanordnungen mit MOS-Transistoren und Photodioden in Vertikalausbildung beispielsweise möglich, die Anzahl von Metallisierungsebenen für elektrische Verbindungen und Anschlüsse zu reduzieren, wenn Photodioden als Empfänger in optischen Übertragungsstrecken auf einem Chip arbeiten. Weiterhin lassen sich durch Ausnutzung von Selbstjustierungstechniken, z.B. einer Spacer-Technologie, zusätzlich die Integrationsdichten erhöhen, wenn Spacer-Dicken unter der lithographischen Minimalweite verwendet werden.
  • Werden alternativ zu vertikalen MOS-Transistoren mit einer Mesa-Struktur nach 4 Ring- bzw. Steg-Transistoren zusammen mit vertikalen Photodioden integriert, so wird eine "aktive" Verbesserung der elektrischen Eigenschaften möglich. Insbesondere werden parasitäre Bipolareffekte und Kurzkanaleffekte vermieden.
  • Die einzelnen Prozeßschritte bei der Integration von erfindungsgemäßen optoelektronischen Mikroelektronikanordnungen sind an sich konventioneller Art. So ist insbesondere nach einem STI-Prozeß zur Herstellung der Grabenisolationen, nach Wannen-Implantationen und ggf. einer zusätzlichen Implan tation zur Herstellung einer Zone 27 nach 2A die Herstellung einer Nitridmaske zur Ausbildung der Mesas von Bedeutung, da durch die Höhe dieser Mesen die Kanallänge von MOS-Transistoren sowie die Höhe des zu durchstrahlenden Bahngebietes von Photodioden festgelegt wird. Die Gesamtfläche von Photodioden wird dabei durch die Höhe der Mesen und deren Breite in lateraler Richtung auf dem Substrat festgelegt.
  • Gate-Oxide, Gate-Polysilizium oder aber Metall-Gate-Materialien werden in üblicher Weise aufgewachsen bzw. abgeschieden, wobei Polysilizium-Gates mit einer Maske strukturiert werden, die auch zum Schutz der Seitenwände von Photodioden nach den 2A und 2B verwendbar ist. Source- und Drain-Gebiete von MOS-Transistoren sowie dotierte Zonen von Photodioden können durch Implantationstechniken hergestellt werden. Oxidische Vergütungsschichten für Photodioden, wie die Schichten 32 und 50 nach den 2A, 2B und 3 können ggf. gesondert aufgebracht werden. Lichtwellenleiter werden aus einem Material mit geeigneter Brechungszahl aufgebracht und mittels einer Maske strukturiert. Schließlich werden Passivierungen aufgebracht und Prozesse, wie Kontaktlochätzung, Silizidierung und Metallisierung durchgeführt. Eine Silizidierung erfolgt dabei, wenn an Stelle einer dotierten Zone 27 nach 2A eine Silizid-Schicht unter Bildung einer Schottky-Diode verwendet wird. Als optoelektronische Materialien kommen neben Silizium auch Verbindungshalbleiter in Frage.

Claims (7)

  1. Optoelektronische Mikroelektronikanordnung, umfassend: – ein Halbleitersubstrat (20); – eine im Halbleitersubstrat (20) gebildete dotierte Wanne (21); – eine aus dem Halbleitersubstrat (20) hervorstehende Mesa (26), die einen den gleichen Leitungstyp wie die Wanne (21) umfassenden Teil (26) aufweist; – eine integrierte Photodiode mit einem optoelektronisch aktiven Teil, der durch Sperrschichten bildende Dotierungsgebiete (24, 25, 26, 27; 44, 45, 26) gebildet ist, die teils in der Mesa (26) und teils innerhalb der im Halbleitersubstrat (20) gebildeten Wanne (21) angeordnet sind; – einen Lichtwellenleiter (28, 47), der auf der im Halbleitersubstrat gebildeten Wanne (21) angeordnet ist und die Mesa (26) umgibt, so daß Licht sowohl über eine Seitenwand der Mesa (26) als auch über eine Oberfläche der Wanne (21) in den optoelektronisch aktiven Diodenteil einkoppelt.
  2. Optoelektronische Mikroelektronikanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der optoelektronisch aktive Diodenteil umfaßt: – eine Zone (27), die am vom Halbleitersubstrat (20) abgewandten Ende der Mesa (26) angeordnet ist und die eine im Vergleich zur Wanne (21) entgegengesetzten Leitungstyp bewirkende Dotierung aufweist; – eine innerhalb der Wanne (21) an der Oberfläche des Halbleitersubstrats angeordnete Zone (24, 25), die den gleichen Leitungstyp aufweist wie die Wanne und eine höhere Dotierstoffkonzentration als die Wanne (21) hat; und – den genannten Teil (26) der Mesa.
  3. Optoelektronische Mikroelektronikanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die an dem vom Halbleitersubstrat (20) abgewandten Ende der Mesa angeordnete Zone (27) aus einem Silizid besteht.
  4. Optoelektronische Mikroelektronikanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die an dem vom Halbleitersubstrat abgewandten Ende der Mesa angeordnete Zone (27) im Vergleich zur Wanne (21) eine höhere Dotierungskonzentration aufweist.
  5. Optoelektronische Mikroelektronikanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der optoelektronisch aktive Diodenteil umfaßt: – eine erste Zone (44), die einen im Vergleich zur Wanne (21) gleichen Leitungstyp bewirkende Dotierung aufweist und die eine im Vergleich zur Wanne (21) höhere Dotierungskonzentration hat; – eine zweite Zone (45), die eine im Vergleich zur Wanne (21) entgegengesetzten Leitungstyp bewirkende Dotierung aufweist und die eine im Vergleich zur Wanne (21) höhere Dotierungskonzentration hat; und – den genannten Teil (26) der Mesa; – wobei die ersten und zweiten Zonen (44, 45) jeweils an einer Seitenwand der Mesa (26) sowie an einer Oberfläche der im Halbleitersubstrat (20) gebildeten Wanne (21) angeordnet sind.
  6. Optoelektronische Mikroelektronikanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Lichtwellenleiter (28, 47) die Mesa (26) ringförmig umgibt.
  7. Optoelektronische Mikroelektronikanordnung nach einem der Ansprüche 1 bis 6, zusätzlich umfassend einen vertikalen MOS-Feldeffekttransistor, der aufweist: – eine im Halbleitersubstrat (60) gebildete Wanne (61) eines ersten Leitungstyps; – eine aus dem Halbleitersubstrat (60) im Bereich der Wanne hervorstehende Mesa (65), die einen Teil (65) mit dem gleichen Leitungstyp wie die Wanne (61) umfaßt; – ein Dotierungsgebiet des zur Wanne des MOS-Feldeffekttransistors entgegengesetzten Leitungstyps, das an der Oberfläche der im Halbleitersubstrat (60) gebildeten Wanne (61) des MOS-Feldeffekttransistors angeordnet ist; – ein Dotierungsgebiet (66) des zur Wanne (61) des MOS-Feldeffekttransistors entgegengesetzten Leitungstyps, das an dem vom Halbleitersubstrat (60) abgewandten Ende der Mesa (65) des MOS-Feldeffekttransistors angeordnet ist; und – einen Silizium umfassenden Spacer (67), der an einer Seitenwand der Mesa (65) des MOS-Feldeffekttransistors angeordnet ist und gegenüber dem genannten Teil (65) der Mesa des MOS-Feldeffekttransistors isoliert ist.
DE19942692A 1999-09-07 1999-09-07 Optoelektronische Mikroelektronikanordnung Expired - Fee Related DE19942692B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19942692A DE19942692B4 (de) 1999-09-07 1999-09-07 Optoelektronische Mikroelektronikanordnung
KR10-2002-7003057A KR100443685B1 (ko) 1999-09-07 2000-09-06 광전자적 마이크로 전자 시스템
JP2001522591A JP3836026B2 (ja) 1999-09-07 2000-09-06 フォトダイオード
PCT/DE2000/003073 WO2001018867A1 (de) 1999-09-07 2000-09-06 Optoelektronische mikroelektronikanordnung
US10/093,320 US6553157B2 (en) 1999-09-07 2002-03-07 Optoelectronic microelectronic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19942692A DE19942692B4 (de) 1999-09-07 1999-09-07 Optoelektronische Mikroelektronikanordnung

Publications (2)

Publication Number Publication Date
DE19942692A1 DE19942692A1 (de) 2001-04-12
DE19942692B4 true DE19942692B4 (de) 2007-04-12

Family

ID=7921097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19942692A Expired - Fee Related DE19942692B4 (de) 1999-09-07 1999-09-07 Optoelektronische Mikroelektronikanordnung

Country Status (5)

Country Link
US (1) US6553157B2 (de)
JP (1) JP3836026B2 (de)
KR (1) KR100443685B1 (de)
DE (1) DE19942692B4 (de)
WO (1) WO2001018867A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2365499C (en) * 2000-12-26 2011-02-15 National Research Council Of Canada High speed and high efficiency si-based photodetectors using waveguides formed with silicides for near ir applications
DE10123363A1 (de) * 2001-05-14 2002-11-28 Infineon Technologies Ag Über einem Substrat angeordnete Struktur einer integrierten Schaltungsanordnung
US7010208B1 (en) * 2002-06-24 2006-03-07 Luxtera, Inc. CMOS process silicon waveguides
JP4227513B2 (ja) * 2003-12-26 2009-02-18 浜松ホトニクス株式会社 半導体受光素子
US8682116B2 (en) 2007-08-08 2014-03-25 Infineon Technologies Ag Integrated circuit including non-planar structure and waveguide
KR101419802B1 (ko) * 2010-09-09 2014-07-17 한국전자통신연구원 광전 소자 및 그를 구비한 마흐-젠더 광변조기
US10666353B1 (en) * 2018-11-20 2020-05-26 Juniper Networks, Inc. Normal incidence photodetector with self-test functionality
US10739622B2 (en) * 2018-12-28 2020-08-11 Juniper Networks, Inc. Integrated optoelectronic device with heater

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2624436A1 (de) * 1976-06-01 1977-12-08 Licentia Gmbh Lichtwellenleiter mit angeschlossenem detektor
US4970386A (en) * 1989-06-22 1990-11-13 Westinghouse Electric Corp. Vertical FET high speed optical sensor
DE3920219C2 (de) * 1989-06-21 1993-07-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744623A (en) * 1985-10-16 1988-05-17 The Trustees Of Columbia University In The City Of New York Integrated fiber optic coupler for VHSIC/VLSI interconnects
JP2910696B2 (ja) * 1996-09-20 1999-06-23 日本電気株式会社 半導体光検出器
US6387720B1 (en) * 1999-12-14 2002-05-14 Phillips Electronics North America Corporation Waveguide structures integrated with standard CMOS circuitry and methods for making the same
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2624436A1 (de) * 1976-06-01 1977-12-08 Licentia Gmbh Lichtwellenleiter mit angeschlossenem detektor
DE3920219C2 (de) * 1989-06-21 1993-07-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De
US4970386A (en) * 1989-06-22 1990-11-13 Westinghouse Electric Corp. Vertical FET high speed optical sensor

Also Published As

Publication number Publication date
JP3836026B2 (ja) 2006-10-18
KR20020030105A (ko) 2002-04-22
JP2004500704A (ja) 2004-01-08
US6553157B2 (en) 2003-04-22
WO2001018867A1 (de) 2001-03-15
DE19942692A1 (de) 2001-04-12
KR100443685B1 (ko) 2004-08-09
US20020110329A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
DE69028354T2 (de) Integrierte Vorrichtung mit komplementären LDMOS Leistungstransistoren, CMOS und vertikalen, integrierten PNP-Strukturen in Mischtechnologie, die imstande ist, relativ hohen Speisespannungen zu widerstehen
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE69132570T2 (de) Selbstjustierte Bipolartransistorstruktur und deren Herstellungsprozess
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE2816795C2 (de)
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE2242026A1 (de) Mis-feldeffekttransistor
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE68919172T2 (de) MOSFET und dessen Herstellungsverfahren.
DE10201314A1 (de) Feldeffekttransitor und Verfahren zum Herstellen eines Halbleiterbauteils mit einem solchen
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE102005022129B4 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
EP0847593A1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE19942692B4 (de) Optoelektronische Mikroelektronikanordnung
DE10241156A1 (de) Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung
DE69324122T2 (de) Festkörper-Bildaufnehmer mit hoher Empfindlichkeit und geringem Rauschen durch Verringerung der elektrostatischen Kapazität der Verdrahtung
DE19737771C2 (de) Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung
DE3932445A1 (de) Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich
DE102004002181B4 (de) Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee