DE19844944C1 - Integrierte Schaltungsanordnung mit einer Konfigurations-Baugruppe - Google Patents

Abstract

Die integrierte Schaltungsanordnung weist eine Funktionsbaugruppe, beispielsweise einen Speicher und eine Konfigurations-Baugruppe zur Konfiguration der Funktionsbaugruppe auf. Die Eingänge der Konfigurations-Baugruppe sind über mindestens einen integrierten Schalter mit der Steuerspannung verbindbar. Der Schalter ist steuerseitig mit einer Auswerteschaltung verbunden, die eingangsseitig mit mindestens einem Pad verbunden ist. Die Auswerteschaltung detektiert ein am Pad anliegendes Konfigurationssignal und setzt es in ein Steuersignal für den Schalter um.

Description

Die Erfindung betrifft eine integrierte Schaltungsanordnung mit Pads zur Herstellung von externen Verbindungen, bei­ spielsweise mittels Bonden, mit einer Funktionsbaugruppe, beispielsweise einem Speicher, und mit einer Steuereingänge aufweisende Konfigurations-Baugruppe zur Konfiguration der Funktionsbaugruppe, wobei die Steuereingänge der Konfigurati­ ons-Baugruppe mit mindestens einer Steuerspannung beauf­ schlagt sind.

Integrierte Schaltungsanordnungen werden üblicherweise auf einen Chip in der Weise ausgeführt, daß sie wahlweise für un­ terschiedliche Betriebsspannungen, Betriebsarten und bei Speichern unterschiedlichen Speicherorganisationen u. ä. ein­ setzbar sind. In einem relativ frühzeitigen Herstellungs­ schritt müssen diese Konfigurationen systembedingt endgültig festgelegt werden. Beispielsweise kann das positive Versor­ gungspotential bei 3 Volt oder 5 Volt eingestellt werden. Ferner wird beispielsweise das Timing eines Speichers z. B. EDO (Enhanced Data Out) oder FPM (Fast Page Mode) konfigu­ riert. Zur Konfiguration sind eine Konfigurations-Baugruppe sowie metallische Kontaktflächen auf dem Chip vorhanden, die als Pads bezeichnet werden. Im Zusammenhang mit der Konfigu­ ration werden sie nachfolgend als Funktions-Pads bezeichnet.

Die Konfiguration erfolgt durch Anlegen einer bestimmten Steuerspannung an die Funktionsgruppe, indem die Funktions- Pads mittels Bonden an eines der Versorgungspotentiale, z. B. GND oder VCC, gelegt werden oder durch Auftrennen von Fuses, wenn der betreffende Steuereingang offen gelassen werden soll. Nach der Konfiguration wird die integrierte Schaltungs­ anordnung einschließlich der Funktions-Pads in ein Gehäuse eingeschlossen und die Konfiguration ist dann nicht mehr veränderbar. Die lange Vorlaufzeit gegenüber der anschließen­ den endgültigen Fertigstellung des betreffenden Bausteins und der Auslieferung hat den Nachteil, daß auf Veränderungen am Markt und auf verändertes Nachfrageverhalten nicht kurzfri­ stig reagiert werden kann. Es wäre aber aus naheliegenden Gründen wünschenswert, die Konfiguration möglichst erst dann vorzunehmen, wenn der Markt für das betreffende Produkt gün­ stig ist.

Eine derartige Schaltungsanordnung ist in Patents Abstracts of Japan (1995) JP 07-19 2929 A beschrieben. Ferner ist aus DE 32 18 992 C2 bekannt, Speicheranordnungen (EEPROM) zur Speicherung eines Steuersignals in Zusammenhang mit der Kon­ figuration einer integrierten Schaltung zu verwenden.

Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Schaltungsanordnung der eingangs genannten Art anzugeben, bei welcher die Konfiguration möglichst erst in der Endphase des Herstellungsprozesses des zugehörigen Bau­ steins durchgeführt werden kann.

Diese Aufgabe wird dadurch gelöst, daß die die Eingänge der Konfigurations-Baugruppe über mindestens einen integrierten Schalter mit der Steuerspannung verbindbar sind, daß der Schalter steuerseitig mit einer Auswerteschaltung verbunden ist, die eingangsseitig mit mindestens einem Pad verbunden ist, und daß die Auswerteschaltung ein am Pad anliegendes Konfigurationssignal detektiert und in ein Steuersignal für den Schalter umsetzt.

Die Erfindung hat den Vorteil, daß die Konfiguration auch dann noch durchgeführt werden kann, wenn die integrierte Schaltungsanordnung bereits im Gehäuse eingeschlossen ist. Im Verlauf des Fertigungsprozesses kann dann die Konfiguration beispielsweise erst in der Phase des Endtests erfolgen. Es wird damit die logistische Flexibilität bei der Herstellung wesentlich erhöht und es kann auf Kundenforderungen und Marktschwankungen leichter eingegangen werden. Durch die zeitlich nach hinten verlegte Konfiguration werden die vor­ ausgehenden Prozeßschritte bei der Herstellung der integrier­ ten Schaltungsanordnung vereinheitlicht und damit wird der Prozeßablauf vereinfacht.

Eine bevorzugte Weiterbildung der Erfindung besteht darin, daß zwischen dem Schalter und der Auswerteschaltung eine Speicheranordnung zur nichtflüchtigen Speicherung des Steuer­ signals angeordnet ist. Auf diese Weise wird der Schalterzu­ stand und damit die Konfiguration fixiert.

Die Programmierung ist grundsätzlich auf verschiedene Weise möglich. Es können definierte Signalmuster oder Signale mit einem bestimmten Zeitverhalten in einem Programmiermodus an­ gelegt werden. Alternativ ist es auch möglich, bestimmte Ver­ sorgungsspannungen konstant anzulegen. Es wird sich in vielen Anwendungsfällen anbieten, die Muster und Signale digital zu kodieren. Es kann aber besonders zweckmäßig sein, daß ein analoges Eingangssignal an der Auswerteschaltung angelegt wird, und daß dementsprechend die Auswerteschaltung zur De­ tektion und Umsetzung eines analogen Eingangssignals ausge­ bildet ist. Die Erfindung umfaßt dabei sowohl die Möglichkeit der seriellen Zuführung der Eingangssignale über ein einziges Pad als auch eine parallele Zuführung über mehrere Pads.

Grundsätzlich wird die Ausführung des Schalters und der Steu­ eranordnung durch die Prozeßtechnik bestimmt, die zur Her­ stellung der integrierten Schaltungsanordnung verwendet wird. Eine besonders einfache Ausführung für den Schalter besteht darin, daß er als Transistor ausgebildet ist. Die Steueran­ ordnung wird bevorzugt als Flash-Speicherzelle ausgebildet oder in einer anderen technologischen Ausführung, die bei be­ schreibbaren Speichern (PROMs) üblicherweise zum Einsatz kommt.

Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels weiter beschrieben.

Die einzige Figur zeigt schematisch eine integrierte Schal­ tungsanordnung in Verbindung mit Pins eines Anschlußrahmens.

Die Figur veranschaulicht schematisch einen Teilbereich eines Chips 10 mit einer integrierten Schaltungsanordnung. Diese umfaßt eine Funktionsbaugruppe 10, bei welcher es sich bei­ spielsweise um die Funktionen und Schaltungen eines Halblei­ terspeichers handeln kann. Zur Konfiguration dieses Speichers ist ferner eine an sich bekannte Konfigurations-Baugruppe 12 auf dem Chip 10 vorhanden. Es kann sich hier z. B. um einen Spannungsregler, eine Baugruppe zur Steuerung des Zeitverhal­ tens (Timing) oder zur Steuerung der Wortbreite bei einem Speicher handeln. Außerdem befinden sich auf dem Chip 10 Lei­ terbahnen 13, 14 für die Versorgungspotentiale GND bzw. VCC.

In dem dargestellten Beispiel ist die Konfigurations-Baugrup­ pe 12 über einen ersten Transistor 15 mit der Leiterbahn 14 und über einen zweiten Transistor 16 mit der Leiterbahn 13 wahlweise verbindbar. Die Steuereingänge eines jeden Transi­ stors 15, 16 sind über einen nichtflüchtigen Speicher 17 mit den Steuerausgängen einer Auswerteschaltung 18 verbunden. Um die Darstellung übersichtlich zu halten, ist lediglich der Speicher 17 für den Transistor 15 dargestellt. Die in der Zeichnung dargestellte Anzahl der Transistoren 15, 16 und ih­ re Verknüpfung mit den Leiterbahnen 13, 14 ist nur als Bei­ spiel zu verstehen. Selbstverständlich sind hier andere Al­ ternativen möglich, die abhängig von der Ausbildung und Funk­ tion der gewählten Konfigurations-Baugruppe 12 zu realisieren sind.

Bei der Auswerteschaltung 18 handelt es sich um eine elektro­ nische Baugruppe, welche durch Anlegen von elektrischen Si­ gnalen programmierbar ist. Der programmierte Zustand wird im Speicher 17 nichtflüchtig abspeichert. Sehr gut geeignet ist hierfür beispielsweise eine Flash-Speicherzelle oder gegebe­ nenfalls eine andere Ausführung, die bei beschreibbaren Spei­ chern (PROMs) zum Einsatz kommt.

Die Eingänge der Auswerteschaltung 18 sind mit Pads 19 ver­ bunden, die wiederum über Bonddrähte 22 mit Pins 21 eines me­ tallischen Anschlußrahmens 23 kontaktiert sind. Über die Pins 21 können die externen elektrischen Signale zur Programmie­ rung zugeführt werden, wenn der Chip 10 und der übrige Teil des Anschlußrahmens 23 in ein Gehäuse (nicht dargestellt) eingekapselt sind.

Zur Konfiguration der Funktionsbaugruppe 10 werden die Steu­ ereingänge 20 der Konfigurations-Baugruppe 12 abhängig von den einzustellenden Parametern wahlweise mit der zugehörigen Leiterbahn 13, 14 bzw. Versorgungspotential VCC oder GND ver­ bunden oder es wird keine Verbindung hergestellt. Zu diesem Zweck wird die Auswerteschaltung 18 durch Anlegen der exter­ nen Signale an die Pins 21 in der Weise programmiert, daß der Transistor 15 und/oder 16 entsprechend leitet oder sperrt. Die Auswerteschaltung 18 detektiert hierzu das angelegte Si­ gnal, wertet es aus und setzt es in ein Steuersignal für die Transistoren 15, 16 um.

Die Pins 21 und Pads 19 können entweder ausschließlich zur Durchführung der Konfiguration vorgesehen sein. Es ist jedoch auch möglich, sie für andere Funktionen der integrierten Schaltungsanordnung 12 zu belegen, so daß sie abhängig vom Programmiermodus eine Mehrfachbelegung und Mehrfachfunktion haben können.

Claims (7)

1. Integrierte Schaltungsanordnung mit Pads (19) zur Herstel­ lung von externen Verbindungen, beispielsweise mittels Bon­ den, mit einer Funktionsbaugruppe (11), beispielsweise einem Speicher, und mit einer Steuereingänge (20) aufweisende Kon­ figurations-Baugruppe (12) zur Konfiguration der Funktions­ baugruppe (11), wobei die Steuereingänge (20) der Konfigura­ tions-Baugruppe (12) mit mindestens einer Steuerspannung be­ aufschlagt sind, dadurch gekennzeichnet, daß die die Eingänge (20) der Konfigurations-Baugruppe (12) über mindestens einen integrierten Schalter (15, 16) mit der Steuerspannung verbindbar sind, daß der Schalter (15, 16) steuerseitig mit einer Auswerteschaltung (18) verbunden ist, die eingangsseitig mit mindestens einem Pad (19) verbunden ist, und daß die Auswerteschaltung (18) ein am Pad (19) an­ liegendes Konfigurationssignal detektiert und in ein Steuer­ signal für den Schalter (15, 16) umsetzt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Schalter (15, 16) und der Auswerteschaltung (18) eine Speicheranordnung (17) zur nichtflüchtigen Spei­ cherung des Steuersignals angeordnet ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Auswerteschaltung (18) zur Detektion und Umsetzung eines analogen Eingangssignals ausgebildet ist.

4. Schaltungsanordnung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß mehrere Pads (19) mit der Auswerteschaltung (18) verbun­ den sind.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß der Schalter (15, 16) als Transistor ausgebildet.

6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Speicher (17) als Flash-Speicherzelle ausgebildet ist.

7. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Pads (19) mit Pins (21) eines Anschlußrahmens (23) kontaktiert sind, und daß sie mit dem Anschlußrahmen (23) in einem Gehäuse eingekapselt sind.