[go: up one dir, main page]

DE19743737B4 - Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte - Google Patents

Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte Download PDF

Info

Publication number
DE19743737B4
DE19743737B4 DE19743737A DE19743737A DE19743737B4 DE 19743737 B4 DE19743737 B4 DE 19743737B4 DE 19743737 A DE19743737 A DE 19743737A DE 19743737 A DE19743737 A DE 19743737A DE 19743737 B4 DE19743737 B4 DE 19743737B4
Authority
DE
Germany
Prior art keywords
gold
copper
thick
thick film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19743737A
Other languages
English (en)
Other versions
DE19743737A1 (de
Inventor
Kengo Kariya Oka
Takashi Kariya Nagasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19743737A1 publication Critical patent/DE19743737A1/de
Application granted granted Critical
Publication of DE19743737B4 publication Critical patent/DE19743737B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2) als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2) über einen Golddraht (8) verbunden ist, mit:
einem Schritt des Druckens der Kupfer-Dickschicht (2) auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht zur Bildung der Verdrahtungsschicht; und
einem Schritt des Druckens einer Gold-Dickschicht, welcher vor dem Drucken Kupfer hinzugefügt worden ist, auf das isolierende Substrat und des Sinterns der Gold-Dickschicht als Drahtbondelektrode, um wenigstens partiell die Kupfer-Dickschicht zu überlappen, welche auf dem isolierenden Substrat gebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bilden einer Drahtbondelektrode auf einer Dickschichtleiterplatte und insbesondere auf ein Verfahren zum Bilden einer Drahtbondelektrode für einen Golddraht (Au-Draht), der bei einer Dickschichtleiterplatte mit einer bevorzugten Substratstruktur als Bonddraht verwendet wird.
  • Bei einer Dickschichtleiterplatte, welche beispielsweise in einer IC-Zündvorrichtung, einem IC-Regler oder dergleichen einer Motorsteuerungsvorrichtung verwendet wird, sind möglicherweise leitende Verdrahtungsschichten auf ein isolierendes Substrat wie ein Keramiksubstrat oder dergleichen gedruckt und gesintert. Dickschichtwiderstände, welche jeweils einen gewünschten Schichtwiderstandswert aufweisen, werden inmitten der Verdrahtungsschichten gedruckt und gesintert, wodurch eine Dickschichtschaltung gebildet wird. Danach wird Glas als Schutzschicht auf die derart gebildete Dickschichtschaltung wenn nötig gedruckt und gesintert. Schließlich wird ein Verfahren zum Einstellen der Widerstandswerte der Dickschichtwiderstände auf gewünschte Widerstandswerte durch Lasertrimmen durchgeführt.
  • In einer derartigen Dickschichtleiterplatte sind hauptsächlich Verdrahtungsschichten, welche Silber (Ag) aufweisen bzw. daraus bestehen als leitende Verdrahtungsschichten verwendet worden. Der Grund dafür besteht darin, daß Silber (Ag) per se eine hervorragende Bearbeitbarkeit und elektrische Funktionsfähigkeit bzw. Eigenschaft besitzt. Vor allem wurde Silber hauptsächlich wegen der Tatsache verwendet, daß das Material des Dickschichtwiderstands lediglich ein Material wie Rutheniumoxid (RuO2) war, welches in einer Stickstoffatmosphäre nicht gesintert werden konnte. Des weiteren ist Rutheniumoxid per se mit einer äußerst hervorragenden Funktionsfähigkeit als Dickschichtwiderstandsmaterial ausgestattet.
  • In der jüngsten Vergangenheit ist jedoch ein Dickschichtwiderstandsmaterial aus der Familie des Zinnoxids (SnO2) oder der Familie des Lanthanborids (LaB6), welches in einer Umgebung von Stickstoff gesintert werden kann, entwickelt worden, und es sind Verdrahtungsschichten hauptsächlich als leitende Verdrahtungsschichten verwendet worden, welche des weiteren kostengünstiges Kupfer (Cu) aufweisen. Der aus der Familie des Zinnoxids oder der Familie des Lanthanborids gebildete Dickschichtwiderstand besitzt eine äußerst hervorragende Eigenschaft als Widerstand. Des weiteren können beim Bilden der Dickschichten die Dickschichten ebenso wie Kupfer-Verdrahtungsschichten in einer Umgebung von Stickstoff gesintert werden, und daher ist die Bearbeitbarkeit einer Dickschichtleiterplatte insgesamt äußerst hervorragend.
  • Wie oben erwähnt wurde in den vergangenen Jahren bei einer Dickschichtleiterplatte ein Material der Zinnoxid-Familie oder der Lanthanborid-Familie hauptsächlich für einen Dickschichtwiderstand verwendet, und es wurde hauptsächlich eine Verdrahtungsschicht, welche eine Dickschicht aus Kupfer (Cu) aufweist bzw. daraus besteht, als leitende Verdrahtungsschicht verwendet.
  • Beim Anbringen eines Halbleiterteils auf dem isolierenden Substrat einer derartigen Dickschichtleiterplatte muß das angebrachte Halbleiterteil mit der leitenden Verdrahtungsschicht durch geeignete Mittel elektrisch verbunden werden. Ein Verfahren zum elektrischen Verbinden der Halb leiterteile mit den leitenden Verdrahtungsschichten ist das Verbinden durch Drahtbonden. Bei einer Verbindung durch Drahtbonden wird es bezüglich der Verläßlichkeit bevorzugt, einen Golddraht als Bonddraht zu verwenden. Es ist bekannt, daß sogar dann, wenn der Durchmesser des als Bonddraht verwendeten Golddrahts auf im wesentlichen 30 bis 50 μm reduziert ist, der Draht schwierig abzutrennen ist und daß des weiteren sogar dann, wenn der Draht in eine rauhe Umgebung wie eine hohe Temperatur oder dergleichen gebracht wird, sich sein Bondvermögen nicht verschlechtert sondern eher verbessert.
  • Jedoch kann der Golddraht nicht direkt auf die Kupfer-Verdrahtungsschicht gebondet werden, welche in den vergangenen Jahren als leitende Verdrahtungsschicht verwendet worden ist. Wenn der Golddraht als Bonddraht verwendet wird, ist es dementsprechend nötig, eine Kontaktstelle bzw. einen Kontaktfleck, welcher eine Gold-Dickschicht aufweist bzw. daraus besteht, ebenfalls auf der Seite des isolierenden Substrats vorzusehen, um ein verläßliches Bonden zu erzielen. Wenn jedoch jede der leitenden Verdrahtungsschichten auf den Leiterplatten durch die Gold-Dickschicht gebildet werden, tritt die Schwierigkeit auf, daß die Kosten der Dickschichtleiterplatte sich erhöhen, was nicht erwünscht wird.
  • Aus diesem Grunde ist es wie in 9A beispielhaft veranschaulicht denkbar, daß ein Gold-Dickschichtkontaktfleck 9 sich partiell mit einer Kupfer-Verdrahtungsschicht 2 überlappt, die als Dickschicht auf einem isolierenden Substrat 1 eines Keramiksubstrats oder einer ähnlichen Schicht gebildet ist, und ein Golddraht 8 auf den Gold-Dickschichtkontaktfleck 9 gebondet wird.
  • Es wurde jedoch von den Erfindern bestätigt, daß in diesem Fall bei dem Verfahren zum Bilden des Gold-Dickschichtkontaktflecks 9, insbesondere bei dem Verfahren des Druckens einer Gold-Dickschichtpaste wie in 9A dargestellt, des Trocknens und danach des Sinterns bei einer Temperatur von 600°C oder darüber die Gold-Dickschicht abgeschnitten und von der Kupfer-Verdrahtungsschicht 2 an einem Ende der Kupfer-Verdrahtungsschicht 2 wie in 9B dargestellt abgetrennt wird. Es wird angenommen, daß dies durch das Kirkendoll-Phänomen hervorgerufen wird, welches dann auftritt, wenn Gold in der Gold-Dickschichtpaste in das Kupfer-Dickschichtteil diffundiert, welches die Kupfer-Verdrahtungsschicht 2 bildet. Das Kirkendoll-Phänomen ist ein Phänomen, bei welchem zwei unterschiedliche Metalle durch gegenseitige Diffusion gebondet werden, wenn die jeweiligen Metallmaterialien unterschiedliche Diffusionskoeffizienten aufweisen, und es werden Hohlräume an der Seite des Metallmaterials mit dem größeren Diffusionskoeffizienten hervorgerufen.
  • Als Gegenmaßnahme dafür ist üblicherweise wie in 10A, 10B und 10C beispielhaft veranschaulicht die folgende Struktur vorgeschlagen worden. Nach dem Bilden der Kupfer-Verdrahtungsschicht 2 als Dickschicht auf dem isolierenden Substrat 1 wie einem Keramiksubstrat oder dergleichen (10A) wird der Gold-Dickschichtkontaktfleck 9 an einer Position gebildet, welche von der Kupfer-Verdrahtungsschicht 2 um einen bestimmten Abstand G (10B) getrennt ist. Danach wird ein Verbindungsteil 10, welches eine leitende Nickelpaste aufweist bzw. daraus besteht, gedruckt und gesintert, um teilweise jeweils die Kupfer-Verdrahtungsschicht 2 und den Gold-Dickschichtkontaktfleck 9 zu überlappen, wodurch die Kupfer-Verdrahtungsschicht 2 und der Gold-Dickschichtkontaktfleck 9 elektrisch verbunden werden (10C). Der Golddraht 8 wird auf den Gold-Dick schichtkontaktfleck 9 gebondet, welcher mit der Kupfer-Verdrahtungsschicht 2 elektrisch verbunden ist (10C).
  • Obwohl in diesem Fall die oben beschriebene Abtrennung schwerlich auftritt, ergeben sich die folgenden Schwierigkeiten. Da eine Fehlerfassung des gedruckten Verbindungsteils 10, ein Überlauf der leitenden Nickelpaste und dergleichen auftreten kann, muß wie in 10C dargestellt das Verbindungsteil 10 größer als die Kupfer-Verdrahtungsschicht 2 und der Gold-Dickschichtkontaktfleck 9 gebildet werden, wodurch die Flexibilität des Layouts auf der Leiterplatte stark eingeschränkt wird. Des weiteren schafft die Notwendigkeit eines derartigen Verbindungsteils 10 ein Risiko beim Verkleinern der Leiterplatte und einer Anordnung hoher Dichte auf der Leiterplatte. Darüber hinaus werden die Herstellungsschritte kompliziert, und es wird ein Ansteigen der Kosten unvermeidlich.
  • Dementsprechend sind mit der oben beschriebenen Struktur bei der praktischen Anwendung viele Schwierigkeiten verbunden.
  • Aus der JP 59 058 848 A , Patent Abstract of Japan, ist ein Herstellungsverfahren einer keramischen Leiterplatte bekannt, aus der JP 57 130 443 A , Patent Abstract of Japan, ist ein Substrat für einen integrierten Hybrid-Schaltkreis bekannt, und aus der JP 02 098 187 A , Patent Abstract of Japan, sowie aus der JP 61 258 439 A , Patent Abstract of Japan, sind Verfahren zur Herstellung einer integrierten Dickschichtschaltung bekannt.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Erzeugen einer Elektrode zum Drahtbonden auf einer Dickschichtleiterplatte vorzusehen, welche zum stabi len Bonden der Kupfer-Verdrahtungsschicht und eines Gold-Dickschichtkontaktflecks geeignet ist.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche.
  • Dementsprechend ist bei einer Dickschichtleiterplatte eines Beispiels, welches nicht den Gegenstand der vorliegenden Erfindung bildet, eine Elektrode zum Drahtbonden bzw. eine Drahtbondelektrode als Dickschicht auf einem isolierenden Substrat gebildet, welche die Kupfer-Verdrahtungsschicht wenigstens partiell überlappt. Ein Golddraht wird direkt auf die Drahtbondelektrode gebondet. Die Drahtbondelektrode, auf welche der Golddraht direkt gebondet wird, enthält nicht nur zumindest Gold als Hauptkomponente, sondern ebenfalls Kupfer als Komponente. Durch elektrisches und mechanisches Verbinden der Drahtbondelektrode mit der Kupfer-Verdrahtungsschicht ist nicht nur die Flexibilität des Layouts auf der Dickschichtleiterplatte unbeschränkt, sondern es wird ebenfalls eine Verkleinerung der Dickschichtleiterplatte und der Anordnung hoher Dichte darauf erleichtert. Des weiteren muß bei der Struktur ein Teil, welches einem in 10C dargestellten Verbindungsteil entspricht, nicht getrennt vorgesehen werden. Daher kann die Dickschichtleiterplatte kostengünstig hergestellt werden.
  • Die Drahtbondelektrode kann durch eine Gold-Dickschicht gebildet werden, der vorher Kupfer hinzugefügt wird.
  • Die Drahtbondelektrode kann eine Gold-Dickschichtelektrode aufweisen bzw. daraus bestehen, und die Kupfer-Verdrahtungsschicht, welche die Drahtbondelektrode überlappt, kann als Dickschicht einer Kupferverdrahtung gebildet werden, welcher vorher Gold hinzugefügt wird. Infolge dieser Struktur kann bei dem Verfahren des Bildens der Drahtbondelektrode das Auftreten einer durch das Kirkendoll-Phänomen hervorgerufenen Abtrennung verläßlich unterdrückt werden, und des weiteren kann eine stabile Bondstruktur zwischen der Drahtbondelektrode und der Kupfer-Verdrahtungsschicht vorgesehen werden.
  • Wenn Gold, dem vorher Kupfer hinzugefügt worden ist, oder Kupfer, dem vorher Gold hinzugefügt worden ist, für die Drahtbondelektrode oder die Kupfer-Verdrahtungsschicht verwendet wird, werden dann, wenn eine wechselseitige Diffusion zwischen diesen Metallen bei dem Verfahren des Sinterns hervorgerufen wird, die Diffusionsraten davon verringert, und es werden schwerlich durch das Kirkendoll-Phänomen hervorgerufene Hohlräume gebildet.
  • Die Drahtbondelektrode kann die Gold-Dickschichtelektrode aufweisen, welche wenigstens teilweise die Kupfer-Verdrahtungsschicht überlappt, und die Kupfer-Verdrahtungsschicht kann derart gebildet werden, daß sie die Kupfer-Dickschicht, der vorher Gold hinzugefügt worden ist, lediglich an einen Teil aufweist, welcher die Drahtbondelektrode im wesentlichen überlappt.
  • Wenn bei dieser Struktur Kupfer, dem vorher Gold hinzugefügt worden ist, für die Kupfer-Verdrahtungsschicht verwendet wird, kann der Teil, dem Gold hinzugefügt worden ist, auf den Teil beschränkt werden, der die Drahtbondelektrode im wesentlichen überlappt. D. h. bezüglich der Kupfer-Verdrahtungsschicht können außer an dem Teil, welcher die Drahtbondelektrode im wesentlichen überlappt, die hervorragende Eigenschaft der Kupferverdrahtung wie die Affinität zu einem Lötmittel oder dergleichen aufrecht erhalten werden. Des weiteren kann in diesem Fall ein stabiles Bonden wenigstens zwischen dem Golddraht und der Drahtbondelektro de realisiert werden, die aus einer Gold-Dickschicht gebildet wird.
  • Wenn die Kupfer-Verdrahtungsschicht gebildet wird, um wenigstens teilweise die Drahtbondelektrode zu überlappen, weist die Drahtbondelektrode eine Gold-Dickschichtelektrode, welche direkt auf dem isolierenden Substrat gebildet wird, auf bzw. besteht daraus, und die Gold-Dickschichtelektrode ist derart gebildet, daß sie eine Gold-Dickschicht, der vorher Kupfer hinzugefügt worden ist, lediglich an dem Teil aufweist, welcher die Kupfer-Verdrahtungsschicht überlappt. Ebenfalls kann bei einer derartigen Struktur ein stabiles Bonden wenigstens zwischen dem Golddraht und der Drahtbondelektrode realisiert werden, während eine stabile Bondstruktur zwischen der Drahtbondelektrode und der Kupfer-Verdrahtungsschicht aufrecht erhalten wird.
  • Ein Verfahren zum Herstellen einer Elektrode zum Drahtbonden bzw. einer Drahtbondelektrode mit der oben beschriebenen Struktur auf einer Dickschichtleiterplatte enthält einen Schritt des Druckens und Sinterns einer Kupfer-Verdrahtungsschicht auf ein isolierendes Substrat und einen Schritt des Druckens und Sinterns einer Gold-Dickschicht, welcher vorher Kupfer hinzugefügt worden ist, auf das isolierende Substrat als Drahtbondelektrode, welche die gebildete Kupfer-Verdrahtungsschicht wenigstens teilweise überlappt. Des weiteren kann ein Verfahren zum Bilden einer Drahtbondelektrode auf einer Dickschichtleiterplatte einen Schritt des Drucken und Sinterns einer Kupfer-Dickschicht, der vorher Gold hinzugefügt worden ist, als Kupfer-Verdrahtungsschicht auf ein isolierendes Substrat und einen Schritt des Druckens und Sinterns einer Gold-Dickschicht als Drahtbondelektrode auf das isolierende Substrat enthalten, welche die gebildete Kupfer-Verdrahtungsschicht wenigstens partiell überlappt.
  • Durch diese Verfahren kann das Auftreten einer durch das Kirkendoll-Phänomen hervorgerufenen Abtrennung in dem Schritt des Sinterns der Drahtbondelektrode verläßlich eingeschränkt werden, und es kann die Drahtbondelektrode, welche stabil auf die Kupfer-Verdrahtungsschicht gebondet wird, gebildet werden.
  • Bei diesen Verfahren werden durch Verwendung von Gold, dem vorher Kupfer hinzugefügt worden ist, oder von Kupfer, dem vorher Gold hinzugefügt worden ist, beim Sintern der Drahtbondelektrode sogar dann, wenn eine wechselseitige Diffusion zwischen diesen Metallen hervorgerufen wird, die Diffusionsraten davon verringert, wodurch das Auftreten von durch das Kirkendoll-Phänomen hervorgerufenen Hohlräumen wie oben beschrieben unterdrückt werden kann.
  • Es versteht sich, daß die Reihenfolge des Bildens der Kupfer-Verdrahtungsschicht und der Drahtbondelektrode umgekehrt werden kann.
  • Des weiteren kann ein Verfahren zum Bilden einer Drahtbondelektrode auf einer Dickschichtleiterplatte einen Schritt des Druckens und Sinterns einer Kupfer-Verdrahtungsschicht auf ein isolierendes Substrat, einen Schritt des Druckens und Sinterns einer Kupfer-Dickschicht, der vorher Gold hinzugefügt worden ist, partiell auf die gebildete Kupfer-Verdrahtungsschicht und einen Schritt des Drukkens und Sinterns einer Gold-Dickschicht als Drahtbondelektrode auf das isolierende Substrat enthalten, um einen Teil der Kupfer-Dickschicht zu überlappen, der Gold hinzugefügt worden ist. Des weiteren kann ein Verfahren zum Bilden einer Drahtbondelektrode auf einer Dickschichtleiterplatte einen Schritt des Druckens einer Kupfer-Verdrahtungsschicht auf ein isolierendes Substrat, einen Schritt des Druckens einer Kupfer-Dickschicht, der vorher Gold hinzugefügt worden ist, partiell auf die gedruckte Kupfer-Verdrahtungsschicht und einen Schritt des gleichzeitigen Sinterns der gedruckten Kupfer-Verdrahtungsschicht und der Kupfer-Dickschicht, der Gold hinzugefügt worden ist, und einen Schritt des Druckens und Sinterns einer Gold-Dickschicht als Drahtbondelektrode auf das isolierende Substrat enthält, um einen Teil der Kupfer-Dickschicht zu überlappen, der Gold hinzugefügt worden ist.
  • Wenn bei diesen Verfahren Kupfer, dem vorher Gold hinzugefügt worden ist, für die Kupfer-Verdrahtungsschicht verwendet wird, kann der Teil, dem Gold hinzugefügt worden ist, auf den Teil beschränkt werden, welcher die Drahtbondelektrode im wesentlichen überlappt. Des weiteren wird das stabile Bonden, welches zu keiner Trennung oder dergleichen führt, zwischen der Kupfer-Dickschicht, der vorher Gold hinzugefügt worden ist, und der Gold-Dickschicht durchgeführt werden, welche die Drahtbondelektrode bildet.
  • Es versteht sich, daß durch Annahme des letztgenannten eines der oben beschriebenen zwei Bildungsverfahren ein Schritt, nämlich der Schritt des Sinterns weggelassen werden kann, wodurch die Drahtbondelektrode weiter effizient gebildet werden kann.
  • Ein Verfahren zum Bilden einer Drahtbondelektrode auf der Dickschichtleiterplatte kann einen Schritt des Druckens und des Sinterns einer Gold-Dickschicht als Drahtbondelektrode auf ein isolierendes Substrat, einen Schritt des Druckens und Sinterns einer Gold-Dickschicht, der vorher Kupfer hinzugefügt worden ist, partiell auf die gebildete Drahtbondelektrode und einen Schritt des Druckens und Sinterns einer Kupfer-Verdrahtungsschicht auf das isolierende Substrat enthalten, um einen Teil der Gold-Dickschicht zu überlappen, der Kupfer hinzugefügt worden ist. Des weiteren kann ein Verfahren zum Bilden einer Drahtbondelektrode einen Schritt des Druckens einer Gold-Dickschicht als Drahtbondelektrode auf ein isolierendes Substrat, einen Schritt des Druckens einer Gold-Dickschicht, der vorher Kupfer hinzugefügt worden ist, partiell auf die gedruckte Drahtbondelektrode, einen Schritt des gleichzeitigen Sinterns der gedruckten Gold-Dickschicht und der gedruckten Gold-Dickschicht, der Kupfer hinzugefügt worden ist, und einen Schritt des Druckens und Sinterns einer Kupfer-Verdrahtungsschicht auf das isolierende Substrat enthalten, um einen Teil der Gold-Dickschicht zu überlappen, der Kupfer hinzugefügt worden ist.
  • Ebenfalls bei den oben dargestellten Fällen kann durch Annahme des letztgenannten eines der oben beschriebenen zwei Bildungsverfahren ein Schritt, nämlich der Schritt des Sinterns weggelassen werden, wodurch die Drahtbondelektrode weiter effizient gebildet werden kann.
  • Bei diesen Verfahren zur Bildung einer Drahtbondelektrode wird es bevorzugt, einen Betrag des Kupfers, das dem Gold hinzugefügt wird, oder einen Betrag des Goldes, das dem Kupfer hinzugefügt wird, zu wählen, der zum Unterdrücken einer wechselseitigen Diffusion dieser Metalle in dem Schritt des Sinterns geeignet ist. Dadurch kann das Auftreten einer durch das Kirkendoll-Phänomen hervorgerufenen Abtrennung genau verhindert werden.
  • Detailliert dargestellt, der Betrag des Kupfers, das dem Gold hinzugefügt wird, oder der Betrag des Goldes, dem Kupfer hinzugefügt wird, kann vorzugsweise bei 1,5 bis 12 Gewichtsprozent liegen. Als Ergebnis kann das Auftreten einer Abtrennung hinreichend verhindert werden. Insbesondere wurde durch Experimente der Erfinder bestätigt, daß dann, wenn eine Gold-Dickschicht, der vorher Kupfer des Betrags von 1,5 bis 12 Gewichtsprozent hinzugefügt worden ist, eine Drahtbondelektrode bildet, die Bondstärke zu einem Golddraht notwendigerweise und hinreichend aufrecht erhalten werden kann.
  • Es wird insbesondere bevorzugt, daß der Betrag des Kupfers, das dem Gold hinzugefügt wird, oder den Betrag des Goldes, das dem Kupfer hinzugefügt wird, bei 3 bis 10 Gewichtsprozent liegt. Dadurch kann das Auftreten einer Abtrennung weiter genau verhindert werden. Insbesondere wurde durch Experimente der Erfinder bestätigt, daß dann, wenn eine Gold-Dickschicht, der vorher Kupfer eines Betrags von 3 bis 10 Gewichtsprozent hinzugefügt worden ist, eine Drahtbondelektrode bildet, weiter eine hohe Bondstärke zu dem Golddraht aufrecht erhalten werden kann.
  • Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
  • 1 zeigt eine Querschnittsansicht, welche eine Dickschichtleiterplatte der ersten Ausgestaltung darstellt;
  • 2A und 2B und 3A bis 3D zeigen Querschnittsansichten, welche ein Herstellungsverfahren der Dickschichtleiterplatte der ersten Ausgestaltung darstellen;
  • 4 zeigt einen Graphen, welcher Beziehungen zwischen einem Betrag des Kupfers, das dem Gold hinzugefügt wird, eine Rate des Auftretens des Ablösens eines Drahts und einen Bondwiderstandswert darstellen;
  • 5 zeigt eine Querschnittsansicht, welche eine Dickschichtleiterplatte einer zweiten Ausgestaltung darstellt;
  • 6 zeigt eine schematische Querschnittsansicht, welche eine Dickschichtleiterplatte einer dritten Ausgestaltung darstellt;
  • 7 zeigt eine schematische Querschnittsansicht, welche eine Dickschichtleiterplatte einer vierten Ausgestaltung darstellt;
  • 8 zeigt eine schematische Querschnittsansicht, welche eine Dickschichtleiterplatte einer fünften Ausgestaltung darstellt;
  • 9A und 9B zeigen schematische Querschnittsansichten, welche eine Art einer Elektrodenabtrennung darstellen, die durch das Kirkendoll-Phänomen hervorgerufen wird; und
  • 10A bis 10C zeigen schematische Querschnittsansichten, welche ein Beispiel einer herkömmlichen Dickschichtleiterplatte und ein Herstellungsverfahren davon darstellen.
  • Die erste bis fünfte Ausgestaltung bilden nicht den Gegenstand der vorliegenden Erfindung sondern dienen dessen Erörterung.
  • 1 stellt eine Dickschichtleiterplatte einer ersten Ausgestaltung dar. Bei der Dickschichtleiterplatte sind wie in 1 dargestellt Dickschichten von Kupfer-Verdrahtungsschichten 2 auf einem Keramiksubstrat 1 als isolierendem Substrat gebildet. Eine Dickschicht eines Widerstands 3 der Zinnoxid-Familie oder der Lanthanborid-Familie mit einem gewünschten Schichtwiderstandswert, ist auf ähnliche Weise zwischen den Kupfer-Verdrahtungsschichten 2 gebildet.
  • Der Dickschichtwiderstand 3 aus der Zinnoxid-Familie oder der Lanthanborid-Familie ist mit einer äußert hervorragenden Eigenschaft als Widerstand ausgestattet. Des weiteren können bei der Bildung der Dickschicht des Widerstands 3 die Dickschicht des Widerstands 3 ebenso wie die Kupfer-Verdrahtungsschichten 2 in einer Sauerstoffumgebung gesintert werden. Mit anderen Worten, die Dickschicht des Widerstands 3 ebenso wie die Kupfer-Verdrahtungsschichten 2 sind wie oben beschrieben mit einer äußerst hervorragenden Bearbeitbarkeit versehen.
  • Bei der Dickschichtleiterplatte ist ein Halbleiterteil 7 durch Anhaften auf dem Keramiksubstrat 1 mittels eines Haftmittels 6 angebracht. Gold-Dickschichtkontaktflecken 4 ebenso wie durch Drucken und Sintern einer Dickschichtpaste aus Gold, der vorher Kupfer hinzugefügt worden ist, hergestellte Drahtbondelektroden sind derart gebildet, daß sie partiell Teile der Kupfer-Verdrahtungsschicht 2 überlappen und elektrisch mit dem Halbleiterteil 7 zu verbinden sind.
  • Des weiteren ist wie in 1 dargestellt bei der Dickschichtleiterplatte das Halbleiterteil 7 elektrisch mit den Kupfer-Verdrahtungsschichten 2 durch direktes Bonden des Halbleiterteils 7 auf die Gold-Dickschichtkontaktflächen 4 durch die Golddrähte 8 verbunden. Wenn wie oben beschrieben ein angebrachtes Teil und eine Verdrahtungsschicht durch ein derartiges Drahtbonden elektrisch verbunden werden, wird es bevorzugt, im Hinblick auf die Verläßlichkeit den Golddraht 8 als Bonddraht zu verwenden.
  • In dem Fall der Dickschichtleiterplatte der ersten Ausgestaltung ist der Gold-Dickschichtkontaktfleck 4 als Drahtbondelektrode derart gebildet, daß er partiell die Kupfer-Verdrahtungsschicht 2 überlappt, wodurch die Verwendung und ein direktes Bonden des Golddrahts 8 ermöglicht werden. Bei der Dickschichtleiterplatte der ersten Ausgestaltung wird zur Bildung des Gold-Dickschichtkontaktflecks 4 die Gold-Dickschichtpaste verwendet, der vorher Kupfer hinzugefügt worden ist. Als Ergebnis wird ein durch das Kirkendoll-Phänomen hervorgerufenes Abtrennen eingeschränkt, und es wird ein stabiles Bonden zwischen der Kupfer-Verdrahtungsschicht 2 und dem Gold-Dickschichtkontaktfleck 4 realisiert.
  • D. h. es werden durch die Verwendung der Gold-Dickschichtpaste, der vorher Kupfer hinzugefügt worden ist, sogar dann, wenn eine wechselseitige Diffusion von Metallen zwischen der Kupfer-Verdrahtungsschicht 2 und dem Gold-Dickschichtkontaktfleck 4 bei dem Sinterverfahren hervorgerufen wird, die Diffusionsraten verringert, und es werden schwerlich durch das Kirkendoll-Phänomen hervorgerufene Hohlräume gebildet.
  • Da das direkte Bonden der Kupfer-Verdrahtungsschicht 2 und des Gold-Dickschichtkontaktflecks 4 auf diese Weise ermöglicht werden, wird eine Anordnung des Verbindungsteils 10 nicht benötigt, welches bei der in 10C beispielhaft dargestellten Dickschichtleiterplatte benötigt wurde. Daher wird eine äußerst hervorragende Struktur der Dickschichtleiterplatte derart realisiert, daß
    eine Flexibilität des Layouts auf der Dickschichtleiterplatte vorzugsweise aufrechterhalten wird;
    ein Verkleinern der Dickschichtleiterplatte und einer Anordnung hoher Dichte auf der Dickschichtleiterplatte erleichtert werden; und
    die Herstellung davon infolge der einfachen Struktur erleichtert wird und die Kosten verringert werden.
  • Bei der in 1 dargestellten Dickschichtleiterplatte bezeichnet Bezugszeichen 5 eine durch Drucken und Sintern einer Glaspaste oder dergleichen gebildete Schutzschicht. Die Kupfer-Verdrahtungsschichten 2, die Dickschichtwiderstände 3 und Teile des Gold-Dickschichtkontaktsflecks 4, welche nicht mit dem angebrachten Teil (Halbleiterteil 7) verbunden sind, werden durch die Schutzschichten 5 geschützt.
  • 2A und 2B und 3A bis 3D zeigen ein Herstellungsverfahren der Dickschichtleiterplatte. Es wird eine Erklärung eines Verfahrens zur Herstellung der Dickschichtleiterplatte gegeben, wobei der Schwerpunkt auf der Bildung der Drahtbondelektrode entsprechend 2A und 2B und 3A bis 3D liegt.
  • Bei der Herstellung der Dickschichtleiterplatte wird zuerst wie in 2A dargestellt die Kupfer-Dickschichtpaste auf das Keramiksubstrat 1 gedruckt und bei 100 bis 125°C getrocknet und danach bei 850 bis 950°C in einer Stickstoffatmosphäre gesintert, wodurch Kupfer-Verdrahtungsschichten 2 gebildet werden.
  • Als nächstes wird wie in 2B dargestellt eine Dickschichtwiderstandspaste einer Zinnoxid-Familie oder einer Lanthanborid-Familie auf einen gewünschten Teil zwischen den gebildeten Kupfer-Verdrahtungsschichten 2 gedruckt, so daß Endteile der Kupfer-Verdrahtungsschichten 2 um 100 μm oder mehr überlappt werden. Die Dickschichtwiderstandspaste wird danach bei 100 bis 125°C getrocknet und danach bei 850 bis 950°C in derselben Stickstoffatmosphäre gesintert, wodurch ein Dickschichtwiderstand 3 gebildet wird.
  • Des weiteren wird wie in 3A dargestellt eine Gold-Dickschichtpaste, welcher vorher Kupfer hinzugefügt worden ist, in der Nähe eines Teils gedruckt, der zum Anbringen eines Halbleiterteils für die Gold-Dickschichtkontaktflecken 4 bestimmt ist, so daß Endteile der Kupfer-Verdrahtungsschichten 2 um 100 μm oder mehr überlappt werden. Des weiteren wird die Gold-Dickschichtpaste bei 100 bis 125°C getrocknet und bei 600°C oder darüber in einer Stickstoffatmosphäre gesintert, wodurch Gold-Dickschichtkontaktflecken 4 als Drahtbondelektroden gebildet werden.
  • In dem obigen Fall wird eine als Paste gebildete Mischung durch Mischen eines Goldpulvers, eines Kupferpulvers, einer Glaskomponente und eines Binde- bzw. eines Trägermittels in dem folgenden Verhältnis als Gold-Dickschichtpaste verwendet, welcher vorher Kupfer hinzugefügt worden ist:
    Goldpulver: 80 Gewichtsprozent,
    Kupferpulver: 3 Gewichtsprozent,
    Glaskomponente als Gleitmittel: 5 Gewichtsprozent,
    trägerbildendes verflüchtigendes Lösungsmittel: 12 Gewichtsprozent.
  • Unter Verwendung der Gold-Dickschichtpaste, welcher vorher 3 Gewichtsprozent Kupferpulver hinzugefügt worden ist, um die Gold-Dickschichtkontaktflecken 4 zu bilden, wird die oben beschriebene Abtrennung oder dergleichen sogar mit der Sinteroperation nicht hervorgerufen, wodurch ein stabiles Bonden zwischen den Kupfer-Verdrahtungsschichten 2 und den Gold-Dickschichtkontaktflecken 4 erzielt werden kann.
  • Es wird angenommen, daß der Grund dafür, daß bei dem Verfahren des Sinterns für die Gold-Dickschichtpaste die Diffusionsrate verringert wird, obwohl Kupfer in den Kupfer-Verdrahtungsschichten 2 in die Paste diffundiert, darin besteht, daß Kupferpulver vorher der Paste per se hinzugefügt worden ist, und somit werden Hohlräume durch das Kirkendoll-Phänomen schwerlich gebildet.
  • Wenn die Gold-Dickschichtkontaktflecken 4 gebildet werden, wird als nächstes wie in 3B dargestellt die Glaspaste auf das Substrat 1 an Gebieten außer den Teilen, an welchen das Halbleiterteil angebracht werden soll, und den Teilen gedruckt, an welchen das Drahtbonden durchgeführt wird. Die Glaspaste wird bei 100 bis 125°C getrocknet und danach bei 500 bis 600°C in einer Stickstoffatmosphäre gesintert, wodurch Schutzschichten 5 gebildet werden.
  • Danach wird wie in 3C dargestellt ein Klebe- bzw. Haftmittel 6 an einem Teil auf das Substrat 1 aufgebracht, an welchem das Halbleiterteil angebracht werden soll. Des weiteren wird wie in 3D dargestellt die Anordnung bei einer normalen Temperatur bis 150°C in einem Zustand belassen, bei welchem ein Halbleiterteil 7 auf dem überzogenen Haftmittel 6 angebracht wird, und danach wird das Halbleiterteil 7 auf das Keramiksubstrat 1 durch Aushärten des Haftmittels 6 gebondet.
  • Nach dem Bonden des Halbleiterteils 7 auf das Keramiksubstrat 1 auf diese Weise werden schließlich unter Er hitzen des Keramiksubstrats 1 an seiner Rückseite bei 80 bis 200°C Golddrähte 8 direkt zwischen dem Halbleiterteil 7 und den Gold-Dickschichtkontaktflecken 4 durch ein Drahtbondverfahren unter Verwendung einer Ultraschallwelle gebondet, wodurch die Dickschichtleiterplatte mit der in 1 dargestellten Struktur fertiggestellt wird.
  • Da bei der Dickschichtleiterplatte wie oben erwähnt die Gold-Dickschichtkontaktflecken 4 als Drahtbondelektroden vorgesehen sind, können die Golddrähte 8 als Bonddrähte verwendet werden und direkt auf die Drahtbondelekroden gebondet werden, wodurch ein Bonden mit hoher Zuverlässigkeit realisiert wird.
  • Bei dem Bilden der Gold-Dickschichtkontaktflecken 4 wird die Gold-Dickschichtpaste, welcher vorher Kupferpulver hinzugefügt worden ist, verwendet, wodurch ein stabiles Bonden zwischen den Kupfer-Drahtschichten 2 und den Gold-Dickschichtkontaktflecken 4 erreicht wird.
  • Bei dem oben beschriebenen Beispiel wird der Betrag des hinzugefügten Kupferpulvers auf drei Gewichtsprozent gesetzt. Jedoch kann der Betrag des hinzugefügten Kupferpulvers im wesentlichen ein Betrag sein, welcher zum Unterdrücken einer wechselseitigen Diffusion zwischen dem Gold und dem Kupfer bei dem Sinterverfahren geeignet ist. Durch vorausgehendes Hinzufügen eines Kupferpulvers wenigstens um denjenigen Betrag kann eine durch das Kirkendoll-Phänomen hervorgerufene Abtrennung des Gold-Dickschichtkontaktflecks 4 genau unterdrückt werden.
  • Wenn jedoch der Betrag des hinzugefügten Kupferpulvers übermäßig ist, kann eine Schwierigkeit beim Bonden des Golddrahts 8 auf dem Gold-Dickschichtkontaktfleck 4 auftreten.
  • 4 stellt von den Erfindern durchgeführte Experimente bezüglich einer Beziehung zwischen einer Rate des Auftretens des Abblätterns bzw. Ablösens eines Drahts und des Betrags des hinzugefügten Kupferpulvers und einer Beziehung zwischen dem Bondwiderstandswert zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupfer-Verdrahtungsschicht 2 und dem Betrag des hinzugefügten Kupferpulvers dar. Entsprechend 4 zeigt eine charakteristische Linie L1 eine Beziehung zwischen der Rate des Auftretens des Ablösens des Golddrahts 8 und dem Betrag des der Gold-Dickschichtpaste (dem Gold-Dickschichtkontaktfleck 4) hinzugefügten Kupfers dar. Entsprechend der charakteristischen Linie L1 wurde folgendes herausgefunden:
    das Abblättern bzw. Ablösen von Draht tritt auf, wenn der Betrag des hinzugefügten Kupferpulvers gleich oder kleiner als 10 Gewichtsprozent ist;
    die Rate des Auftretens des Drahtablösens kleiner als 10% ist, was bei einer praktischen Anwendung vernachlässigt werden kann, wenn der Betrag des hinzugefügten Kupferpulvers gleich oder kleiner als 12 Gewichtsprozent ist;
    wenn der Betrag des hinzugefügten Kupferpulvers 12 Gewichtsprozent überschreitet, erhöht sich die Rate des Auftretens des Drahtablösens rasch, was bei einer praktischen Anwendung nicht hingenommen werden darf.
  • Entsprechend 4 zeigt eine charakteristische Linie L2 eine Beziehung zwischen dem Bondwiderstandswert zwischen dem Gold-Dickschichtkontaktfleck 4 und der Gold-Verdrahtungsschicht 2 an, d. h. die Bondeigenschaft dieser Dickschichten und den Betrag des der Gold-Dickschichtpaste hin zugefügten Kupferpulvers. Entsprechend der charakteristischen Linie L2 wurde folgendes herausgefunden:
    wenn der Betrag des hinzugefügten Kupferpulvers 0 Gewichtsprozent beträgt, d. h. wenn kein Kupfer hinzugefügt wird, wird der Bondwiderstandswert unendlich groß, d. h. es wird eine Abtrennung hervorgerufen;
    wenn der Betrag des hinzugefügten Kupferpulvers gleich oder größer als 1,5 Gewichtsprozent ist, beträgt der Bondwiderstandswert zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupfer-Verdrahtungsschicht 2 2 bis 3 mΩ oder weniger, was einen üblichen Widerstandswert für ein Verdrahtungsmaterial darstellt. D. h. es kann ein notwendiges und hinreichendes Bonden zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupfer-Verdrahtungsschicht 2 erzielt werden;
    wenn der Betrag des hinzugefügten Kupferpulvers gleich oder größer als 3 Gewichtsprozent ist, beträgt der Bondwiderstandswert weniger als 2 mΩ, wodurch ein weiteres stabiles Bonden zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupferverdrahtungsschicht 2 erzielt werden kann.
  • Abschließend sei darauf hingewiesen, daß entsprechend der durch 4 dargestellten Ergebnisse die Bondeigenschaft zwischen dem Gold-Dickschichtkontaktfleck 4 und dem Golddraht 8 und die Bondeigenschaft zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupfer-Verdrahtungsschicht 2 wesentlich durch den Betrag des der Gold-Dickschichtpaste hinzugefügten Kupfers beeinflußt wird. Das Ergebnis wird zusammengefaßt, um die folgenden Beziehungen darzulegen.
    • (1) Ein notwendiges und hinreichendes Bonden zwischen dem Gold-Dickschichtkontaktfleck 4 und dem Golddraht 8 und zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupfer-Verdrahtungsschicht 2 kann durch Festlegen des Betrags des hinzugefügten Kupferpulvers auf einen Bereich von 1,5 bis 12 Gewichtsprozent (der durch Bezugszeichen A1 in 4 bezeichnete Bereich) erzielt werden.
    • (2) Ein weiteres stabiles Bonden zwischen dem Gold-Dickschichtkontaktfleck 4 und dem Golddraht 8 und zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupfer-Verdrahtungsschicht 2 kann durch Festsetzen des Betrags des hinzugefügten Kupferpulvers auf einen Bereich von 3 bis 10 Gewichtsprozent (den durch Bezugszeichen A2 in 4 bezeichneten Bereich) erzielt werden.
  • Ein hinzugefügter Betrag des Kupferpulvers von 3 Gewichtsprozent bei dem oben beschriebenen Verfahren zur Bildung der Drahtbondelektrode stellt einen Betrag dar, welcher zum Vorsehen eines weiteren stabilen Bondens zwischen dem Gold-Dickschichtkontaktfleck 4 und dem Golddraht 8 und weiter zwischen dem Gold-Dickschichtkontaktfleck 4 und der Kupfer-Verdrahtungsschicht 2 geeignet ist.
  • Wie oben beschrieben werden bei der Dickschichtleiterplatte der ersten Ausgestaltung die folgenden vielen hervorragenden Effekte erzielt.
  • Zuerst wird die Flexibilität des Layouts auf der Dickschichtleiterplatte vorzugsweise aufrecht erhalten. Zweitens werden eine Verkleinerung der Dickschichtleiterplatte und einer Anordnung hoher Dichte auf der Dickschichtleiterplatte erleichtert. Drittens wird die Herstellung infolge der einfacheren Struktur erleichtert, und es werden die Kosten verringert. Schließlich wird ein elektrisch und mechanisch stabiles Bonden an jedem Bondteil erreicht.
  • Bei der ersten Ausgestaltung werden die Gold-Dickschichtkontaktflecken 4 derart gebildet, daß sie partiell die Endteile der Kupfer-Verdrahtungsschichten 2 überlappen. Wie in 5, welche eine Struktur einer zweiten Ausgestaltung veranschaulicht, dargestellt kann jedoch der Gold-Dickschichtkontaktfleck 4 derart gebildet werden, daß ein gesamtes Teil davon auf der Kupfer-Verdrahtungsschicht 2 plaziert wird.
  • Bei der ersten Ausgestaltung werden die Gold-Dickschichtkontaktflecken 4 derart gebildet, daß sie die Kupfer-Verdrahtungsschichten 2 überlappen. Bei einer dritten Ausgestaltung werden wie in 6 dargestellt die Gold-Dickschichtkontaktflecken 4 jedoch vorher auf dem Keramiksubstrat 1 gebildet, und die Kupfer-Verdrahtungsschichten 2 können derart gebildet werden, daß sie partiell die Gold-Dickschichtkontaktflecken 4 überlappen.
  • Bei der ersten Ausgestaltung ist vorher der Gold-Dickschichtpaste für die Bildung der Gold-Dickschichtkontaktflecken 4 Kupfer hinzugefügt worden. Jedoch können die Gold-Dickschichtkontaktflecken durch eine Gold-Dickschichtpaste ohne Hinzufügen von Kupfer gebildet werden, und es kann ein angemessener Betrag von Gold der Kupfer-Dickschichtpaste zur Bildung der Kupfer-Verdrahtungsschichten 2 hinzugefügt werden. In diesem Fall werden die Gold-Dickschichtkontaktflecken 4 per se durch die Gold-Dickschichtpaste gebildet, und dementsprechend braucht die Bondeigenschaft zwischen den Golddrähten 8 und den Gold-Dickschichtkontaktflecken 4 nicht berücksichtigt zu werden. Dementsprechend wird der Betrag des Golds, welcher der Kupfer-Dickschichtpaste hinzugefügt wird, als Betrag bestimmt, welcher geeignet ist zum Unterdrücken einer wechselseitigen Diffusion zwischen dem Gold und dem Kupfer bei dem Sinterverfahren. Ebenfalls ist in diesem Fall der oben beschrie bene Bereich von 1,5 bis 12 Gewichtsprozent oder ein Bereich von 3 bis 10 Gewichtsprozent als Betrag des hinzugefügten Golds wirksam. Das Auftreten einer durch das Kirkendoll-Phänomen hevorgerufenen Abtrennung oder dergleichen kann wenigstens durch vorheriges Hinzufügen eines derartigen Betrags eines Goldpulvers der Kupfer-Dickschichtpaste vorzugsweise unterdrückt werden.
  • Wenn Gold vorher der Kupfer-Dickschichtpaste zur Bildung der Kupfer-Verdrahtungsschichten 2 auf diese Weise hinzugefügt wird, kann eine Verschlechterung der Funktion der Kupfer-Verdrahtungsschichten 2 beispielsweise die Affinität zu einem Lötmittel oder dergleichen auftreten. In diesem Fall wird eine in 7 beispielhaft dargestellte Struktur als vierte Ausgestaltung wirksam.
  • Entsprechend 7 bezeichnet Bezugszeichen 9 Gold-Dickschichtkontaktflecken, die durch eine reine Gold-Dickschichtpaste gebildet wird, und Bezugszeichen 2' bezeichnet Kupfer-Dickschichten, in welche vorher Gold eindiffundiert wird und welche lediglich an Teilen, an welchen die Gold-Dickschichtkontaktflecken 9 im wesentlichen überlappt werden bzw. welche damit zusammenfallen, in den Kupfer-Verdrahtungsschichten 2 gebildet werden. Durch Annahme einer derartigen Struktur können sogar dann, wenn Kupfer, welchem vorher Gold hinzugefügt worden ist, verwendet wird, um einen Teil der Kupfer-Verdrahtungsschichten 2 zu bilden, Teile, welchen Gold hinzugefügt wird, auf Teile beschränkt werden, an denen die Gold-Dickschichtkontaktflecken 9 im wesentlichen überlappt werden bzw. die damit zusammenfallen, welche die Drahtbondelektroden bilden. D. h. an den Kupfer-Verdrahtungsschichten 2 wird außer an den Teilen, an welchen die Gold-Dickschichtkontaktflecken 9 überlappt werden bzw. welche damit zusammenfallen, die hervorragende Eigenschaft eines Kupferdrahts wie die Affinität zu einem Lötmittel oder dergleichen aufrechterhalten. Bei einer derartigen Struktur kann des weiteren wenigstens ein stabiles Bonden zwischen den Golddrähten 8 und den Gold-Dickschichtkontaktflecken 9 realisiert werden, da die Gold-Dickschichtkontaktflecken 9 durch die reine Gold-Dickschichtpaste gebildet werden.
  • Das Verfahren zur Bildung der in 7 dargestellten Drahtbondelektroden wird wie folgt durchgeführt.
    • (1) Kupfer-Verdrahtungsdrähte 2 werden auf das Keramiksubstrat 1 gedruckt und danach gesintert.
    • (2) Kupfer-Dickschichten 2', denen vorher Gold hinzugefügt worden ist, werden auf jeden Teil der gebildeten Kupfer-Verdrahtungsschichten 2 gedruckt und gesintert.
    • (3) Die Gold-Dickschichtkontaktflecken 9 werden auf das Keramiksubstrat 1 als Drahtbondelektroden gedruckt und gesintert, um die Kupfer-Dickschichten 2' zu überlappen, denen Gold hinzugefügt worden ist.
  • Des weiteren kann das folgende Herstellungsverfahren angenommen werden.
    • (1) Die Kupfer-Verdrahtungsschichten 2 werden auf das Keramiksubstrat 1 gedruckt.
    • (2) Die Kupfer-Dickschichten 2', denen vorher Gold hinzugefügt worden ist, werden auf jeden Teil der gebildeten Kupfer-Verdrahtungsschichten 2 gedruckt.
    • (3) Die gedruckten Kupfer-Verdrahtungsschichten 2 und die Kupfer-Dickschichten 2', denen Gold hinzugefügt worden ist, werden gleichzeitig gesintert.
    • (4) Die Gold-Dickschichtkontaktflecken 9 werden auf das Keramiksubstrat 1 als Drahtbondelektroden gedruckt und gesintert, um die Kupfer-Dickschichten 2' zu überlappen, denen Gold hinzugefügt worden ist.
  • Jede der oben beschriebenen Sinteroperationen wird wie oben beschrieben in einer Stickstoffumgebung durchgeführt.
  • Sogar wenn die Bildung der Drahtbondelektroden durch derartige Verfahrung durchgeführt wird, wird ein stabiles Bonden, welches zu keiner Abtrennung oder dergleichen führt, zwischen den Kupfer-Dickschichten 2', denen vorher Gold hinzugefügt worden ist, und den Gold-Dickschichtkontaktflecken 9 erzielt. Des weiteren kann durch Annehmen des letztgenannten Verfahrens mit den Schritten (1) bis (4) ein Schritt, nämlich der Schritt des Sinterns weggelassen werden, wodurch die Bildung der Drahtbondelektroden weiter effizient durchgeführt werden kann.
  • Die Struktur, bei welcher Kupfer einem Teil des Gold-Dickschichtkontaktflecks hinzugeführt wird, ist ebenfalls wirksam in dem Fall, bei welchem die Gold-Dickschichtkontaktflecken, welche die Drahtbondelektroden bilden, vorher auf dem Keramiksubstrat gebildet werden und danach die Kupfer-Verdrahtungsschichten gebildet werden, um partiell die Gold-Dickschichtkontaktflecken zu überlappen bzw. damit zusammenzufallen. Ein Beispiel davon ist in 8 als fünfte Ausgestaltung dargestellt.
  • Entsprechend 8 bezeichnet Bezugszeichen 9 Gold-Dickschichtkontaktflecken, die durch eine reine Gold-Dickschichtpaste gebildet werden, und Bezugszeichen 4' bezeichnet Gold-Dickschichten, in welche Kupfer vorher eindiffundiert worden ist. Die Gold-Dickschichten sind auf den Gold- Dickschichtkontaktflecken 9 angeordnet und an Teilen gebildet, welche mit der Kupfer-Verdrahtungsschichten 2 im wesentlichen zusammenfallen.
  • Sogar mit einer derartigen Struktur kann des weiteren ein stabiles Bonden wenigstens zwischen den Golddrähten 8 und den Drahtbondelektroden 9 realisiert werden, während eine stabile Bondstruktur zwischen den Drahtbondelektroden 9 (4') und den Kupfer-Verdrahtungsschichten 2 aufrecht erhalten wird.
  • Das Verfahren des Bildens der in 8 dargestellten Drahtbondelektroden wird wie folgt dargestellt.
    • (1) Die Gold-Dickschichtkontaktflecken 9 werden auf das Keramiksubstrat als Drahtbondelektroden gedruckt und danach gesintert.
    • (2) Die Gold-Dickschichten 4', denen vorher Kupfer hinzugefügt worden ist, werden auf jeden Teil der gebildeten Gold-Dickschichtkontaktflecken 9 gedruckt und gesintert.
    • (3) Die Kupfer-Verdrahtungsschichten 2 werden auf das Keramiksubstrat 1 gedruckt, um die Dickschichten 4' zu überlappen, denen Kupfer hinzugefügt worden ist.
  • Des weiteren kann das folgende Bildungsverfahren angenommen werden.
    • (1) Die Gold-Dickschichtkontaktflecken 9 werden auf das Keramiksubstrat 1 als Drahtbondelektroden gedruckt.
    • (2) Die Gold-Dickschichten 4', denen vorher Kupfer hinzugefügt worden sind, werden auf jeden Teil der gedruckten Gold-Dickschichtkontaktstellen 9 gedruckt.
    • (3) Die gedruckten Gold-Dickschichtkontaktflecken 9 und die gedruckte Gold-Dickschichten 4', denen vorher Kupfer hinzugefügt worden sind, werden gleichzeitig gesintert.
    • (4) Die Kupfer-Verdrahtungsschichten 2 werden auf das Keramiksubstrat 1 gedruckt und gesintert, um die Gold-Dickschichten 4' zu überlappen, denen Kupfer hinzugefügt worden ist.
  • Jede der oben beschriebenen Sinteroperationen wird in einer Stickstoffumgebung durchgeführt.
  • Sogar wenn die Drahtbondelektroden durch ein derartiges Bildungsverfahren gebildet werden, wird ein stabiles Bonden, bei welchem keine Abtrennung oder dergleichen auftritt, zwischen den Gold-Dickschichten 4', denen Kupfer hinzugefügt worden ist, und den Kupfer-Verdrahtungsschichten 2 erzielt. Ebenfalls kann in diesem Fall durch Annahme des zuletzt genannten Verfahrens, welches die Schritte (1) bis (4) aufweist, ein Schritt, nämlich der Schritt des Sinterns weggelassen werden, wodurch die Bildung der Drahtbondelektroden weiter wirksam durchgeführt werden kann.
  • In jeder der Strukturen oder in jedem der Fälle des Annehmens der Verfahren zur Bildung von Drahtbondelektroden kann lediglich dann, wenn die Dickschichten, welche die Bondelektroden bilden, auf dem isolierenden Substrat gebildet werden, um wenigstens partiell die Kupfer-Verdrahtungsschichten 2 zu überlappen, so daß die Golddrähte 8 direkt daran gebondet werden, die Dickschichtleiterplatte ohne Beschränkung der Flexibilität des Layouts darauf erzielt werden. Des weiteren kann eine Erleichterung der Verkleinerung der Dickschichtleiterplatte und einer Anordnung hoher Dichte auf der Dickschichtleiterplatte realisiert werden. Dar über hinaus können die in diesen Fällen verwendeten Drähte nicht nur das Halbleiterteil 7 und die Drahtbondelektroden sondern ebenfalls die Drahtbondelektroden und andere verschiedene Elektroden verbinden. Daher wird die Verwendung der Drähte weiter verschiedenartig gestaltet.
  • Obenstehend wurde eine Dickschichtleiterplatte und ein Verfahren zum Herstellen einer Drahtbondelektrode darauf offenbart. Ein Gold-Dickschichtkontaktfleck, welcher eine Drahtbondelektrode bildet, wird durch Drucken und Sintern einer Gold-Dickschichtpaste gebildet, welcher vorher Kupfer hinzugefügt worden ist, um eine Kupfer-Dickschicht zu überlappen, die als Verdrahtungsschicht auf einem Keramiksubstrat gebildet ist. Ein auf dem Substrat angebrachtes Halbleiterteil und der Gold-Dickschichtkontaktfleck sind direkt durch einen Golddraht verbunden, wodurch das Halbleiterteil und die Kupfer-Dickschicht elektrisch miteinander verbunden sind. Bei der Bildung des Gold-Dickschichtkontaktflecks wird die Gold-Dickschichtpaste, welcher vorher Kupfer hinzugefügt wird, verwendet. Daher wird eine durch das Kirkendoll-Phänomen hervorgerufene Abtrennung unterdrückt, und es kann ein stabiles Bonden zwischen der Kupfer-Verdrahtungsschicht und dem Gold-Dickschichtkontaktfleck erzielt werden.

Claims (14)

  1. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2) als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2) über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens der Kupfer-Dickschicht (2) auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht zur Bildung der Verdrahtungsschicht; und einem Schritt des Druckens einer Gold-Dickschicht, welcher vor dem Drucken Kupfer hinzugefügt worden ist, auf das isolierende Substrat und des Sinterns der Gold-Dickschicht als Drahtbondelektrode, um wenigstens partiell die Kupfer-Dickschicht zu überlappen, welche auf dem isolierenden Substrat gebildet ist.
  2. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2, 2') als Verdrahtungsschicht auf einem isolierenden Substrat gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2) über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens einer Kupfer-Dickschicht (2, 2'), der vor dem Drucken Gold hinzugefügt worden ist, als Verdrahtungsschicht auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht; und einem Schritt des Druckens einer Gold-Dickschicht als Drahtbondelektrode auf das isolierende Substrat und des Sinterns der Gold-Dickschicht, um wenigstens partiell die Kupfer-Dickschicht (2'), der vor dem Drucken Gold hinzugefügt worden ist, partiell zu überlappen.
  3. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2) als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2) über einem Golddraht (8) verbunden ist, mit: einem Schritt des Druckens einer Gold-Dickschicht (4, 9), der vor dem Drucken Kupfer hinzugefügt worden ist, als Drahtbondelektrode auf das isolierende Substrat (1) und des Sinterns der Gold-Dickschicht; und einem Schritt des Druckens der Kupfer-Dickschicht (2) auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht, um partiell die als Drahtbondelektrode gebildete Gold-Dickschicht zu überlappen.
  4. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2, 2') als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2, 2') über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens einer Gold-Dickschicht (9) als Drahtbondelektrode auf das isolierende Substrat und des Sinterns der Gold-Dickschicht; und einem Schritt des Druckens einer Kupfer-Dickschicht (2, 2'), welcher vor dem Drucken Gold hinzugefügt worden ist, auf das isolierende Substrat als Verdrahtungsschicht und des Sinterns der Kupfer-Dickschicht, um partiell die als Drahtbondelektrode gebildete Gold-Dickschicht zu überlappen.
  5. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2; 2') als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolie renden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2, 2') über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens der Kupfer-Dickschicht (2) auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht, um die Verdrahtungsschicht zu bilden; einem Schritt des Druckens einer Kupfer-Dickschicht (2'), welcher vor dem Drucken Gold hinzugefügt worden ist, partiell auf die Verdrahtungsschicht (2) und des Sinterns der Kupfer-Dickschicht; und einem Schritt des Druckens einer Gold-Dickschicht (9) als Drahtbondelektrode auf das isolierende Substrat und das Sinterns der Gold-Dickschicht, um die Kupfer-Dickschicht (2') zu überlappen, der Gold hinzugefügt worden ist.
  6. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2, 2') als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2, 2') über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens der Kupfer-Dickschicht (2) auf das isolierende Substrat, um die Verdrahtungsschicht zu bilden; einem Schritt des Druckens einer Kupfer-Dickschicht (2'), welcher vor dem Drucken Gold hinzugefügt worden ist, partiell auf die Verdrahtungsschicht (2); einem Schritt des gleichzeitigen Sinterns der Verdrahtungsschicht (2) und der Kupfer-Dickschicht (2'), welcher Gold hinzugefügt worden ist; und einem Schritt des Druckens einer Gold-Dickschicht (9) als Drahtbondelektrode auf das isolierende Substrat und des Sinterns der Gold-Dickschicht, um die Kupfer-Dickschicht (2') zu überlappen, welcher Gold hinzugefügt worden ist.
  7. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2) als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2) über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens einer Gold-Dickschicht (9) als Drahtbondelektrode auf das isolierende Substrat und des Sinterns der Gold-Dickschicht; einem Schritt des Druckens einer Gold-Dickschicht, welcher vor dem Drucken Kupfer hinzugefügt worden ist, partiell auf die aus der Gold-Dickschicht gebildeten Drahtbondelektrode (9) und des Sinterns der Gold-Dickschicht; und einem Schritt des Druckens der Kupfer-Dickschicht (2) als die Verdrahtungsschicht auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht, um die Gold-Dickschicht (4') zu überlappen, welcher Kupfer hinzugefügt worden ist.
  8. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2) als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2) über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens einer Gold-Dickschicht (9) als Drahtbondelektrode auf das isolierende Substrat; einem Schritt des Druckens einer Gold-Dickschicht (4'), welcher vor dem Drucken Kupfer hinzugefügt worden ist, partiell auf die aus der Gold-Dickschicht gebildeten Drahtbondelektrode (9); einem Schritt des gleichzeitigen Sinterns der aus der Gold-Dickschicht gebildeten Drahtbondelektrode (9) und der Gold-Dickschicht (4'), welcher Kupfer hinzugefügt worden ist; und einem Schritt des Druckens der Kupfer-Dickschicht (2) auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht, um die Gold-Dickschicht (4') zu überlappen, welcher Kupfer hinzugefügt worden ist.
  9. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte nach einem der Ansprüche 1, 3, 7 und 8, dadurch gekennzeichnet, daß ein Betrag des Kupfers, welcher der Gold-Dickschicht (4, 4') hinzugefügt wird, gewählt wird, der zum Unterdrücken einer wechselseitigen Diffusion von Gold und Kupfer in den Schritten des Sinterns geeignet ist.
  10. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte nach Anspruch 9, dadurch gekennzeichnet, daß der Betrag des Kupfers, welcher der Gold-Dickschicht (4, 4') hinzugefügt worden ist, bei 1,5 bis 12 Gewichtsprozent liegt.
  11. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte nach Anspruch 9, dadurch gekennzeichnet, daß der Betrag des Kupfers, welcher der GoldDickschicht (4, 4') hinzugefügt wird, bei 3 bis 10 Gewichtsprozent liegt.
  12. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte nach einem der Ansprüche 2 und 4 bis 6, dadurch gekennzeichnet, daß ein Betrag des der Kupfer-Dickschicht (2') hinzugefügten Golds gewählt wird, der zum Unterdrücken einer wechselseitigen Diffusion des Golds und Kupfers in den Schritten des Sinterns geeignet ist.
  13. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte nach Anspruch 12, dadurch gekennzeichnet, daß der Betrag des der Kupfer-Dickschicht (2') hinzugefügten Golds bei 1,5 bis 12 Gewichtsprozent liegt.
  14. Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte nach Anspruch 12, dadurch gekennzeichnet, daß der Betrag des der Kupfer-Dickschicht (2') hinzugefügten Golds bei 3 bis 10 Gewichtsprozent liegt.
DE19743737A 1996-10-02 1997-10-02 Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte Expired - Fee Related DE19743737B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8-262178 1996-10-02
JP26217896A JP3225854B2 (ja) 1996-10-02 1996-10-02 厚膜回路基板及びそのワイヤボンディング電極形成方法

Publications (2)

Publication Number Publication Date
DE19743737A1 DE19743737A1 (de) 1998-04-09
DE19743737B4 true DE19743737B4 (de) 2009-07-30

Family

ID=17372160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19743737A Expired - Fee Related DE19743737B4 (de) 1996-10-02 1997-10-02 Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte

Country Status (3)

Country Link
US (1) US6020048A (de)
JP (1) JP3225854B2 (de)
DE (1) DE19743737B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417062B1 (en) * 2000-05-01 2002-07-09 General Electric Company Method of forming ruthenium oxide films
JP3675407B2 (ja) * 2001-06-06 2005-07-27 株式会社デンソー 電子装置
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
JP4507890B2 (ja) * 2005-01-18 2010-07-21 株式会社デンソー 圧力センサの製造方法
JP2008235911A (ja) * 2008-03-26 2008-10-02 Murata Mfg Co Ltd 低温焼成セラミック回路基板及びその製造方法
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
US9546763B2 (en) * 2014-07-25 2017-01-17 Graftech International Holdings Inc. Flexible circuit board with graphite substrate and circuit arrangements using same
JP7032042B2 (ja) * 2015-12-22 2022-03-08 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 厚膜ペーストを用いて改善された直接接合銅（ｄｉｒｅｃｔ－ｂｏｎｄｅｄ ｃｏｐｐｅｒ）基板
US10923252B2 (en) * 2016-09-29 2021-02-16 Kyocera Corporation Resistor, circuit board, and electronic device
US12226822B2 (en) * 2018-10-10 2025-02-18 Schlumberger Technology Corporation Additive manufacturing process of 3D electronic substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130443A (en) * 1981-02-06 1982-08-12 Nec Corp Substrate for hybrid integrated circuit
JPS5958848A (ja) * 1982-09-29 1984-04-04 Nec Corp セラミツク配線基板の製造方法
JPS61258439A (ja) * 1985-05-13 1986-11-15 Fuji Xerox Co Ltd 厚膜混成集積回路
JPH0298187A (ja) * 1988-10-04 1990-04-10 Nippon Chemicon Corp 厚膜集積回路およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
JPS59126665A (ja) * 1983-01-10 1984-07-21 Hitachi Ltd 厚膜混成集積回路
JPS59217686A (ja) * 1983-05-23 1984-12-07 株式会社日立製作所 炭化ケイ素焼結体用メタライズペ−スト
JPS6068689A (ja) * 1983-09-26 1985-04-19 富士通株式会社 セラミック回路基板
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
JP2670679B2 (ja) * 1988-01-25 1997-10-29 日本特殊陶業株式会社 メタライズ組成物
JPH02250392A (ja) * 1989-03-24 1990-10-08 Ngk Insulators Ltd 配線基板の製造方法
US5601675A (en) * 1994-12-06 1997-02-11 International Business Machines Corporation Reworkable electronic apparatus having a fusible layer for adhesively attached components, and method therefor
JP3559090B2 (ja) * 1995-03-31 2004-08-25 株式会社デンソー 厚膜回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130443A (en) * 1981-02-06 1982-08-12 Nec Corp Substrate for hybrid integrated circuit
JPS5958848A (ja) * 1982-09-29 1984-04-04 Nec Corp セラミツク配線基板の製造方法
JPS61258439A (ja) * 1985-05-13 1986-11-15 Fuji Xerox Co Ltd 厚膜混成集積回路
JPH0298187A (ja) * 1988-10-04 1990-04-10 Nippon Chemicon Corp 厚膜集積回路およびその製造方法

Also Published As

Publication number Publication date
DE19743737A1 (de) 1998-04-09
JPH10107058A (ja) 1998-04-24
JP3225854B2 (ja) 2001-11-05
US6020048A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE102009055691B4 (de) Leistungshalbleitermodul
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10013255A1 (de) Harzgekapselte elektronische Vorrichtung zur Verwendung in Brennkraftmaschinen
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE2840514A1 (de) Leistungssteuergeraet und verfahren zum anbringen desselben
AT10735U1 (de) Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE19509441C2 (de) Integrierte Hybrid-Leistungsschaltungsvorrichtung
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE19646369A1 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE19743737B4 (de) Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
EP0538280A1 (de) Schalteranordnung mit regelbarem widerstand.
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE3930858C2 (de) Modulaufbau
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE3788263T2 (de) Verfahren zum elektrischen Verbinden von zwei Objekten.
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501